JP6455052B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

近年、入力されたアナログ電圧を判定する際、従来のようにアナログデジタル変換器（以下、ＡＤＣと称する）を用いるのではなく、与えられた制御値に応じた電圧を出力するデジタルアナログ変換器（以下、ＤＡＣと称する）と、ＤＡＣの出力電圧と入力されたアナログ電圧とを比較するコンパレータとを内蔵し、コンパレータの出力に基づいてアナログ電圧を判定する半導体装置がある。

このような半導体装置では、内蔵するＤＡＣやコンパレータあるいはコンパレータの前段に設けられるアンプ等は、製造上の理由から、設計上の値から若干の誤差を含んだ特性となることがある。そのような誤差は上記したアナログ電圧の判定等に影響を与えることから、ＤＡＣに与える制御値を適切に設定するために、外部の検査装置と接続して適切な制御値を設定する検査が行われる。
このとき、一般的な半導体装置では、端子数の増大によってパッケージが大型化することを避けるために、検査装置との間の通信を例えば特許文献１に示すようなシリアル通信で行っている。

特開平成１１−２３３７１４号公報

ところで、ＤＡＣを内蔵した半導体装置の場合、ＤＡＣが所望の電圧を出力するための適切な制御値を設定することが必要であることから、検査時には、ＤＡＣに与える制御値を変化させながらの試験が行われる。具体的には、制御値を送信し、その制御値におけるＤＡＣの出力電圧を例えばコンパレータの出力に基づいて判定し、その判定結果に基づいて次に送信する制御値をバイナリサーチにより新たに演算し、演算した制御値を送信して再度判定を行うといった工程が繰り返し行われている。

しかしながら、演算により求めた制御値と送信される制御値との間には量子化誤差が存在することから、制御値が適切な値となるように収束させつつ演算を行うバイナリサーチを採用すると検査装置側の処理が煩雑になる。
また、例えば分解能が１０ｂｉｔのＤＡＣを設けた場合、与える制御値も１０ｂｉｔであることから、シリアル通信で制御値を送信する際には最低でもＤＡＣの分解能のビット数のデータ長分の待ち時間が必要となる。その場合、上記したように検査時には制御値の送信が繰り返し行われることから、検査時間全体に対する待ち時間の割合が増加し、効率の低下を招いている。
本発明は上記事情に鑑みてなされたものであり、その目的は、検査装置の処理を簡素化することができるとともに、検査時間を短縮することができる半導体装置を提供することにある。

請求項１記載の発明では、半導体装置は、与えられた制御値に応じた電圧を出力するデジタルアナログ変換器と、デジタルアナログ変換器に制御値を与える制御部と、を備え、制御部は、外部の検査装置からデジタルアナログ変換器に与える制御値の初期値を受信する受信機能により初期値を受信し、その初期値を外部の検査装置から入力される変更指令に応じて変更する変更機能により変更して、デジタルアナログ変換器に与える新たな制御値を生成する。これにより、最初の１回のみ初期値を受信すれば、以降は変更指令を受信するだけで新たな制御値を生成してデジタルアナログ変換器に与えることができ、検査時間全体に対する待ち時間の割合が低下して検査時間を短縮することができる。また、検査装置は初期値を送信した後には変更指令を送信するだけでよいので、バイナリサーチ等の煩雑な処理が不要となり、検査装置の処理を簡素化することができる。

第１実施形態の半導体装置の電気的構成を模式的に示す図 従来例と実施例における検査時の各信号を示すタイミングチャート 検査工程の流れを模式的に示す図 第２実施形態における検査時の各信号を示すタイミングチャート 第３実施形態における検査時の各信号を示すタイミングチャート 第４実施形態における検査時の各信号を示すタイミングチャートその１ 第４実施形態における検査時の各信号を示すタイミングチャートその２ 第５実施形態における検査時の各信号を示すタイミングチャートその１ 第５実施形態における検査時の各信号を示すタイミングチャートその２ 第５実施形態における検査時の各信号を示すタイミングチャートその３

以下、本発明の複数の実施形態について、図面を参照しながら説明する。なお、各実施形態において実質的に共通する部位には同一の符号を付して説明する。
（第１実施形態）
以下、第１実施形態について、図１から図３を参照しながら説明する。
図１に示すように、本実施形態の半導体装置１は、パッケージ内に作動アンプ２（図１では作動ＡＭＰと示す）、デジタルアナログ変換器（以下、ＤＡＣ３と称する）、コンパレータ４（図１ではＣＭＰと示す）、制御部およびメモリを備えている。

作動アンプ２は、正入力側がＩＳＰ端子Ｐ１に接続されており、負入力側がＩＳＭ端子Ｐ２に接続されている。また、作動アンプ２は、その出力がコンパレータ４の正入力側（図１に記号「＋」で示す側）に接続されている。この作動アンプ２は、ＩＳＰ端子Ｐ１とＩＳＭ端子Ｐ２との間の電圧を増幅してコンパレータ４に出力する。作動アンプ２の出力電圧は、半導体装置１において判定対象となるアナログ電圧に相当する。なお、ＩＳＰ端子Ｐ１およびＩＳＭ端子Ｐ２には、図示は省略するが、例えばＬＥＤに直列に接続された抵抗の両端が接続され、ＬＥＤに流れる電流を検出すること等に用いられる。

ＤＡＣ３は、本実施形態では分解能が１０ｂｉｔのものを採用しており、制御部から与えられる制御値に応じた電圧を出力する。この制御値は、１０ｂｉｔのデジタル値として与えられる。ＤＡＣ３は、その出力がコンパレータ４の負入力側（図１に記号「−」で示す側）に接続されている。ＤＡＣ３の出力電圧は、コンパレータ４がアナログ電圧を判定する際の基準電圧となる。

コンパレータ４は、作動アンプ２の出力電圧とＤＡＣ３の出力電圧とを比較し、作動アンプ２の出力電圧が基準電圧（つまり、ＤＡＣ３の出力電圧）よりも大きければＨを出力し、作動アンプ２の出力電圧が基準電圧（つまり、ＤＡＣ３の出力電圧）よりも小さければＬを出力する。コンパレータ４の出力は、制御部に入力される。

制御部５は、実使用時にはメモリに記憶されている制御値を読み出してＤＡＣ３に与える一方、検査時には外部の検査装置７から受信した制御値をＤＡＣ３に与える。このため、制御部５は、ＤＡＣ３に制御値を与える設定機能を実現するためのＤＡＣ設定機能部５ｂ、および検査装置７から制御値を受信するための受信機能を実現するための通信機能部５ａ、および、詳細は後述するが、検査装置７から受信した制御値を検査装置７から入力される変更指令に応じて段階的に変更する（本実施形態ではインクリメントする）変更機能を実現するための制御値変更機能部５ｃを有している。

この制御部５は、コンパレータ４の出力に基づいて各種の検出や判定を行う。例えば、上記したＬＥＤの制御に半導体装置１を採用する場合であれば、ＬＥＤに流れる電流の大きさを示すアナログ電圧が基準電圧を超えたとき、つまり、ＬＥＤに過大な電流が流れたときにコンパレータ４の出力がＨとなることから、制御部５は、過電流の検出（あるいは、過電流が発生したか否かの判定）を行うことができる。

これらの機能を有する制御部５は、制御値を受信するためのデータ入力端子Ｐ３、検出結果や判定結果を出力するためのコンパレータ出力端子Ｐ４、データの送受信に使用されるクロックが入力されるクロック入力端子Ｐ５、および、検査を実行する検査モードと通常動作を行う通常モートとの切り替え等に用いられるモード設定端子Ｐ６（設定端子に相当する）に接続されている。これら各端子は、検査装置７に接続されている。

検査装置７は、いわゆるパソコン等で構成されており、検査モードへの切り替え機能や、コンパレータ出力端子Ｐ４の出力状態に基づいて送信した制御値が適切であるか否かを判定する機能等を備えている。この検査装置７は、半導体装置１とともに、検査システム１０を構成している。なお、図示は省略するが、検査時には、ＩＳＰ端子Ｐ１とＩＳＭ端子Ｐ２には所定の電位差を発生させるための回路あるいは装置が接続されている。

次に、上記した構成の作用について説明する。
まず、参考例として、従来の手法について図２（Ａ）を参照しながら説明する。なお、説明の簡略化のために、従来の手法についても、図１に示した本実施形態の半導体装置１の符号を引用しながら説明する。また、従来の半導体装置を、便宜的に従来装置と称する。

従来の手法では、検査装置７は、検査工程においてまず従来装置を検査モードに移行させる（図２（Ａ）に示す検査モードエントリ）。この検査モードエントリでは、クロック入力端子Ｐ５（図２（Ａ）ではＣＬＫと示す）にクロックが入力されるとともに、データ入力端子Ｐ３に（図２（Ａ）ではＤＡＴＡと示す）にデータが入力される。そして、そのデータが検査モードへの移行を示すものである場合、従来装置は通常モードから検査モードへ切り替わる。なお、従来装置には、検査モードではクロックが入力される毎にデータの入力端子の（Ｈ、またはＬ）を取り込むこと、および、取り込んだ１ｂｉｔ毎のデータを纏めてＤＡＣ３に与える１０ｂｉｔの制御値を生成することが予め機能として組み込まれているものとする。

続いて、初期値となる制御値を送信する（図２（Ａ）に示すデータセット（初期値））。従来装置は、１０ｂｉｔ分のデータを受信すると、それらを制御値としてＤＡＣ３に設定する。そして、コンパレータ４は、作動アンプ２の出力（図２（Ａ）に示す作動ＡＭＰ出力）と、ＤＡＣ３の出力（図２（Ａ）にはＤＡＣ３出力と示す）とを比較し、比較結果を出力する。この検査モードでは、コンパレータ４の出力（図２（Ａ）に示すＣＭＰ出力）は、そのまま検査装置７に出力される構成となっている。

そして、検査装置７は、最初の判定を行い、図２（Ａ）の場合にはＣＭＰ出力がＨであることから、ＣＭＰ出力がＬとなると予想される次の制御値をバイナリサーチにより求めて、従来装置に送信する。従来装置は、新たな１０ｂｉｔ分のデータを受信すると、それらを新たな制御値としてＤＡＣ３に設定する。そして、検査装置７は、ＣＭＰ出力を判定し、図２（Ａ）の場合には２回目の判定時にはＣＭＰ出力がＬであることから、初期値よりも大きく且つＣＭＰ出力がＨとなると予想される新たな制御値をバイナリサーチにより求めて従来装置に送信する。以下、次の判定までの期間を便宜的に判定サイクルと称する。

このように、従来の手法では、ＤＡＣ３に設定する制御値のデータをＤＡＣ３の分解能のビット数分だけ送信し、判定を行っている。その結果、判定サイクルでは、１０ｂｉｔ分のデータを送信している送信時間が大部分を占めている。この場合、送信時間は、単なる待ち時間であるので、検査時間の大部分を待ち時間が占めることになり、検査効率が非常に低くなっている。また、バイナリサーチをしていることから、その演算等の処理を検査装置７で行う必要があり、処理が煩雑になっている。

そこで、本実施形態では、以下に説明する手法を用いて検査を行っている。
本実施形態の半導体装置１には、検査モードに移行するとクロックが入力される毎にデータの入力端子の極性（Ｈ、またはＬ。デジタル値の１または０に対応する）を取り込むこと（上記した受信機能）、取り込んだ１ｂｉｔ毎のデータを纏めてＤＡＣ３に与える１０ｂｉｔの制御値を生成すること（上記したＤＡＣ３設定機能）、および、検査モードにおいてモード設定端子Ｐ６がＨである場合には、クロックが入力される毎に受信した制御値をインクリメントすること（本実施形態における変更機能）が予め組み込まれている。つまり、検査モードにおける１回（１パルス）のクロック入力が、本実施形態における変更指令に相当する。

さて、半導体装置１を検査する場合、図２（Ｂ）に示すように、初期値の設定までは上記した従来装置と同様の手順で行われるが、その後の手順が異なっている。以下、図３に示す検査装置７における処理の流れとともに説明する。
検査装置７は、検査が開始されると、半導体装置１を検査モードに設定した後（Ｓ１）、制御値の初期値を設定（半導体装置１に送信）する（Ｓ２）。本実施形態では、制御値の初期値として、半導体装置１の設計上の許容範囲の下限値を設定している。具体的には、ＤＡＣ３が設計上の標準の電圧を出力する際の制御値を基準として、製造上の理由によって制御値がばらつくと予想される範囲の下限値が設定される。そのため、本実施形態の半導体装置１の構成であれば、半導体装置１が設計通りに製造されているとすると初期値を設定した後の最初の判定ではＣＭＰ出力がＨを出力することになる。

なお、初期値を送信する時点ではモード設定端子Ｐ６はＬが設定されており、送信が終わるとモード設定端子Ｐ６はＨに設定される。なお、モード設定端子Ｐ６の設定は、後述するステップＳ５を実行する前までの期間のいずれかの時点で行えばよい。
初期値を送信すると、検査装置７は、ＣＭＰ出力を検出し（Ｓ３）、ＣＭＰ出力がＬであるかを判定する（Ｓ４）。このとき、上記したように最初の判定ではＣＭＰ出力がＨになっているはずであるので、仮に初期値を設定した際にＣＭＰ出力がＬになっているようであれば、半導体装置１に異常が生じていると判断することができる。

検査装置７は、ＣＭＰ出力がＬではない場合には（Ｓ４：ＮＯ）、１ＣＬＫ（１クロック）を出力し（Ｓ５）、インクリメント回数を加算する（Ｓ６）。このインクリメント回数は、初期値を設定してからインクリメントを行った回数であり、最終的に、後述するように初期値＋インクリメント回数が、ＤＡＣ３に設定すべき制御値（つまり、ＣＭＰ出力が切り替わる制御値）として決定される。インクリメント回数を加算すると、検査装置７は、ＣＭＰ出力の検出と（Ｓ３）、ＣＭＰ出力がＬであるかの判定（Ｓ４）を繰り返す。

一方、半導体装置１は、図２（Ｂ）に示すように、検査モード（初期値セット）において初期値が設定された後、検査モード（制御値インクリメント）に移行する。そして、１クロックが入力されると、すなわち、変更指令が入力されると、初期値として受信した制御値をインクリメント（変更）し、インクリメントした制御値（変更した制御値）を新たにＤＡＣ３に設定する。なお、２回目以降のインクリメントでは、先にインクリメントした制御値をさらにインクリメントする。これにより、ＤＡＣ３の出力電圧は、分解能１ｂｉｔ単位で変化する。

このように、半導体装置１の制御部５は、変更指令のデータ長（本実施形態では１クロック分）が、制御値のデータ長（本実施形態では１０クロック分）よりも短くなるシリアル通信方式で制御値を受信している。これにより、１回の判定サイクルは、概ね１クロック＋検査装置７による判定時間となり、図２（Ａ）に示した従来装置の検査における判定サイクルに比べてほぼ１／１０の短期間で繰り返すことができるようになる。

さて、検査装置７は、図３に示すように、ＣＭＰ出力の判定とインクリメント回数の加算とを繰り返し、図２（Ｂ）に示すようにＤＡＣ３出力が作動ＡＭＰ出力を超えると、ＣＭＰ出力がＬになることから（Ｓ４：ＹＥＳ）、初期値を設定してからのインクリメント回数を取得し（Ｓ７）、該当する制御値をメモリに書き込む（Ｓ８）。このとき、該当する制御値＝（初期値＋インクリメント回数）として求めることができる。つまり、本実施形態の検査装置７は、バイナリサーチ等の煩雑な処理を行うことなく、単純な加算処理で設定すべき制御値を決定することができる。制御値をメモリに書き込むと、検査装置７は、処理を終了する。

このように、本実施形態の半導体装置１は、検査装置７からの変更指令（１クロックの入力）に基づいて最初に受信した初期値を変更する変更機能により、１０ｂｉｔ分のデータを受信することなく、ＤＡＣ３に与える制御値の変更を可能としている。

以上説明した実施形態によれば、次のような効果を得ることができる。
ＤＡＣ３と制御部５とを備えており、検査モードにおいて検査装置７から制御値の初期値を受信すると、検査装置７からの変更指令（本実施形態では１回のクロック入力）に応じて、初期値を段階的に変更してＤＡＣ３に与えている。これにより、ＤＡＣ３に与える制御値を１回のクロック入力の時間で変更することができる。したがって、変更する制御値そのものを送信する従来の手法（図２（Ａ）参照）に比べて、制御値の変更に要する時間を本実施形態であれば概ね１／１０程度にすることが可能となり、検査時間を大幅に短縮することができる。

また、制御値を変更する場合、検査装置７は、変更指令として１クロックを出力し、所定のコンパレータ出力が得られるまでに出力したクロックの数（インクリメント回数）を制御値の初期値に加算するだけで設定すべき制御値を決定できる。したがって、従来のようにバイナリサーチ等の煩雑な処理が不要となり、検査装置７の処理を簡素化することができる。

制御部５は、シリアル通信方式で検査装置７との間で通信しており、これにより、通信に使用する端子数を大幅に増加させることなく変更指令を受信することができる。そして、変更指令は、シリアル通信する際のデータ長（本実施形態では１クロック分）が、制御値そのもののデータ長（本実施形態では１０クロック分）よりも短く設定されている。これにより、変更指令を受信するのに要する時間は、制御値そのものを受信するのに要する時間に比べて短くなる。したがって、待ち時間が少なくなり、検査時間を短縮することができる。

半導体装置１は、変更機能として、受信した制御値を、変更指令を受信する毎にＤＡＣ３の分解能の１ｂｉｔ単位で段階的にインクリメントする機能を有している。これにより、ＤＡＣ３の分解能の１ｂｉｔ単位で制御値を変更することができ、アナログ電圧の判定の精度を高めることができる。

半導体装置１は、受信機能によって制御値を受信する受信モード（図２（Ｂ）に示す検査モード（初期値セット））と、変更機能により制御値を変更する変更モード（図２（Ｂ）に示す検査モード（制御値インクリメント））とを、モード設定端子Ｐ６の極性によって切り替える。これにより、検査モードに移行した後においては、モード設定端子Ｐ６の極性を検出することで、入力されたクロックが制御値を取り込むためのものであるのか、変更指令を受信するためのものであるのかを容易に判断することができる。そして、検査装置７側からも検査モードに容易に切り替えることができるので、検査装置７の構成の簡素化、ならびに処理の簡略化を図ることができる。

本実施形態のように制御値の初期値として半導体装置１の設計上の許容範囲の下限値を設定することにより、初期値を設定した時点におけるコンパレータ出力が設計と反するものであった場合に、半導体装置１に異常があると判断することができる。そのような異常な半導体装置１を排除することで、製品品質を確保することができる。

（第２実施形態）
以下、第２実施形態について、図４を参照しながら説明する。第２実施形態では、受信した制御値を変更指令に応じてデクリメントする点において第１実施形態と異なっている。なお、半導体装置１の電気的構成および検査の主な流れは第１実施形態と共通するので、図１および図３も参照しながら説明する。

本実施形態の半導体装置１は、第１実施形態と同様に受信機能、ＤＡＣ３設定機能）が組み込まれているとともに、検査モードにおいてモード設定端子Ｐ６がＨである場合には、クロックが入力される毎に受信した制御値をデクリメントすること（本実施形態の変更機能）が予め組み込まれている。つまり、本実施形態では、検査モードにおいて制御値の初期値が設定された後には、クロックが１回入力される毎に制御値が１ずつデクリメントされてＤＡＣ３に与えられる。

さて、検査時には、検査装置７は、図３に示した処理と概ね共通する態様で処理を行っており、検査が開始されると、半導体装置１を検査モードに設定した後（図３のＳ１に相当）、制御値の初期値を設定する（図３のＳ２に相当）。このとき、本実施形態では、制御値の初期値として半導体装置１の設計上の許容範囲の上限値を設定している。そのため、本実施形態の半導体装置１の構成であれば、半導体装置１が設計通りに製造されているとすると初期値を設定した後の最初の判定ではＣＭＰ出力がＬを出力することになる。

初期値を送信すると、検査装置７は、ＣＭＰ出力を検出し（図３のＳ３に相当）、ＣＭＰ出力がＨであるかを判定する（図３のＳ４に相当）。このとき、上記したように最初の判定においてはＣＭＰ出力がＬになっているはずであるので、仮に初期値を設定した際にＣＭＰ出力がＨになっているようであれば、半導体装置１に異常が生じていると判断することができる。

検査装置７は、ＣＭＰ出力がＨではない場合には（図３のＳ４：ＮＯに相当）、１ＣＬＫ（１クロック）を出力し（図３のＳ５に相当）、デクリメント回数を加算する（図３のＳ６に相当）。このインクリメント回数は、初期値を設定してからデクリメントを行った回数であり、最終的に、後述するように初期値−デクリメント回数が、ＤＡＣ３に設定すべき制御値として決定される。

デクリメント回数を加算すると、検査装置７は、ＣＭＰ出力の検出とＣＭＰ出力がＨであるかの判定を繰り返す。そして、デクリメントが繰り返されてＤＡＣ３出力が作動ＡＭＰ出力を下回ってＣＭＰ出力がＨになると（図３のＳ４：ＹＥＳに相当）、初期値を設定してからのデクリメント回数を取得し（図３のＳ７に相当）、該当する制御値をメモリに書き込む（図３のＳ８に相当）。このとき、「該当する制御値」＝「初期値」−「デクリメント回数」として求めることができる。つまり、本実施形態の検査装置７は、バイナリサーチ等の煩雑な処理を行うことなく、単純な加算・減算処理で設定すべき制御値を決定することができる。

このように、本実施形態の半導体装置１は、検査装置７からの変更指令（１クロックの入力）に基づいて最初に受信した初期値を変更する変更機能により、１０ｂｉｔ分のデータを受信することなく、ＤＡＣ３に与える制御値の変更を可能としている。これにより、第１実施形態と同様に、制御値の変更に要する時間を本実施形態であれば概ね１／１０程度にすることが可能となり、検査時間を大幅に短縮することができる。

また、変更指令として１クロックを出力し、所定のコンパレータ出力が得られるまでに出力したクロックの数（デクリメント回数）を制御値の初期値から減算するだけで設定すべき制御値を決定できる。したがって、従来のようにバイナリサーチ等の煩雑な処理が不要となり、検査装置７の処理を簡素化することができる。

また、本実施形態の半導体装置１は、第１実施形態と同様の効果を得ることもできる。
すなわち、通信にシリアル通信方式を採用していることから使用する端子数を大幅に増加させることなく変更指令を受信することができ、変更指令のデータ長が制御値そのもののデータ長よりも短く設定されていることから待ち時間が少なくなって検査時間を短縮することができる。また、変更機能として、受信した制御値を、変更指令を受信する毎にＤＡＣ３の分解能の１ｂｉｔ単位で段階的にデクリメントする機能を有しているので、ＤＡＣ３の分解能の１ｂｉｔ単位で制御値を変更することができ、アナログ電圧の判定の精度を高めることができる。

さらに、受信モードと検査モードとをモード設定端子Ｐ６の極性によって切り替えるので、検査モードに容易に切り替えることができるとともに、検査装置７側から検査モードに容易に切り替えることができる。また、本実施形態のように制御値の初期値として半導体装置１の設計上の許容範囲の上限値を設定することにより、容易に半導体装置１に異常があるか否かを判断することができ、製品品質を確保することができる。

（第３実施形態）
以下、第３実施形態について、図５を参照しながら説明する。第３実施形態では、変更指令に応じて制御値をインクリメントまたはデクリメントする点、および、インクリメントおよびデクリメントの切り替えを半導体装置１自身が行う点において第１実施形態等と異なっている。なお、半導体装置１の電気的構成は第１実施形態と共通するので、図１も参照しながら説明する。また、検査の主な流れは、実質的に第１実施形態と第２実施形態とを組み合わせたものとなっているので、重複する部分については詳細な説明を省略する。

変更機能として制御値のインクリメントおよびデクリメントを実現する場合、インクリメントするのかデクリメントするのかを切り替える必要がある。ただし、半導体装置１の場合、設定端子が大幅に増加することは好ましくない。そこで、本実施形態の半導体装置１は、次のようにしてインクリメントするのかデクリメントするのかを判断している。

制御部５には、第１実施形態等と同様に、受信機能およびＤＡＣ３設定機能が組み込まれている。そして、本実施形態では、制御部５には、変更機能として、制御値の初期値をＤＡＣ３に与えたときのＣＭＰ出力の極性、つまり検査に使用するコンパレータ出力端子Ｐ４の極性に応じてインクリメントするのかデクリメントするのかを判断する機能が組み込まれている。

具体的には、検査装置７は、制御値の初期値として、半導体装置１の設計上の許容範囲の中央値を半導体装置１に送信（設定）する。この中央値は、半導体装置１が設計通りに製造された場合におけるＤＡＣ３に設定すべき制御値であり、設計上の標準値であるとも言える。半導体装置１は、初期値を受信すると、初期値をＤＡＣ３に与え、その初期値でのＣＭＰ出力がＨであるかＬであるかを判定する。

このとき、図２（Ａ）に示すようにＣＭＰ出力がＨであった場合には、初期値として設定された制御値における出力電圧が作動アンプ２出力（検査用の基準値が出力されている）よりも低いことを示している。そのため、半導体装置１は、次のクロック入力つまり変更指令の入力に応じて、第１実施形態と同様の態様で、初期値として受信した制御値をインクリメントする。

そして、検査装置７は、ＣＭＰ出力がＨであったことから制御値が必要な値よりも小さいと判断して、変更指令の出力（この場合、インクリメント）とＣＭＰ出力の検出とを繰り返し実行し、ＤＡＣ３出力が作動ＡＭＰ出力を超えてＣＭＰ出力がＬになったことを検出すると、そのときのインクリメント回数に基づいてＤＡＣ３に設定すべき制御値を決定し、その制御値をメモリに書き込む。これにより、ＤＡＣ３に適切な制御値を設定することができる。

これに対して、ＤＡＣ３に初期値となる制御値を与えたときに、図３（Ｂ）に示すようにＣＭＰ出力がＬであった場合には、初期値として設定された制御値における出力電圧が作動アンプ２出力よりも高いことを示している。そのため、半導体装置１は、次のクロック入力つまり変更指令の入力に応じて、第２実施形態と同様の態様で、初期値として受信した制御値をデクリメントする。

そして、検査装置７は、ＣＭＰ出力がＬであったことから制御値が必要な値よりも大きいと判断して、変更指令の出力（この場合、デクリメント）とＣＭＰ出力の検出とを繰り返し実行し、ＤＡＣ３出力が作動ＡＭＰ出力を下回ってＣＭＰ出力がＨになったことを検出すると、そのときのデクリメント回数に基づいてＤＡＣ３に設定すべき制御値を決定し、その制御値をメモリに書き込む。これにより、ＤＡＣ３に適切な制御値を設定することができる。

このように、変更機能として変更指令を受信する毎に受信した制御値を段階的にインクリメントおよび段階的にデクリメントする機能を実装し、受信した制御値をインクリメントするかデクリメントするかを、検査に使用するコンパレータ出力端子Ｐ４の極性によって切り替えるので、端子数の増加を招くことなく、インクリメントおよびデクリメントの機能を半導体装置１に実装することができる。

また、中央値となる制御値を設定し、その結果つまりＣＭＰ出力の極性に応じてインクリメントまたはデクリメントするかを切り替えている。半導体装置１は精密なプロセスで製造されており、異常等が無ければ、その実際の特性が設計上の目標値である中央値から大きく外れることは少ないと考えられる。換言すると、設計上の中央値は、実際に設定すべき制御値に比較的近似した値であると考えられ、初期値から実際に設定すべき制御値になるまでの判定サイクル数が少なくなると期待できる。したがって、初期値として中央値を設定することにより、検査時間のさらなる短縮を図ることができる。
また、本実施形態でも、上記した第１実施形態と同様の効果、および上記した第２実施形態と同様の効果を得ることができる。

（第４実施形態）
以下、第４実施形態について、図６および図７を参照しながら説明する。第４実施形態では、受信した制御値のインクリメントおよびデクリメントする点において第１実施形態と異なっているとともに、インクリメントおよびデクリメントを検査装置７側から切り替え可能にしている点において第３実施形態と異なっている。なお、半導体装置１の電気的構成は第１実施形態と共通するので、図１も参照しながら説明する。また、検査の流れは、実質的に第１実施形態と第２実施形態とを組み合わせたものとなっているので、重複する部分については詳細な説明を省略する。

検査装置７側から制御値のインクリメントおよびデクリメントを切り替え可能とする場合、その切り替えを半導体装置１に指示する必要がある。ただし、半導体装置１の場合、設定端子が大幅に増加することは好ましくない。そこで、本実施形態の半導体装置１は、次のようにしてインクリメントするのかデクリメントするのかを検査装置７側から切り替え可能にしている。

制御部５には、第１実施形態等と同様に、受信機能およびＤＡＣ３設定機能が組み込まれている。また、本実施形態に関連して、制御部５には、変更機能として検査モードにおけるデータ入力端子Ｐ３の極性、つまり検査に使用する端子の極性に応じて、インクリメントするのかデクリメントするのかを切り替える機能が組み込まれている。本実施形態の場合、半導体装置１は、データ入力端子Ｐ３がＨの状態で変更指令が入力（１クロックが入力）された場合には制御値をインクリメントし、データ入力端子Ｐ３がＬの状態で変更指令が入力された場合には制御値をデクリメントするようになっている。

検査装置７は、検査を開始すると、制御値の初期値を例えば設計上の下限値で設定し、ＣＭＰ出力を検出する。このとき、図６に示すように初期値を設定したときのＣＭＰ出力がＬであった場合には、初期値として設定した制御値が実際に設定すべき値よりも小さいと判断することができる。そこで、検査装置７は、データ入力端子Ｐ３をＨとした上で、１クロックを出力する。

この場合、半導体装置１は、データ入力端子Ｐ３がＨの状態で１クロックが入力されたことから、上記した変更機能により、初期値として受信した制御値をインクリメントし、インクリメントした制御値を新たにＤＡＣ３に設定する。そして、検査装置７は、新たな制御値が設定された際のＣＭＰ出力を検出し、ＣＭＰ出力がＬであればインクリメントを繰り返す。そして、第１実施形態のように、ＣＭＰ出力がＨとなるまでインクリメントを繰り返すことで、設定すべき制御値を決定する。

これに対して、検査装置７は、制御値の初期値を例えば設計上の上限値で設定し、その際のＣＭＰ出力がＨであった場合には（図４参照）、初期値として設定した制御値が実際に設定すべき値よりも大きいと判断し、データ入力端子Ｐ３をＬとした上で、１クロックを出力する。

この場合、半導体装置１は、データ入力端子Ｐ３がＨの状態で１クロックが入力されたことから、上記した変更機能により、初期値として受信した制御値をデクリメントし、デクリメントした制御値を新たにＤＡＣ３に設定する。そして、検査装置７は、新たな制御値が設定された際のＣＭＰ出力を検出し、ＣＭＰ出力がＨであればデクリメントを繰り返す。そして、第２実施形態のように、ＣＭＰ出力がＬとなるまでインクリメントを繰り返すことで、設定すべき制御値を決定する。

このように、本実施形態では、データ入力端子Ｐ３の極性によって、制御値をインクリメントするかデクリメントするかの切り替えを行っている。データ入力端子Ｐ３は、検査モードでは図２（Ｂ）等に示したように初期値が設定された以降には利用されることがない。そのため、データ入力端子Ｐ３を切り替え設定に用いることで、端子数の増加を招くことなく、インクリメントおよびデクリメントの機能を半導体装置１に実装することができる。したがって、上記した第１実施形態等と同様に、検査時間を短縮することができる等の効果を得ることができる。

また、初期値として設計上の中央値を設定する場合であっても、そのときのＣＭＰ出力の極性に応じてインクリメントまたはデクリメントするかを切り替えることで、端子数の増加を招くことなく、インクリメントおよびデクリメントの機能を半導体装置１に実装することができる。

ところで、データ入力端子Ｐ３の極性によってインクリメントおよびデクリメントを切り替え可能とすることにより、次のような効果を得ることもできる。
例えば図６に示すように例えば制御値の初期値を設定した際のＣＭＰ出力がＬであった場合、データ入力端子Ｐ３をＨとしてインクリメントをし、ＣＭＰ出力がＨとなったと判定した時点（図６のＴ１）で、データ入力端子Ｐ３をＬにしてデクリメントに切り替え、１クロックを入力する。そして、デクリメント後の判定（図６のＴ２）においてＣＭＰ出力がＬになっているかを確認する。

このとき、Ｔ２の判定においてＣＭＰ出力がＬになっていれば、Ｔ１の判定時に設定されていた制御値が正しい値であると確認することができる。すなわち、検査結果を保証することができる。なお、最初にデクリメントしていき、ＣＭＰ出力が切り替わった時点でインクリメントに切り替える場合でも同様の効果を得ることができる。

また、データ入力端子Ｐ３を利用してインクリメントおよびデクリメントを切り替える場合には、次のような構成とすることもできる。
制御部５には、第１実施形態等と同様に、受信機能およびＤＡＣ３設定機能が組み込まれている。また、本実施形態に関連して、制御部５には、検査開始時の検査モードエントリで設定された態様で、インクリメントまたはデクリメントする機能が変更機能として組み込まれている。また、受信機能として、インクリメントおよびデクリメントの切り替えを検査装置７から受信する機能が組み込まれている。つまり、本実施形態では、検査装置７は、制御値をインクリメントするのかデクリメントするのかを半導体装置１に対して指令するように構成されている。

具体例を挙げると、例えば制御値の初期値を設計上の下限値で設定する場合、検査装置７は、図７に示すような検査開始時に行われる検査モードエントリにおいて、変更指令に応じて制御値をインクリメントするように半導体装置１を設定する。そして、検査装置７は、制御値の初期値を半導体装置１に設定し、そのときのＣＭＰ出力を検出する。検査装置７は、ＣＭＰ出力がＬであった場合には、初期値として設定した制御値が実際に設定すべき値よりも小さいと判断して１クロックを出力する等、概ね第１実施形態と同様の処理を行う。

このとき、半導体装置１は、１クロックが入力された際にはインクリメントするように指令されていることから、初期値として受信した制御値をインクリメントし、次に１クロックが入力される毎にインクリメントを繰り返す。なお、例えば制御値の初期値を設計上の上限値で設定する場合には、検査モードエントリにおいて、変更指令に応じて制御値をデクリメントするように半導体装置１を設定すればよい。

このように、検査モードエントリにおいて半導体装置１にインクリメントするのかデクリメントするのかを設定することによっても、インクリメントおよびデクリメントの変更機能を半導体装置１に実装することができる。

この場合、ＣＭＰ出力がＨとなったと判定した時点で新たに検査モードエントリ（ここで、実質的にデクリメントへの切り替え指示）を実行して１クロックを入力し、デクリメント後の判定においてＣＭＰ出力がＬになっているかを確認することで、制御値の正しさを確認することができ、検査結果を保証することができる。なお、最初にデクリメントしていき、ＣＭＰ出力が切り替わった時点でインクリメントに切り替える場合でも同様である。

（第５実施形態）
以下、第５実施形態について、図８から図１０を参照しながら説明する。第５実施形態では、受信した制御値を変更する際、ＤＡＣ３の分解能の複数ｂｉｔ単位で変更可能としている点において、第１実施形態等と異なっている。なお、半導体装置１の電気的構成は第１実施形態と概ね共通するので、図１も参照しながら説明する。また、検査の流れは、実質的に第１実施形態と第２実施形態とを組み合わせたものとなっているので、重複する部分については詳細な説明を省略する。

本実施形態の半導体装置１は、検査に利用する端子として、図示は省略するが、図１に示したものに加えて、第２のモード設定端子（以下、便宜的にモード２端子と称する）を備えている。

制御部５には、第１実施形態等と同様に、受信機能およびＤＡＣ３設定機能が組み込まれている。また、本実施形態に関連して、制御部５には、変更機能として、検査モードにおけるデータ入力端子Ｐ３およびモード２端子の極性に応じて、制御値を変更する際のｂｉｔ数を変更する機能が組み込まれている。

例えば作動ＡＭＰの増幅率が設計上の標準よりも大きかった場合には、初期値から実際に設定すべき制御値までの差分が大きくなり、制御値を１ｂｉｔ単位で変更すると時間がかかる可能性がある。そのため、本実施形態では、以下のように複数ｂｉｔで制御値を変更可能としている。

＜複数ｂｉｔ単位で制御値をインクリメントする場合の例＞
本例の場合、半導体装置１は、変更機能として、モード２端子がＨであれば変更指令が入力されると２ｂｉｔ単位で制御値をインクリメントし、モード２端子がＬであれば変更指令が入力されると１ｂｉｔ単位で制御値をインクリメントする機能が組み込まれている。

検査装置７は、制御値の初期値を例えば設計上の下限値で設定し、ＣＭＰ出力を検出する。そして、検査装置７は、図８に示すように、モード２端子（図８にはＭＯＤＥ２と示す）をＨとする。これにより、半導体装置１は、２ｂｉｔインクリメントモード、つまり、変更指令に応じて制御値をＤＡＣ３の分解能の２ｂｉｔずつインクリメントするモードに移行する。

初期値を例えば設計上の下限値で設定する場合、実際に設定すべき制御値が多くは設計上の中央値付近であることを考慮すると、下限値から中央値付近まで制御値を変更する場合には、ある程度のインクリメント回数が必要になると考えられる。そのため、半導体装置１を２ｂｉｔインクリメントモードにすることで、１ｂｉｔずつインクリメントする場合に比べて、２倍の速さでＤＡＣ３の出力電圧を上昇させることができるようになる。

そのため、図８に示すように、ある程度制御値を２ｂｉｔずつインクリメントし、その後、モード２端子をＬとすることで１ｂｉｔインクリメントモードに切り替えることで、実際に設定すべき制御値に到達するまでに時間を短縮することができる。したがって、検査時間を短縮することができる。

この場合、２ｂｉｔ単位で制御値を変更する期間（図８に２ｂｉｔ期間と示す）は、例えば同一ロットの半導体装置１の試験結果等から適宜設定すればよい。
また、設計上の下限値から検査を開始するので、下限値以下となる状態つまりは半導体装置１の異常を検出することができる等、第１実施形態等と同様の効果を得ることもできる。

＜複数ｂｉｔ単位で制御値をデクリメントする場合の例＞
本例の場合、半導体装置１は、変更機能として、モード２端子がＨであれば変更指令が入力されると２ｂｉｔ単位で制御値をデクリメントし、モード２端子がＬであれば変更指令が入力されると１ｂｉｔ単位で制御値をデクリメントする機能が組み込まれている。

検査装置７は、制御値の初期値を例えば設計上の上限値で設定し、ＣＭＰ出力を検出する。そして、検査装置７は、図９に示すように、モード２端子（図８にはＭＯＤＥ２と示す）をＨとする。これにより、半導体装置１は、２ｂｉｔデクリメントモード、つまり、変更指令に応じて制御値をＤＡＣ３の分解能の２ｂｉｔずつデクリメントするモードに移行する。

初期値を設計上の上限値で設定する場合、上記した下限値で設定する場合と同様に、上限値から中央値付近まで制御値を変更する場合にはある程度のデクリメント回数が必要になると考えられる。そのため、半導体装置１を２ｂｉｔデクリメントモードにすることで、１ｂｉｔずつデクリメントする場合に比べて、２倍の速さでＤＡＣ３の出力電圧を下降させることができるようになる。

そのため、図９に示すように、ある程度制御値を２ｂｉｔずつデクリメントし、その後、モード２端子をＬとすることで１ｂｉｔデクリメントモードに切り替えることで、実際に設定すべき制御値に到達するまでに時間を短縮することができる。したがって、検査時間を短縮することができる。この場合、２ｂｉｔ単位で制御値を変更する期間（図８に２ｂｉｔ期間と示す）は、例えば同一ロットの半導体装置１の試験結果等から適宜設定すればよい。また、設計上の上限値から検査を開始するので、上限値以上となる状態つまりは半導体装置１の異常を検出することができる等、第１実施形態等と同様の効果を得ることもできる。

＜他のｂｉｔ数を設定可能にする場合の例＞
本例の場合、半導体装置１は、変更機能として、検査開始時の検査モードエントリで設定された態様で、変更指令が入力される毎に複数ｂｉｔ単位で制御値を変更する機能が組み込まれている。

上記した作動ＡＭＰの増幅率のばらつき等によっては、設定すべき制御値まで変更する変更回数が多くなり、その場合には、１回の判定サイクルで大きくＤＡＣ３の出力電圧を変更したいことがある。しかし、ｂｉｔ数の選択を多くする場合には、設定端子をそれだけ必要とすることになり、端子数の増加を招くことから好ましくない。

そのため、本例では、図１０に示すように、検査モードエントリにおいて、制御値を変更する際のｂｉｔ数（図２では２ｂｉｔ）を検査装置７から設定している。そして、ある程度制御値の変更（図１０ではインクリメント）をした後、検査モードエントリにおいて制御値を変更する際のｂｉｔ数を１ｂｉｔに変更する。
このような構成とすることで、端子数を追加することなく、制御値を変更する際のｂｉｔ数を変更することができる。なお、図１０ではインクリメントの例を示したが、デクリメントの場合も同様である。

勿論、インクリメントおよびデクリメントの双方を可能とする構成であってもよい。その場合、初期値からＣＭＰ出力が変化するまでは複数ｂｉｔで制御値を変更し、ＣＭＰ出力が変化した時点で１ｂｉｔ単位での変更に切り替える構成としてもよい。例えば４ｂｉｔ単位で制御値をインクリメントしてＣＭＰ出力が変化した場合、ＣＭＰ出力がちょうど切り替わる制御値は、現在の制御値と前回の制御値の間に存在することから、仮に１ｂｉｔ単位に切り替えてデクリメントしても、４回以内に制御値を特定できることになる。そのため、ｂｉｔ数を切り替えるタイミングを予め想定する場合よりも検査時間を短縮できる可能性があるためである。

（その他の実施形態）
本発明は、上記した実施形態に限定されることはなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、拡張することができる。
実施形態で示した各種の数値は例示であり、それらに限定されるものではない。
実施形態ではコンパレータ４の前段に作動アンプ２を設けた構成を例示したが、必ずしも作動アンプ２である必要はなく、作動ではないアンプを用いてもよい。また、半導体装置１への入力特性を満足する外付け回路を設けるのであれば、コンパレータ４の入力端子に直接的にアナログ電圧を入力する構成であってもよい。

また、第１実施形態から第５実施形態で例示した構成を組み合わせてもよい。例えば、データ入力端子Ｐ３の極性によりインクリメントおよびデクリメントを切り替え可能とし、検査モードエントリにより制御値を変更する際のｂｉｔ数を変更してもよい。また、データ入力端子Ｐ３の極性によりｂｉｔ数を変更し、検査モードエントリによりインクリメントおよびデクリメントを切り替える構成としてもよい。

図面中、１は半導体装置、３はＤＡＣ（デジタルアナログ変換器）、４はコンパレータ、５は制御部、７は検査装置、Ｐ３はデータ入力端子（検査に使用する端子）、Ｐ４はコンパレータ出力端子（検査に使用する端子）、Ｐ６はモード設定端子（設定端子）を示す。

Claims (9)

1. 与えられた制御値に応じた電圧を出力するデジタルアナログ変換器（３）と、
   前記デジタルアナログ変換器（３）に制御値を与える制御部（５）と、を備え、
   前記制御部（５）は、外部の検査装置（７）から前記デジタルアナログ変換器（３）に与える制御値の初期値を受信する受信機能により前記デジタルアナログ変換器から出力すべき電圧に基づいて設定された制御値を受信し、その制御値を前記外部の検査装置（７）から入力される変更指令に応じて変更する変更機能により変更して、前記デジタルアナログ変換器（３）に与える新たな制御値を生成し、前記受信機能によって制御値を受信する受信モードと、前記変更機能により制御値を変更する変更モードとを、該半導体装置に設けられている設定端子（Ｐ３、Ｐ４）の極性によって切り替えることを特徴とする半導体装置。
2. 与えられた制御値に応じた電圧を出力するデジタルアナログ変換器（３）と、
   前記デジタルアナログ変換器（３）に制御値を与える制御部（５）と、を備え、
   前記制御部（５）は、外部の検査装置（７）から前記デジタルアナログ変換器（３）に与える制御値の初期値を受信する受信機能により前記デジタルアナログ変換器から出力すべき電圧に基づいて設定された制御値を受信し、その制御値を前記外部の検査装置（７）から入力される変更指令に応じて変更する変更機能により変更して、前記デジタルアナログ変換器（３）に与える新たな制御値を生成し、
   前記変更機能は、受信した制御値を、前記変更指令を受信する毎に段階的にインクリメントおよび段階的にデクリメントする機能であり、
   前記制御部（５）は、前記変更機能において受信した制御値をインクリメントするかデクリメントするかを、検査に使用する端子（Ｐ３、Ｐ４、Ｐ６）の極性によって切り替えることを特徴とする半導体装置。
3. 前記制御部（５）は、シリアル通信方式で前記外部の検査装置（７）との間で通信し、
   前記変更指令は、シリアル通信する際のデータ長が制御値のデータ長よりも短く設定されていることを特徴とする請求項１または２記載の半導体装置。
4. 前記変更機能は、受信した制御値を、前記変更指令を受信する毎に前記デジタルアナログ変換器（３）の分解能の１ｂｉｔ単位で段階的にインクリメントする機能であることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
5. 前記変更機能は、受信した制御値を、前記変更指令を受信する毎に前記デジタルアナログ変換器（３）の分解能の１ｂｉｔ単位で段階的にデクリメントする機能であることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
6. 前記制御部（５）は、前記受信機能によって制御値を受信する受信モードと、前記変更機能により制御値を変更する変更モードとを、該半導体装置に設けられている設定端子（Ｐ３、Ｐ４）の極性によって切り替えることを特徴とする請求項２を引用する請求項３から５のいずれか一項記載の半導体装置。
7. 前記変更機能は、受信した制御値を、前記変更指令を受信する毎に段階的にインクリメントおよび段階的にデクリメントする機能であり、
   前記制御部（５）は、前記変更機能において受信した制御値をインクリメントするかデクリメントするかを、検査に使用する端子（Ｐ３、Ｐ４、Ｐ６）の極性によって切り替えることを特徴とする請求項１を引用する請求項３から５のいずれか一項記載の半導体装置。
8. 前記変更機能は、受信した制御値を、前記変更指令を受信する毎に前記デジタルアナログ変換器（３）の分解能の複数ｂｉｔ単位で段階的に変更する機能であることを特徴とする請求項１から７のいずれか一項記載の半導体装置。
9. 前記変更指令は、前記外部の検査装置からの１回のクロック入力であることを特徴とする請求項１から８のいずれか一項記載の半導体装置。
   

Images