CN1797957A - 具有增强的高频性能特性的流水线式模数转换器 - Google Patents
具有增强的高频性能特性的流水线式模数转换器 Download PDFInfo
- Publication number
- CN1797957A CN1797957A CNA2005101375161A CN200510137516A CN1797957A CN 1797957 A CN1797957 A CN 1797957A CN A2005101375161 A CNA2005101375161 A CN A2005101375161A CN 200510137516 A CN200510137516 A CN 200510137516A CN 1797957 A CN1797957 A CN 1797957A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital
- converter
- sub
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
- H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
Abstract
一种流水线式数模转换器包括第一子模数转换器和倍增数模转换器。响应于第一基准电压的第一子模数转换器被配置来将第一模拟信号转换成第一数字信号。倍增数模转换器响应于第一模拟信号、第一数字信号和第二基准信号。与第一基准电压无关地来产生第二基准电压以便于增强流水线式数模转换器的高频性能特性。
Description
技术领域
本发明涉及集成电路设备,更特别地,本发明涉及模数转换器。
背景技术
一种模数转换设备将模拟信号转换成数字信号,以及一种流水线式模数转换设备由多个相互连接的这样的模数转换设备所组成。图1是传统的流水线式模数转换设备101的方框图。参照图1,该传统的流水线式模数转换设备101包括第一到第n子模数转换器111a到111n、第一到第n倍增数模转换器(MDAC)121a到121n、以及取样/保持放大器131。所有的第一到第n子模数转换器111a到111n以及第一到第n MDAC 121a到121n都使用一个基准电压Vref,其中第一到第n子模数转换器111a到111n可以为快速模数转换器。换句话说,第一到第n子模数转换器111a到111n和第一到第n MDAC 121a到121n接收由基准电压产生器(未示出)所提供的基准电压Vref。
图2说明了发送到图1的流水线式模数转换设备101的信号的波形图以及该流水线式模数转换设备101的一些元件的后续操作。在图2中,S.S、S.H、R.S、S.C和S.A分别是信号取样、信号保持、基准取样、信号比较和信号放大的缩写。参考图2,当时钟信号CK是处于高电平(tk1)时,第一子模数转换器111a对从图1的取样/保持放大器131输出的模拟信号A1进行取样。此时,图1的第一MDAC 121a取样基准电压Vref。当时钟信号CK是处于高电平(tk1)时,第一子模数转换器111a对基准电压Vref进行取样以及第一MDAC121a放大模拟信号A1。
当基准电压Vref被施加到流水线式模数转换设备101时,基准电压Vref在每一个时钟周期期间在一些波动之后被稳定在恒定的电平。当流水线式模数转换设备101的工作频率为高时,执行所有的操作并同时基准电压Vref波动。基准电压Vref的这样的波动可以导致在需要精确的第一到第n MDAC 121a到121n中出现错误。为了防止如此的错误,可以降低流水线式模数转换设备101的工作频率。
为了在高工作频率上使用没有波动的基准电压,可以使用大容量的基准电压产生器,这导致了基准电压产生器的尺寸的增加和高额的制造成本。基准电压产生器可以通过在模数转换设备101处的引脚连接到大的外部电容器上并且由基准电压产生器产生的基准电压Vref可以被提供到该电容器。但是,在这种情况中,额外需要专用的引脚。
发明内容
本发明提供了一种通过减少基准电压的波动来稳定地运行的流水线式模数转换设备。根据本发明的一个方面,提供了一种流水线式模数转换设备,该流水线式模数转换设备包括施加了第一基准电压的第一节点和施加了第二基准电压的第二节点。连接到第一节点的至少一个子模数转换器接收模拟信号,通过使用第一基准电压来转换该模拟信号,以及输出数字信号。连接到第二节点的至少一个倍增数模转换器接收从对应的子模数转换器输出的数字信号和输入到该对应的子模数转换器的模拟信号,通过使用第二基准电压来将从对应的子模数转换器输出的数字信号转换成模拟信号,将所产生的模拟信号与输入到该对应的子模数转换器的模拟信号进行比较,以及放大并输出在所述模拟信号之间的差。连接到第二节点的最后一个子模数转换器接收从对应的倍增数模转换器输出的模拟信号,通过使用第二基准电压来转换该模拟信号,以及输出数字信号。
所述至少一个子模数转换器的第一子模数转换器可以输出从流水线式模数转换设备输出的数字信号的最高有效位以及最后一个子模数转换器可以输出从流水线式模数转换设备输出的数字信号的最低有效位。所述设备还可以包括:纠正器,用于纠正由所述至少一个子模数转换器所产生的数字信号。
所述至少一个倍增数模转换器中的每一个都可以包括:子数模转换器,用于接收从对应的子模数转换器输出的数字信号,将该数字信号转换成模拟信号,以及输出该模拟信号。比较器也被配置来接收从所述子数模转换器输出的模拟信号和输入到该对应的子模数转换器的模拟信号。所述比较器比较这些模拟信号,并且输出这些模拟信号之间的差。放大器被提供来用于放大和输出比较器的输出。
所述设备还可以包括:取样/保持放大器,用于将模拟信号发送到所述至少一个子模数转换器的第一子模数转换器;以及所述至少一个倍增数模转换器的第一倍增数模转换器。至少一个时钟信号可以被输入到所述至少一个子模数转换器和所述至少一个倍增数模转换器。
附图说明
图1是传统的流水线式模数转换设备的方框图;
图2说明了发送到图1的流水线式模数转换设备的信号的波形图以及该流水线式模数转换设备的一些元件的操作;
图3是根据本发明一个实施例的流水线式模数转换设备的方框图;
图4是图3中说明的第一MDAC的详细的方框图;
图5说明了发送到图3的流水线式模数转换设备的信号的波形图以及该流水线式模数转换设备的一些元件的操作;以及
图6是4比特流水线式模数转换设备的方框图。
具体实施方式
现在将参照附图更加全面地描述本发明,在附图中显示了本发明的示范性实施例。但是,本发明可以以很多不同的形式来具体化而不应该被认为限定到这里所阐明的实施例上;相反,这些实施例被提供来使得本公开将是透彻的和全面的,并且将充分地将本发明的概念传递给本领域技术人员。附图中相同的参考标号表示相同的元件。
图3是根据本发明一个实施例的流水线式模数转换设备301的方框图。参照图3,流水线式模数转换设备301包括取样/保持放大器331、第一基准电压产生器341、第二基准电压产生器342、第一和第二节点351和352、第一到第n子模数转换器311a到311n、第一到第(n-1)倍增数模转换器(MDAC)321a到321n-1、以及数字纠正器361。
取样/保持放大器331以有规则的间隔重复地取样和保持从外部源输入的模拟信号并且输出模拟信号AN1。第一基准电压产生器341产生第一基准电压Vref1,而第二基准电压产生器342产生第二基准电压Vref2。第一基准电压Vref1和第二基准电压Vref2可以被设置在相等或不同的幅度上。但是,第二基准电压产生器342可以比第一基准电压产生器341更加精确。
第一和第二节点351和352分别连接到第一和第二基准电压产生器341和342。第一和第二节点351和352被需要来从外部将第一和第二基准电压产生器341和342连接到流水线式模数转换设备301。当第一和第二基准电压产生器341和342被安装在流水线式模数转换设备301之内时,就不需要第一和第二节点351和352。
第一到第(n-1)子模数转换器311a到311n-1连接到第一节点351并且接收由第一基准电压产生器341所产生的第一基准电压Vref1。第一到第(n-1)子模数转换器311a到311n-1分别接收第一到第(n-1)模拟信号AN1到ANn-1,通过使用第一基准电压Vref1来转换第一到第(n-1)模拟信号AN1到ANn-1,以及输出第一到第(n-1)数字信号DN1到DNn-1。
第n子数模转换器311n接收从第(n-1)MDAC 321n-1输出的第n模拟信号ANn,通过使用第二基准电压Vref2来转换第n模拟信号ANn,以及输出第n数字信号DNn。第一子模数转换器311a接收从取样/保持放大器331输出的第一模拟信号AN1。第二到第n子模数转换器311b到311n接收从第一到第(n-1)MDAC 321a到321n-1输出的第二到第n模拟信号AN2到ANn。所有的第一到第n子模数转换器311a到311n可以是快速模数转换器。
第一到第(n-1)MDAC 321a到321n-1连接到第二节点352并且接收由第二基准电压产生器342所产生的第二基准电压Vref2。第一到第(n-1)MDAC321a到321n-1接收从第一到第(n-1)子模数转换器311a到311n-1输出的数字信号、以及第一到第(n-1)模拟信号DN1到DNn-1。
第一到第(n-1)MDAC 321a到321n-1分别将从第一到第(n-1)子模数转换器311a到311n-1输出的数字信号转换成第二到第n模拟信号AN2到ANn,比较第二到第n模拟信号AN2到ANn和第一到第(n-1)模拟信号AN1到ANn-1,以及放大和输出在所比较的模拟信号之间的差。
此时,第一MDAC 321a接收从取样/保持放大器331输出的第一模拟信号AN1。稍后将参照图4详细地描述第一到第(n-1)MDAC 321a到321n-1的配置。
数字纠正器361纠正从第一到第(n-1)子模数转换器输出的第一到第(n-1)数字信号DN1到DNn-1。换句话说,由于错误可以被包含在从第一到第(n-1)子模数转换器输出的第一到第(n-1)数字信号DN1到DNn-1中,所以数字纠正器361纠正这样的错误。但是,数字纠正器361没有纠正从第n子模数转换器311n输出的第n数字信号。因此,第n子模数转换器311n被精确地设计来防止错误。
图4是图3中说明的第一MDAC 321a的详细的方框图。参照图4,第一MDAC 321a包括第一子数模转换器411、比较器421和放大器431。第一子数模转换器411接收从图3的第一子模数转换器311a输出的第一数字信号DN1,将第一数字信号DN1转换成第一模拟信号ANA1,以及输出该第一模拟信号ANA1。比较器421接收从第一子数模转换器411输出的第一模拟信号ANA1和输入到图1的第一子模数转换器311a的第一模拟信号AN1,将第一模拟信号ANA1和第一模拟信号AN1进行比较,以及输出它们之间的差。放大器431放大从比较器421输出的信号并且输出第二模拟信号AN2来作为第一MDAC 321a的输出信号。第二到第(n-1)MDAC 321b到321n-1的配置相同于第一MDAC 321a的配置。
图5说明了发送到图3的流水线式模数转换设备301的信号的波形图以及该流水线式模数转换设备301的一些元件的后续操作。在图5中,S.S、S.H、R.S、S.C和S.A分别是信号取样、信号保持、基准取样、信号比较和信号放大的缩写。参考图3和5,时钟信号CK1和CK2被发送到图3的第一到第n子模数转换器311a到311n以及第一到第(n-1)MDAC 321a到321n-1。
当时钟信号CK2是处于高电平(tk2)时,图3的第一子模数转换器311a对从图3的取样/保持放大器331输出的第一模拟信号A1进行取样。此时,图3的第一MDAC 321a取样图3的第一基准电压Vref1。当时钟信号CK2是处于高电平(tk2)时,第一子模数转换器311a对第一基准电压Vref1进行取样以及图3的第一MDAC 321a放大第一模拟信号A1。
在tk2期间,施加到图3的第一MDAC321a的图3的第二基准电压Vref2被在没有波动的情况下保持恒定。因此,图3的第一MDAC321a能稳定地执行放大操作。同样,第二到第(n-1)MDAC 321b到321n-1能使用图3的恒定的第二基准电压Vref2来稳定地执行放大操作。
由于施加到第一到第(n-1)MDAC 321a到321n-1的第二基准电压Vref2不同于施加到第一到第(n-1)子模数转换器311a到311n-1的第一基准电压,所以图3的流水线式模数转换设备301能稳定地执行转换操作。
图6是根据本发明一个实施例的4比特流水线式模数转换设备601的方框图。参照图6,4比特流水线式模数转换设备601包括取样/保持放大器631、第一基准电压产生器641、第二基准电压产生器642、第一和第二子模数转换器611和612、MDAC621、以及数字纠正器661。
现在将参照图6描述4比特流水线式模数转换设备601的转换操作。假定从取样/保持放大器631输出0.84[V]以及从取样/保持放大器631输出的模拟信号AP1的电压电平是在0[V]和1[V]之间。
由第一子模数转换器611将从取样/保持放大器631输出的0.84[V]转换成二进制代码。如下面的表1中所示。第一和第二子模数转换器611和612将1伏特分类成四个0.25伏特阶段。第一和第二子模数转换器611和612对输入的模拟信号AP1和AP2的电压进行取样并且确定模拟信号AP1和AP2的取样电压属于哪一个。
表1
电压电平(伏特) | 二进制代码 |
0~0.25 | 00 |
0.25~0.5 | 01 |
0.5~0.75 | 10 |
0.75~1.0 | 11 |
如表1中所示,由于0.84伏特是在0.75和1.0伏特之间,所以第一子模数转换器611输出“11”。
从第一子模数转换器611输出的二进制代码“11”即数字信号被发送到在MDAC 621中所包括的子数模转换器623中。子数模转换器623将“11”转换成模拟信号APP1。换句话说,由于“11”指示在0.75V和1V之间的电压,所以子数模转换器623输出0.75V模拟信号APP1。
在MDAC 621中所包括的比较器625接收从取样/保持放大器631输出的模拟信号AP1和从子数模转换器623输出的模拟信号APP1并且输出等于在模拟信号AP1和APP1之间的差的电压。具体地说,从取样/保持放大器631输出的模拟信号AP1的电压是0.84V以及从子数模转换器623输出的模拟信号APP1的电压是0.75V。因此,在模拟信号AP1和APP1之间的差是0.09V。
在MDAC 621中所包括的放大器放大和输出从比较器625输出的0.09V模拟信号。放大器627将0.09V放大四倍并且输出0.36V。
第二子模数转换器612接收和转换从MDAC 621输出的0.36V并且输出数字信号“01”。数字纠正器661纠正从第一子模数转换器611输出的数字信号DP1。4比特流水线式模数转换设备601接收并转换0.84伏特模拟信号成数字信号“1101”。
4比特流水线式模数转换设备601可以包括三个MDAC和四个子模数转换器。在这种情况中,每一个MDAC都产生数字信号。
如上所述,根据本发明的模数转换设备从两个基准电压产生器接收不同的基准电压。因此,模数转换设备具有下面的优点。
第一,MDAC稳定地运行,这是因为不需要时间来接收没有波动的稳定基准电压。
第二,由于MDAC稳定地运行,所以能增加模数转换设备的工作频率。因此,该模数转换设备能被其中需要高速运行的系统所使用。
第三,由子模数转换器所产生的数字信号由数字纠正器所纠正。因此,子模数转换器能接收由低精度基准电压产生器所产生的基准电压,以及需要精确的MDAC和最后的子模数转换器能接收由高精度基准电压产生器所产生的基准电压。因此,增强了模数转换设备的精确度。
第四,由于由施加了第一基准电压的子模数转换器所产生的数字信号由数字纠正器所纠正,所以在第一基准电压和第二基准电压之间的偏差没有影响该模数转换设备。
虽然已经参考本发明的示范性实施例具体显示和描述了本发明,但是本领域技术人员将明白,在不脱离所附权利要求所定义的本发明的精神和范围的情况下,这里可以做出形式上和细节上的各种变化。
本申请要求韩国专利申请第2004-116997号、申请日为2004年12月30日的优先权,这里引用其公开内容作为参考。
Claims (15)
1.一种流水线式数模转换器,包括:
第一子模数转换器,被配置来将第一模拟信号转换成第一数字信号以及响应于第一基准电压;以及
倍增数模转换器,响应于第一模拟信号、第一数字信号和与第一基准电压无关地产生的第二基准电压。
2.根据权利要求1所述的转换器,还包括:响应于第二基准电压的第二子模数转换器。
3.根据权利要求2所述的转换器,其中,第二子模数转换器是在所述流水线式数模转换器中的最后一个子模数转换器。
4.根据权利要求1所述的转换器,其中,第一数字信号表示从所述流水线式数模转换器输出的多位数字信号的最高有效位。
5.根据权利要求3所述的转换器,其中,第一数字信号表示从所述流水线式数模转换器输出的多位数字信号的最高有效位。
6.根据权利要求5所述的转换器,其中,最后一个子模数转换器被配置来产生数字信号来作为从所述流水线式数模转换器输出的多位数字信号的最低有效位。
7.根据权利要求6所述的转换器,其中,利用电压稳定性的不同电平来产生第一和第二基准电压。
8.根据权利要求7所述的转换器,其中,以比第一基准电压高的稳定性电平来产生第二基准电压。
9.根据权利要求8所述的转换器,其中,第一基准电压的幅度等于第二基准电压的幅度。
10.一种流水线式模数转换设备,包括:
施加了第一基准电压的第一节点;
施加了第二基准电压的第二节点;
连接到第一节点的至少一个子模数转换器,用于接收模拟信号,通过使用第一基准电压来转换该模拟信号,以及输出数字信号;
连接到第二节点的至少一个倍增数模转换器,用于接收从对应的子模数转换器输出的数字信号和输入到该对应的子模数转换器的模拟信号,通过使用第二基准电压来将从对应的子模数转换器输出的数字信号转换成模拟信号,将所产生的模拟信号与输入到该对应的子模数转换器的模拟信号进行比较,以及放大并输出在模拟信号之间的差;以及
连接到第二节点的最后一个子模数转换器,用于接收从对应的倍增数模转换器输出的模拟信号,通过使用第二基准电压来转换该模拟信号,以及输出数字信号。
11.根据权利要求10所述的设备,其中,所述至少一个子模数转换器的第一子模数转换器输出从流水线式模数转换设备输出的数字信号的最高有效位以及最后一个子模数转换器输出从流水线式模数转换设备输出的数字信号的最低有效位。
12.根据权利要求10所述的设备,还包括:纠正器,用于纠正由所述至少一个子模数转换器所产生的数字信号。
13.根据权利要求10所述的设备,其中,所述至少一个倍增数模转换器中的每一个都包括:
子数模转换器,用于接收从对应的子模数转换器输出的数字信号,将该数字信号转换成模拟信号,以及输出该模拟信号;
比较器,用于接收从所述子数模转换器输出的模拟信号和输入到该对应的子模数转换器的模拟信号,比较这些模拟信号,并且输出这些模拟信号之间的差;以及
放大器,用于放大和输出比较器的输出。
14.根据权利要求10所述的设备,还包括:取样/保持放大器,用于将模拟信号发送到所述至少一个子模数转换器的第一子模数转换器;以及所述至少一个倍增数模转换器的第一倍增数模转换器。
15.根据权利要求10所述的设备,其中,至少一个时钟信号被输入到所述至少一个子模数转换器和所述至少一个倍增数模转换器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR116997/04 | 2004-12-30 | ||
KR1020040116997A KR100688512B1 (ko) | 2004-12-30 | 2004-12-30 | 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1797957A true CN1797957A (zh) | 2006-07-05 |
CN1797957B CN1797957B (zh) | 2010-05-12 |
Family
ID=36639757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005101375161A Active CN1797957B (zh) | 2004-12-30 | 2005-12-29 | 具有增强的高频性能特性的流水线式模数转换器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7158066B2 (zh) |
KR (1) | KR100688512B1 (zh) |
CN (1) | CN1797957B (zh) |
TW (1) | TWI289006B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025376A (zh) * | 2009-09-16 | 2011-04-20 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
CN102332917A (zh) * | 2010-05-31 | 2012-01-25 | 罗伯特·博世有限公司 | 识别ad-变换器差错的方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4529007B2 (ja) * | 2004-09-02 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7541962B2 (en) * | 2006-01-18 | 2009-06-02 | Marvell World Trade Ltd. | Pipelined analog-to-digital converters |
KR100824793B1 (ko) * | 2006-07-19 | 2008-04-24 | 삼성전자주식회사 | 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터 |
KR100850749B1 (ko) | 2006-12-04 | 2008-08-06 | 한국전자통신연구원 | 동작 모드 변경이 가능한 멀티-비트 파이프라인아날로그-디지털 변환기 |
CN101582696B (zh) * | 2009-06-22 | 2012-06-27 | 中国电子科技集团公司第二十四研究所 | 用于流水线a/d转换器的单冗余位数字校正方法 |
WO2011104761A1 (ja) * | 2010-02-26 | 2011-09-01 | 国立大学法人東京工業大学 | パイプライン型a/dコンバータおよびa/d変換方法 |
US8471753B1 (en) * | 2010-08-24 | 2013-06-25 | Mediatek Inc. | Pipelined analog-to-digital converter and method for converting analog signal to digital signal |
KR101685011B1 (ko) * | 2010-12-09 | 2016-12-14 | 한국전자통신연구원 | 파이프라인 아날로그 디지털 변환기 |
US8729908B2 (en) * | 2012-02-29 | 2014-05-20 | International Business Machines Corporation | Static noise margin monitoring circuit and method |
US9143149B1 (en) * | 2014-04-01 | 2015-09-22 | Entropic Communications, LLC. | Method and apparatus for calibration of a time interleaved ADC |
CN106292818B (zh) * | 2016-08-24 | 2017-09-08 | 西安电子科技大学 | 适于流水线adc的全差分参考电压产生电路及无线通信设备 |
KR101884114B1 (ko) * | 2017-02-28 | 2018-07-31 | 전자부품연구원 | 기준전압 스케일링 기법이 적용된 adc |
KR101986938B1 (ko) * | 2017-10-26 | 2019-06-07 | 고려대학교 세종산학협력단 | 다이나믹 레퍼런스 및 2단 샘플앤드홀드를 이용한 고속, 저전력 파이프라인드 아날로그-디지털 변환기 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994808A (en) * | 1989-12-14 | 1991-02-19 | Wichelman Karl F | Pipelined analog to digital converter with summing and comparator functions occurring in parallel for each bit |
KR970005828B1 (ko) | 1993-12-31 | 1997-04-21 | 김정덕 | 파이프 라인 구조의 다단 아날로그/디지탈 변환기 |
JP3084668B2 (ja) * | 1996-06-13 | 2000-09-04 | 株式会社ジーデイーエス | 電荷信号を用いたフィルター装置 |
JP2000022541A (ja) | 1998-07-01 | 2000-01-21 | Seiko Instruments Inc | Adコンバータ回路 |
KR100487518B1 (ko) * | 1998-09-15 | 2005-08-31 | 삼성전자주식회사 | 선형성을 향상시키기 위한 멀티플라잉 디지털-아날로그 변환기 |
JP3446881B2 (ja) | 1998-12-14 | 2003-09-16 | 横河電機株式会社 | パイプラインa/d変換器 |
JP3782911B2 (ja) | 1999-12-13 | 2006-06-07 | セイコーインスツル株式会社 | Adコンバータ回路 |
US6323800B1 (en) * | 2000-02-17 | 2001-11-27 | Advanced Micro Devices, Inc. | Pipeline analog to digital (a/d) converter with lengthened hold operation of a first stage |
US6369744B1 (en) | 2000-06-08 | 2002-04-09 | Texas Instruments Incorporated | Digitally self-calibrating circuit and method for pipeline ADC |
US6486820B1 (en) | 2001-03-19 | 2002-11-26 | Cisco Systems Wireless Networking (Australia) Pty Limited | Pipeline analog-to-digital converter with common mode following reference generator |
-
2004
- 2004-12-30 KR KR1020040116997A patent/KR100688512B1/ko active IP Right Grant
-
2005
- 2005-10-11 US US11/247,748 patent/US7158066B2/en active Active
- 2005-11-23 TW TW094141085A patent/TWI289006B/zh active
- 2005-12-29 CN CN2005101375161A patent/CN1797957B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025376A (zh) * | 2009-09-16 | 2011-04-20 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
CN102025376B (zh) * | 2009-09-16 | 2015-06-03 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
CN102332917A (zh) * | 2010-05-31 | 2012-01-25 | 罗伯特·博世有限公司 | 识别ad-变换器差错的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060145908A1 (en) | 2006-07-06 |
KR100688512B1 (ko) | 2007-03-02 |
TW200625826A (en) | 2006-07-16 |
CN1797957B (zh) | 2010-05-12 |
TWI289006B (en) | 2007-10-21 |
KR20060078685A (ko) | 2006-07-05 |
US7158066B2 (en) | 2007-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1797957A (zh) | 具有增强的高频性能特性的流水线式模数转换器 | |
KR101140349B1 (ko) | 다단 연속 근사 레지스터 아날로그 디지털 변환기 | |
KR970005828B1 (ko) | 파이프 라인 구조의 다단 아날로그/디지탈 변환기 | |
Lin et al. | A 9-bit 150-MS/s 1.53-mW subranged SAR ADC in 90-nm CMOS | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
US7859441B2 (en) | Data readout system having non-uniform ADC resolution and method thereof | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
CN111446964B (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
CN105634492B (zh) | 一种流水线型模数转换器 | |
CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
CN109462402B (zh) | 混合型流水线adc结构 | |
CN110943726A (zh) | 一种多通道多级并行超高速采样保持电路 | |
US7920085B2 (en) | Method and system for analog-to-digital conversion | |
US6809677B2 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
CN112910462B (zh) | 一种基于亚稳态检测的pipeline-SAR ADC数字级间增益校准方法 | |
CN110299918B (zh) | 分割电容镜像搜索的模数转换器校准方法 | |
Kuyel et al. | Relating linearity test results to design flaws of pipelined analog to digital converters | |
KR100490122B1 (ko) | 폴딩-인터폴레이팅 아날로그-디지털 변환기 | |
Li et al. | An Ultra-fast ADC Linearity Test and Calibration Method | |
US20050038846A1 (en) | Substraction circuit with a dummy digital to analog converter | |
Lee et al. | Offset and dynamic gain-mismatch reduction techniques for 10b 200ms/s parallel pipeline ADCs | |
CN111147077B (zh) | 用于模拟数字转换器残余放大器的增益校准装置及方法 | |
CN114070309A (zh) | 流水级运算装置和流水线模数转换器 | |
KR100506190B1 (ko) | 파이프라인 아날로그-디지털 변환기 | |
Aguilo et al. | Enhanced cultural heritage environments by augmented reality systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |