CN102332917A

CN102332917A - 识别ad-变换器差错的方法

Info

Publication number: CN102332917A
Application number: CN2011101423048A
Authority: CN
Inventors: N.科尔
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2010-05-31
Filing date: 2011-05-30
Publication date: 2012-01-25
Also published as: US8471738B2; DE102010029497A1; DE102010029497B4; US20110291868A1

Abstract

本发明涉及一种识别AD-变换器（132）差错的方法，这变换器设计用于将模拟输入信号（134）变换成数字输出信号（136），其中规定了：数字输出信号（136）代表了数Z，这个数在进行AD-变换时源于模拟输入信号（134）的输入值U_in，其中在这方法中所有可能的数的数值范围分配成分区域，而所有可能的输入值U_in的数值范围分配成分区域，其中输入值Uin和与之对应的数Z分别配属于相互对应的分区域，其中在方法中校验：哪个分区域配属有要变换的输入值Uin，和哪一个分区域（122，124，126）配属有通过AD-变换器（132。134）求得的数Z，其中当数Z和输入值U_in配属于相互并不对应的分区域，则识别出有差错。

Description

识别AD-变换器差错的方法

技术领域

本发明涉及一种识别AD-变换器差错的方法和一种线路装置。

背景技术

在电子技术中，为了进行信号的变换使用所谓的变换器。模拟-数字-或者说AD-变换器设计用于将模拟信号变换成数字信号。从数字信号变换成模拟信号可以用数字-模拟-或者说DA-变换器来实施。因为在信号变换时可能出现差错，因此必须可以识别这样的差错。

为了保护好AD-变换器，在公开出版物“Test Generation and Concurrent Error Detection in Current-Mode A/D Converters（电流型A/D变换器的测试生成和同时发生的误差的检测）”IEEE,1995,Wey,Chin-long,Shoba Krishnan和Sondes Sahli里建议应用一种交替的逻辑装置。这里用一种AD-变换器首先使第一要测量的电流It1=Iin 数字化，将结果储存在一个寄存器里，而在下一步里使第二电流It2=Iref-Iin变换。将两个这样得到的电流数字值接着相互进行对比。在无差错的情况下，第二电流It2的值相当于第一电流It1的互补值。这种方法基于时间冗余，也就是说AD-变换器的循环时间必须大于或等于两倍的变换时间，以便两个变换可以在一个循环周期里进行。然而这种先决条件并不在每种应用时都满足。

在公开出版物“Proposal for Erro Tolerating Code（差错许可码的建议）”IEEE,1993,Matsubara,Takashi 和 Yoshiaki Koga,里建议：在AD-变换时替代温度计码，应用一种容错码，例如像格莱码。对于每个代码字-位应用一个窗口比较器，其中各个窗口比较器具有不同的很多重叠的电压范围。按此方式窗口比较器的输出可以实现一种容错码。当然在这方法中每个代码字-位需要有一个分开的窗口比较器。因为代码字的长度在这种情况下大于数字有效信号的位宽，因此需要相对高的硬件费用来实现这种方法。

发明内容

在这种背景下提出了一种方法和一种线路装置，它们具有独立权利要求的特征。本发明的其它设计方案可以见从属权利要求和说明书。

采用本发明在设计方案中介绍了一种线路装置，用于借助于至少一个窗口比较器在一种AD-变换器中识别差错。同时还说明了一种差错识别线路，这种线路只需要一个窗口比较器用于数字输出信号的所有位，其中这输出信号包括有n个输出值，它们相应于n个位，其中每个输出值代表一个位。此外通过输出值，或者说位的一种组合，表示了一个二进制数z，这个数又相应于一个十进制数。

所述的线路装置可以在线地，也就是在AD-变换运行时间期间，识别有可能出现的差错。差错识别通常聚焦于可能特别强烈地歪曲输出信号和一个由此要推导出的数z的差错。通过一种在本发明的设计方案中所进行的，对于特别强烈地歪曲输出信号和一个由此要推导出的数z的差错的关注，可以在低费用的情况下实现用于差错识别的线路装置。

一种在本发明范围里所介绍的线路装置可以识别出在一个变换器中不同的差错，在这变换器中可能出现以下差错：

--变换器的一个串接电阻有差错，这可能由于短路，中断或者一个错误值而引起；

---一个比较器有差错；

---一个寄存器，通常是一个存储元件，有差错，或者

---一个译码器逻辑有差错。

取决于差错的原因，在一种输出信号中一个或多个输出信号和位可能是错的。因此合理的是采用一种识别差错的方法，这种方法也识别多位的差错。

通常规定了输入值Uin与数z的配属关系。在一种无差错的AD-变换时，由某一个输入值Uin得出某一个配属的数z 。考虑到这种配属关系，将所有可能的数z的数值范围分配在p个分区域i里。相应地将输入值Uin的值区域分配在与之对应一致的p个分区域 i里。

分区域的数量p小于通常整个数字z的数量，后者可以作为十进制或者二进制数z来表示和/或进行处理。按照此，某个输入值Uin和配属的某个数z配属于相互对应的分区域。因此在按照本发明的方法的一个设计方案中要校验：哪一个分区域 i配合有一个要变换的输入信号Uin，以及哪一个分区域i配合有一个通过AD-变换所引起的数z，其中匹配的当数Z和输入值U_in配属于相互并不对应的分区域i时，则识别出有差错。

在另一个设计方案中，一个用于低值数z的第m+1 个分区域包括有完全一样量的，一般比用于高值（höherukrtig）的数z的第m个分区域有较小的或者较大量的数。一个用于配合于低值（niedrigwertig）数z的输入值Uin的第m+1个分区域i相应地与用于配合于高值数的输入值Uin的第m个分区域一样大，或更小或更大。数字输出信号通常包括有n个位，并因此也有n个输出值，用它们表示2ⁿ二进制数z，这些数相应于十进制数z。

分区域i的数量小于2ⁿ。

按照本发明的线路装置设计用于，实施所介绍方法的所有步骤。同时也可以由线路装置的单个部分来实施这方法的单个步骤。此外可以将线路装置的功能或者线路装置的单个部分的功能变换为方法的步骤。此外可以将方法的这些步骤作为线路装置的至少一个部分或者整个线路装置的功能实现。

本发明的其它优点和设计方案可以见说明和附图。

当然，前面所列的和以后还要叙述的特征不仅可以按各自规定的组合，而且也可以按另外的组合或者单独地应用，而并不脱离本本发明的范围。

附图说明

图1 表示了一种设计成快速AD-变换器的模拟-数字-变换器的简图，对此可以实施按照本发明的方法的一种实施形式。

图2 表示了一种窗口比较器的实例简图，这窗口比较器可以应用于按照本发明的线路装置的一种设计方案中。

图3 表示了一个用于将图1所示的AD-变换器的有效信号的数值范围分成分区域的图。

图4表示了第一按照本发明的用于区域校验的线路装置的一种设计方案简图，它有三个窗口比较器。

图5 表示了一个按照本发明的用于区域校验的线路装置的第二设计方案简图，它只有一个窗口比较器。

图 6 表示了一个按照本发明的线路装置的第三设计方案简图，它包括了具有三个窗口比较器和一个附加自检验的检验模块的图4所示的按照本发明的线路装置的第一种实施形式。

图7 表示了一个按照本发明的线路装置的第四设计方案简图，它包括了图5所示的按照本发明的线路装置的第二实施形式和一个附加自检验的窗口比较器。

具体实施形式

按照附图中的实施形式简略表示了本发明，并在以下参照附图对其进行详细说明。

相互关联和交叉地对附图进行说明，相同的附图标记表示了相同的部件。

图1表示了一种设计成AD-变换器41的变换器的一种实施形式的简图，这变换器具有一个分压器43，这分压器包括有六个串联的，设计成串联电阻的第一电阻45，其电阻值为R，以及两个设计成输入电阻的电阻47，其电阻值分别为R/2。此外变换器41包括有七个比较器491，492，493，494，495，496，497，七个存储元件511，512，513，514，515，516，517，和一个译码器53。

用图2简略表示的AD-变换器41可以使一个模拟输入信号，这里是具有一个输入值Uin的输入电压55数字化，这输入电压加在比较器491，492，493，494，495，496，497正的输入上。在分压器43上加上一个参照电压57Uref。分配在电阻45，47上的参照电压57被加在比较器491，492，493，494，495，496，497负的输入上。

此外在第一比较器491的一个输出上提供第一比较器状态591K1；在第二比较器492的一个输出上提供第二比较器状态592K2；在第三比较器493上提供第三比较器状态593K3；在第四比较器494上提供第四比较器状态594K4；在第五比较器495上提供第五比较器状态595K5；在第六比较器496上提供第六比较器状态596K6；并在第七个比较器497上提供第七比较器状态597K7。

提供的比较器状态591，592，593，594，595，596，597K1,K2,k3，K4,K5,K6,K7被输送给存储元件511，512，513，514，515，516，517的第一输入61（1D）。分别将节拍信号65CLK输送给存储元件511，512，513，514，515，516，517的第二输入63(C1)。

除此之外，从第一存储元件511的一个输出Q给译码器53输出第一T-输出信号671×1；从第二存储元件512的一个输出Q输出第二T- 输出信号672×2给译码器；从第三存储元件513的一个输出Q输出第三T-输出信号673×3给译码器；从第四存储元件514的一个输出Q输出第四T-输出信号674×4给译码器；从第五存储元件515的一个输出Q输出第五T-输出信号675×5给译码器；从第六存储元件516的一个输出Q输出第六T-输出信号676×6给译码器；从第七个存储元件517的一个输出Q输出第七个T-输出信号677×7给译码器。这些所列的T-输出信号671，672，673，674，475，676，677×1，×2，×3，×4，×5，×6，×7在AD-变换器41内构成一个所谓的温度计码。

最后由译码器53提供n=3数字输出值,并因此提供n=3位69，71，73d1,d2,d3。一个零位69d0代表了2的零次幂的一个值，第一位71d1的值代表了2的一次幂的一个值，而第二位73d2代表了2的二次幂的一个值。三个位69，71，73d0，d1，d2中的任意一个或者是0，或者是1。因此考虑到n=3位69，71，73d0,d1,d2的组合用AD-变换器41，可以表示出2ⁿ=2³=8个数字数z000，001，010，011，100，101，110，它们对应于十进制数z0，1，2，3，4，5，6，7。

模拟-数字- 变换器或者说AD-变换器41总是当模拟输入信号变换成表示出数z的数字输出信号时才使用。这些数z可以接着被存储和继续加工处理。包括有n个位的宽度n的数字信号d，在注意到扫描-和量化效果的情况下，与输出值Uin，模拟输入电压成比例，即：

其中

U_LSB表示了AD-变换器41的分辨率。图1所示的，宽度n=3的AD-变换器41的实例按照并行变换原理并据此设计成所谓快速AD-变换器。七个比较器491，492，493，494，495，496，497和具有八个电阻45，47的分压器43产生所谓的温度计码，它包括有存储元件511，512，513，514，515，516，517的T-输出信号671，672，673，674，475，676，677×1，×2，×3，×4，×5，×6，×7。温度计码用译码器53被变换成通常为二进制的数z，这个数通过n=3位69，71，73d0,d1,d2来表示。

在表格1里说明了在模拟输入电压55的，也相当于数z的输入值Uin，比较器状态591，592，593，594，595，596，597K1,K2,k3，K4,K5,K6,K7和用于提供和表示出数z的数字的或者说二进制的输出值和位69，71，73d0,d1,d2之间的，用于图1所示AD-变换器41的关系。还有其它的线路用于AD-变换。

所介绍的用于差错识别的方法示范地按照图1所示的并行AD-变换器41来叙述，然而这方法原则上可以使用于所有类型的AD-变换器。因此可以用AD-变换器将输入值Uin变换成一个输出信号的n个位d0,d1,d2并因此2ⁿ个数z。

表格1：在图1所示的AD-变换器中，在输入电压的输入值Uin，比较器状态591，592，593，594，595，596，597K1,K2,k3，K4,K5,K6,K7和输出值69，71，73d0,d1,d2之间的关系

由表1可见，输入信号的每个输入值Uin相应于一个十进制数z。由一个输入值Uin或者说可以由此推导出的十进制数z，在AD-变换期间提供一个二进制数z，其中十进制数z和二进制数z代表了同一个值。

在本发明范围里规定的，以下介绍的线路装置适合用于借助于至少一个窗口比较器来实施一个模拟的有效信号的区域校验。在图2在简略表示了一种这样的窗口比较器80的例子。

这个窗口比较器80包括有三个串联的电阻82，84，86，也就是第一电阻82R1，第二电阻84R2和第三电阻86R3。此外窗口比较器80还包括有第一比较器88以及第二比较器90 。三个电阻82，84，86串联在地92和一个参照电压94Uref之间。一个作为输入信号96的模拟的输入电压的输入值Uin这里加在第一比较器88的一个负输入上和第二比较器90的一个正输入上。此外在第一比较器88的一个正输入上加了一个电压，该电压在第一电阻82和第二电阻84之间分接。在第二比较器90的一个负输入上加了一个电压，该电压在第二电阻84和第三电阻86之间分接。两个比较器88，90的输出信号被输送给一个后接的与-或AND-门98并逻辑地连接。窗口比较器80作为结果提供这种逻辑的与-连接的一个输出信号100y。

窗口比较器80的导通区域通过比较器内部的电阻82，84，86R1，R2，R3来确定。窗口比较器80的极限电压为：

窗口比较器80的数字输出信号100y为：

如果U1＜Uin＜U2，那么y=1，否则y=0 （5）

在公式（3）和（4）中规定的电压U1和U2之间的区域是所谓的窗口。窗口比较器80提供一作为输出信号，如果模拟输入电压96的输入值Uin和模拟输入信号位于窗口区域里的话，而否则的话为零。

图3所示的图包括一个横坐标110，沿着它给定了用伏特表示的输入电压的输入值Uin，作为模拟输入信号57（图1）。沿着横坐标112给定了十进制数z的绝对值，它们由数字输出值或者说图1中所示的AD-变换器41的输出信号的位69，71，73d0,d1,d2的组合而得出。在图中阶梯状的曲线114表明了输入值Uin与数字z的配属关系。

横坐标110此外对于输入值Uin来说被分配成p=3个分区域116，118，120 i1，i2，i3。通过第一分区域116 i1覆盖在5.4V和7V之间的输入值Uin。用第二分区域118i2覆盖住在2.4V和5.6V之间的输入值Uin。第三分区域120 i3设计用于，覆盖住在0V和2.6V之间的输入电压的输入值Uin。

纵坐标112同样也对于数z来说，分配成分配成p=3个分区域122，124，126 i1，i2，i3，这数由数字输出信号的p=3个位69，71，79d0,d1,d2的组合而构成。第一分区域122i1包括了十进制的数6和7，它们对应于二进制数110，111; 第二分区域124i2包括了十进制的数3，4和5，它们对应于二进制数011，100，101，而第三分区域126i3包括了十进制的数0，1和2，它们对应于二进制数000，001，010。因此第一分区域122i1只包括了两个高值的数，相反第二分区域124i2和第三分区域126i3则分别包括了三个低值的数字。

通过图之内的虚线表明：第一分区域116，122i1，第二分区域118，124i2和第三分区域120，126i3相互对应，并且因此相互配属。按此在按照本发明的方法的设计方案中，将输入值Uin的数值范围和十进制数z的数值范围分配到输入值Uin的p=3个分区域116，118，120 i1，i2，i3，分配到数字z的p=3个分区域122，124，126 i1，i2，i3，其中十进制数z通过代表了对应的数z的位d0,d1,d2的组合和/或合成而得到。

在一种按照本发明的用于识别差错的线路装置的实施形式的设计中，将通过AD-变换器41的输出信号d的位d0,d1,d2所表示的数z的数值范围分成多个，也就是p=3个分区域122，124，126 i1，i2，i3。模拟输入值Uin的最大输入值Umax这里达7V。数字输出信号因此由一个数组成，这数在所述的实施形式中包括有三个位69，71，73d0,d1,d2，作为数字输出值。本发明在这里按照一种数实例来表示，这种实例用于简单地解释所介绍线路的原理。方法可以在任意的数值范围里应用于输入值Uin和2ⁿ数z，它们可以通过n位来表示。

图4表示了一种按照本发明的线路装置130的第一实施形式的简图，这种线路装置设计用于识别一种设计成AD-变换器132的变换器的差错。给这个AD-变换器132输入一个用于进行变换的模拟输入信号134，它在这里相当于一个具有一个输入值Uin的输入电压，并且由AD-变换器132变换成数字输出信号136d。

线路装置130包括有一个S&H环节138，或者说一个采样和保持环节（Sample-Hold-Glied），它也称为扫描-保持环节或者说用于瞬时值扫描的环节。在通过这个S&H环节138之后，使输入信号134一方面输送给AD-变换器132，另一方面分别给一个p=3个窗口比较器140，142，144的输入，其中一个这样的窗口比较器80的可能实例表示于图2中。

在窗口比较器140，142，144的第一输入上分别作用一个参照电压146Uref。AND-门148，150，152接在每个窗口比较器140，142，144后。使第一窗口比较器140的第一比较器信号154c1输送给第一AND-门148的第一输入；使第二窗口比较器142的第二比较器信号156c2输送给第二AND-门150的第一输入并使第三窗口比较器144的第三比较器信号158c3输送给第三AND-门152的第一输入。

在这里所示的实施形式中使模拟输入信号的输入值Uin配属于p=3个可能的分区域i1，i2，i3之一。根据输入值Uin位于哪个分区域i1，i2，i3，提供了一个对应的比较器信号154,156,158,c1,c2,c3作为选择信号。

AD-变换器134的数字输出信号136被输送给一个选择模块160（选择器）。通过选择模块160由数字输出信号136形成第一选择信号162s1，第二选择信号164s2和第三选择信号166s3。在该方法中将第一比较器信号154c1和第一选择信号162s1用第一AND-门148连接成第一门信号168。相应地使第二比较器信号156c2和第二选择信号164s2用第二AND-门150连接成第二门信号170，并使第三比较器信号158c3和第三选择信号166s3用第三AND-门152连接成第三门信号172。这三个形成的门信号168，170，172被一个设计成检验模块174的选择模块校验，其中当AD-变换器41里存在有差错时，由检验模块174发出一个差错信号。

图4在简略表示的线路装置130可以分成第一分线路装置175，第二分线路装置177和一个检验线路装置179。第一分线路装置175包括有用于数字输出信号的一个分区域i1,i2,i3的选择模块160，其中一个分区域i1,i2,i3合有一个选择信号162，164，166s1,s2,s3。第二分线路装置177作为组成部分包括有三个窗口比较器140，142，144，它们使模拟输入信号的输入值Uin配属于一个分区域i1,i2,i3并构成一个相应的比较器信号154,156,158,c1,c2,c3。因此p=3个窗口比较器140，142，144构成一个用于输入信号134的选择模块。检验线路装置179作为组成部分包括有AND-门148，150，152和检验模块174。用检验线路装置179将比较器信号154,156,158,c1,c2,c3和选择信号162，164，166s1,s2,s3进行比较和校验：看它们是否代表了相互对应的或者不对应的分区域i1,i2,i3。

输出信号136的位或者说数字输出值的组合代表了一个数z，这数通常是二进制编码提供的，但也可以用十进制表示。这个数z用选择模块160配属于p=3个分区域之一。根据数z和因此输出信号配属于哪个分区域i1,i2,i3，由选择模块160并以因由第一分线路装置177提供一个相应的选择信号162，164，166s1,s2,s3。

所述的用于差错识别的线路装置130校验：看模拟输入信号134和数字输出信号136是否在一个用于数z和输入值Uin的各自数值范围的相互对应的分区域i1,i2,i3里。在图4所示的线路装置130中，通过AD-变换器132的输出信号136的输出值所提供的数z的数值范围对应于图3的图被分成p=3个分区域122，124，126i1,i2,i3，这些分区域与用于模拟输入信号134的输入值Uin的数值范围的p=3个分区域116，118，120i1,i2,i3对应。

在每个变换周期开始时，首先通过S&H环节138将模拟的有效信号134的当前输入值Uin存储起来。此外选择模块160（选择器）确定了数字输出信号136正好位于的分区域i1,i2,i3。这里考虑了位或输出值i1,i2,i3的组合，并由此组合导出二进制数z。取决于，AD-变换的数字输出信号136的输出值d0,d1,d2或位的组合位于哪一个分区域11，12，13里，传送给三个AND-门148，150，152中的一个一个配属于这分区域i1,i2,i3的选择信号162，164s1,s2,s3。在表格2里表示了选择模块160的真值表。表2还表示了：第一分区域i1只是包括了两个高值的数，也就是110和111或者说6和7。另外两个用于低值数的分区域i2和i3则反之，分别包括有三个数，并因此比第一分区域i1有更多的数。

表2：选择器的真值表

储存的模拟输入信号134加在三个窗口比较器140，142，144上。这些窗口比较器140，142，144的窗口区域是不同的而且对应于图3所示的分区域i1,i2,i3进行分配。模拟输入信号134因此总是位于窗口比较器140，142，144的窗口里，这比较器提供一种逻辑的一作为比较器信号154,156,158,c1,c2,c3。选择信号162，164，166s1,s2,s3和比较器信号154,156,158,c1,c2,c3通过AND-门148，150，152连接成门信号。

如果数字输出信号136例如位于第二分区域i2里，那么第二选择信号164 s2=1，如果模拟输入信号134也位于第二分区域i2里，这在无差错状态时是这样，那么第二比较器信号156c2=1，这导致了在第二门信号172b2时的一个一。所有其他的门信号bi(i≠2)在无差错情况下是零。这种关系通过检验模块174（Checker）来校验。表3表示了检验模块174的真值表。按此进行一种无差错的AD-变换，如果比较器信号154,156,158,c1,c2,c3和选择信号162，164，166s1,s2,s3是一的话（这些信号配属于相互对应的分区域i1,i2,i3）。

表3：检验部件的真值表

图4所示的线路装置130还识别出在AD-变换时的使输出信号特别强烈地歪曲的差错。要是例如对于输入信号134来说使输入值Uin7V改变，并且MSB(most significant bit, 最高位)歪曲了，那么将错误的，由门信号168，170，172组成的值011=3（见表3）输出用于数字输出信号。在这种情况下第二选择信号164s2=1和第一比较器信号154 c1=1。所有其它的比较器信号156,158c2,c3和选择信号162，166s1,s3是零。这导致了：所有的门信号260，170，172b1,b2,b3位零。根据表格3检验模块174 在这种情况下通知一个差错。对于三个窗口比较器140，142，144的分区域i1,i2,i3的极限电压表示于图3的图中，而且在表4中表示为数值。这极限电压通过单个窗口比较器140，142，144的内部电阻来调整。

表4：窗口比较器140，142，144的极限电压

在表格4里也可以见到：极限电压的值对于分区域i1,i2,i3来说的重叠。这种重叠是必要的，它用于考虑一个所要校验的AD-变换器的不精确性。重叠区域各自有多大，这取决于使用的AD-变换器41，130的性能来决定。

图5表示了一个线路装置180的第二种实施形式的简图，该装置只具有一个窗口比较器182，并且设计用于识别在一个设计成AD-变换器184的变换器运行时可能出现的差错。在一种AD-变换中通过一个S&H环节给AD-变换器184输送一个模拟输入信号186。AD-变换器184将模拟输入信号186变换成一个数字输出信号190。

为了实施按照本发明方法的一个实施形式，将数字输出信号190输送给一个设计成窗口选择模块192（Window-Selector）的选择模块，

由这模块根据数字输出信号190的值或者将第一窗口选择信号194ws1，第二窗口选择信号196ws2，或者第三窗口选择信号198ws传送给一个电阻网络201的第一电阻202R1，第二电阻204R2,第三电阻206R3，第四电阻208R4，或者第五电阻210R5。电阻网络201此外具有一个反相器200以及第一开关212，第二开关214，第三开关216，第四开关218，第五开关220和第六开关221，它们配属于电阻202，204，206，208，210。在电阻网络201上加一个参照电压222 Uref。地在图5中用附图标记224表示。这些窗口选择信号194，196，198ws1，ws2,ws3这里用作为选择信号用于选择p=3个分区域i1，i2，i3。在这实施形式中，线路装置180的第一分线路装置233作为部件包括有窗口选择模块192和电阻网络201。

窗口比较器182包括有第一运算放大器226和第二运算放大器228，它们的输出与一个NAND（与非）-门230的输入连接。在按照本发明的线路装置180的第二种实施形式中规定了：第二分线路装置235相应于一个检验线路装置。分线路装置235和检验线路装置包括有窗口比较器182，作为共同的，设计成选择模块1的部件。

用图5所示的按照本发明的线路装置180的第二种实施形式，在按照本发明方法的一种实施形式中备选地实施区域校验的原理。这里只是应用一个窗口比较器182作为第二分线路装置235和检验线路装置，后者具有两个运算放大器226，228和一个NAND-门230作为共同的部件。这个窗口比较器182的窗口区域和p=3个分区域i1，i2，i3中的至少一个可以变化地调整，而且可以通过打开和关闭所选择的开关212，214，216，218，220，221通过电阻网络201的不同的电阻202，204，206，208，210接通或者断开来改变。通过电阻202，204，206，208，210与开关212，214，216，218，220，221的连接在电阻网络201内形成的，用于电压和分区域i1，i2，i3的窗口通过窗口选择模块192（Window-Selector）接通或断开。正如这里从窗口选择模块192至开关212，214，216，218，220，221的线路走向所表明的那样，用第一窗口选择信号194ws1使开关221打开或关闭。用第二窗口选择信号196ws2使开关212打开或关闭。其它的开关214，216，218，220用第三窗口选择信号ws3198打开或关闭。窗口选择模块192由数字输出信号190d确定瞬时适用的窗口和因此适用的分区域i1，i2，i3。在表格5里说明了作为选择模块的窗口选择模块192（Window-Selector）的真值表。

表5：窗口选择器的真值表

DA-变换器184数值范围分配成p=3个分区域i1，i2，i3这里相应于对应图3图和表4的数值的分配。同样也可以通过具有线路装置180的电阻202，204，206，208，210，R1,R2,R3,R4,R5的电阻网络201来调整图3所示图表的极限电压。这形成以下公式系统：

其中：

如果这样选择电阻202，204，206，208，210R1，R2，R3，R4，R5，从而满足包括有公式（6），（7），（8），（9）的公式系统，那么遵守图3 所示的极限电压，而且在图5中用于识别差错的线路装置180识别出所有的差错，在这些差错中,模拟输入信号186的输入值和由数字输出信号190的输出值或位d0,d1,d2的组合所构成的数z位于相互并不对应的不同的分区域i1，i2，i3里。

取决于所应用的技术，图5所示的线路装置180比图4所示的线路装置130需要较少的面积。图5所示的电阻网络201只是一个例子，存在有其它的电阻网络，它们为设计的分区域i1，i2，i3提供相应的极限电压。

如果对于一种电子电路的可靠性有特别高的要求，那也在图4所示的线路装置130中的检验模块174（Checker）里识别差错，为此这里要设计自检验的检验模块174。

在图6简略所示的，按照本发明的线路装置250的第三种实施形式中，这种布置包括了图4所示的按照本发明的线路装置130的第一种实施形式的所有部分，除了第一检验模块174之外设有第二检验模块274。第二检验模块274的输入，以如同第一检验模块174的输入那样相应的方式，与AND-门148，150，152连接。AND-门148，150，150和两个设计成选择模块的检验模块174，274在这里形成一个检验线路装置279。检验模块174，274设计成相互检验并因此自检验。

在无差错情况下，这里作为两个检验模块174，274的输出信号所提供的两个差错信号e1,e2 为零。如果在AD转换器132里，在窗口比较器140，142，144之一里，在选择模块160（Selector）里或者在一个AND-门里出现一个差错，那么两个输出-或差错信号e1,e2提供一个逻辑的一。如果在两个检验模块174，274中的一个里出现差错，那么在另一个差错信号期间的其中一个差错信号一就是零。按此方式使差错在其中至少一个检验模块174，272里向外发出信号。

在图5所示的线路装置180中，运算放大器226，228以及NAND-门230可以在特别高的安全性要求时，自检验地设计成窗口比较器182的部件。这里有运算放大器226，228，326，328和NAND-门230，330的双重结构并因此窗口比较器182，382的双结构形式，正如在按照本发明的图7所示的线路装置280的第四种实施形式中简略表示的那样。线路装置280的这种第四实施形式除了第二窗口比较器382之外，包括有如同图5所示按照本发明的线路装置180的第二种实施形式那样相同的部件。因此两个窗口比较器182，382作为选择模块构成了第二分线路装置335的部件，这个分线路装置这里同时相当于一个检验线路装置。

在无差错的情况下两个由NAND-门230，330所提供的差错信号e1和e2为零。如果在AD-变换器184里，在窗口选择模块（Window-Selector）192里或者在电阻网络201里出现差错，那么两个差错信号e1,e2就提供一个逻辑的一。如果在一个运算放大器226，228，326，328或者一个NAND-门230，330里出现差错，那么在另一个差错信号期间的其中一个差错信号一就是零。

在按照本发明的方法的一种实施形式中，一个AD-变换器，132，184的数值范围分配成多个，通常为p个分区域i1，i2，i3。分区域i1，i2，i3的数量p取决于：要用用于实施方法的线路装置130，180，250，280应识别出多少个差错。这里可以取决于各自的应用，在硬件费用和差错覆盖之间进行平衡协调。

第一分线路装置175，233对于一个设计成AD-变换器的变换器的数字输入信号进行分析，并且确定：一个通过数字输出信号的位的组合而提供的当前数字数z位于那个分区域i1，i2，i3里。

第二另外的分线路装置177，335对于一个设计成AD-变换器132，184的变换器的模拟输入信号进行分析，并且确定：模拟输入信号134，186的当前输入值Uin位于那个分区域i1，i2，i3里。这第二分线路装置177，335可以或者用多个分别具有不同的极限电压的窗口比较器140，142，144作为选择模块，或者只用一个具有不同可变的极限电压的窗口比较器182，382作为选择模块来实现。

一个在第一方案中包括有至少一个检验模块174，274，和在第二方案中（图5和7）包括有至少一个可变调整的窗口比较器182，382的检验线路装置179，279校验：看用于模拟输入信号的输入值Uin和用于通过数字输出信号的输出值的组合而形成的数z 的当前的分区域i1，i2，i3是否相互对应。所述至少一个检验模块174，273或至少一个可变的窗口比较器182，382在另外一种设计方案中设计成自检验的。在图5和7所示的实施形式中检验线路装置对应于第二分线路装置177，235。

可能存在的差错在线地，也就是在运行期间，并因此在AD-变换时进行识别。因此可以探测出永久和瞬态差错。

在图4和5所示的线路装置130，180中，分别有一个差错信号的输出，它使DA变换中的差错变成信号。这种差错信号或者直接送至一个总线路的输出，这总线路包括了所示的线路装置130，180以及AD-变换器132，184，或者与另一个信号合成为一个差错特征位，该特征位也可以在输出处见到。

本发明适合于所有具有AD-变换器41，132，184的电子线路，通常适合于有安全上关键的应用，例如像ASIC,它们在汽车中提供如ABS或者ESP功能的信息。

Claims

1.识别AD-变换器（132，184）差错的方法，这变换器设计用于将模拟输入信号（134，186）变换成数字输出信号（136，190），其中规定了：数字输出信号（136，190）代表了数Z，该数在进行AD-变换时源于模拟输入信号（134，186）的输入值U_in，其中在这方法中所有可能的数z的数值范围分配成分区域（116，118，120），而所有可能的输入值U_in的数值范围分配成分区域（122，124，126），其中输入值Uin和与之对应的数Z分别配属于相互对应的分区域（116，118，120，122，124，126），其中在该方法中检验：哪个分区域（116，118，120）配属有要变换的输入值Uin，和哪个分区域（122，124，126）配属有通过AD-变换器（132，134）求得的数Z，其中当数Z和输入值U_in配属于相互并不对应的分区域（116，118，120，122，124，126），则识别差错。

2.按权利要求1所述的方法，在该方法中分区域（116，118，120，122，124，126）的数量选择小于数z的数量，而且在这方法中，将高值数z的第一量汇集在第m 分区域（116，118，120）里，而将低值数z的量汇集在第m+1分区域（116，118，120）里，其中低值数z的量与高值数z的第一量相比一样大，更大或者更小，其中得出低值数z的输入值Uin的第m-1分区域（122，124，126）选择得与得出高值数z的输入值Uin的第m分区域（122，124，126）相比至少一样大，更大或者更小。

3.用于识别AD-变换器（132，184）差错的线路装置，该AD-变换器设计用于将模拟输入信号（134，186）变换成数字输出信号（136，190），其中规定了：数字输出信号（136，190）代表了数Z，这个数在进行AD-变换时源于模拟输入信号（134，186）的输入值U_in，线路装置（130，180，250，280）包括有第一分线路装置（173，233），它将用于所有可能的数z的数值范围分配到分区域（116，118，120）中，还有第二分线路装置（177，235，335），它将用于所有可能的输入值Uin的数值范围分配到分区域（122，124，126）中，和至少一个检验线路装置（179，279），它使输入值Uin和与此对应的数z分别配属于相互对应的分区域（116，118，120，122，124，126），其中第二分线路装置（177，235，335）检验：哪个分区域（116，118，120）配属有要变换的输入值Uin，其中第一分线路装置（173,233）检验：哪个分区域（122，124，126）配属有通过AD-变换器（132，134）求出的数z，而且其中，当数字z和输入值Uin配属于相互并不对应的分区域（116，118，120，122，124，126）时，所述至少一个检验线路装置（179，279）识别差错。

4.按权利要求3所述的线路装置，其中第一分线路装置（173，233）至少包括有一个选择模块，其求出：哪个分区域（122，124，126）应配有通过数字输出信号（136，190）所代表的数字z，而且这模块提供对应的选择信号，在这线路装置中，第二分线路装置（177，235，335）包括有至少一个选择模块，其求出：哪个分区域应配有模拟输入信号（134，186）的输入值Uin，而且提供一种对应的选择信号，而且在这线路装置中，所述至少一个检验线路装置（179，279）具有至少一个选择模块，该模块比较两个选择信号并识别差错，如果它们代表了相互并不对应的不同分区域（116，118，120，122，124，126）。

5.按权利要求3或4所述的线路装置，其中第一分线路装置（233）具有电阻网络（201），它将选择信号输送给所述至少一个检验线路装置（179，279）的至少一个输入。

6.按权利要求3至5中之一所述的线路装置，其中第二分线路装置（235，335）设计成可变化调整的窗口比较器（182，382），这比较器使模拟输入信号（186）的输入值Uin配属于p分区域（116，118，120）。

7.按权利要求3至5中之一所述的线路装置，其中第二分线路装置（177）具有p个窗口比较器（140，142，144），它们使模拟输入信号（186）的输入值Uin配属于p个分区域（116，118，120）。

8.按权利要求3至7中之一所述的线路装置，其中第二分线路装置（235，335）和所述至少一个检验线路装置具有一个共同的部件。

9.按权利要求3至8中之一所述的线路装置，其中所述至少一个检验线路装置（ 179，279）具有至少一个双倍结构形式的，自检验的选择模块。

10.按权利要求4至9中之一所述的线路装置，其中检验线路装置（ 179，279）具有至少一个检验模块（174，274）。