CN102291142A - 用于识别转换器错误的电路装置 - Google Patents
用于识别转换器错误的电路装置 Download PDFInfo
- Publication number
- CN102291142A CN102291142A CN2011101489308A CN201110148930A CN102291142A CN 102291142 A CN102291142 A CN 102291142A CN 2011101489308 A CN2011101489308 A CN 2011101489308A CN 201110148930 A CN201110148930 A CN 201110148930A CN 102291142 A CN102291142 A CN 102291142A
- Authority
- CN
- China
- Prior art keywords
- useful signal
- circuit arrangement
- digital
- transducer
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种用于识别转换器错误的电路装置(81),该电路装置构造用于分别对该转换器的模拟有用信号(107)和数字有用信号(105)进行积分,并检验被积分的模拟有用信号(107)何时达到确定的阈值(117),以及被积分的数字有用信号(105)何时达到确定的阈值,其中如果没有在定义的时间窗口内达到该阈值(117),那么该电路装置(81)为该转换器识别出错误。
Description
技术领域
本发明涉及一种用于识别转换器错误的电路装置和方法。
背景技术
如果作为输入信号比如在存储元件中所存储的数字数值必须被转换为作为输出信号的(准)模拟电压,那么总是采用数-模转换器(DA转换器)。该输出信号并从而输出电压Ua在此与数字输入信号d与参考电压Uref的乘积成比例。
相应地可以利用构造为模-数转换器(AD转换器)的转换器来把作为输入信号的模拟输入电压转换为数字输出信号。
当然在DA转换器以及AD转换器中在运行期间可能出现错误,这些错误应当被识别,以改善这种转换器的运行可靠性。
在文献US 5 583 502 A中描述了一种用于在多个AD转换器或DA转换器中进行错误识别的方法。该方法可以利用电路来实施,该电路具有重合电路,该重合电路构造用于处理该转换器的输出信号,以提供一致指示信号。此外该电路还具有由该重合电路来控制的输出单元,该输出单元构造用于提供针对该转换器而实施的检验的结果。然而,在此对于一次测试需要多个转换器,这导致相对高的硬件耗费。
在出版物“Test Generation and Concurrent Error Detection in Current-Mode A/D Converters”IEEE,1995中由Wey、Chin-Long、Shoba Krishnan和Sondes Sahli推荐了用于保护AD转换器的一种变换逻辑的应用。在此首先把要测量的电流It1=Iin数字化,该结果被存储在寄存器中,并在下一步骤中该电流It2=Iref-Iin被转换。如此所获得的这两个数字值接着被相互比较。在无错误的情况下,该第二值与该第一值互补。该方法基于的是时间冗余,也即该AD转换器的时钟时长必须大于或等于变换时间的两倍,从而能够在一个时钟周期期间实施两次变换。但并不是在每个应用中都能满足该前提。
在出版物“A Proposal for Error Tolerating Codes”IEEE,1993中由Matsubara、Takashi和Yoshiaki Koga推荐了AD转换器的错误冗余编码的应用。在此采用了窗口比较器,如果模拟输入电压处于确定的范围中,那么该窗口比较器就提供逻辑一。在此针对由该AD转换器所生成的每个比特都采用一个窗口比较器,其中各个比较器具有不同的电压范围。从而该窗口比较器的输出可以实现错误冗余的编码。但该方法没有提供100%的错误覆盖。
发明内容
在此背景下,提出了一种具有独立权利要求所述特征的电路装置和方法。本发明的其他扩展方案由从属权利要求和说明得到。
利用本发明尤其提供了一种用于通过模拟和数字有用信号的积分以及被积分有用信号的特性比较在AD和/或DA转换器中进行错误识别的电路装置和方法。
在本发明的范畴内所规定的转换器、也即AD转换器和/或DA转换器的错误识别基于的是对模拟和数字有用信号的积分。在无错误的情况下,这两个被积分的有用信号相互同时地(Zeitnah)达到确定的阈值。通常可以为被积分的模拟有用信号确定自己的阈值,并为被积分的数字有用信号确定自己阈值。通过检验在其中被积分的有用信号应该达到所确定的阈值的时间窗口,来识别在从模拟到数字以及从数字到模拟的变换中的永久错误和漂移错误。对可能存在的错误的所述识别在线地、也即在要控制的转换器运行时进行,使得有用信号的变换不被中断。
通常被积分的模拟有用信号在时间点tA达到针对被积分的模拟有用信号而设置的、典型模拟的阈值。被积分的数字有用信号在时间点tD达到针对被积分的数字有用信号而设置的、典型数字的阈值。如果两个时间点tA、tD都位于该时间窗口内,也即在这两个时间点tA、tD之间的时间段小于等于由该时间窗口所确定的间隔的长度,那么要检验的转换器就是无错误的,否则就存在错误。
在AD转换器中,模拟输入信号作为模拟有用信号被变换为数字输出信号或有用信号,相反,在DA转换器中,数字有用信号作为输入信号被变换为作为输出信号的模拟有用信号。在此,数字有用信号可包含有多个数字数值,其也被称为数字子有用信号。
在根据本发明的方法中,在扩展方案中对两个有用信号进行监控。另外还检验这些有用信号在处理之后是否满足确定的条件。为了实施该方法,现在该数字有用信号是否是要变换的输入信号、以及该模拟有用信号是否是通过变换而生成的输出信号,或者是否由作为输入信号的模拟有用信号来变换作为输出信号的数字有用信号,这是无关紧要的。
与变换的种类无关,该模拟有用信号和数字有用信号为了识别错误而被相同的变化和比较。仅仅需要把该数字和模拟有用信号输送给本发明的电路装置的实施方式的为此而设置的输入端。在扩展方案中,甚至可以提供一个电路装置,该电路装置适于对AD转换器以及DA转换器来检查错误。
对转换器可能存在错误的这种检查并行于相应要实施的变换来进行。与变换的种类无关,在该电路装置中针对模拟有用信号和数字有用信号通常采用相同的电工模块。因为在所述方法的范畴内检查这两个被积分的有用信号何时达到相应规定的阈值,所以仅仅应该注意的是,该输入信号在要实施的检查期间至少被延迟一次,这时该输出信号才由已存在的输入信号被生成。数字有用信号可以包含有多个数字子有用信号,其中数字子有用信号充当由该数字有用信号所代表的数的位和/或幂。
根据本发明的电路装置构造用于实施所介绍方法的所有步骤。在此该方法的各个步骤也可以由该电路装置的各个部件来实施。另外该电路装置的功能或该电路装置的各个部件的功能可以转换为该方法的步骤。另外,也可以作为该电路装置的至少一个部件的、或者整个电路装置的功能来实现该方法的步骤。
本发明的其他优点和扩展方案参见说明和附图。
应认为,前述的以及下文中还要解释的特征不仅可以以相应所示的组合、而且还可以以其他的组合或者单独地来应用,而不脱离本发明的范畴。
附图说明
图1以示意图示出了用于实施DA变换原理的DA转换器的例子。
图2以示意图示出了AD转换器的例子。
图3以示意图示出了用于DA转换器的根据本发明的电路装置的第一实施方式。
图4以示意图示出了用于AD转换器的根据本发明的电路装置的第二实施方式。
图5以示意图示出了作为本发明电路装置的一个实施方式的一个部件的数字积分块的例子。
图6以示意图示出了作为本发明电路装置的一个实施方式的一个部件的模拟比较块(比较器)的例子。
图7以示意图示出了作为本发明电路装置的一个实施方式的一个部件的模拟积分块的第一例子。
图8以示意图示出了作为本发明电路装置的一个实施方式的一个部件的模拟积分块的第二例子。
具体实施方式
本发明借助实施方式在附图中示意地示出,并在下文中参照附图来详细阐述。
这些附图关联并概括地被阐述,相同的符号表示相同的部件。
图1以示意图示出了作为DA转换器5构造的转换器的一个例子,其中该转换器构造用于实施从作为数字有用信号的数字输入信号到作为模拟有用信号的模拟输出信号的变换。该DA转换器5在此包含有作为直流电压源而构造的电压源7,利用该电压源来提供参考电压9 Uref。此外该DA转换器5还包含有比较器11,在其负输入和输出上连接了电阻值为R的比较电阻13。
另外该转换器5还包含有与一个第零开关17相串联的电阻值为16R的一个第零电阻15、具有电阻值8R和与之串联连接的第一开关21的第一电阻19、具有第二电阻值4R和与之串联连接的第二开关25的第二电阻23、以及具有电阻值2R和与之串联连接的第三开关29的第三电阻27。
规定:利用在此所示的用于数模变换的DA转换器5,通过第零电阻15和第零开关17来提供作为第零数字子有用信号d0的数2的零次幂(20),利用第一电阻19和第一开关21来提供用于数2的一次幂(21)的第一数字子有用信号d1,利用第二电阻23和第二开关25来提供用于数2的二次幂(22)值的第二数字子有用信号d2,并利用第三电阻27和第三开关29来提供用于数2的三次幂(23)的第三数字子有用信号d3。作为输出信号的要变换的数字有用信号包含有所述的四个数字子有用信号d0、d1、d2和d3,其被输入给该比较器11的负输出以及比较电阻13。利用该转换器5,总计由包含有数字子有用信号d0、d1、d2和d3的数字有用信号来提供作为模拟输出信号的模拟有用信号,在此为输出电压31UA。
因此在图1中示出了数字有用信号宽度N=4的一种可能的DA变换原理,其基于的是加权电流的相加。
图2以示意图示出了作为AD转换器41而构造的、具有分压器43的转换器的实施方式,其包含有六个串联连接的、作为串联电阻而构造的、具有电阻值R的第一电阻45以及两个作为输入电阻而构造的、分别具有电阻值R/2的电阻47。另外该转换器41还包含有七个比较器491、492、493、494、495、496、497、七个存储单元511、512、513、514、515、516、517和一个解码器53。
利用在图2中示意性示出的AD转换器41,可以把模拟有用信号作为输入信号(在此为输入电压55Uin)来数字化,其被施加到比较器491、492、493、494、495、496、497的输入端上。在此,在该分压器43上施加了参考电压57 Uref。通过电阻45、47而分压的参考电压57被施加到比较器491、492、493、494、495、496、497的负输入端上。
另外,在第一比较器491的输出端上提供一个第一比较器状态591 k1,在第二比较器492的输出端上提供一个第二比较器状态592 k2,在第三比较器493的输出端上提供一个第三比较器状态593 k3,在第四比较器494的输出端上提供一个第四比较器状态594 k4,在第五比较器495的输出端上提供一个第五比较器状态595 k5,在第六比较器496的输出端上提供一个第六比较器状态596 k6,在第七比较器497的输出端上提供一个第七比较器状态597 k7。
所提供的比较器状态591、592、593、594、595、596、597被输送给存储单元511、512、513、514、515、516、517的第一输入端61(1D)。给存储单元511、512、513、514、515、516、517的第二输入端63(C1)分别输送了时钟信号65 CLK。
另外,由第一存储单元511的输出端Q输送第一T输出信号671 x1,由第二存储单元512的输出端Q输送第二T输出信号672 x2,由第三存储单元513的输出端Q输送第三T输出信号673 x3,由第四存储单元514的输出端Q输送第四T输出信号674 x4,由第五存储单元515的输出端Q输送第五T输出信号675 x5,由第六存储单元516的输出端Q输送第六T输出信号676 x6,由第七存储单元517的输出端Q输送第七输出信号677 x7至该解码器53。所述的T输出信号671、672、673、674、675、676、677 x1、x2、x3、x4、x5、x6、x7在该AD转换器41中形成了一个所谓的温度计码。
最后由该解码器53作为输出值来提供三个数字子有用信号69、71、73 d1、d2、d3。在此,第零数字子有用信号69 d0代表数2的零次幂的值,第一数字子有用信号71 d1的值代表数2的一次幂的值,第二数字子有用信号73 d2代表数2的二次幂的值。
如果把模拟有用信号作为输入信号变换为作为数字有用信号的数字数值并从而变换为输出信号,那么就采用模-数转换器或AD转换器41。该数字数值接着可以被存储并被进一步处理。宽度为N的数字有用信号或输出信号d在关注采样和量化效应的情况下与模拟输入电压Uin 成比例:
其中
ULSB在此为该AD转换器41的分辨率。在图2中示意示出的AD转换器41具有针对作为数字有用信号的二进制数的N=3的宽度,并按照并行变换原理来构造。七个比较器491、492、493、494、495、496、497和具有8个电阻45、47的分压器48生成所谓的温度计码,其包含有该存储单元511、512、513、514、515、516、517的输出信号671、672、673、674、675、676、677、x1、x2、x3、x4、x5、x6、x7,并然后通过该解码器53而被变换为二进制数d,该二进制数包含有作为输出信号的三个数字子有用信号69、71、73 d0、d1、d2。
在表格1中示出了根据图2的AD转换器41的在作为模拟输入信号的输入电压、比较器状态591、592、593、594、595、596、597 k1、k2、k3、k4、k5、k6、k7与二进制值69、71、73 d0、d1、d2之间的关系。但是也可以把其他可选构造的转换器来用于AD变换。
表格1:在图2的作为Flash-AD转换器来构造的AD转换器41中在输入电压、比较器状态和输出值之间的关系。
所提供的用于在AD变换中进行错误识别的方法下面借助图2的并行AD转换器41来解释。但该方法原则上可应用于所有的AD转换器类型。用于在AD变换中识别错误的相应方法可以针对图1的DA转换器5以及针对其他DA转换器来实施。
图3以示意图示出了根据本发明的第一电路装置81的实施方式,其中该电路装置构造用于识别作为DA转换器83而构造的转换器的错误。利用该DA转换器83,作为输入信号的数字有用信号105被变换为作为输出信号的模拟有用信号107。
图4以示意图示出了根据本发明的电路装置85的实施方式,其中该电路装置构造用于识别作为AD转换器87而构造的转换器的错误。该DA转换器87把作为输入信号的模拟有用信号125变换为作为输出信号的数字有用信号127。
在此规定,这两个所示的电路装置81、85具有至少部分相同的部件,也即分别在电路装置81、85的模拟侧86上在第一模拟积分模块89之前分别连接了一个放大器91。在数字侧93上,每个电路装置81、85都具有第二数字积分模块95和阈值判定器模块97。
在该电路装置81、85之一的一侧87、93上设置了延迟模块99(z-m),利用该延迟模块在本发明方法的一个实施方式的范畴内来对作为输入信号而构造的有用信号105、125来进行变化。在图3的第一电路装置81的情况下,该延迟模块99设置在数字侧93中,其中该数字有用信号105作为输入信号被输送到该数字侧93。在图4的第二电路装置85的情况下,该延迟模块99设置在模拟侧86中,其中该模拟有用信号125作为输入信号被输送到该模拟侧86。
此外,在每个第一积分模块89后都分别连接了比较模块90。另外,每个电路装置81、85都包含有分析模块101。该比较模块90以及该分析模块101分别连接在电路装置81、85的两侧86、93之后,并从而功能上是并列的。
在本发明范畴内所规定的用于对错误进行识别的方法,其中所述错误在转换器运行中产生、并从而在AD转换器41(图2)、87(图4)和DA转换器5(图1)、83(图3)运行中产生,分别基于的是数字和模拟有用信号105、107、125、127的积分,并能够不仅针对DA转换器5、83、而且能够针对AD转换器41、87来应用。
在此在该电路装置81、85的数字侧93以及模拟侧86上,探测在哪个时间点该积分结果达到一个阈值。在无错误的变换时,在两侧86、93同时地达到该阈值。在转换器5、41、83、87的一侧86、93上在达到该阈值与在转换器5、41、83、87 的另一侧86、93上达到该阈值之间的时间窗口被事先定义。如果超过定义的时间窗口,那么在变换期间就出现了错误。这样就可以探测在DA和AD转换器5、41、83、87中所有的永久错误。
借助图3来更详细阐述根据本发明所推荐的用于在作为DA转换器83而构造的转换器中识别错误的方法的第一实施方式。利用该转换器83,作为输入信号的数字有用信号105 d被变换为作为输出信号的模拟有用信号107 Uout。该数字有用信号d 105首先在积分模块95中被积分。在阈值判定器模块97中,然后来检验积分结果109 dint是否达到了一个固定的阈值。如果达到该阈值,那么作为该阈值判定器模块97的输出值s 111就输出一个逻辑一(s=1),否则就输出一个逻辑零(s=0)。在达到该阈值之后,该积分模块95通过复位113而被复位到零,并从而开始一个新的测量周期。
该阈值判定器模块97的输出值s 111为此首先在延迟模块99 z-m中被延迟m个时钟。该延迟是必要的,以对在DA转换器83中作为输出信号所提供的模拟有用信号107 Uout相对于作为输入信号的数字有用信号105的延迟进行补偿。在此m作为时间单位相应于该DA转换器83的特征来选择,并且可以与作为输入信号的数字有用信号105到作为输出信号的模拟有用信号107所进行的变换的时长有关。
在图3中在模拟侧86上设置了一种类似的构造。该模拟有用信号107 Uout首先利用该放大器91被缓冲为一的放大系数,并接着被续传到该模拟积分模块89。该缓冲是必要的,因为该DA转换器83应该恒定地驱动后面的电路级,而与错误识别电路装置81是否实施无关。该积分结果115 Uint在比较模块90中被分析。在此该积分结果115 Uint与该阈值117 Uth相比较。如果该积分结果115 Uint大于该阈值117 Uth,那么就作为该比较块90的输出值c 119来输出一个逻辑一(c=1)。否则就输出一个逻辑零(c=0)。在达到该阈值117 Uth之后,该积分模块89在该模拟侧86通过复位113被复位到零,并开始新的测量周期。
该阈值判定器模块97的被延迟的输出值s 111和该比较模块90的输出值c 119现在在分析模块101中被进一步数字处理。
在该分析模块101中,现在判断在两个输出值111、119中在事先定义的时间窗口中是否已经进行了在零和一之间的变换。如果超过了该时间窗口,那么就在该分析模块101的错误输出端123上并从而在图3的电路装置81上输出一个逻辑一。这样就可以通过所述的错误识别电路装置81针对DA转换器83来识别永久错误和漂移错误。
在图4中示出了用于在AD转换器中识别错误的电路装置85。利用该AD转换器87,作为输入信号的模拟有用信号125 Uin被变换为作为输出信号的数字有用信号127 d。在实施根据本发明的方法时,该模拟有用信号125 Uin首先利用该放大器91被缓冲为一的放大系数,并接着在该模拟积分模块89中被积分。该缓冲是必要的,因为在该AD转换器87之前的模拟电路在正常情况下如此来选择参数,使得它仅能够驱动该AD转换器87。该积分结果115 Uint在比较模块90中与电压阈值117 Uth相比较。如果积分结果115 Uint大于该阈值117 Uth,那么就作为输出点119来输出逻辑一(c=1),否则就输出逻辑零(c=0)。在达到该阈值117 Uth之后,该积分模块89在该电路装置85的模拟侧86上通过复位113被复位到零,并开始新的测量周期。
在图4中在该电路装置85的数字侧设置了类似的构造。该数字有用信号127 d在该数字积分模块95中被积分,并且该积分结果109 dint在该阈值判定器模块97中与相应的阈值相比较。如果该积分结果109 dint已达到了该阈值,那么该阈值判定器模块97就作为输出值111 s来输出一个逻辑一(s=1),否则就输出一个逻辑零(s=0)。在达到该阈值之后,该积分模块95通过复位113被复位到零,并从而开始新的测量周期。
作为该比较模块90的结果的该输出值119在该延迟模块99 z-m中首先被延迟m个时钟。所述延迟是需要是,以便对在AD转换器87中作为输出信号的有用信号127相对于作为输入信号的模拟有用信号125的延迟进行补偿。时钟的数目m可以相应于该AD转换器87的特征来选择。
该阈值判定器模块97的输出值111和该比较模块90的被延迟的输出值119 c现在在该分析模块101中被进一步数字处理。
在该分析模块101中,判断在事先定义的时间窗口内是否已经进行了对两个有用信号125、127的输出值111、119 c、s的在零与一之间的变换。如果超过了该时间窗口,那么就在该电路装置85的错误输出端123上输出一个逻辑一。这样就可以通过所述的用于在AD转换器87中识别错误的错误识别电路装置85来识别永久错误和漂移错误。
图3和4示出,根据本发明的电路装置81、85的前述实施方式很大程度上是构造相同的,并且在图3和4的示意图中其区别在于该模拟侧86和该数字侧93构造于何处,但这仅取决于有用信号105、107、125、127中的哪一个是该输入信号以及哪个是要实施变换的输出信号。
在这两侧86、93上,通过有用信号105、107、125、127以及之后的积分结果与阈值的比较来相应进行两个有用信号105、107、125、127之一的变化。该分析模块101连接在这两侧86、93之后。在图3和4中所示的该电路装置81、85的一个区别仅仅在于该延迟模块99 z-m的布置。该延迟模块99设置在其上对作为输入信号而构造的有用信号105、125进行改变的那一侧86、93上,因为该输入信号已经在首先要变换的、作为输出信号而构造的有用信号107、127之前就已存在。
因此可以提供一个电路装置81、85,其不仅适于识别作为AD转换器87而构造的转换器的错误,而且适于识别作为DA转换器83而构造的转换器的错误。这种电路装置81、85可以在两侧86、93具有一个延迟模块99,该延迟模块在可以输送该输入信号的那一侧86、93上激活,并在输送该输出信号的那一侧86、93上被去激活。通过合适地定义该时间窗口以及考虑以下的状况、即该输入信号的输出值在该输出信号的输出值之前一个时间间隔被提供,那么就可能省略该延迟模块99。
该数字阈值判定器模块97的实现取决于所选择的阈值。如果该阈值比如是2的幂,那么该阈值判定器模块97的输出就正好相应于该输入信号的相应比特。
该分析模块101根据所选择的时间窗口来实现。如果该时间窗口为零,那么该分析模块101就仅由XNOR门来组成。在时间窗口大于零时,该分析模块101就包含有计数器,该计数器对时钟的相应数量来计数,直到输出错误信号。代替地,可以在上级单元、比如数字信号处理器(DSP)或微控制器(μc)中来实施输出信号111、119 c、s的分析。这样就可以更好地分析典型的漂移错误。
在图3和图4中的电路装置81、85中分别存在错误输出123,其用信号表明(signalisiert)在相应进行的变换、也即DA变换或AD变换中的错误。该信号或者直接被输送到该电路装置81、85的输出端上,或者与其他信号一起组合为错误标志,其中该错误标志然后在整个电路的输出端上也是可见的。
通常在图3和图4中所示的电路装置81、85的单个模块可以以不同的方式来实现、和/或以其他的种类来实施。
在此图5以示意图示出了数字积分模块131的例子,其比如可以应用于根据本发明的电路装置81、85的前述实施方式之一的数字侧93。该数字积分模块131包含有加法元件133以及存储单元135。要积分的数字有用信号137 d被输送给该加法元件133,并继续输送给该存储单元135的第一输入端d。该存储单元135的输出信号通过环路139被输送给该加法元件133,并在必要时加到该数字有用信号137上。在积分结束之后,该积分结果141 dint被输送给另一电工模块,在根据本发明的电路装置81、85的一个实施方式中是该阈值判定器模块97。在积分期间还给该存储单元135的第二输入端输送时钟信号143 CLK,该时钟信号构造用于对积分进行控制。另外还规定,该存储单元135以及从而该数字积分模块131可以通过复位145而被复位,使得能够接着在新的测量周期中来实施另一新的积分。
在图6中示意性示出了模拟比较模块151的一个实施方式,其也被称作比较器并且能够应用于根据本发明的电路装置81、85的一个实施方式中。该比较模块151包含有正输入端,在本发明方法的一个实施方式的范畴内,其被输送积分结果153 Uint。该积分结果153通常是被积分的模拟有用信号、一般是电压。该模拟比较模块151的负输入端被输送一个阈值155 Uth,其中被积分的模拟有用信号并且从而该积分结果153可以与该阈值相比较。如果该积分结果153大于或等于该阈值155,那么该模拟比较器151的输出值157 c就是一。如果该积分结果153小于该阈值155,那么该输出值157就是零。
在图7中示意性示出了模拟积分模块的第一例子,其也可以应用于本发明的电路装置81、85的一个实施方式中。该模拟积分模块161包含有两个串联连接的第一电阻163 R1、一个比较器165、两个第二串联连接的电阻167 R2、以及一个电容169 C和一个与该比较器169并联设置的开关171。要积分的模拟有用信号被施加到该模拟积分模块161的输入端173上。作为积分结果,在该积分模块161的输出端175上存在有该积分结果Uint,其中该积分结果在本发明方法的一个实施方式中被输送给比较模块90。
图8以示意图示出了模拟积分模块181的第二例子,其可以应用于如图3和4所示的本发明的电路装置81、85的实施方式中。该模拟积分模块181包含有比较器183、与第一电容器187 C1相连的开关185、以及与该比较器183的负输入端和输出端相并联连接的第二电容189 C2。另外该第二电容189 C2还并联了第二开关191。在本发明方法的一个实施方式的范畴内,要积分的模拟有用信号被施加到该模拟积分模块181的一个输入端193上。该积分结果Uint存在于该模拟积分模块181的输出端195上。
该模拟有用信号U0作为电压出现,其中该模拟有用信号不仅可以利用图7的模拟积分模块161、而且可以利用图8的模拟积分模块181而被积分。视模拟积分模块161、181是被应用于用于在DA转换器83中识别错误的电路装置81中还是否被应用于用于在AD转换器87中识别错误的本发明电路装置85的第二实施方式中而定,或者如果该模拟积分模块161、181被应用于DA转换器83的本发明电路装置81的第一实施方式中,那么要积分的模拟有用信号就是输出信号并从而是输出电压Uout,或者如果该模拟积分模块161、181被应用于图4中用于识别AD转换器87错误的本发明电路装置85的第二实施方式中,那么要积分的模拟有用信号就是输入信号并从而是输入电压Uin。
Claims (10)
1.一种用于识别转换器错误的电路装置,该电路装置构造用于分别对该转换器的模拟有用信号(107,125)和数字有用信号(105,127)进行积分,并检验被积分的模拟有用信号(107,125)何时达到确定的阈值(117),以及被积分的数字有用信号(105,127)何时达到确定的阈值,其中如果没有在定义的时间窗口内达到这些阈值(117),那么该电路装置(81,85)为该转换器识别出错误。
2.根据权利要求1所述的电路装置,该电路装置具有模拟侧(86),可以给该模拟侧输送该模拟有用信号(107,125),其中该模拟侧(86)具有用于对该模拟有用信号(107,125)实施积分的积分模块(89)和用于把积分结果(115)与该确定的阈值(117)相比较的比较模块(90),其中该比较模块(90)构造用于提供输出值(119),该输出值用信号表明是否达到该阈值(117)。
3.根据权利要求2所述的电路装置,该电路装置具有放大器(91),该放大器连接于该积分模块(89)前,并构造用于对所输送的模拟有用信号(107,125)进行缓冲。
4.根据前述权利要求之一所述的电路装置,该电路装置具有数字侧(93),可以给该数字侧输送该数字有用信号(105,127),其中该数字侧(93)具有用于对该数字有用信号(107,125)实施积分的积分模块(95)以及用于把积分结果(115)与该确定的阈值相比较的阈值判定器模块(97),其中该阈值判定器模块(97)构造用于提供输出值(111),该输出值用信号表明是否达到该确定的阈值。
5.根据权利要求3或4所述的电路装置,该电路装置具有分析模块(101),该分析模块连接于所述两侧(86,93)之后,并接收所提供的输出值(111,119),其中该分析模块(101)检验在定义的时间窗口内所述输出值(111,119)以及从而由其导出输出值(111,119)的该有用信号(105,107,125,127)是否已经达到了所述确定的阈值(117)。
6.根据权利要求2至5之一所述的电路装置,该电路装置具有至少一个延迟模块(99),其中所述至少一个延迟模块设置在该电路装置(81,85)的一侧(86,93)和/或被激活,其中可以给该侧输送作为转换器的输入信号而构造的有用信号(105,125)。
7.一种用于识别转换器错误的方法,其中该转换器的模拟有用信号(107,125)和数字有用信号(105,127)分别被积分,并且其中检验被积分的模拟有用信号(107,125)何时达到确定的阈值(117),以及被积分的数字有用信号(105,127)何时达到确定的阈值,其中如果没有在定义的时间窗口内达到该阈值(117),那么就针对该转换器识别出错误。
8.根据权利要求7所述的方法,该方法针对作为模-数转换器(41,87)而构造的转换器来实施,其中利用该转换器把输入的模拟有用信号(107)变换为输出的数字有用信号(127)。
9.根据权利要求7或8所述的方法,该方法针对作为数-模转换器(5,81)而构造的转换器来实施,其中利用该转换器把输入的数字有用信号(105)变换为输出的模拟有用信号(125)。
10.根据权利要求7至9之一所述的方法,其中一旦达到该确定的阈值(117),那么针对每个有用信号(105,107,125,127)在实施积分以及与该确定的阈值(117)的比较之后提供输出值(111,119),其中检验在其之中提供两个输出值(111,119)的时间段是否短于或长于定义的时间窗口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010029693A DE102010029693A1 (de) | 2010-06-04 | 2010-06-04 | Schaltungsanordnung zum Erkennen eines Fehlers eines Wandlers |
DE102010029693.7 | 2010-06-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102291142A true CN102291142A (zh) | 2011-12-21 |
Family
ID=44973881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101489308A Pending CN102291142A (zh) | 2010-06-04 | 2011-06-03 | 用于识别转换器错误的电路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8698506B2 (zh) |
CN (1) | CN102291142A (zh) |
DE (1) | DE102010029693A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634624B2 (en) | 2014-12-24 | 2017-04-25 | Stmicroelectronics S.R.L. | Method of operating digital-to-analog processing chains, corresponding device, apparatus and computer program product |
US9864398B2 (en) | 2015-12-30 | 2018-01-09 | Texas Instruments Incorporated | Embedded clock in a communication system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583502A (en) * | 1993-11-04 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | A-D converter testing circuit and D-A converter testing circuit |
CN1249422A (zh) * | 1998-09-22 | 2000-04-05 | 横河电机株式会社 | σ-δ模数转换器 |
CN1947341A (zh) * | 2004-04-21 | 2007-04-11 | 罗斯蒙德公司 | 具有范围误差检测的模拟数字转换器 |
CN1981444A (zh) * | 2004-05-07 | 2007-06-13 | 恩德莱斯和豪瑟尔韦泽两合公司 | 用于测量电压的模/数转换的装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535319A (en) * | 1983-04-08 | 1985-08-13 | Tektronix, Inc. | Method and circuit for measuring nonlinearity in dual-flash analog-to-digital converter |
US5059896A (en) * | 1989-09-25 | 1991-10-22 | General Electric Company | Electronic watthour meter |
US5646521A (en) * | 1995-08-01 | 1997-07-08 | Schlumberger Technologies, Inc. | Analog channel for mixed-signal-VLSI tester |
WO2008097868A1 (en) * | 2007-02-02 | 2008-08-14 | Murata Power Solutions | Method and system adapted to regenerate load energy in ac-to-dc and dc-to-ac power converter systems |
DE102010029497B4 (de) * | 2010-05-31 | 2023-03-16 | Robert Bosch Gmbh | Verfahren zum Erkennen von Fehlern eines AD-Wandlers |
-
2010
- 2010-06-04 DE DE102010029693A patent/DE102010029693A1/de not_active Withdrawn
-
2011
- 2011-06-01 US US13/150,869 patent/US8698506B2/en not_active Expired - Fee Related
- 2011-06-03 CN CN2011101489308A patent/CN102291142A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583502A (en) * | 1993-11-04 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | A-D converter testing circuit and D-A converter testing circuit |
CN1249422A (zh) * | 1998-09-22 | 2000-04-05 | 横河电机株式会社 | σ-δ模数转换器 |
CN1947341A (zh) * | 2004-04-21 | 2007-04-11 | 罗斯蒙德公司 | 具有范围误差检测的模拟数字转换器 |
CN1981444A (zh) * | 2004-05-07 | 2007-06-13 | 恩德莱斯和豪瑟尔韦泽两合公司 | 用于测量电压的模/数转换的装置 |
Also Published As
Publication number | Publication date |
---|---|
DE102010029693A1 (de) | 2011-12-08 |
US20110298471A1 (en) | 2011-12-08 |
US8698506B2 (en) | 2014-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4932619B2 (ja) | A/dコンバータ | |
CN102201812B (zh) | 循环a/d转换器 | |
US20110074398A1 (en) | Methods and sytems to detect voltage changes within integrated circuits | |
US8612840B2 (en) | Method for detecting an error in an A/D converter by parity predictions | |
US8471738B2 (en) | Method for detecting errors of an A/D converter | |
KR20050061344A (ko) | A/d 변환기 고장 검출 장치 | |
JPH08330959A (ja) | A−d入力回路の故障検出方法 | |
CN102291142A (zh) | 用于识别转换器错误的电路装置 | |
US9684383B1 (en) | Electronic apparatus and method for detecting status of keys thereof | |
KR100825790B1 (ko) | 데이터를 압축시키는 테스트 콘트롤러를 채용한 테스트시스템, 데이터 압축 회로 및 테스트 방법 | |
WO2004086628A1 (ja) | エンコーダ回路及びa/d変換回路 | |
US9692437B2 (en) | Analog-to-digital converting device and method of operating analog-to-digital converting device | |
US8294604B2 (en) | Test system and method for analog-to-digital converter | |
US8284083B2 (en) | Digital analog converter circuit and method for fault detection | |
CN102195649B (zh) | 用于在ad转换器中进行错误识别的方法 | |
US9696213B2 (en) | Temperature sensor with successive AD conversion with selective comparisons | |
US7039540B1 (en) | Apparatus, system, and method for testing an analog to digital converter | |
CN107437942A (zh) | Sar模数转换器测试系统及方法 | |
US11728818B2 (en) | Pipeline analog to digital converter and signal conversion method | |
US7324027B2 (en) | Circuit and method for testing analog-digital converter | |
US11764798B2 (en) | Pipeline analog to digital converter and signal conversion method | |
US11526389B2 (en) | Fault check without software intervention | |
JP4525706B2 (ja) | A/d変換回路の試験方法 | |
Peralías et al. | Self-testable pipelined ADC with low hardware overhead | |
KR980010449A (ko) | 아날로그/디지탈 변환기의 전기적 특성 테스트 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111221 |