CN103138734B - 同时积分多个差动信号的电路、感测电路及其操作方法 - Google Patents

Abstract

本发明是有关于一种同时积分多个差动信号的电路。该电路包括连续排列的多个第一阶积分电路与相应的多个第二阶积分电路。每一个第一阶积分电路分别积分输入信号，以同时输出依据该输入信号积分所产生的第一阶正积分信号与相反于该第一阶正积分信号的第一阶负积分信号。每一个第二阶积分电路是积分所述相应的第一阶积分电路之一的该第一阶正积分信号与在前一个或在后一个的第一阶积分电路的该第一阶负积分信号的信号差，以输出第二阶积分信号。

Description

同时积分多个差动信号的电路、感测电路及其操作方法

技术领域

本发明涉及一种感测电路模块，特别是涉及一种多阶的感测电路模块。

背景技术

取样保持电路常常用于检测信号，特别是微弱电流的电信号。这些电信号由于太过微弱，因此需要一段时间的积分(integrate)，才能累积达到一定量。也正由于这些想要检测的电信号特别微弱，因此很容易受到外界的电磁干扰，因而淹没了原本想要检测的电信号。

在现代的消费性电子产品当中，大量使用到触控面板作为友善易用的人机接口。在触控面板的技术当中，有一些正是使用检测微小弱电流的技术。在这些触控面板的处理芯片当中，就必须使用取样保持电路对弱电流加以积分与检测。在本申请当中，使用触控面板作为方便的范例说明。但本领域的普通技术人员可以理解到，微弱电流的检测技术不是仅能应用于触控面板的处理芯片。比方说在许多检测微小粒子的感应器、光感应器等等，都需要本申请所提到的元器件。

上面已经提到，现有习知的触控面板的取样保持电路可能会因为瞬间噪声太大而过饱和，这瞬间噪声可能是来自电源、传导物质的触碰或接近面板的人体等等，因而造成取样保持电路所取样保持的数值与触控面板感测器的感测值有所差距。换句话说，取样保持电路必须舍弃此次所取样保持的数值，然后重新对触控面板感测器的感测值再进行一次取样保持操作，如此，不仅增加取样保持电路的动作时间，并且再一次的取样保持操作亦有可能无法量测得到原本触控面板感测器的感测值(例如：假设取样保持电路在前一次已经取样量测得到触控面板感测器的40％感测值，但是因为瞬间噪声导致过饱和而舍弃，则取样保持电路在此次的取样量测就仅能得到触控面板感测器剩余的60％感测值)。

再者，现有习知的触控面板的取样保持电路一般仅于正频率或负频率周期动作，因此浪费了50％的频率周期。或者，有些取样保持电路会利用反相器使得其等可以动作于正频率与负频率周期(例如：负频率经由反相器转变成正频率后，则正频率周期动作的取样保持电路就可动作于原本的负频率周期)，然而反相器的传递时间延迟在高速取样保持电路中将会造成频率重叠问题(例如：假设负频率经反相器转变成为正频率后产生5％的传递时间延迟，则此正频率波形末端5％的脉冲波时间将与下一正频率波形前端5％的脉冲波时间重叠)，这种频率重叠问题在高频取样保持电路或传递时间延迟较大的反相器中将会更加明显及严重，进而使得取样保持电路动作失序。或者是，有些取样保持电路则是利用反相器将正频率周期所取样保持的结果直接进行相位转换后再加以利用，但问题依旧是反相器的控制频率与传递时间延迟仍然是个需要被解决的问题。

一般说来，上述的取样保持电路接收了感测器所感应的电信号之后，为了要对感测到的信号做进一步的处理，都需要在取样保持电路后方加上模拟数字转换器。经过模拟数字转换器之后，感测器所感应的数值才能被中央处理器或是数字信号处理器做进一步的处理。

在传统的模拟数字转换器当中，连续近似模拟数字转换器(SAR-ADC)是常用的一种。在连续近似模拟数字转换器的设计当中，可以使用电容元件的数组，形成一个二元树的结构。通过比较器与控制逻辑电路，连续近似模拟数字转换器可以输出2的n次位的输出值。前面已知，普通的取样保持电路同样地需要使用到电容元件，用于对输入信号进行积分。

由于电容元件必须占用相当的芯片面积，如果能够共享取样保持电路与后面接续的连续近似模拟转换器当中的电容，那么就可以节省下许多面积，进而减少芯片的制作成本。

发明内容

本发明的主要目的在于，克服上述技术缺陷，而提供一种同时积分多个差动信号的电路，所要解决的技术问题是消除现有技术中的取样保持电路因为瞬间噪声过大而导致过饱和的问题，以及一般仅于正频率或负频率周期动作、且使用反相器会造成延迟等问题。

发明的另一目的在于，提供一种感测电路模块。

本发明的再一目的在于，提供适用于上述感测电路模块的操作方法。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的同时积分多个差动信号的电路，其包括：连续排列的多个第一阶积分电路，每一个第一阶积分电路分别积分输入信号，以同时输出依据该输入信号积分而产生的第一阶正积分信号与相反于该第一阶正积分信号的第一阶负积分信号；以及连续排列的多个第二阶积分电路，每一个第二阶积分电路是积分所述的第一阶积分电路之一的该第一阶正积分信号与在前一个或在后一个的第一阶积分电路的该第一阶负积分信号的信号差，以输出第二阶积分信号。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述同时积分多个差动信号的电路，其还包含：连续排列的多个模拟数字转换器，每一个模拟数字转换器用于将所对应的第二阶积分电路输出的该第二阶积分信号转换为数字信号。

前述的同时积分多个差动信号的电路，其中所述的模拟数字转换器与其所对应的第二阶积分电路为第一连续近似模拟数字转换器。

前述的同时积分多个差动信号的电路，其中所述的第一连续近似模拟数字转换器还包含：电容数组模块，包括多个电容元件；积分电路，以该电容数组模块积分该信号差；以及模拟转数字逻辑电路，由该电容数组模块的信号转换成该数字信号。

前述的同时积分多个差动信号的电路，其中所述的每一个第一阶积分电路所输出的该第一阶正积分信号与该第一阶负积分信号是同时输出，不包含使用任何反相器所造成的延迟。

前述的同时积分多个差动信号的电路，其中该第一阶正积分信号与该第一阶负积分信号先汇流成该信号差，再输入至该第二阶积分电路。

前述的同时积分多个差动信号的电路，其中该第二阶积分电路接收该第一阶正积分信号与该第一阶负积分信号后，再对所产生的信号差进行积分。

前述的同时积分多个差动信号的电路，其中所述的模拟数字转换器与其所对应的第二阶积分电路为第二连续近似模拟数字转换器，该第二连续近似模拟数字转换器包含：第一电容数组模块，包括多个电容元件；第二电容数组模块，包括多个电容元件；积分电路，以该第一电容数组模块或该第二电容数组模块积分该信号差；以及模拟转数字逻辑电路，由该第一电容数组模块或该第二电容数组模块的信号转换成数字信号；其中在该模拟转数字逻辑电路以该第一电容数组模块的信号转换成该数字信号时，该积分电路是以该第二电容数组模块积分该信号差，并且在该模拟转数字逻辑电路以该第二电容数组模块的信号转换成数字信号时，该积分电路是以该第一电容数组模块积分该信号差。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的感测电路模块，其包含：第一初阶取样保持电路，用于取样第一输入信号，以输出第一正取样信号与第一负取样信号，其中该第一正取样信号与该第一负取样信号的极性相反；第二初阶取样保持电路，用于取样第二输入信号，以输出第二正取样信号与第二负取样信号，其中该第二正取样信号与该第二负取样信号的极性相反；以及第一进阶取样保持电路，用于接收与合并该第一正取样信号与第二负取样信号为第一进阶输入信号，其用于取样该第一进阶输入信号。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的感测电路模块，其还包含：第三初阶取样保持电路，用于取样第三输入信号，以输出第三正取样信号与第三负取样信号，其中该第三正取样信号与该第三负取样信号的极性相反；以及第二进阶取样保持电路，用于接收与合并该第二正取样信号与该第三负取样信号为第二进阶输入信号，其用于取样该第二进阶输入信号。

前述的感测电路模块，其还包含第三进阶取样保持电路，用于接收与合并该第三正取样信号与该第一负取样信号为第三进阶输入信号，其用于取样该第三进阶输入信号。

前述的感测电路模块，其包含第一模拟数字转换器，用于将该第一进阶取样保持电路的模拟输出转换成第一数字信号。

前述的感测电路模块，其中该第一进阶取样保持电路与该第一模拟数字转换器的电路为第一连续近似模拟数字转换器，其中该第一正取样信号与该第一负取样信号是同时输出，该第二正取样信号与该第二负取样信号也是同时输出，不包含使用任何反相器所造成的延迟。

前述的感测电路模块，其中该第一连续近似模拟数字转换器用于将该第一进阶输入信号进行积分后转换为具有n位长度的第一数字信号，该第一连续近似模拟数字转换器包含：电容数组模块，用于接收该输入信号与参考电压VCM，其中该电容数组模块包含多个电容元件；运算放大器，用于接收该输入信号与该参考电压VCM，其输出端耦接到该电容数组模块；比较器，其中该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端；以及控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该第一数字信号，以及输出控制信号至该电容数组模块。

前述的感测电路模块，其中该第一进阶取样保持电路、该第二进阶取样保持电路、与用来将该第一、第二进阶取样保持电路的输出转换为第一数字信号与第二数字信号的模拟数字转换器的电路为第二连续近似模拟数字转换器。

前述的感测电路模块，其中该第二连续近似模拟数字转换器用于将该第一进阶输入信号与该第二进阶输入信号分别进行积分后，交错地转换为相应的具有n位的该第一数字信号与该第二数字信号，该第二连续近似模拟数字转换器包含：输入信号切换器，用于接收该第一进阶输入信号与该第二进阶输入信号，并且从输出端输出其中之一输入信号；第一电容数组模块，用于耦接该输入信号切换器的输出端与参考电压VCM，其中该第一电容数组模块包含多个第一电容元件；第二电容数组模块，用于耦接该输入信号切换器的输出端与该参考电压VCM，其中该第二电容数组模块包含多个第二电容元件；运算放大器，用于耦接该输入信号切换器的输出端与该参考电压VCM，其输出端耦接到该第一电容数组模块与该第二电容数组模块；比较器，其中该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端，该多个第二电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端；以及控制逻辑电路，用于接收该比较器的输出信号，并依序轮流输出n位的该第一与第二数字信号，以及输出控制信号至该第一电容数组模块与该第二电容数组模块。

前述的感测电路模块，其中所述的第一输入信号与第二输入信号分别耦接至触控感应模块的第一导线与第二导线，其中上述的第一导线相邻于该第二导线。

前述的感测电路模块，其中所述的该第一正取样信号与该第二负取样信号先合并为该第一进阶输入信号，该第一进阶取样保持电路再接收该第一进阶输入信号进行取样。

前述的感测电路模块，其中所述的第一进阶取样保持电路先接收该第一正取样信号与该第二负取样信号，再合并为该第一进阶输入信号，之后对该第一进阶输入信号进行取样。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的适用于感测电路模块的操作方法，其包含：自第一初阶取样保持电路接收第一正取样信号，其中该第一正取样信号与该第一初阶取样保持电路所输出的第一负取样信号的极性相反；自第二初阶取样保持电路接收第二负取样信号，其中该第二初阶取样保持电路所输出的第二正取样信号与该第二负取样信号的极性相反；接收与合并该第一正取样信号与该第二负取样信号为第一进阶输入信号；以及对该第一进阶输入信号进行取样。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的操作方法，其还包含：自该第二初阶取样保持电路接收该第二正取样信号；自第三初阶取样保持电路接收第三负取样信号，其中该第三初阶取样保持电路所输出的第三正取样信号与该第三负取样信号的极性相反；接收与合并该第二正取样信号与该第三负取样信号为第二进阶输入信号；以及对该第二进阶输入信号进行取样。

前述的操作方法，其还包含：自该第一初阶取样保持电路接收该第一负取样信号；自该第三初阶取样保持电路接收该第三正取样信号；接收与合并该第三正取样信号与该第一负取样信号为第三进阶输入信号；以及对该第三进阶输入信号进行取样。

前述的操作方法，其还包含在该第一进阶输入信号取样后的信号进行模拟数字转换成第一数字信号。

前述的操作方法，其中所述的模拟数字转换步骤是利用第一连续近似模拟数字转换器，其中该第一正取样信号与该第一负取样信号是同时输出，该第二正取样信号与该第二负取样信号也是同时输出，不包含使用任何反相器所造成的延迟。

前述的操作方法，其中该第一连续近似模拟数字转换器用于将该第一进阶输入信号进行积分后转换为具有n位长度的第一数字信号，该第一连续近似模拟数字转换器包含：电容数组模块，用于接收该输入信号与参考电压VCM，其中该电容数组模块包含多个电容元件；运算放大器，用于接收该输入信号与该参考电压VCM，其输出端耦接到该电容数组模块；比较器，其中该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端；以及一控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号至该电容数组模块。

前述的操作方法，其还包含：将该第一进阶输入信号进行模拟数字转换成第一数字信号；以及将该第二进阶输入信号进行模拟数字转换成第二数字信号，其中上述转换为第一数字信号与第二数字信号的步骤是利用第二连续近似模拟数字转换器。

前述的操作方法，其中该第二连续近似模拟数字转换器用于将该第一进阶输入信号与该第二进阶输入信号分别进行积分后，交错地转换为相应的具有n位的该第一数字信号与该第二数字信号，该第二连续近似模拟数字转换器包含：输入信号切换器，用于接收该第一进阶输入信号与该第二进阶输入信号，并且从输出端输出其中之一输入信号；第一电容数组模块，用于耦接该输入信号切换器的输出端与参考电压VCM，其中该第一电容数组模块包含多个第一电容元件；第二电容数组模块，用于耦接该输入信号切换器的输出端与该参考电压VCM，其中该第二电容数组模块包含多个第二电容元件；运算放大器，用于耦接该输入信号切换器的输出端与该参考电压VCM，其输出端耦接到该第一电容数组模块与该第二电容数组模块；比较器，其中该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端，该多个第二电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端；以及控制逻辑电路，用于接收该比较器的输出信号，并依序轮流输出n位的该第一数字信号与该第二数字信号，以及输出控制信号至该第一电容数组模块与该第二电容数组模块。

前述的操作方法，其中所述的第一初阶取样保持电路的第一进阶输入信号与第二初阶取样保持电路的第二进阶输入信号分别耦接至触控感应模块的第一导线与第二导线，其中上述的第一导线相邻于该第二导线。

前述的操作方法，其中所述的接收与合并步骤为上述的该第一正取样信号与该第二负取样信号先合并为该第一进阶输入信号，该第一进阶取样保持电路再接收该第一进阶输入信号进行取样。

前述的操作方法，其中所述的接收与合并步骤为上述的第一进阶取样保持电路先接收该第一正取样信号与该第二负取样信号，再合并为该第一进阶输入信号，之后对该第一进阶输入信号进行取样。

借由上述技术方案，本发明同时积分多个差动信号的电路、感测电路及其操作方法至少具有下列优点及有益效果：可消除现有技术中的取样保持电路因为瞬间噪声过大而导致过饱和的问题，而且可动作于正负脉冲波周期、不包含使用任何反相器所造成的延迟。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1A为根据本发明一实施例的一个多阶取样保持电路的一示意图。

图1B为根据本发明一实施例的另一个多阶取样保持电路的一示意图。

图2为根据本发明一实施例的一个感测电路的电子元件示意图。

图3A为根据本发明一实施例的另一个感测电路的电子元件示意图。

图3B为图3A所示感测电路的一波形示意图。

图3C为根据本发明一实施例的另一个感测电路的电子元件示意图。

图3D为图3C所示感测电路的一波形示意图。

图3E为根据本发明一实施例的另一个感测电路的电子元件示意图。

图4为图2示出的放大器的一示意图。

图5A为根据本发明一实施例的连续近似模拟数字转换器的一示意图。

图5B为图5A示出的连续近似模拟数字转换器的电子元件示意图。

图5C为图5A示出的连续近似模拟数字转换器的一波形示意图。

图5D为根据本发明一实施例的连续近似模拟数字转换器的一示意图。

图5E为图5D示出的连续近似模拟数字转换器的电子元件示意图。

图5F为图5A示出的连续近似模拟数字转换器的一波形示意图。

图5G为本发明一实施例的输入信号切换器的一示意图。

图6A为本发明一实施例的模拟数字转换器的一操作方法的流程图。

图6B为本发明另一实施例的模拟数字转换器的一操作方法的流程图。

图6C为本发明再一实施例的模拟数字转换器的一操作方法的流程图。

图7A为本发明一实施例的模拟数字转换器的一操作方法的流程图。

图7B为本发明另一实施例的模拟数字转换器的一操作方法的流程图。

图7C为本发明再一实施例的模拟数字转换器的一操作方法的流程图。

图7D为本发明一实施例的一模拟数字转换器的一操作方法的一时序示意图。

图8A为本发明一实施例的感测电路模块的一方框示意图。

图8B为本发明另一实施例的感测电路模块的一方框示意图。

图8C为本发明再一实施例的感测电路模块的一方框示意图。

图9A为本发明一实施例的感测电路模块的一操作方法的流程图。

图9B为本发明另一实施例的感测电路模块的一操作方法的流程图。

图9C为本发明再一实施例的感测电路模块的一操作方法的流程图。

【主要元件符号说明】

10：多阶取样保持电路15：多阶取样保持电路

20：感测电路

110：第一取样保持电路120：第二取样保持电路

160：第一取样保持电路170：第二取样保持电路

210：第一取样保持电路230：第二取样保持电路

250：模拟数字转换器260：多工器

270：缓冲放大器310：第一运算放大器

311：第一开关312：第二开关

313：第三开关314：第四开关

315：第五开关316：第六开关

317：第七开关318：第八开关

319：第九开关320：第十开关

321：第十一开关

331：第一选择开关332：第二选择开关

333：第三选择开关334：第四选择开关

335：第五选择开关336：第六选择开关

337：第七选择开关338：第八选择开关

510：运算放大器520：电容数组

522：第一控制开关524：第二控制开关

526：第三控制开关530：比较器

540：SAR控制逻辑电路

542：控制信号544：控制信号

546：控制信号548：控制信号

610～660:步骤710～760:步骤

810A：第一初阶取样保持电路

810B：第二初阶取样保持电路

810C：第三初阶取样保持电路

820A：第一进阶取样保持电路

820B：第二进阶取样保持电路

820C：第三进阶取样保持电路

830A：第一模拟数字转换器

830B：第二模拟数字转换器

830C：第三模拟数字转换器

840A：第一连续近似模拟数字转换器

850A：第二连续近似模拟数字转换器

902～924：步骤

C1A、C1B：第一电容C2A、C2B：第二电容

C0、C1：第三电容

kg1～4：倍率开关

R1～4：电阻

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的同时积分多个差动信号的电路、感测电路及其操作方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

本发明将详细描述一些实施例如下。然而，除了所揭露的实施例外，本发明亦可以广泛地运用在其它的实施例施行。本发明的范围并不受该些实施例的限定，乃以权利要求书的范围为准。而为提供更清楚的描述及使熟悉该项技艺者能理解本发明的发明内容，图示内各部分并没有依照其相对的尺寸而绘图，某些尺寸与其它相关尺度的比例会被突显而显得夸张，且不相关的细节部分亦未完全绘出，以求图示的简洁。

请参照图1A，其为本发明的一较佳实施例多阶取样保持电路10的概略方框图。第一取样保持电路110，分次取样感测器的感测信号并累加成为第一取样信号，且在第一设定时间输出此第一取样信号。第二取样保持电路120，接收来自第一取样保持电路110所输出的多个第一取样信号并加总成为第二取样信号，且在第二设定时间输出此第二取样信号。在本实施例中，第一取样保持电路110先以多次小段时间对感测器的感测信号进行取样并累加储存，然后再输出给第二取样保持电路120；而第二取样保持电路120接收第一取样保持电路110的多个输出并加总储存，最后才输出所取样感测器的全部感测信号。

在上述第一取样保持电路110与第二取样保持电路120的动作过程中，即使因瞬间噪声过大导致第一取样保持电路110过饱和，则此现象将仅影响第一取样保持电路110小部分的分次取样结果，而第二取样保持电路120的取样结果将不会受到太大的影响，借此消除现有习知的取样保持电路因为瞬间噪声过大而导致过饱和问题。例如：假设第一取样保持电路110先以3次小段时间(例如：3次/0.5脉冲波)对感测信号取样累加后才输出给第二取样保持电路120；而第二取样保持电路120则是在接收并加总20个第一取样保持电路110的输出后才输出所取样的全部感测信号，因此即使瞬间噪声使得某一或是某几次第一取样保持电路110过饱和，亦不易导致第二取样保持电路120在取样过程中发生过饱和，借此增加取样保持电路对噪声的容忍度。并且对于所取样的感测信号而言，即使是舍弃或加总某一或某几次第一取样保持电路110的过饱和结果，对于所取样全部感测信号的影响亦相对较小于现有习知技术对全部感测信号的影响(例如：假设因瞬间噪声过大而使得第一取样保持电路110的2个取样结果变成过饱和，但是此2个仅占全部20个的1/10)。

请参阅图1B，其为本发明另一较佳实施例多阶取样保持电路15的概略方框图。两个第一取样保持电路160A、160B相对于两个第二取样保持电路170A、170B的功能及对应关系均相同于图1A所描述的第一取样保持电路110与第二取样保持电路120，所不同的是，两个第一取样保持电路160A、160B更分别另外提供与原本极性相反的取样结果输出至特定的第二取样保持电路。在本实施例中，例如第一取样保持电路160B更另外输出相反极性的取样结果至第二取样保持电路170A，借此，消除感测信号的噪声。以下发明人将以此实施例作为说明，而此领域具有通常知识者亦可根据本实施例的说明将其加以扩充，故扩充的部分将不会详述于本说明书中。

请再参阅图1B，第一取样保持电路160A、160B先分别对两个感测器A、B的感测信号进行多次小段时间的取样并累加成为两个第一取样信号，然后在第一设定时间分别输出正负两个第一取样信号。在本实施例中，第一取样保持电路160A、160B先分别输出正第一取样信号至第二取样保持电路170A、170B；并且同时，第一取样保持电路160A亦输出负第一取样信号至另一第二取样保持电路；而第一取样保持电路160B亦同时输出负第一取样信号至第二取样保持电路170A；并且第二取样保持电路170B亦同时接收另一第一取样保持电路的负第一取样信号。根据上述操作，第二取样保持电路170A、170B将是接收第一取样信号的差值，以第二取样保持电路170A为例，其同时接收来自第一取样保持电路160A的正第一取样信号与来自第一取样保持电路160B的负第一取样信号，当邻近的感测器A与感测器B受到相近的噪声时，正负两个第一取样信号中的噪声将因此而抵消，亦即，此差值为低噪声的取样感测值。因为在一般触控面板的实际感测中，邻近或相邻的感测器通常具有等量的感测噪声，而通过本实施例上述的处理机制即可消除大部分这感测噪声。因此在本实施例中，感测器A、B可为触控面板相邻的两个感测器或是邻近的两个感测器。

上述的说明仅为图1B所示实施例于正脉冲波周期的动作方式，而其于负脉冲波周期的动作方式将描述于下。第一取样保持电路160A、160B仍分别对两个感测器A、B的感测信号进行多次小段时间的取样并累加成为两个第一取样信号，并且在第一设定时间分别输出正负两个第一取样信号。所不同的是，在此次，第一取样保持电路160A、160B分别输出负第一取样信号至第二取样保持电路170A、170B；并在此同时，第一取样保持电路160A亦输出正第一取样信号至另一第二取样保持电路；第一取样保持电路160B亦同时输出正第一取样信号至第二取样保持电路170A；并且第二取样保持电路170B同时接收另一第一取样保持电路的正第一取样信号。而根据此操作，第二取样保持电路170A、170B亦是接收第一取样信号的差值，再以第二取样保持电路170A为例，其同时接收来自第一取样保持电路160A的负第一取样信号与来自第一取样保持电路160B的正第一取样信号，因此负正两个第一取样信号中的噪声亦相互抵消，亦即，此差值仍为无噪声的取样感测值。借由上述的处理动作与说明，本实施例于正负两个脉冲波周期均可动作，并利用差值的概念消除感测噪声。在本发明的一范例中，第二取样保持电路分别输出正脉冲波周期的输出与负脉冲波周期的输出。在本发明的另一范例中，第二取样保持电路是累计正负两个脉冲波周期的输出。在本发明的再一范例中，第二取样保持电路是累积多个正负两个脉冲波周期的输出。

请参阅图2，其为本发明结合图1A和图1B所述实施例的一较佳实施电路20的电路图。多个第一取样保持电路210，经由所对应的多个通道(例如：通道0、1、…、46与47)分次取样所对应的多个感测器的感测信号，并分别累加成为多个第一取样信号，且在第一设定时间输出第一取样信号。多个第二取样保持电路230，对应接收此些第一取样保持电路210多次输出的多个第一取样信号，并分别加总成多个第二取样信号，且在第二设定时间输出此些第二取样信号。在本实施例中，根据图1A所述实施例多阶取样保持电路10的动作原理，即使因为瞬间噪声过大导致某一(或某些)第一取样保持电路210过饱和，则此现象将仅影响此一(或此些)第一取样保持电路210小部分的分次取样结果，而与其(或其等)对应的第二取样保持电路230的取样结果亦不会受到太大的影响，借此降低现有习知的取样保持电路因为瞬间噪声过大所导致的过饱和问题。此外，在本实施例中，根据图1B所述实施例多阶取样保持电路15的动作原理，每一个第一取样保持电路210于正负脉冲波周期均经由所对应的通道，分别对所对应的感测器的感测信号进行多次小段时间的取样；并且每一第二取样保持电路230亦同时接收其对应的第一取样保持电路210输出的正第一取样信号(或是负第一取样信号)与其相邻的第一取样保持电路210输出的负第一取样信号(或是正第一取样信号)，借此，本实施例不仅可以动作于正负脉冲波周期，并且亦可利用差值的方式消除感测噪声。

请再参阅图2，多个模拟数字转换器250(在本实施例中为2个)接收部分对应的第二取样保持电路230所输出的第二取样信号，并利用时序控制将所对应接收的第二取样信号依序从模拟型态转为数字型态；多个多工器260(在本实施例中为2个)接收部分对应的第二取样保持电路230所输出的第二取样信号，并且分别择一输出；以及多个缓冲放大器270(在本实施例中为2个)对应接收此些多工器260的输出并进行放大操作，其中此些缓冲放大器270具有多个放大倍率可供选择操作。

请接着参阅图3A与图3B，其等分别为图2所示实施例的部分第一取样保持电路、第二取样保持电路与模拟数字转换器的详细电路图以及其等动作的时序图。每一个第一取样保持电路包含运算放大器(例如：第一运算放大器310A或310B)、两个电容(例如：第一电容C1A或C1B与第二电容C2A或C2B)以及多个开关(例如：311A、312A、313A、314A、315A、316A、317A、318A、319A、320A、321A或311B、312B、313B、314B、315B、316B、317B、318B、319B、320B、321B)，其中两个电容先以并联的方式连接，然后再与运算放大器形成第一积分电路，而多个开关则分别对应连接于两个电容的充放电路径，借此控制两个电容充放电的时间与充放电的极性。每一个第二取样保持电路亦包含运算放大器(例如：第二运算放大器330A或330B)、电容(例如：第三电容C0或C1)以及多个开关(例如：331A、332A、333A、334A、335A、336A、337A、338A或331B、332B、333B、334B、335B、336B、337B、338B)，其中电容与运算放大器形成第二积分电路，而多个开关则分别对应连接于信号输入选择路径与电容的充放电路径，借此选取输入信号与控制电容充放电的时间。

请再参阅图3A与图3B，当控制多个第一充电开关(例如：第一开关311A、311B、第二开关312A、312B、第三开关313A、313B以及第四开关314A、314B)的时序k1为正脉冲波时，通道0与通道1上的感测信号即分别对第一电容C1A、C1B与第二电容C2A、C2B进行充电动作(例如实线路径所示)，亦即，两个第一取样保持电路分别经由通道0与通道1对所对应的两个感测器的感测信号进行取样动作；当控制多个第一放电开关(例如：第五开关315A、315B、第六开关316A、316B、第七开关317A、317B、第八开关318A、318B)的时序k2为正脉冲波时，第一电容C1A、C1B与第二电容C2A、C2B即分别对第二取样保持电路进行放电动作(例如虚线路径所示)，亦即，两个第一取样保持电路分别输出所取样保持的结果。在本实施例中，3个k1正脉冲波后出现1个k2正脉冲波，换句话说，本实施例中的第一取样保持电路是先进行3次小段时间的取样累加后才将结果输出给第二取样保持电路，至于第一取样保持电路进行小段时间取样累加的次数可依实际需求而加以调整，本发明在此并不加以限定。此外，根据上述第一电容C1A、C1B与第二电容C2A、C2B的放电路径，本实施例中的第一取样保持电路亦同时输出正负取样结果给第二取样保持电路，如：第一电容C1A以Vdd/2为参考电位经由第六开关316A输出正取样结果给第一选择开关331A；而第二电容C2A以Vdd/2为参考电位经由第七开关317A输出负取样结果给第三选择开关333A；同理，第一电容C1B以Vdd/2为参考电位经由第六开关316B输出正取样结果给第一选择开关331B；而第二电容C2B以Vdd/2为参考电位经由第七开关317B输出负取样结果给第三选择开关333B，并且，第一电容C1B更输出正取样结果给第二选择开关332A以及输出负取样结果给第四选择开关334A。

请再参阅图3A与图3B，当控制多个清除开关(例如：第九开关319A、319B、第十开关320A、320B)的时序k0b为正脉冲波时，第一电容C1A、C1B与第二电容C2A、C2B即进行放电清除动作，在本实施例中，k0b正脉冲波出现在每3个k1正脉冲波之前以及每1个k2正脉冲波之后，此即表示，第一取样保持电路在进行小段时间取样累加之前，并且在输出第一取样信号之后，会先对第一电容C1A、C1B与第二电容C2A、C2B做清除的动作，借此确保没有残余的电荷存在而影响到下次的取样结果。而取样控制开关321A、321B以反相时序k1加以控制，因此当取样控制开关321A、321B为导通状态时，则第一取样保持电路即无法进行取样累加操作。

请再参阅图3A与图3B，当控制多个第二充电开关(例如：第五选择开关335A、335B以及第六选择开关336A、336B)的时序k0w0与k0w1以及控制第一选择开关331A、331B与第四选择开关334A、334B的时序p1同为正脉冲波时，则来自对应第一电容C1A的正取样结果与来自相邻第二电容C2B的负取样结果将同时对第三电容C0进行充电动作；同理，来自对应第一电容C1B的正取样结果与来自另一相邻第二电容的负取样结果亦将同时对第三电容C1进行充电动作，换句话说，两个第二取样保持电路同时接收其等对应的第一取样保持电路所输出的正第一取样信号以及与其等相邻的第一取样保持电路所输出的负第一取样信号，由于触控面板邻近或相邻的感测器通常会具有相近的感测噪声，因此经由上述的差值处理，正负两个第一取样信号的感测噪声将彼此抵消，亦即，两个第二取样保持电路将接收低噪声的取样感测值。

请再参阅图3A与图3B，当控制多个第二充电开关(例如：第五选择开关335A、335B以及第六选择开关336A、336B)的时序k0w0与k0w1以及控制第二选择开关332A、332B与第三选择开关333A、333B的时序p2同为正脉冲波时，则来自对应第二电容C2A的负取样结果与来自相邻第一电容C1B的正取样结果将同时对第三电容C0进行充电动作；同理，来自对应第二电容C2B的负取样结果与来自另一相邻第一电容的正取样结果亦将同时对第三电容C1进行充电动作，亦即，两个第二取样保持电路同时接收其等对应的第一取样保持电路所输出的负第一取样信号以及与其等相邻的第一取样保持电路所输出的正第一取样信号，借由此差值处理，两第一取样信号的感测噪声亦将彼此抵消，亦即，两个第二取样保持电路接收低噪声的取样感测值。

在本实施例中，时序p1与时序p2为相位相差180度的两个同频时序，若将时序p1视为操作时序，则本实施例于时序p1正负脉冲波周期均可动作。又，在本实施例中，经过10个p1周期(20个半周期)后，控制多个第二充电开关(例如：第五选择开关335A、335B以及第六选择开关336A、336B)的时序k0w0与k0w1依序从正脉冲波转成为低电压准位，并且在控制多个第二放电开关(例如：第七选择开关337A、337B以及第八选择开关338A、338B)的时序k0c0与k0c1依序从低电压准位转成为正脉冲波时，第三电容C0、C1即依序分别以Vdd/2为参考电位经由第八选择开关338A、338B对模拟数字转换器250进行放电动作，亦即，两个第二取样保持电路完成取样动作并且依序分别输出所取样保持的结果给模拟数字转换器250进行转换操作。

请接着参阅图3C和图3D，其等分别为图1A所示实施例的一较佳实施电路以及其动作时序图。基本上，图3C所示的实施例是简化了图3A所示的实施例的部分功能及元件，两者的差异在于，图3C所示的实施例的每一个第一取样保持电路仅使用一个电容和与其相关的充放电开关，亦即，每一个第一取样保持电路仅包含一个运算放大器(如第一运算放大器310A或310B)、一个电容(如第一电容C1A或C1B)及多个开关(如311A、312A、315A、316A、319A、321A或311B、312B、315B、316B、319B、321B)，其中电容与运算放大器形成第一积分电路，而多个开关则分别对应连接于电容的充放电路径，借此控制电容充放电的时间；并且，每一个第二取样保持电路并不包含图3A的选择开关(如331A、332A、333A、334A或331B、332B、333B、334B)，而是直接电性耦合于对应的第一取样保持电路的输出，亦即每一个第二取样保持电路包含运算放大器(如第二运算放大器330A或330B)、电容(如第三电容C0或C1)及多个选择开关(如335A、336A、337A、338A或335B、336B、337B、338B)，其中电容与运算放大器形成第二积分电路且多个开关分别对应连接于电容的充放电路径，借此控制电容充放电的时间。

请再参阅图3C和图3D，当控制多个第一充电开关(如第一开关311A、311B、第二开关312A、312B)的时序k1为正脉冲波时，通道0与1的感测信号即分别对第一电容C1A、C1B进行充电，亦即，两个第一取样保持电路分别经由通道0与1向对应两个感测器的感测信号进行取样；当控制多个第一放电开关(如第五开关315A、315B、第六开关316A、316B)的时序k2为正脉冲波时，第一电容C1A、C1B即分别对第二取样保持电路进行放电，亦即，两个第一取样保持电路分别输出所取样保持的结果。本实施例中，3个k1正脉冲波后出现1个k2正脉冲波，换句话说，本实施例的第一取样保持电路是先进行3次小段时间的取样累加才将结果输出给第二取样保持电路，至于第一取样保持电路所进行小段时间取样累加的次数可依实际需求而加以调整，本发明在此并不加以限定。而不同于图3A的实施例，本实施例的第一取样保持电路并不会同时输出正负取样结果，亦即，两个第一取样保持电路仅会分别由两个第一电容C1A、C1B通过第五开关315A、315B以Vdd/2为参考电位经第六开关316A、316B输出正取样结果给对应的第二取样保持电路。至于清除开关(如第九开关319A、319B)与其控制时序k0b及取样控制开关321A、321B与其控制时序反相k1与图3A、图3B的解说动作相同，故在此不再赘述。

请再参阅图3C和图3D，当控制多个第二充电开关(如第五选择开关335A、335B、第六选择开关336A、336B)的时序k0w0与k0w1为正脉冲波时，来自对应第一电容C1A、C1B的正取样结果将分别对第三电容C0、C1进行充电，换句话说，两个第二取样保持电路将同时接收其等对应的第一取样保持电路所输出的正第一取样信号。而不同于图3A的实施例，本实施例的第二取样保持电路仅接收对应的第一取样保持电路的正第一取样信号，因此本实施例并未提供上述利用差值的方式以消除感测噪声的功能，仅提供上述消除因为瞬间噪声过大所导致过饱和的功能。至于第三电容C0、C1对模拟数字转换器250进行放电时的操作以及相关开关(如第五选择开关335A、335B、第六选择开关336A、336B、第七选择开关337A、337B、第八选择开关338A、338B)的动作与时序(如k0w0、k0w1、k0c0与k0c1)与图3A与图3B的解说动作相同，故在此不再赘述。

请接着参阅图3E与图3D，其分别为图3C所示实施例的修正电路及其动作时序图。原则上，图3E所示的实施例是加强了图3A所示的实施例所不具备以差值方式消除噪声功能，而两者的差异在于，图3E的实施例的第一取样保持电路并非输出相同极性的第一取样信号，而是以正负交错的方式提供第一取样信号，以通道0、1为例，第一取样保持电路包含运算放大器(如第一运算放大器310A或310B)、电容(如第一电容C1A或C1B)及多个开关(如311A、312A、315A、316A、319A、321A或313B、314B、317B、318B、319B、321B)，其中电容与运算放大器形成第一积分电路而多个开关分别对应连接于电容的充放电路径，借此控制电容充放电的时间；并且，第二取样保持电路除了接收对应第一取样保持电路的输出之外，亦同时接收相邻通道第一取样保持电路相反极性的输出，而每一个第二取样保持电路包含运算放大器(如第二运算放大器330A或330B)、电容(如第三电容C0或C1)及多个开关(如335A、336A、337A、338A或335B、336B、337B、338B)，其中电容与运算放大器形成第二积分电路，并且多个开关分别对应连接于电容的充放电路径，借此控制电容充放电的时间。

请再参阅图3E与图3D，当控制多个第一充电开关(如第一开关311A、第二开关312A、第三开关313B、第四开关314B)的时序k1为正脉冲波时，通道0、1上的感测信号即分别对第一电容C1A、第一电容C1B进行充电，亦即两个第一取样保持电路分别经由通道0、1向对应两个感测器的感测信号进行取样；当控制多个第一放电开关(如第五开关315A、第六开关316A、第七开关317B、第八开关318B)的时序k2为正脉冲波时，第一电容C1A、第一电容C1B即分别对第二取样保持电路放电，亦即，两个第一取样保持电路分别输出所取样保持的结果。本实施例中，3个k1正脉冲波后出现1个k2正脉冲波，换句话说，本实施例的第一取样保持电路是先进行3次小段时间的取样累加才将结果输出给第二取样保持电路，至于第一取样保持电路所进行小段时间取样累加的次数可依实际需求而加以调整，本发明在此并不加以限定。而不同于图3C的实施例，本实施例相邻通道的第一取样保持电路是输出不同极性的取样结果，亦即，第一电容C1A是通过第五开关315A以Vdd/2为参考电位经由第六开关316A输出正取样结果给对应的第二取样保持电路；第一电容C1B通过第八开关318B以Vdd/2为参考电位经由第七开关317B输出负取样结果给对应的第二取样保持电路。至于清除开关(如第九开关319A、第十开关320B)与其控制时序k0b及取样控制开关321A、321B与其控制时序反相k1与图3A与图3B的解说动作相同，故在此不再赘述。

请再参阅图3E与图3D，当控制多个第二充电开关(如第五选择开关335A、335B、第六选择开关336A、336B)的时序k0w0与k0w1为正脉冲波时，则来自对应第一电容C1A的正取样结果与来自相邻通道第一电容C1B的负取样结果将同时对第三电容C0进行充电；同理，来自对应的第一电容C1B的负取样结果与来自另一相邻通道的第一电容的正取样结果亦将同时对第三电容C1进行充电，换句话说，两个第二取样保持电路同时接收其对应的第一取样保持电路所输出的正(负)第一取样信号以及与其相邻通道的第一取样保持电路所输出的负(正)第一取样信号，由于触控面板邻近或相邻的感测器通常具有等量的感测噪声，因此借由上述的差值处理，正负两个第一取样信号的感测噪声将因而彼此抵消，亦即，两个第二取样保持电路将接收到无噪声的取样感测值。根据上述，本实施不仅提供利用差值方式消除感测噪声的功能，并且亦提供消除因瞬间噪声过大所导致过饱和的功能。至于第三电容C0、C1对模拟数字转换器250进行放电时的操作以及相关开关(如第五选择开关335A、335B、第六选择开关336A、336B、第七选择开关337A、337B、第八选择开关338A、338B)的动作与时序(如k0w0、k0w1、k0c0与k0c1)与图3A与图3B的解说动作相同，故不再赘述。发明人在此要说明的是，借由本实施例以正负交错的方式输出第一取样信号，虽然可达成以差值消除感测噪声的目的，但其第二取样保持电路所输出的结果亦将呈现正负交错的情形，而此现象可以利用反相器加以修正，此部分为本领域具有通常知识者可轻易推知，故在此不加以赘述。

请参阅图4，其为图2所示实施例的缓冲放大器270的一较佳实施电路示意图。多个倍率电阻R2、R3与R4分别对应串联多个倍率开关kg2、kg3与kg4，然后与另一倍率开关kg1并联，并与第三运算放大器410、参考电阻R1以及参考开关～kg1形成非反相放大器的电路结构。当倍率开关kg1关闭(short)且参考开关～kg1为开路时，第三运算放大器410的放大倍率为1；当倍率开关kg2与参考开关～kg1关闭时，第三运算放大器410的放大倍率约为(R1+R2)/R1；同理，本实施例亦可推得第三运算放大器410的放大倍率为(R1+R3)/R1与(R1+R4)/R1，因此根据不同电阻值的替换即可得到不同的放大倍率。

请参阅图5A与图5C，其分别为结合图2所示实施例的第二取样保持电路230与模拟数字转换器250的一较佳取样转换实施例及其动作时序图。运算放大器510与电容数组520形成第三积分电路(相对图2的第二取样保持电路230)，并以电压VCM作为参考电压；且电容数组520与比较器530以及连续近似(successiveapproximationregister；SAR)控制逻辑540形成连续近似模拟数字转换器(successiveapproximationregisteranalog-to-digitalconverter；SAR-ADC)(相对图2的模拟数字转换器250)，并接受多个控制时序(例如：RST、INT、CMP)控制。当第一控制时序RST为正脉冲波时，电容数组520内的所有电容将被重置(即电容内的电荷将恢复成默认值，一般为零，然不限于此)。当第二控制时序INT为高电位时，运算放大器510与电容数组520所形成的第三积分电路将进行积分操作，亦即，对输入进行取样保持操作(如图2所示的第二取样保持电路230对第一取样保持电路210进行取样动作)。而当第三控制时序CMP为高电位时，电容数组520、比较器530与SAR控制逻辑电路540所形成的SAR-ADC将对电容数组520所取样保持的结果进行连续近似模拟数字转换，借此将所取样保持的结果从模拟的型态转成数字的型态，其中SAR控制逻辑电路540更提供两个输出控制信号542、544，以控制输出成为升幂输出(从最低位输出至最高位)或是降序输出(从最高位输出至最低位)。

请接着参阅图5B，其为图5A的一较佳实施电路。运算放大器510与包含多个电容520C并联所形成的电容数组520组成第三积分电路，并以电压VCM作为运算放大器510的参考电压，其中每一电容520C的第一端电性耦合至三个控制开关(如522、524、526)，分别为第一控制时序RST控制电性耦合至参考电压VCM的第一控制开关522；第二控制时序INT控制电性耦合至输入的第二控制开关524；以及第三控制时序CMP所控制电性耦合至比较器530的输入的第三控制开关526。而每一个电容520C的第二端分别串联多个并联开关a、b、c、d以分别与运算放大器510的输出端及多个参考电压(如VCM、VREFN、VREFP)电性耦合。并且电容数组520与比较器530及SAR控制逻辑540形成SAR-ADC，并接受RST、INT、CMP控制时序操控。

请接着参阅图5B及图5C，当控制第一控制开关522与多个开关b的第一控制时序RST为正脉冲波时，第一控制开关522与此些开关b导通，电容数组520内的所有电容520C的两端的电压均为参考电压VCM，亦即，所有电容520C内的电荷将重置成默认值(一般为零，然不限于此)。而当控制第二控制开关524与多个开关a的第二控制时序INT为高电位时，第二控制开关524与此些开关a导通，运算放大器510与电容数组520内所有电容520C形成第三积分电路(相对于图2的第二取样保持电路230)并进行积分操作，亦即，对输入进行取样保持操作(如图2所示的第二取样保持电路230对第一取样保持电路210进行取样动作)。而当第三控制时序CMP为高电位时，第三控制开关526导通，电容数组520、比较器530与SAR控制逻辑540所形成的SAR-ADC将对电容数组520取样保持的结果进行连续近似模拟数字转换，借此转换输出的数据型态，其中SAR控制逻辑540提供输出控制信号542、544以分别控制多个开关c使参考电压VREFN成为转换参考电压或是控制多个开关d使参考电压VREFP成为转换参考电压，借此使得输出成为降序输出(从最高位输出至最低位)或升幂输出(从最低位输出至最高位)。

请接着参阅图5D与图5F，其分别为图5A所示实施例的修正电路及其动作时序图。基本上，图5D所示实施例是以分时管线(pipeline)的方式实现图5A所示实施例的操作，而两者的差别在于，图5D所示实施例增加另一电容数组及其相关控制时序。亦即，一个运算放大器510与两个电容数组520A、520B分别于不同时间形成第三积分电路，并以电压VCM作为参考电压，而上述不同时间是以控制时序及控制开关加以管控，使得运算放大器510在同一时间内仅能与电容数组520A或电容数组520B形成第三积分电路；而电容数组520A、520B亦分别于不同时间与比较器530以及SAR控制逻辑540形成SAR-ADC，并且分别接受多个控制时序(例如：RST1、INT1、CMP1与RST2、INT2、CMP2)控制，同理，上述不同时间是以控制时序及控制开关加以管控，使得电容数组520A、520B在同一时间内仅能有一个与比较器530以及SAR控制逻辑540形成SAR-ADC。根据上述，在本实施例中，当电容数组520A与运算放大器510形成第三积分电路进行积分操作时，电容数组520B则与比较器530及SAR控制逻辑540形成SAR-ADC进行模拟数字转换；而当电容数组520A与比较器530及SAR控制逻辑540形成SAR-ADC进行模拟数字转换时，电容数组520B则与运算放大器510形成第三积分电路进行积分操作。因此，当第一控制时序RST1为正脉冲波时，电容数组520A内所有电容将被重置(电容内的电荷将恢复成默认值，一般为零，然不限于此)；接着当第二控制时序INT1为高电位时，电容数组520A与运算放大器510形成第三积分电路进行积分操作，亦即对输入进行取样保持操作，而在此同时，第六控制时序CMP2为高电位，电容数组520B、比较器530与SAR控制逻辑540形成SAR-ADC对电容数组520B取样保持的结果进行连续近似模拟数字转换；接着当第四控制时序RST2为正脉冲波时，电容数组520B内所有电容将被重置(电容内的电荷将恢复成默认值，一般为零，然不限于此)；然后当第三控制时序CMP1为高电位时，电容数组520A、比较器530与SAR控制逻辑540形成SAR-ADC对电容数组520A取样保持的结果进行连续近似模拟数字转换，而此时，第五控制时序INT2为高电位，电容数组520B与运算放大器510形成第三积分电路进行积分操作，亦即对输入进行取样保持操作，借由重复上述控制时序的操作，本实施例即可以分时管线的方式加以实现，进而增加取样转换的速度。此外，SAR控制逻辑540亦分别提供两输出控制信号542与544、546与548以分别控制电容数组520A、520B的转换输出成为降序输出(从最高位输出至最低位)或是升幂输出(从最低位输出至最高位)。

请接着参阅图5E，其为图5D的一较佳实施电路。运算放大器510与包含多个电容520C1并联所形成的电容数组520A形成第三积分电路，并以电压VCM作为运算放大器510的参考电压，其中每一电容520C1的第一端电性耦合至三个控制开关(如522A、524A、526A)，分别为第一控制时序RST1所控制电性耦合至参考电压VCM的第一控制开关522A；第二控制时序INT1所控制电性耦合至输入的第二控制开关524A；以及第三控制时序CMP1所控制电性耦合至比较器530的输入的第三控制开关526A，并且每一个电容520C1的第二端分别串联多个并联开关a1、b1、c1、d1以分别与运算放大器510的输出端以及多个参考电压(如VCM、VREFN、VREFP)电性耦合。此外，电容数组520A与比较器530及SAR控制逻辑540形成SAR-ADC，并且接受RST1、INT1、CMP1控制时序操控。而运算放大器510亦与包含多个电容520C2并联所形成的电容数组520B形成第三积分电路，并以电压VCM作为运算放大器510的参考电压，其中每一个电容520C2的第一端电性耦合至三个控制开关(如522B、524B、526B)，分别为第四控制时序RST2所控制电性耦合至参考电压VCM的第四控制开关522B；第五控制时序INT2所控制电性耦合至输入的第五控制开关524B；以及第六控制时序CMP2所控制电性耦合至比较器530的输入的第六控制开关526B，并且每一个电容520C2的第二端分别串联多个并联开关a2、b2、c2、d2以分别与运算放大器510的输出端以及多个参考电压(如VCM、VREFN、VREFP)电性耦合。此外，电容数组520B亦与比较器530及SAR控制逻辑540形成SAR-ADC，并且接受RST2、INT2、CMP2控制时序操控。

请接着参阅图5E与图5F，当控制第一控制开关522A与多个开关b1的第一控制时序RST1为正脉冲波时，第一控制开关522A与此些开关b1导通，电容数组520A内的所有电容520C1的两端的电压均为参考电压VCM，亦即所有电容520C1内的电荷将重置成默认值(一般为零，然不限于此)。接着当控制第二控制开关524A与多个开关a1的第二控制时序INT1为高电位时，第二控制开关524A与此些开关a1导通，运算放大器510与电容数组520A内所有电容520C1形成第三积分电路(相对于图2的第二取样保持电路230)并进行积分操作，亦即对输入进行取样保持操作；而在此同时，第六控制时序CMP2亦为高电位，因此第六控制开关526B导通，电容数组520B、比较器530以及SAR控制逻辑540所形成的SAR-ADC对电容数组520B取样保持的结果进行连续近似模拟数字转换。接着当控制第四控制开关522B与多个开关b2的第四控制时序RST2为正脉冲波时，第四控制开关522B与此些开关b2导通，电容数组520B内的所有电容520C2的两端的电压均为参考电压VCM，亦即所有电容520C2内的电荷将被重置成默认值(一般为零，然不限于此)。然后当第三控制时序CMP1为高电位时，第三控制开关526A导通，因此电容数组520A、比较器530及SAR控制逻辑540形成的SAR-ADC对电容数组520取样保持的结果进行连续近似模拟数字转换；而在此同时，控制第五控制开关524B与多个开关a2的第五控制时序INT2亦为高电位，第五控制开关524B与此些开关a2导通，因此运算放大器510与电容数组520B内所有电容520C2形成第三积分电路(相对于图2的第二取样保持电路230)并且进行积分操作，亦即对输入进行取样保持操作。借由重复上述控制时序的操作，本实施例的两电容数组520A、520B即可分时共享运算放大器510、比较器530以及SAR控制逻辑540，进而实现分时管线的操作，在电容数组520A与运算放大器510形成第三积分电路进行积分操作时，电容数组520B与比较器530以及SAR控制逻辑540形成SAR-ADC进行模拟数字转换；而在电容数组520A与比较器530以及SAR控制逻辑540形成SAR-ADC进行模拟数字转换时，电容数组520B与运算放大器510形成第三积分电路进行积分操作，借此以提升整体操作速度。另外，SAR控制逻辑540提供输出控制信号542、546与544、548以分别控制多个开关c1、c2使参考电压VREFN成为转换参考电压与控制多个开关d1、d2使参考电压VREFP成为转换参考电压，借此使对应电容数组520A、520B转换输出成为降序输出(从最高位输出至最低位)或升幂输出(从最低位输出至最高位)。

发明人要强调的是，本发明是利用双电容与运算放大器的结合来同时提供正与负取样信号的保持电路，并利用上述的电路结合取样保持多个通道(触控面板的多个感测器(或是称导电条))的多个差值(例如：通道2取样值减通道1取样值、通道3取样值减通道2取样值…、通道m取样值减通道m-1取样值；或通道1取样值减通道2取样值、通道2取样值减通道3取样值…通道m-1取样值减通道m取样值)的架构，这个架构是用在互电容式的侦测，也就是由纵向或横向之一的感测器驱动(逐条驱动)，并且同时接收另一向全部(一次全部或分段全部)感测器的信号，每一个感测器被驱动时，即进行另一向感测器的取样接收。而本发明所提出的取样保持电路是因为要保持(latch)住全部的信号，这样才能用相减的差值去除来自显示器固定频率的共模噪声(commonmodenoise)。

此外，第一取样保持电路进行取样保持的时点可以是落在显示器噪声没发出或较低的时候。而频率频率的选择可以是由多个预设的频率去试跑，或是多个频率与时点的组合去测试，借以评估出合适的频率与时点的组合，并且选频或换频可以是在起始时或运作中定时去侦测而决定是否该换频操作。

请参阅图5A与图5C所示，于本发明一实施例中，提供一种共享电容的积分电路与模拟转数字电路。该电路包含电容数组模块520、积分电路、以及模拟转数字逻辑电路(可以是元件符号530与540的集合)。该电容数组模块520包含多个电容元件520C。该积分电路以该电容数组模块520积分模拟信号(如图5A的输入)。该模拟转数字逻辑电路由该电容数组模块520C的信号转换成数字信号(如图5A的输出)。

该积分电路包含运算放大器510，该运算放大器510具有第一输入、第二输入与输出，该第一输入与该第二输入分别接收该模拟信号与参考信号(如参考电压VCM)，并且该第一输入与输出分别并联于被用于积分的该每一个电容元件520C的两个电极。换言之，所述的多个电容元件520C的部分或全部被用于积分，并且被用于积分的该每一个电容元件520C的两个电极分别并联于该积分电路接收该模拟信号的输入端与该积分电路的输出端，并且该积分电路是依据模拟信号与参考信号进行积分。

该模拟转数字逻辑电路更包括比较器530，该模拟转数字逻辑电路连续地轮流控制所述多个电容元件之一的信号给该比较器，以依据比较器530的输出来转换成数字信号。上述的积分电路在积分模拟信号时独占该电容数组模块520，上述的模拟转数字逻辑电路转换成该数字信号时独占该电容数组模块520，其中上述的模拟信号的积分与上述的数字信号的转换不同时发生。

请参阅图5A至图5C所示，于本发明一实施例中，提供一种模拟数字转换器，用于将输入信号进行积分后转换为具有n位长度的数字信号(亦即图5A中示出的输出信号)。该模拟数字转换器包含：电容数组模块(亦即图5A中示出的元件符号520)、运算放大器(亦即图5A中示出的元件符号510)、比较器(亦即图5A中示出的元件符号530)、以及控制逻辑电路(亦即图5A中示出的元件符号540)。上述的电容数组模块用于接收该输入信号与参考电压VCM。该电容数组模块包含多个电容元件(亦即图5B中示出的元件符号520C)。上述的运算放大器，用于接收该输入信号与该参考电压VCM，其输出端耦接到该电容数组模块。在图5B示出，该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端。该控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号(亦即图5A中示出的元件符号542与544，这两个控制信号可合称为控制信号)至该电容数组模块。

该电容数组模块更包含接收重置信号RST。该多个电容元件的第二端并联到连接至该参考电压VCM的重置开关(亦即图5B中示出的元件符号522与开关b)。当该重置信号RST的输入为第一信号时，使该多个电容元件的第一端耦接到该参考电压VCM，该重置开关的电路设为关路，该多个电容元件的第一端与第二端均为该参考电压VCM。

该电容数组模块更包含接收积分信号INT。该多个电容元件的第二端并联到连接至该运算放大器的输出端的积分开关(亦即图5B中示出的元件符号524与开关a)，当该积分信号INT的输入为第一信号时，使该多个电容元件的第一端并联耦接到该输入信号，该积分开关的电路设为关路，该多个电容元件对该输入信号进行积分操作。

该电容数组模块更包含接收比较信号CMP。该多个电容元件的第二端分别连接到第一比较开关与第二比较开关(亦即图5B中示出的开关c与开关d)。该第一比较开关连接到第一参考电压VREFN，该第二比较开关连接到第二参考电压VREFP。该第一比较开关与该第二比较开关受到该控制信号的控制。当该比较信号CMP为第一信号时，使该多个电容元件的第一端并联耦接到该比较器的输入端，此时图5B中示出的开关526为闭路，该控制逻辑电路接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出该控制信号至该电容数组模块。

该多个电容元件的个数为n个，该多个电容元件的电容量比例为2的倍数。

请参阅图5A至图5C，以及图6A至图6C。在本发明的另一实施例中，提供一种模拟数字转换器的控制方法。该模拟数字转换器包含电容数组模块、运算放大器、比较器、以及控制逻辑电路。该电容数组模块用于接收输入信号与参考电压VCM。该电容数组模块包含多个电容元件。该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端。该运算放大器用于接收该输入信号与该参考电压VCM。该比较器的输出端耦接到该电容数组模块。该控制逻辑电路用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号至该电容数组模块。

在图6A所示出的一实施范例当中，该控制方法包含：如步骤610，使该多个电容元件的第一端耦接到该参考电压VCM；以及如步骤620，使该多个电容元件的第二端耦接到该参考电压VCM。

在图6B所示出的另一实施范例当中，该控制方法包含：如步骤630，使该多个电容元件的第一端并联耦接到该输入信号；以及如步骤640，使该多个电容元件的第二端并联到连接至该运算放大器的输出端。

在图6C所示出的再一实施范例当中，该控制方法包含：如步骤650，使该多个电容元件的第一端并联耦接到该比较器的输入端；以及如步骤660，使该控制逻辑电路接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出该控制信号至该电容数组模块。

其中上述的多个电容元件的第二端分别连接到第一比较开关与第二比较开关。该第一比较开关连接到第一参考电压VREFN，该第二比较开关连接到第二参考电压VREFP，该第一比较开关与该第二比较开关受到该控制信号的控制。其中该多个电容元件的个数为n个，该多个电容元件的电容量比例为2的倍数。

请参阅图5D至图5G所示，在本发明的一实施例中，提供一种共享电容的积分电路与模拟转数字电路。该电路包含第一电容数组模块520A、第二电容数组模块520B、积分电路、以及模拟转数字逻辑电路。该第一电容数组模块520A与该第二电容数组模块520B各自包含多个电容元件520C1与520C2。

该积分电路以该第一或第二电容数组模块(520A或520B)积分模拟信号(如图5D的输入信号)。该积分电路包含运算放大器510。该运算放大器510具有第一输入、第二输入、与输出。该第一输入与该第二输入分别接收该模拟信号与参考信号(如参考电压VCM)。该第一输入与该输出分别并联于被用于积分的该每一个电容元件520C1与520C2的两个电极。换言之，所述电容元件520C1与520C2的部分或全部被用于积分。

该模拟转数字逻辑电路用于由该第一或第二电容数组模块(520A或520B)的信号转换成数字信号(如图5D的输出信号)。在该模拟转数字逻辑电路由该第一电容数组模块520A的信号转换成该数字信号时，该积分电路是以该第二电容数组模块520B积分该模拟信号。在该模拟转数字逻辑电路由该第二电容数组模块520B的信号转换成该数字信号时，该积分电路是以该第一电容数组模块520A积分该模拟信号。换言之，该积分电路交替地独占该第一电容数组模块520A与该第二电容数组模块520B之一。并且该模拟转数字逻辑电路交替地独占该第一电容数组模块520A与该第二电容数组模块520B的另一。

如图5G所示，该模拟信号选自多个模拟输入之一，该数字信号输出到多个数字输出之一，其中该多个模拟输入与数字输出是相应的。

请参阅图5D至图5G所示，在本发明的一实施例中，提供一种模拟数字转换器，用于将第一输入信号与第二输入信号(亦即图5G中示出的第一输入信号与第二输入信号)分别进行积分后，交错地转换为相应的具有n位的第一数字信号与第二数字信号(亦即图5D中示出的输出信号)。该模拟数字转换器包含：输入信号切换器(亦即图5G中示出的元件符号550)、第一电容数组模块(亦即图5D中示出的元件符号520A)、第二电容数组模块(亦即图5D中示出的元件符号520B)、运算放大器(亦即图5D中示出的元件符号510)、比较器(亦即图5D中示出的元件符号530)、以及控制逻辑电路(亦即图5D中示出的元件符号540)。该输入信号切换器用于接收该第一输入信号与该第二输入信号，并且从输出端输出其中之一输入信号，连接到图5D中的输入信号。该第一电容数组模块用于耦接该输入信号切换器的输出端与参考电压VCM，其中该第一电容数组模块包含多个第一电容元件(亦即图5E中示出的元件符号520C1)。该第二电容数组模块用于耦接该输入信号切换器的输出端与该参考电压VCM，其中该第二电容数组模块包含多个第二电容元件(亦即图5E中示出的元件符号520C2)。该运算放大器，用于耦接该输入信号切换器的输出端与该参考电压VCM，其输出端耦接到该第一电容数组模块与该第二电容数组模块。该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。该多个第二电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。该控制逻辑电路用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号(亦即图5E中示出的元件符号542、544、546、548，合称为控制信号)至该第一电容数组模块与该第二电容数组模块。

该第一电容数组模块更包含接收第一重置信号RST1。该多个第一电容元件的第二端并联到连接至该参考电压VCM的第一重置开关(亦即图5E中示出的开关522A与开关b1)。当该第一重置信号RST1的输入为第一信号时，使该多个第一电容元件的第一端耦接到该参考电压VCM，该第一重置开关的电路设为关路，该多个第一电容元件的第一端与第二端均为该参考电压VCM。

该第二电容数组模块更包含接收第二重置信号RST2。该多个第二电容元件的第二端并联到连接至该参考电压VCM的第二重置开关(亦即图5E中示出的开关522B与开关b2)，当该第二重置信号RST2的输入为该第一信号时，使该多个第二电容元件的第一端耦接到该参考电压VCM，该第二重置开关的电路设为关路，该多个第二电容元件的第一端与第二端均为该参考电压VCM。

该第一电容数组模块更包含接收第一积分信号INT1。该多个第一电容元件的第二端并联到连接至该运算放大器的输出端的第一积分开关(亦即图5E中示出的开关524A与开关a1)，当该第一积分信号INT1的输入为第一信号时，使该多个第一电容元件的第一端并联耦接到该输入信号切换器的输出端，该第一积分开关的电路设为关路，该多个第一电容元件对该输入信号切换器所输出的输出信号进行积分操作。

该第二电容数组模块更包含接收第二积分信号INT2。该多个第二电容元件的第二端并联到连接至该运算放大器的输出端的第二积分开关(亦即图5E中示出的开关524B与开关a2)，当该第二积分信号INT2的输入为该第一信号时，使该多个第二电容元件的第一端并联耦接到该输入信号切换器的输出端，该第二积分开关的电路设为关路，该多个第二电容元件对该输入信号切换器所输出的输出信号进行积分操作。

该第一电容数组模块更包含接收第一比较信号CMP1。该多个第一电容元件的第二端分别连接到第一比较开关(亦即图5E中示出的开关c1)与第二比较开关(亦即图5E中示出的开关d1)。该第一比较开关连接到第一参考电压VREFN，该第二比较开关连接到第二参考电压VREFP。该第一比较开关与该第二比较开关受到该控制信号的控制。当该第一比较信号CMP1为第一信号时，使该多个第一电容元件的第一端并联耦接到该比较器的输入端，亦即关闭图5E示出的开关526A，该控制逻辑电路接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出该控制信号至该第一电容数组模块。

该第二电容数组模块更包含接收第二比较信号CMP2。该多个第二电容元件的第二端分别连接到该第一比较开关(亦即图5E中示出的开关c2)与该第二比较开关(亦即图5E中示出的开关d2)。该第一比较开关连接到该第一参考电压VREFN，该第二比较开关连接到该第二参考电压VREFP。该第一比较开关与该第二比较开关受到该控制信号的控制。当该第二比较信号CMP2为该第一信号时，使该多个第二电容元件的第一端并联耦接到该比较器的输入端，亦即关闭图5E示出的开关526B，该控制逻辑电路接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出该控制信号至该第二电容数组模块。

该多个第一电容元件与该多个第二电容元件的的电容量为相同。该多个第一电容元件与该多个第二电容元件的个数均为n个。该多个第一电容元件的电容量比例为2的倍数。该多个第二电容元件的电容量比例为2的倍数。

请参阅图5D至图5G，以及图7A至图7D。在本发明的另一实施例中，提供一种模拟数字转换器的控制方法。该模拟数字转换器包含输入信号切换器、第一电容数组模块、第二电容数组模块、运算放大器、比较器、以及控制逻辑电路。该输入信号切换器，用于接收第一输入信号与第二输入信号，并且从输出端输出其中之一输入信号。该第一电容数组模块用于接收该输入信号切换器的输出端与参考电压VCM。该第一电容数组模块包含多个第一电容元件，该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。该第二电容数组模块用于接收该输入信号切换器的输出端与该参考电压VCM。该第二电容数组模块包含多个第二电容元件，该多个第二电容元件的第二端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。该运算放大器用于接收该输入信号切换器的输入端与该参考电压VCM。该比较器的输入端耦接到该第一电容数组模块与该第二电容数组模块。该控制逻辑电路用于接收该比较器的输出信号，并依序输出n位的第一数字信号与第二数字信号，以及输出控制信号至该第一电容数组模块与/或该第二电容数组。

请参阅图7A，该控制方法包含重置该第一电容数组模块的步骤710：如步骤711，使该多个第一电容元件的第一端耦接到该参考电压VCM；以及如步骤712，使该多个第一电容元件的第二端耦接到该参考电压VCM。

请参阅图7A，该控制方法更包含在重置该第一电容数组模块的步骤710之后，由该第一电容数组模块对该第一输入信号进行积分步骤720：如步骤721，使该输入信号切换器输出该第一输入信号；如步骤722，使该多个第一电容元件的第一端并联耦接到该输入信号切换器的输入端；以及如步骤723，使该多个第一电容元件的第二端并联到连接至该运算放大器的输出端。

请参阅图7B，该控制方法更包含在重置该第一电容数组模块的步骤710的同时或之后，开始由该第二电容数组模块进行模拟数字的转换步骤730：如步骤731，使该多个第二电容元件的第一端并联耦接到该比较器的输入端；以及如步骤732，使该控制逻辑电路接收该比较器的输出信号，并依序输出n位的该第二数字信号，以及输出该控制信号至该第二电容数组模块。

其中上述的多个第二电容元件的第二端分别连接到第一比较开关与第二比较开关，该第一比较开关连接到第一参考电压VREFN，该第二比较开关连接到第二参考电压VREFP，该第一比较开关与该第二比较开关受到该控制信号的控制。

请参阅图7B，其中上述的控制方法更包含在该第一电容数组模块对该第一输入信号进行积分步骤720之后，由该第一电容数组模块进行模拟数字的转换步骤740：如步骤741，使该多个第一电容元件的第一端并联耦接到该比较器的输入端；以及如步骤742，使该控制逻辑电路接收该比较器的输出信号，并依序输出n位的该第一数字信号，以及输出该控制信号至该第一电容数组模块。

其中上述的多个第一电容元件的第二端分别连接到第一比较开关与第二比较开关。该第一比较开关连接到第一参考电压VREFN，该第二比较开关连接到第二参考电压VREFP，该第一比较开关与该第二比较开关受到该控制信号的控制。

请参阅图7C，该控制方法更包含在该第二电容模块进行模拟数字的转换步骤730之后，重置该第二电容数组模块的步骤750：如步骤751，使该多个第二电容元件的第一端耦接到该参考电压VCM；以及如步骤752，使该多个第二电容元件的第二端耦接到该参考电压VCM。

请参阅图7C，该控制方法更包含在重置该第二电容数组模块的步骤750之后，由该第二电容数组模块对该第二输入信号进行积分步骤760：如步骤761，使该输入信号切换器输出该第二输入信号；如步骤762，使该多个第二电容元件的第一端并联耦接到该输入信号切换器的输入端；以及如步骤763，使该多个第二电容元件的第二端并联到连接至该运算放大器的输出端。

请参阅图7B所示，该控制方法更包含在第一电容模块进行模拟数字的转换步骤740之后，重置该第一电容数组模块的步骤710：如步骤711，使该多个第一电容元件的第一端耦接到该参考电压VCM；以及如步骤712，使该多个第一电容元件的第二端耦接到该参考电压VCM。

该控制逻辑电路输出该第一数字信号与输出该第二数字信号所使用的时间是相同的。该多个第一电容元件与该多个第二电容元件的的电容量为相同。该多个第一电容元件与该多个第二电容元件的个数均为n个。该多个第一电容元件的电容量比例为2的倍数，该多个第二电容元件的电容量比例为2的倍数。

请参阅图7D，其为本发明一实施例的一操作方法的一时序示意图。图示中由左向右的横线为时间轴，在时间轴上方执行的步骤主要是针对上述的第一电容数组模块，在时间轴下方执行的步骤主要则是针对上述的第二电容数组模块。换言之，步骤710、720、740针对上述的第一电容数组模块；步骤730、750、760则是针对上述的第二电容数组模块。

本领域的普通技术人员可以理解上述的步骤710、720、740的顺序将会持续针对该第一电容数组模块执行下去；步骤730、750、760将会持续针对该第二电容数组模块执行下去。在第一电容数组模块上执行积分步骤720的同时，在第二电容数组模块上执行模拟数字的转换步骤730。在第一电容数组模块上执行模拟数字的转换步骤740的同时，在第二电容数组模块上执行积分步骤760。无论是第一或第二电容数组模块，在执行完模拟数字的转换步骤740或730之后，都要执行重置电容的步骤710或750。

请参阅图8A所示，其为本发明提供的一实施例，其为一种同时积分多个差动信号的电路。这电路包含连续排列的多个第一阶积分电路810A至810C，或称之为初阶取样保持电路。以及相应的多个连续排列的第二阶积分电路820A至820C，或称之为进阶取样保持电路。虽然图8A仅示出三组，但本领域的普通技术人员可以理解到，可以有超过三组以上的多组。

每一个第一阶积分电路810分别积分输入信号，如图中相应的第一、第二、与第三输入信号，以同时输出依据该输入信号积分而产生的第一阶正积分信号与相反于该第一阶正积分信号的第一阶负积分信号。以第一初阶取样信号电路810A这个第一阶积分电路为例，它用于积分第一输入信号，并且同时输出该第一正取样信号与该第一负取样信号，或者称为第一阶正积分信号与第一阶负积分信号。这里指的同时，并没有任何使用反相器所造成的时间延迟。

每一个第二阶积分电路820用于积分相应的第一阶积分电路810的第一阶正积分信号与位于相应的第一阶积分电路810的前一个或后一个所输出的第一阶负积分信号的信号差，以输出第二阶积分信号。举第一进阶取样保持电路820A这个第二阶积分电路为例，它所积分的第一进阶输入信号是来自于该第一阶积分电路810A所输出的第一阶正积分信号，与位于第一阶积分电路810A后一个的第一阶积分电路810B所输出的第一阶负积分信号的信号差。

在一实施例中，该第一阶正积分信号与该第一阶负积分信号先汇流成该信号差，亦即该第一进阶输入信号，再输入至该第二阶积分电路820A。在另一实施例中，该第二阶积分电路820A先接收了该第一阶正积分信号与该第一阶负积分信号，再对所产生的信号差进行积分。

图8A所示的电路当中，还可以包含连续排列的多个模拟数字转换器830。每一个模拟数字转换器用于将所对应的第二阶积分电路820输出的该第二阶积分信号转换为数字信号。其中，该模拟数字转换器830与其所对应的第二阶积分电路820可以是如图5A至图5C所示的连续近似模拟数字转换器。该模拟数字转换器830与其所对应的第二阶积分电路820可以是如图5D至图5G所示的连续近似模拟数字转换器。

请参阅图8A，其为本发明提供的一实施例，其为一种感测电路模块。该感测电路模块包含：第一初阶取样保持电路810A、第二初阶取样保持电路810B、以及第一进阶取样保持电路820A。该第一初阶取样保持电路810A用于取样第一输入信号，以输出第一正取样信号与第一负取样信号，其中该第一正取样信号与该第一负取样信号的极性相反。该第二初阶取样保持电路810B用于取样第二输入信号，以输出第二正取样信号与第二负取样信号，其中该第二正取样信号与该第二负取样信号的极性相反。该第一进阶取样保持电路820A，用于接收与合并该第一正取样信号与第二负取样信号为第一进阶输入信号，其用于取样该第一进阶输入信号。

该感测电路模块更包含第三初阶取样保持电路810C与第二进阶取样保持电路820B。第三初阶取样保持电路810C用于取样第三输入信号，以输出第三正取样信号与第三负取样信号，其中该第三正取样信号与该第三负取样信号的极性相反。第二进阶取样保持电路820B用于接收与合并该第二正取样信号与该第三负取样信号为第二进阶输入信号，其用于取样该第二进阶输入信号。

该感测电路模块更包含第三进阶取样保持电路820C，用于接收与合并该第三正取样信号与该第一负取样信号为第三进阶输入信号，其用于取样该第三进阶输入信号。

该感测电路模块更包含第一模拟数字转换器830A，用于将该第一进阶取样保持电路820A的模拟输出转换成第一数字信号。

在一范例中，该第一正取样信号与该第二负取样信号先合并为该第一进阶输入信号，该第一进阶取样保持电路820再接收该第一进阶输入信号进行取样。在另一范例中，上述的第一进阶取样保持电路820先接收该第一正取样信号与该第二负取样信号，再合并为该第一进阶输入信号，之后对该第一进阶输入信号进行取样。

请参阅图8B所示，其为本发明一实施例，该第一进阶取样保持电路820A与该第一模拟数字转换器830A的电路为第一连续近似模拟数字转换器840A。其中该第一正取样信号与该第一负取样信号是同时输出，该第二正取样信号与该第二负取样信号也是同时输出，不包含使用任何反相器所造成的延迟。请参阅图5A至图5C，可以理解该第一连续近似模拟数字转换器840A的实施方式。

该第一连续近似模拟数字转换器840A用于将该第一进阶输入信号进行积分后转换为具有n位长度的第一数字信号。该第一连续近似模拟数字转换器840A包含：电容数组模块、运算放大器、比较器、以及控制逻辑电路。上述的电容数组模块，用于接收该输入信号与参考电压VCM。该电容数组模块包含多个电容元件。上述的运算放大器，用于接收该输入信号与该参考电压VCM，其输出端耦接到该电容数组模块。该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端。该控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号至该电容数组模块。

请参考图8C所示，其为本发明一实施例，该第一进阶取样保持电路820A、该第二进阶取样保持电路820B、与用来将该第一、第二进阶取样保持电路820A与820B的输出转换为第一数字信号与第二数字信号的模拟数字转换器的电路为第二连续近似模拟数字转换器850A。请参阅图5D至图5G，可以理解该第二连续近似模拟数字转换器850A的实施方式。

该第二连续近似模拟数字转换器850A用于将该第一进阶输入信号与该第二进阶输入信号分别进行积分后，交错地转换为相应的具有n位的第一数字信号与第二数字信号。该第二模拟数字转换器包含：输入信号切换器、第一电容数组模块、第二电容数组模块、运算放大器、比较器、以及控制逻辑电路。该输入信号切换器用于接收该第一进阶输入信号与该第二进阶输入信号，并且从输出端输出其中之一输入信号。该第一电容数组模块用于耦接该输入信号切换器的输出端与参考电压VCM，其中该第一电容数组模块包含多个第一电容元件。该第二电容数组模块，用于耦接该输入信号切换器的输出端与该参考电压VCM，其中该第二电容数组模块包含多个第二电容元件。该运算放大器，用于耦接该输入信号切换器的输出端与该参考电压VCM，其输出端耦接到该第一电容数组模块与该第二电容数组模块。该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。该多个第二电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号至该第一电容数组模块与该第二电容数组模块。

其中上述的第一输入信号与第二输入信号分别耦接至触控感应模块的第一导线与第二导线。其中上述的第一导线相邻于该第二导线。

请参阅图8A至图8C，以及图9A所示的本发明一实施例，其提供一种适用于感测电路模块的操作方法。该操作方法包含：如步骤902，自第一初阶取样保持电路接收第一正取样信号，其中该第一正取样信号与该第一初阶取样保持电路所输出的第一负取样信号的极性相反；如步骤904，自第二初阶取样保持电路接收第二负取样信号，其中该第二初阶取样保持电路所输出的第二正取样信号与该第二负取样信号的极性相反；如步骤906，接收与合并该第一正取样信号与第二负取样信号为第一进阶输入信号；以及如步骤908，对该第一进阶输入信号进行取样。

请参阅图9B，图9A所示的该操作方法可以更包含：如步骤910，自该第二初阶取样保持电路接收该第二正取样信号；如步骤912，自第三初阶取样保持电路接收第三负取样信号，其中该第三初阶取样保持电路所输出的第三正取样信号与该第三负取样信号的极性相反；如步骤914，接收与合并该第二正取样信号与该第三负取样信号为第二进阶输入信号；以及如步骤916，对该第二进阶输入信号进行取样。

请参阅图9C所示，图9A与图9B所示的该操作方法更包含：如步骤918，自该第一初阶取样保持电路接收该第一负取样信号；如步骤920，自该第三初阶取样保持电路接收该第三正取样信号；如步骤922，接收与合并该第三正取样信号与该第一负取样信号为第三进阶输入信号；以及如步骤924，对该第三进阶输入信号进行取样。

本领域的普通技术人员可以理解，图9A、图9B与图9C所示的操作方法可以独立进行，也可以同时间进行。

该操作方法更包含在该第一进阶输入信号取样后的信号进行模拟数字转换成第一数字信号。其中上述的模拟数字转换步骤是利用第一连续近似模拟数字转换器。其中该第一连续近似模拟数字转换器用于将该第一进阶输入信号进行积分后转换为具有n位长度的第一数字信号。该第一连续近似模拟数字转换器用于将该第一进阶输入信号进行积分后转换为具有n位长度的该第一数字信号。该第一连续近似模拟数字转换器包含：电容数组模块、运算放大器、比较器、以及控制逻辑电路。上述的电容数组模块，用于接收该输入信号与参考电压VCM。该电容数组模块包含多个电容元件。上述的运算放大器，用于接收该输入信号与该参考电压VCM，其输出端耦接到该电容数组模块。该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端。该控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号至该电容数组模块。

该操作方法更包含：将该第一输入信号进行模拟数字转换成第一数字信号；以及将该第二输入信号进行模拟数字转换成第二数字信号，其中上述转换为第一数字信号与第二数字信号的步骤是利用第二连续近似模拟数字转换器。

该第二连续近似模拟数字转换器用于将该第一进阶输入信号与该第二进阶输入信号分别进行积分后，交错地转换为相应的具有n位的第一数字信号与第二数字信号。该第二模拟数字转换器包含：输入信号切换器、第一电容数组模块、第二电容数组模块、运算放大器、比较器、以及控制逻辑电路。该输入信号切换器用于接收该第一进阶输入信号与该第二进阶输入信号，并且从输出端输出其中之一输入信号。该第一电容数组模块用于耦接该输入信号切换器的输出端与参考电压VCM，其中该第一电容数组模块包含多个第一电容元件。该第二电容数组模块，用于耦接该输入信号切换器的输出端与该参考电压VCM，其中该第二电容数组模块包含多个第二电容元件。该运算放大器，用于耦接该输入信号切换器的输出端与该参考电压VCM，其输出端耦接到该第一电容数组模块与该第二电容数组模块。该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。该多个第二电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端。控制逻辑电路，用于接收该比较器的输出信号，并依序轮流输出n位的该第一与该第二数字信号，以及输出控制信号该第一电容数组模块与该第二电容数组模块。

其中上述的第一输入信号与第二输入信号分别耦接至触控感应模块的第一导线与第二导线。其中上述的第一导线相邻于该第二导线。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (30)

1.一种同时积分多个差动信号的电路，其特征在于其包括：

连续排列的多个第一阶积分电路，每一个第一阶积分电路分别积分输入信号，以同时输出依据该输入信号积分而产生的第一阶正积分信号与相反于该第一阶正积分信号的第一阶负积分信号；以及

连续排列的多个第二阶积分电路，每一个第二阶积分电路是积分所述的第一阶积分电路之一的该第一阶正积分信号与在前一个或在后一个的第一阶积分电路的该第一阶负积分信号的信号差，以输出第二阶积分信号。

2.根据权利要求1所述同时积分多个差动信号的电路，其特征在于其还包含：

连续排列的多个模拟数字转换器，每一个模拟数字转换器用于将所对应的第二阶积分电路输出的该第二阶积分信号转换为数字信号。

3.根据权利要求2所述的同时积分多个差动信号的电路，其特征在于所述的模拟数字转换器与其所对应的第二阶积分电路为第一连续近似模拟数字转换器。

4.根据权利要求3所述的同时积分多个差动信号的电路，其特征在于所述的第一连续近似模拟数字转换器还包含：

电容数组模块，包括多个电容元件；

积分电路，以该电容数组模块积分该信号差；以及

模拟转数字逻辑电路，由该电容数组模块的信号转换成该数字信号。

5.根据权利要求1所述的同时积分多个差动信号的电路，其特征在于所述的每一个第一阶积分电路所输出的该第一阶正积分信号与该第一阶负积分信号是同时输出，不包含使用任何反相器所造成的延迟。

6.根据权利要求1所述的同时积分多个差动信号的电路，其特征在于该第一阶正积分信号与该第一阶负积分信号先汇流成该信号差，再输入至该第二阶积分电路。

7.根据权利要求1所述的同时积分多个差动信号的电路，其特征在于该第二阶积分电路接收该第一阶正积分信号与该第一阶负积分信号后，再对所产生的信号差进行积分。

8.根据权利要求2所述的同时积分多个差动信号的电路，其特征在于所述的模拟数字转换器与其所对应的第二阶积分电路为第二连续近似模拟数字转换器，该第二连续近似模拟数字转换器包含：

第一电容数组模块，包括多个电容元件；

第二电容数组模块，包括多个电容元件；

积分电路，以该第一电容数组模块或该第二电容数组模块积分该信号差；以及

模拟转数字逻辑电路，由该第一电容数组模块或该第二电容数组模块的信号转换成数字信号；

其中在该模拟转数字逻辑电路以该第一电容数组模块的信号转换成该数字信号时，该积分电路是以该第二电容数组模块积分该信号差，并且在该模拟转数字逻辑电路以该第二电容数组模块的信号转换成数字信号时，该积分电路是以该第一电容数组模块积分该信号差。

9.一种感测电路模块，其特征在于其包含：

第一初阶取样保持电路，用于取样第一输入信号，以输出第一正取样信号与第一负取样信号，其中该第一正取样信号与该第一负取样信号的极性相反；

第二初阶取样保持电路，用于取样第二输入信号，以输出第二正取样信号与第二负取样信号，其中该第二正取样信号与该第二负取样信号的极性相反；以及

第一进阶取样保持电路，用于接收与合并该第一正取样信号与第二负取样信号为第一进阶输入信号，其用于取样该第一进阶输入信号。

10.根据权利要求9所述的感测电路模块，其特征在于其还包含：

第三初阶取样保持电路，用于取样第三输入信号，以输出第三正取样信号与第三负取样信号，其中该第三正取样信号与该第三负取样信号的极性相反；以及

第二进阶取样保持电路，用于接收与合并该第二正取样信号与该第三负取样信号为第二进阶输入信号，其用于取样该第二进阶输入信号。

11.根据权利要求10所述的感测电路模块，其特征在于其还包含第三进阶取样保持电路，用于接收与合并该第三正取样信号与该第一负取样信号为第三进阶输入信号，其用于取样该第三进阶输入信号。

12.根据权利要求9所述的感测电路模块，其特征在于其包含第一模拟数字转换器，用于将该第一进阶取样保持电路的模拟输出转换成第一数字信号。

13.根据权利要求12所述的感测电路模块，其特征在于该第一进阶取样保持电路与该第一模拟数字转换器的电路为第一连续近似模拟数字转换器，其中该第一正取样信号与该第一负取样信号是同时输出，该第二正取样信号与该第二负取样信号也是同时输出，不包含使用任何反相器所造成的延迟。

14.根据权利要求13所述的感测电路模块，其特征在于该第一连续近似模拟数字转换器用于将该第一进阶输入信号进行积分后转换为具有n位长度的第一数字信号，该第一连续近似模拟数字转换器包含：

电容数组模块，用于接收该输入信号与参考电压VCM，其中该电容数组模块包含多个电容元件；

运算放大器，用于接收该输入信号与该参考电压VCM，其输出端耦接到该电容数组模块；

比较器，其中该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端；以及

控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该第一数字信号，以及输出控制信号至该电容数组模块。

15.根据权利要求10所述的感测电路模块，其特征在于该第一进阶取样保持电路、该第二进阶取样保持电路、与用来将该第一、第二进阶取样保持电路的输出转换为第一数字信号与第二数字信号的模拟数字转换器的电路为第二连续近似模拟数字转换器。

16.根据权利要求15所述的感测电路模块，其特征在于该第二连续近似模拟数字转换器用于将该第一进阶输入信号与该第二进阶输入信号分别进行积分后，交错地转换为相应的具有n位的该第一数字信号与该第二数字信号，该第二连续近似模拟数字转换器包含：

输入信号切换器，用于接收该第一进阶输入信号与该第二进阶输入信号，并且从输出端输出其中之一输入信号；

第一电容数组模块，用于耦接该输入信号切换器的输出端与参考电压VCM，其中该第一电容数组模块包含多个第一电容元件；

第二电容数组模块，用于耦接该输入信号切换器的输出端与该参考电压VCM，其中该第二电容数组模块包含多个第二电容元件；

运算放大器，用于耦接该输入信号切换器的输出端与该参考电压VCM，其输出端耦接到该第一电容数组模块与该第二电容数组模块；

比较器，其中该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端，该多个第二电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端；以及

控制逻辑电路，用于接收该比较器的输出信号，并依序轮流输出n位的该第一与第二数字信号，以及输出控制信号至该第一电容数组模块与该第二电容数组模块。

17.根据权利要求9所述的感测电路模块，其特征在于所述的第一输入信号与第二输入信号分别耦接至触控感应模块的第一导线与第二导线，其中上述的第一导线相邻于该第二导线。

18.根据权利要求9所述的感测电路模块，其特征在于所述的该第一正取样信号与该第二负取样信号先合并为该第一进阶输入信号，该第一进阶取样保持电路再接收该第一进阶输入信号进行取样。

19.根据权利要求9所述的感测电路模块，其特征在于所述的第一进阶取样保持电路先接收该第一正取样信号与该第二负取样信号，再合并为该第一进阶输入信号，之后对该第一进阶输入信号进行取样。

20.一种适用于感测电路模块的操作方法，其特征在于其包含：

自第一初阶取样保持电路接收第一正取样信号，其中该第一正取样信号与该第一初阶取样保持电路所输出的第一负取样信号的极性相反；

自第二初阶取样保持电路接收第二负取样信号，其中该第二初阶取样保持电路所输出的第二正取样信号与该第二负取样信号的极性相反；

接收与合并该第一正取样信号与该第二负取样信号为第一进阶输入信号；以及

对该第一进阶输入信号进行取样。

21.根据权利要求20所述的操作方法，其特征在于其还包含：

自该第二初阶取样保持电路接收该第二正取样信号；

自第三初阶取样保持电路接收第三负取样信号，其中该第三初阶取样保持电路所输出的第三正取样信号与该第三负取样信号的极性相反；

接收与合并该第二正取样信号与该第三负取样信号为第二进阶输入信号；以及

对该第二进阶输入信号进行取样。

22.根据权利要求21所述的操作方法，其特征在于其还包含：

自该第一初阶取样保持电路接收该第一负取样信号；

自该第三初阶取样保持电路接收该第三正取样信号；

接收与合并该第三正取样信号与该第一负取样信号为第三进阶输入信号；以及

对该第三进阶输入信号进行取样。

23.根据权利要求20所述的操作方法，其特征在于其还包含在该第一进阶输入信号取样后的信号进行模拟数字转换成第一数字信号。

24.根据权利要求23所述的操作方法，其特征在于所述的模拟数字转换步骤是利用第一连续近似模拟数字转换器，其中该第一正取样信号与该第一负取样信号是同时输出，该第二正取样信号与该第二负取样信号也是同时输出，不包含使用任何反相器所造成的延迟。

25.根据权利要求24所述的操作方法，其特征在于该第一连续近似模拟数字转换器用于将该第一进阶输入信号进行积分后转换为具有n位长度的第一数字信号，该第一连续近似模拟数字转换器包含：

电容数组模块，用于接收该输入信号与参考电压VCM，其中该电容数组模块包含多个电容元件；

运算放大器，用于接收该输入信号与该参考电压VCM，其输出端耦接到该电容数组模块；

比较器，其中该多个电容元件的第一端耦接至该输入信号、该参考电压VCM、或该比较器的输入端；以及

一控制逻辑电路，用于接收该比较器的输出信号，并依序输出n位的该数字信号，以及输出控制信号至该电容数组模块。

26.根据权利要求21所述的操作方法，其特征在于其还包含：

将该第一进阶输入信号进行模拟数字转换成第一数字信号；以及

将该第二进阶输入信号进行模拟数字转换成第二数字信号，

其中上述转换为第一数字信号与第二数字信号的步骤是利用第二连续近似模拟数字转换器。

27.根据权利要求26所述的操作方法，其特征在于该第二连续近似模拟数字转换器用于将该第一进阶输入信号与该第二进阶输入信号分别进行积分后，交错地转换为相应的具有n位的该第一数字信号与该第二数字信号，该第二连续近似模拟数字转换器包含：

输入信号切换器，用于接收该第一进阶输入信号与该第二进阶输入信号，并且从输出端输出其中之一输入信号；

第一电容数组模块，用于耦接该输入信号切换器的输出端与参考电压VCM，其中该第一电容数组模块包含多个第一电容元件；

第二电容数组模块，用于耦接该输入信号切换器的输出端与该参考电压VCM，其中该第二电容数组模块包含多个第二电容元件；

运算放大器，用于耦接该输入信号切换器的输出端与该参考电压VCM，其输出端耦接到该第一电容数组模块与该第二电容数组模块；

比较器，其中该多个第一电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端，该多个第二电容元件的第一端耦接至该输入信号切换器的输出端、该参考电压VCM、或该比较器的输入端；以及

控制逻辑电路，用于接收该比较器的输出信号，并依序轮流输出n位的该第一数字信号与该第二数字信号，以及输出控制信号至该第一电容数组模块与该第二电容数组模块。

28.根据权利要求20所述的操作方法，其特征在于所述的第一初阶取样保持电路的第一进阶输入信号与第二初阶取样保持电路的第二进阶输入信号分别耦接至触控感应模块的第一导线与第二导线，其中上述的第一导线相邻于该第二导线。

29.根据权利要求20所述的操作方法，其特征在于所述的接收与合并步骤为上述的该第一正取样信号与该第二负取样信号先合并为该第一进阶输入信号，该第一进阶取样保持电路再接收该第一进阶输入信号进行取样。

30.根据权利要求20所述的操作方法，其特征在于所述的接收与合并步骤为上述的第一进阶取样保持电路先接收该第一正取样信号与该第二负取样信号，再合并为该第一进阶输入信号，之后对该第一进阶输入信号进行取样。