CN103138720A - 正负取样保持电路 - Google Patents

正负取样保持电路 Download PDF

Info

Publication number
CN103138720A
CN103138720A CN2012100086747A CN201210008674A CN103138720A CN 103138720 A CN103138720 A CN 103138720A CN 2012100086747 A CN2012100086747 A CN 2012100086747A CN 201210008674 A CN201210008674 A CN 201210008674A CN 103138720 A CN103138720 A CN 103138720A
Authority
CN
China
Prior art keywords
positive
switch
hold circuit
negative sample
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100086747A
Other languages
English (en)
Other versions
CN103138720B (zh
Inventor
张钦富
林光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Egalax Empia Technology Inc
Original Assignee
Empia Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Empia Technology Inc filed Critical Empia Technology Inc
Publication of CN103138720A publication Critical patent/CN103138720A/zh
Application granted granted Critical
Publication of CN103138720B publication Critical patent/CN103138720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明是有关于一种正负取样保持电路，其包括：一运算放大器；一第一电容；一第二电容，与此第一电容并联且与此运算放大器形成一积分电路；以及多个放电开关，分别对应连接于此第一、第二电容的放电路径，控制此第一、第二电容同时对应输出一第一取样信号及一第二取样信号，其中此第一、第二取样信号大小相同且极性相反。藉此，本发明利用多个充电开关使得一取样保持电路的两个电容能够同时对一感测信号进行取样，从而使得两个电容的取样结果相等；并且利用多个放电开关使得取样保持电路的两个电容能够同时对应输出其正负取样保持结果。

Description

正负取样保持电路
技术领域
本发明涉及一种取样保持电路，特别是涉及一种同步输出正负取样保持结果的正负取样保持电路。
背景技术
现有习知触控面板的取样保持电路一般仅在正时脉或负时脉周期动作，因此浪费了50％的时脉周期。或者，有些取样保持电路会利用反相器使得其可以动作于正时脉与负时脉周期(例如：负时脉经由反相器转变成正时脉后，则正时脉周期动作的取样保持电路就可动作于原本的负时脉周期)，然而反相器的传递时间延迟在高速取样保持电路中将会造成时脉重叠问题(例如：假设负时脉经反相器转变成为正时脉后产生5％的传递时间延迟，则此正时脉波形末端5％的脉波时间将与下一正时脉波形前端5％的脉波时间重叠)，这种时脉重叠问题在高频取样保持电路或传递时间延迟较大的反相器中将会更加明显及严重，进而使得取样保持电路动作失序。
或者是，有些取样保持电路则是利用反相器将正时脉周期所取样保持的结果直接进行相位转换后输出，这种方式虽然可以输出正负取样保持结果，但由于反相器的传递时间延迟将会使得转换的结果较慢输出，因此这种输出的方式并非同步输出且在高速取样保持电路中也将造成后端电路等待信号的时间变长。
由此可见，上述现有的取样保持电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的正负取样保持电路，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的取样保持电路存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的正负取样保持电路，能够改进一般现有的取样保持电路正负取样结果不同步输出的问题，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的取样保持电路存在的缺陷，而提供一种新型结构的正负取样保持电路，所要解决的技术问题是使其利用多个充电开关使得一取样保持电路的两个电容能够同时对一感测信号进行取样，藉此使得两个电容的取样结果相等，非常适于实用。
本发明的另一目的在于，提供一种新型结构的正负取样保持电路，所要解决的技术问题是使其利用多个放电开关使取样保持电路的两个电容能够同时对应输出其正负取样保持结果，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种正负取样保持电路，包括：一运算放大器；一第一电容；一第二电容，与此第一电容并联且与此运算放大器形成一积分电路；以及多个放电开关，分别对应连接于此第一、第二电容的放电路径，控制此第一、第二电容同时对应输出一第一取样信号及一第二取样信号，其中此第一、第二取样信号大小相同且极性相反。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的正负取样保持电路，还包括多个充电开关，分别对应连接于此第一、第二电容的充电路径，控制此第一、第二电容同时取样一感测器的一感测信号以对应成为此第一、第二取样信号。
前述的正负取样保持电路，其中此些充电开关控制此第一、第二电容对此感测信号取样的速度。
前述的正负取样保持电路，其中此些充电开关控制此第一、第二电容同时分次取样此感测信号以对应累加成为此第一、第二取样信号。
前述的正负取样保持电路，其中此些充电开关更控制此第一、第二电容在同时对应输出此第一、第二取样信号前，此第一、第二电容对此感测信号分次取样的次数。
前述的正负取样保持电路，其中此第一、第二电容在一设定时间同时对应输出此第一、第二取样信号。
前述的正负取样保持电路，其中此些放电开关控制此设定时间的长短。
前述的正负取样保持电路，其中此些充电开关由一第一开关控制时序所控制。
前述的正负取样保持电路，其中此些放电开关由一第二开关控制时序所控制。
前述的正负取样保持电路，还包括一第一清除开关与此第一电容并联，此第一清除开关由一第三开关控制时序所控制。
前述的正负取样保持电路，还包括一第二清除开关与此第二电容并联，此第二清除开关由一第三开关控制时序所控制。
前述的正负取样保持电路，还包括一取样控制开关串联于此感测器与此积分器之一参考电压之间，此取样控制开关由一第四开关控制时序所控制，其中此第四开关控制时序包括一反相的此第一开关控制时序。
前述的正负取样保持电路，其中此感测器包括一触控面板的一导线。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种正负取样保持电路，包括：一运算放大器，具有一第一输入、一第二输入及一输出，其中此第一输入电性耦合一取样输入且此第二输入电性耦合一参考电压；一第一电容，具有一第一端及一第二端，其中此第一端经由一第一开关电性耦合此第一输入，此第二端经由一第二开关电性耦合此输出；以及一第二电容，具有一第三端及一第四端，其中此第三端经由一第三开关电性耦合此第一输入，此第四端经由一第四开关电性耦合此输出，其中，此第二端还经由一第五开关电性耦合此参考电压，此第一端还经由一第六开关电性耦合一第一取样输出，此第四端还经由一第七开关电性耦合一第二取样输出，此第三端还经由一第八开关电性耦合此参考电压。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的正负取样保持电路，还包括一第九开关与此第一电容并联。
前述的正负取样保持电路，还包括一第十开关与此第二电容并联。
前述的正负取样保持电路，还包括一第十一开关串联于此取样输入与此第二输入之间。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明正负取样保持电路至少具有下列优点及有益效果：本发明利用多个充电开关使得一取样保持电路的两个电容能够同时对一感测信号进行取样，藉此使得两个电容的取样结果相等；并且利用多个放电开关使得取样保持电路的两个电容能够同时对应输出其正负取样保持结果。
综上所述，本发明是有关于一种正负取样保持电路，其包括：一运算放大器；一第一电容；一第二电容，与此第一电容并联且与此运算放大器形成一积分电路；以及多个放电开关，分别对应连接于此第一、第二电容的放电路径，控制此第一、第二电容同时对应输出一第一取样信号及一第二取样信号，其中此第一、第二取样信号大小相同且极性相反。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明的一较佳实施例的概略方框图。
图2A是图1的一较佳实施电路及其信号取样保持路径的示意图。
图2B是图2A所示的实施电路及其取样保持信号输出路径的示意图。
图3是图2A与图2B所示的实施电路是一较佳动作的时序图。
10：本发明的一较佳实施例        20：本发明的一较佳实施电路
110：正负取样保持电路           120：感测器
210：运算放大器                 211、212、213、214：充电开关
215、216、217、218：放电开关    219、220：清除开关
221：取样控制开关               A、B：输出端点
VA、VB：取样信号                C1、C2：电容
k1、k2、k0b：开关控制时序       Vdd/2：参考电压
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的正负取样保持电路其具体实施方式、结构、特征及其功效，详细说明如后。
本发明的一些实施例将详细描述如下。然而，除了以下描述外，本发明还可以广泛地在其他实施例施行，并且本发明的保护范围并不受实施例的限定，其以权利要求的保护范围为准。再者，为提供更清楚的描述及更容易理解本发明，图式内各部分并没有依照其相对尺寸绘图，某些尺寸与其他相关尺度相比已经被夸张；不相关的细节部分也未完全绘示出，以求图式的简洁。
请参阅图1所示，是本发明的一较佳实施例的概略方框图。一正负取样保持电路110，取样一感测器120的一感测信号，并在一设定时间同时输出一第一取样信号VA及一第二取样信号VB，其中第一、第二取样信号VA、VB大小相同且极性相反。在本发明的一范例中，正负取样保持电路110先以多次小段时间对感测器的感测信号进行取样并累加储存，然后才对应输出至两输出端点A、B成为第一、第二取样信号VA、VB，其中正负取样保持电路110、输出端点A、B均以一共同电位为其参考电压，例如：二分之一电源电压(Vdd/2)，然而并非用以限定本发明。在另一实施例中，正负取样保持电路110也可仅单次对感测器的感测信号进行全部信号的取样后输出，本发明在此并不加以限定。
请参阅图2A、图2B以及图3所示，其分别是图1的一较佳实施电路及其信号取样保持路径的示意图、其取样保持信号输出路径的示意图以及其一较佳动作的时序图。此较佳实施电路20包括一运算放大器(例如：210)、两个电容(例如：C1、C2)与多个开关(例如：211、212、213、214、215、216、217、218、219、220、221)，其中两个电容先以并联的方式连接，然后再与运算放大器形成一积分电路，多个开关则分别对应连接于两个电容的充放电路径，藉此控制两个电容充放电的时间与充放电的极性。
请再参阅图2A以及图3所示，当控制多个充电开关(例如第一开关211、第二开关212、第三开关213、第四开关214)的一第一开关控制时序k1为正脉波时，上述的充电开关211、212、213、214随即导通并分别与第一电容C1、第二电容C2以及运算放大器210形成充电路径(如图2A虚线路径所示)，此时通道CH上的感测信号分别对第一电容C1与第二电容C2进行充电动作，换句话说，正负取样保持电路经由通道CH向所对应感测器的感测信号进行取样动作。在本实施例中，第一电容C1、第二电容C2同时对相同的感测信号进行取样，因此在两个电容容量相同且取样时间也相等的情况下，两个电容取样的结果也会相等。
请再参阅图2B以及图3所示，当控制多个放电开关(例如第五开关215、第六开关216A、第七开关217、第八开关218)的一第二开关控制时序k2为正脉波时，上述的放电开关215、216、217、218随即导通并分别与第一电容C1、第二电容C2以及一参考电位(例如二分之一电源电压(Vdd/2))形成两个放电路径(如图2B虚线路径所示)，而此时第一电容C1与第二电容C2也随即分别对两个输出端点A、B进行放电动作，换句话说，正负取样保持电路输出其所取样保持的结果。在本实施例中，第一电容C1、第二电容C2向对应输出端点A、B放电的极性并不相同，藉此两个电容虽输出等量的取样结果但其极性却相反。
在本实施例中，3个k1正脉波后出现1个k2正脉波，此即表示，本实施例的正负取样保持电路是先进行3次小段时间的取样累加后才将结果输出至两输出端点，至于正负取样保持电路所进行小段时间取样累加的次数可依实际需求而加以调整，本发明在此并不加以限定。再从另外一个角度而言，上述的充电开关控制了正负取样保持电路(第一电容、第二电容)对感测器的感测信号分次取样的速度，也就是说，当上述的充电开关在正负取样保持电路输出所取样保持结果之前的导通次数越多次时，则正负取样保持电路在设定时间内对感测器的感测信号分次取样的次数也相对增加；此外，上述的放电开关也控制了设定时间的长短，换句话说，当上述的放电开关的导通频率越快时，则设定时间相对缩短，因此正负取样保持电路的取样输出次数也相对增加。
在本发明的一范例中，k1正脉波与k2正脉波的形状(pattern)可以有多种，可以是将每种形状试跑多个时脉周期后选其中信号最佳的形状，也可以是选任一符合要求的形状。此外，也可以是依次试跑，直到任一符合要求的形状出现，结束试跑时脉周期选该形状。藉此，可尽量降低外在环境的干扰，并且适应系统的要求而改变。
此外，根据上述第一电容C1与第二电容C2的放电路径，本实施例的正负取样保持电路同时输出正负取样结果，例如：第一电容C1通过第五开关215以Vdd/2为参考电位经由第六开关216输出一第一取样信号(正取样结果)给输出端点A；第二电容C2通过第八开关218以Vdd/2为参考电位经由第七开关217输出一第二取样信号(负取样结果)给输出端点B。
请再参阅图2A、图2B以及图3所示，当控制两清除开关(例如第一清除开关219、第二清除开关220)的一第三开关控制时序k0b为正脉波时，第九开关219、第十开关220导通且第一电容C1、第二电容C2随即进行放电清除动作，在本实施例中，k0b正脉波出现在每3个k1正脉波之前及/或每1个k2正脉波之后，此即表示，正负取样保持电路进行小段时间取样累加之前及/或输出取样保持信号之后，会先对第一、第二电容C1、C2进行清除操作，藉此确保没有残余的电荷存在而影响下次的取样结果。而取样控制开关221以一第四开关控制时序(即反相的时序k1)加以控制，因此当取样控制开关221为导通状态时，正负取样保持电路即无法进行取样累加操作。
再从电路架构而言，请再参阅图2A、图2B所示，本发明的一较佳实施电路20包括：一运算放大器210，具有一第一输入、一第二输入及一输出，其中此第一输入电性耦合一取样输入(通道CH)且此第二输入电性耦合一参考电压(例如Vdd/2)；一第一电容C1，具有一第一端及一第二端，其中此第一端经由一第一开关211电性耦合此第一输入，此第二端经由一第二开关212电性耦合此输出；以及一第二电容C2，具有一第三端及一第四端，其中此第三端经由一第三开关213电性耦合此第一输入，此第四端经由一第四开关214电性耦合此输出，其中，此第二端更经由一第五开关215电性耦合此参考电压，此第一端更经由一第六开关216电性耦合一第一取样输出(输出端点A)，此第四端更经由一第七开关217电性耦合一第二取样输出(输出端点B)，此第三端更经由一第八开关218电性耦合此参考电压。此外，本实施例更包括一第九开关219与第一电容C1并联、一第十开关220与第二电容C2并联以及一第十一开关221串联于此取样输入与此第二输入之间。
最后，本发明的所有实施例中所谓的感测器可以是包括一触控面板的多条导线中的一导线。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (17)

1.一种正负取样保持电路，其特征在于其包括：
一运算放大器；
一第一电容；
一第二电容，与该第一电容并联且与该运算放大器形成一积分电路；以及
多个放电开关，分别对应连接于该第一、第二电容的放电路径，控制该第一、第二电容同时对应输出一第一取样信号及一第二取样信号，其中该第一、第二取样信号大小相同且极性相反。
2.根据权利要求1所述的正负取样保持电路，其特征在于其还包括多个充电开关，分别对应连接于该第一、第二电容的充电路径，控制该第一、第二电容同时取样一感测器的一感测信号以对应成为该第一、第二取样信号。
3.根据权利要求2所述的正负取样保持电路，其特征在于其中该些充电开关控制该第一、第二电容对该感测信号取样的速度。
4.根据权利要求2所述的正负取样保持电路，其特征在于其中该些充电开关控制该第一、第二电容同时分次取样该感测信号以对应累加成为该第一、第二取样信号。
5.根据权利要求4所述的正负取样保持电路，其特征在于其中该些充电开关还控制该第一、第二电容在同时对应输出该第一、第二取样信号前，该第一、第二电容对该感测信号分次取样的次数。
6.根据权利要求1所述的正负取样保持电路，其特征在于其中该第一、第二电容在一设定时间同时对应输出该第一、第二取样信号。
7.根据权利要求6所述的正负取样保持电路，其特征在于其中该些放电开关控制该设定时间的长短。
8.根据权利要求2所述的正负取样保持电路，其特征在于其中该些充电开关由一第一开关控制时序所控制。
9.根据权利要求2所述的正负取样保持电路，其特征在于其中该些放电开关由一第二开关控制时序所控制。
10.根据权利要求1所述的正负取样保持电路，其特征在于其还包括一第一清除开关与该第一电容并联，该第一清除开关由一第三开关控制时序所控制。
11.根据权利要求1所述的正负取样保持电路，其特征在于其还包括一第二清除开关与该第二电容并联，该第二清除开关由一第三开关控制时序所控制。
12.根据权利要求8所述的正负取样保持电路，其特征在于其还包括一取样控制开关串联于该感测器与该积分器的一参考电压之间，该取样控制开关由一第四开关控制时序所控制，其中该第四开关控制时序包括一反相的该第一开关控制时序。
13.根据权利要求2所述的正负取样保持电路，其特征在于其中该感测器包括一触控面板的一导线。
14.一种正负取样保持电路，其特征在于其包括：
一运算放大器，具有一第一输入、一第二输入及一输出，其中该第一输入电性耦合一取样输入且该第二输入电性耦合一参考电压；
一第一电容，具有一第一端及一第二端，其中该第一端经由一第一开关电性耦合该第一输入，该第二端经由一第二开关电性耦合该输出；以及
一第二电容，具有一第三端及一第四端，其中该第三端经由一第三开关电性耦合该第一输入，该第四端经由一第四开关电性耦合该输出，
其中，该第二端还经由一第五开关电性耦合该参考电压，该第一端还经由一第六开关电性耦合一第一取样输出，该第四端还经由一第七开关电性耦合一第二取样输出，该第三端还经由一第八开关电性耦合该参考电压。
15.根据权利要求14所述的正负取样保持电路，其特征在于其还包括一第九开关与该第一电容并联。
16.根据权利要求14所述的正负取样保持电路，其特征在于其还包括一第十开关与该第二电容并联。
17.根据权利要求14所述的正负取样保持电路，其特征在于其还包括一第十一开关串联于该取样输入与该第二输入之间。
CN201210008674.7A 2011-11-30 2012-01-12 正负取样保持电路 Active CN103138720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161564995P 2011-11-30 2011-11-30
US61/564,995 2011-11-30

Publications (2)

Publication Number Publication Date
CN103138720A true CN103138720A (zh) 2013-06-05
CN103138720B CN103138720B (zh) 2016-01-06

Family

ID=48466340

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201210004416.1A Active CN103138762B (zh) 2011-11-30 2012-01-04 多阶取样保持电路
CN201210008674.7A Active CN103138720B (zh) 2011-11-30 2012-01-12 正负取样保持电路
CN201210506726.3A Active CN103138758B (zh) 2011-11-30 2012-11-30 共用电容的积分电路与模拟转数字电路及其操作方法
CN201210506731.4A Active CN103138759B (zh) 2011-11-30 2012-11-30 共享电容的积分电路与模拟转数字电路及其操作方法
CN201210506389.8A Active CN103138734B (zh) 2011-11-30 2012-11-30 同时积分多个差动信号的电路、感测电路及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210004416.1A Active CN103138762B (zh) 2011-11-30 2012-01-04 多阶取样保持电路

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201210506726.3A Active CN103138758B (zh) 2011-11-30 2012-11-30 共用电容的积分电路与模拟转数字电路及其操作方法
CN201210506731.4A Active CN103138759B (zh) 2011-11-30 2012-11-30 共享电容的积分电路与模拟转数字电路及其操作方法
CN201210506389.8A Active CN103138734B (zh) 2011-11-30 2012-11-30 同时积分多个差动信号的电路、感测电路及其操作方法

Country Status (3)

Country Link
US (2) US8704697B2 (zh)
CN (5) CN103138762B (zh)
TW (6) TWI465036B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105450203A (zh) * 2015-11-13 2016-03-30 得理电子(上海)有限公司 一种用于快速通断机械开关的干扰过滤装置及方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101919635B1 (ko) * 2014-02-24 2018-11-19 매그나칩 반도체 유한회사 적분형 아날로그-디지털 변환기
US20170229955A1 (en) * 2014-03-20 2017-08-10 Robert C. Schober Capacitor strings and application thereof to precision analog performance without precision parts
US9590592B2 (en) 2014-11-24 2017-03-07 Cypress Semiconductor Corporation Configurable capacitor arrays and switched capacitor circuits
US9503117B2 (en) 2015-03-12 2016-11-22 Samsung Electronics Co., Ltd Semiconductor device comprising analog to digital converters sharing reference capacitor and system on chip comprising the same
CN106289333B (zh) * 2015-05-29 2019-01-25 苏州坤元微电子有限公司 电容充放电控制模块以及电流频率转换电路
KR20170010515A (ko) 2015-07-20 2017-02-01 삼성전자주식회사 적분기 및 sar adc를 포함하는 반도체 장치
JP6436022B2 (ja) 2015-09-03 2018-12-12 株式会社デンソー Ａ／ｄ変換器
TWI569185B (zh) 2015-11-06 2017-02-01 財團法人工業技術研究院 觸控裝置及其雜訊補償電路及雜訊補償方法
KR102032890B1 (ko) * 2016-09-27 2019-10-16 선전 구딕스 테크놀로지 컴퍼니, 리미티드 정전용량 감지 회로
CN109787572B (zh) * 2017-11-10 2020-12-25 比亚迪股份有限公司 开关电容减法装置以及具有其的图像传感器
TWI627619B (zh) 2017-11-28 2018-06-21 Industrial Technology Research Institute 觸控面板驅動裝置
US10497308B1 (en) * 2018-06-12 2019-12-03 Novatek Microelectronics Corp. Sensing circuit of display driver
US10979065B1 (en) * 2020-04-01 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Signal processing circuit, in-memory computing device and control method thereof
TWI763524B (zh) * 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器之操作方法
TWI782637B (zh) * 2021-07-26 2022-11-01 新唐科技股份有限公司 增量型類比數位轉換器與使用其的電路系統
CN115328386B (zh) * 2022-08-26 2023-08-01 无锡众享科技有限公司 一种基于时隙控制的adc模块控制架构
WO2024124478A1 (zh) * 2022-12-15 2024-06-20 深圳华大生命科学研究院 模拟前端电路及其工作方法、基因测序芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087970A (en) * 1998-03-11 2000-07-11 Photobit Corporation Analog-to-digital conversion
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
CN101305602A (zh) * 2005-11-08 2008-11-12 松下电器产业株式会社 相关双取样电路和取样保持电路
CN101655524A (zh) * 2008-08-20 2010-02-24 瑞鼎科技股份有限公司 电容值测量电路及其方法
WO2010118990A1 (en) * 2009-04-16 2010-10-21 Stmicroelectronics (Research & Development) Ltd Analogue conversion of pulse width modulated signals
CN102135828A (zh) * 2010-01-26 2011-07-27 禾瑞亚科技股份有限公司 信号量测的方法与装置
US20110279148A1 (en) * 2010-05-14 2011-11-17 Hikaru Watanabe Sample and hold circuit and a/d converter apparatus

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69014414T2 (de) * 1989-05-29 1995-06-14 Philips Electronics Nv Abtast- und Halteanordnung.
US5140327A (en) * 1989-09-21 1992-08-18 Xerox Corporation Analog to digital converter utilizing a semiconductor capicitor array
US5099239A (en) * 1989-09-21 1992-03-24 Xerox Corporation Multi-channel analogue to digital convertor
JP3390762B2 (ja) * 1995-07-28 2003-03-31 シャープ株式会社 マッチドフィルタ回路
JP3320594B2 (ja) * 1995-07-28 2002-09-03 シャープ株式会社 マッチドフィルタ回路
US5917440A (en) * 1996-12-31 1999-06-29 Lucent Technologies Inc. Implementing transmission zeroes in narrowband sigma-delta A/D converters
US5905398A (en) * 1997-04-08 1999-05-18 Burr-Brown Corporation Capacitor array having user-adjustable, manufacturer-trimmable capacitance and method
SG65020A1 (en) * 1997-09-13 1999-09-21 Disk Ware Co Ltd Apparatus for measuring characteristics of optical disc systems and method
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
US6369740B1 (en) * 1999-10-22 2002-04-09 Eric J. Swanson Programmable gain preamplifier coupled to an analog to digital converter
US6563348B1 (en) * 2002-03-11 2003-05-13 University Of Washington Method and apparatus for double-sampling a signal
US6744394B2 (en) * 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6940445B2 (en) * 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC
US7157956B2 (en) * 2004-12-03 2007-01-02 Silicon Laboratories, Inc. Switched capacitor input circuit and method therefor
US7385536B2 (en) * 2004-12-14 2008-06-10 Texas Instruments Incorporated Methods and circuits for output of sample-and-hold in pipelined ADC
US7075471B1 (en) * 2005-02-11 2006-07-11 Teranetics, Inc. Double-sampled, time-interleaved analog to digital converter
DE602006007551D1 (de) * 2005-02-24 2009-08-13 Microchip Tech Inc A/d-wandler mit austausch von auflösungen durch mehrere probe- und haltekanäle
JP4654998B2 (ja) * 2005-11-08 2011-03-23 株式会社デンソー サンプルホールド回路およびマルチプライングｄ／ａコンバータ
WO2007089211A1 (en) * 2006-02-02 2007-08-09 National University Of Singapore An analog-to-digital converter
US7511648B2 (en) * 2007-04-23 2009-03-31 Texas Instruments Incorporated Integrating/SAR ADC and method with low integrator swing and low complexity
US7746254B2 (en) * 2007-12-26 2010-06-29 Denso Corporation Sample and hold circuit, multiplying D/A converter having the same, and A/D converter having the same
KR100963847B1 (ko) * 2008-02-12 2010-06-16 주식회사 씨자인 교차 입력신호 변조기
CN101567981B (zh) * 2008-04-24 2011-03-02 联咏科技股份有限公司 时间交错的模拟数字转换装置
US7764213B2 (en) * 2008-07-01 2010-07-27 Microchip Technology Incorporated Current-time digital-to-analog converter
US7944386B2 (en) * 2008-10-21 2011-05-17 Analog Devices, Inc. Apparatus for and method of performing an analog to digital conversion
KR101007063B1 (ko) * 2008-10-31 2011-01-12 한국과학기술원 Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
TWI405415B (zh) * 2009-11-09 2013-08-11 Ind Tech Res Inst 具有背景式誤差修正功能的動態比較器
US8068047B2 (en) * 2010-01-14 2011-11-29 Advantest Corporation A-D convert apparatus and control method
CN102148618B (zh) * 2010-02-09 2014-03-26 扬智科技股份有限公司 具有低反冲噪声的模拟数字转换器及次模拟数字转换器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087970A (en) * 1998-03-11 2000-07-11 Photobit Corporation Analog-to-digital conversion
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
CN101305602A (zh) * 2005-11-08 2008-11-12 松下电器产业株式会社 相关双取样电路和取样保持电路
CN101655524A (zh) * 2008-08-20 2010-02-24 瑞鼎科技股份有限公司 电容值测量电路及其方法
WO2010118990A1 (en) * 2009-04-16 2010-10-21 Stmicroelectronics (Research & Development) Ltd Analogue conversion of pulse width modulated signals
CN102135828A (zh) * 2010-01-26 2011-07-27 禾瑞亚科技股份有限公司 信号量测的方法与装置
US20110279148A1 (en) * 2010-05-14 2011-11-17 Hikaru Watanabe Sample and hold circuit and a/d converter apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105450203A (zh) * 2015-11-13 2016-03-30 得理电子(上海)有限公司 一种用于快速通断机械开关的干扰过滤装置及方法
CN105450203B (zh) * 2015-11-13 2018-06-01 得理电子(上海)有限公司 一种用于快速通断机械开关的干扰过滤装置及方法

Also Published As

Publication number Publication date
CN103138762B (zh) 2016-04-27
CN103138734A (zh) 2013-06-05
US8704697B2 (en) 2014-04-22
TWI488442B (zh) 2015-06-11
TW201322623A (zh) 2013-06-01
TW201322644A (zh) 2013-06-01
TW201322643A (zh) 2013-06-01
TWI488443B (zh) 2015-06-11
CN103138734B (zh) 2015-11-25
TWI472165B (zh) 2015-02-01
CN103138759A (zh) 2013-06-05
TW201322637A (zh) 2013-06-01
CN103138758B (zh) 2016-03-09
TWI580196B (zh) 2017-04-21
CN103138720B (zh) 2016-01-06
TWI465036B (zh) 2014-12-11
TW201603499A (zh) 2016-01-16
US8836567B2 (en) 2014-09-16
TWI517591B (zh) 2016-01-11
TW201322638A (zh) 2013-06-01
US20130135134A1 (en) 2013-05-30
CN103138758A (zh) 2013-06-05
CN103138762A (zh) 2013-06-05
US20130135133A1 (en) 2013-05-30
CN103138759B (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN103138720A (zh) 正负取样保持电路
CN103166644B (zh) 一种低功耗逐次逼近型模数转换器及其转换方法
CN103023505B (zh) 一种可配置多通道逐次逼近结构的模数转换器
CN103474017A (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN102576271A (zh) 静电电容式触控面板
CN102549537A (zh) 静电电容式触控面板
CN105119604A (zh) 一种适用于低电源电压模数转换器采样的自举开关电路
CN104113338A (zh) 异步逐次逼近型模数转换器
CN104333352B (zh) 斜坡信号发生电路和图像传感器
CN106289333A (zh) 电容充放电控制模块以及电流频率转换电路
CN110417401A (zh) 基于电荷寄存的数字隔离器
CN204666166U (zh) 电容充放电控制模块以及电流频率转换电路
US8928516B2 (en) Method and apparatus for conversion of voltage value to digital word
CN204156831U (zh) 斜坡信号发生电路和图像传感器
CN106788345A (zh) 利用电阻结构的斜坡信号发生器
CN102480224A (zh) 一种电荷泵电路
CN202997990U (zh) 一种开关磁阻电机控制器
CN105811966A (zh) 频率转电压电路
CN217904396U (zh) 一种基于逐次逼近模数转换器的触摸按键检测电路
CN208673292U (zh) 自电容检测电路和电子装置
US8922417B2 (en) Method and apparatus for conversion of portion of electric charge to digital word
CN103746697B (zh) 模数转换电路
US9583213B2 (en) Positive/negative sampling and holding circuit
CN103746700B (zh) 一种应用于流水线型模数转换器的比较器
CN103036568A (zh) 一种逐次逼近型模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant