CN210405273U - 模数转换器 - Google Patents
模数转换器 Download PDFInfo
- Publication number
- CN210405273U CN210405273U CN201921356576.6U CN201921356576U CN210405273U CN 210405273 U CN210405273 U CN 210405273U CN 201921356576 U CN201921356576 U CN 201921356576U CN 210405273 U CN210405273 U CN 210405273U
- Authority
- CN
- China
- Prior art keywords
- sampling
- switch
- signal
- chopping
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种模数转换器，包括一对相对称的输入支路、信号转换电路以及数字斩波电路，其中每个输入支路包括：模拟斩波支路和采样保持支路用于接入输入信号，所述采样保持支路复用所述模拟斩波支路的斩波开关作为采样开关以采样输入信号并以输入信号存储电量；信号转换电路用于对所述采样保持支路存储的电量对应的电压信号转换成数字信号；数字斩波电路用于对所述信号转换电路输出的数字信号取反后输出。通过输入串联开关的复用，减小串联开关个数，避免开关的非理想特性限制整体电路性能。
Description
技术领域
本申请属于电子电路技术领域，尤其涉及一种模数转换器。
背景技术
模数转换器(Analog-to-Digital Converter，ADC)用于将模拟信号转换成表示一定比例电压值的数字信号。模数转换器被普遍的用在范围从直流信号和低频传感器应用到无线通信的高频模数转换器的许多应用中。模拟信号在时域上是连续的，因此可以将它转换为时间是连续的一系列数字信号。然而实际使用的模数转换器不能进行完全实时的转换，所以对输入信号进行一次转换的过程中必须通过一些外加方法使之保持恒定。常用的有采样保持电路，在大多数的情况里，通过使用一个电容可以存储输入的模拟电压，并通过开关或门电路来闭合、断开这个电容和输入信号的连接。因此，一般模数转换器是由采样保持电路和信号转换电路组成
通过使用开关电容电路实现采样保持电路是常见方式，开关电容电路通过对电容上的电荷采样来执行模拟信号处理。CMOS工艺实现开关器件特别适合于这样的电路。然而，对于超低频和准直流应用，CMOS器件的直流失调和已经存在于CMOS器件的闪烁噪声会影响模数转换器的精度。因此需要在模数转换器前端引入斩波开关电路，通过周期性的使输入信号的极性反转，后端数字电路对数字结果进行加权平均处理使得电路中的直流失调和器件闪烁噪声减小。
从模拟电路实现来看，斩波电路直接叠加在模数转换器采样保持电路前端，相当于信号通道上两级开关串联，即斩波电路上的斩波开关和开关电容电路的主采样开关。然而，开关受时钟信号控制会带来时钟溃通效应，同时开关有限的导通阻抗和开关导通电阻的非线性都会影响整个电路的性能。对于大多数高精度、高速模数转换器来说，信号通道上的输入开关都会成为限制模数转换器性能的瓶颈。
实用新型内容
本申请的目的在于提供一种模数转换器，旨在解决目前带斩波的模数转换器前端形成两级开关串联会带来时钟溃通效应，也会带来影响线性度以及功耗高的问题。
本申请实施例第一方面提供了一种模数转换器，包括一对相对称的输入支路，其中每个输入支路包括：
模拟斩波支路，用于接入输入信号，所述模拟斩波支路配置为对接入的输入信号；以及
采样保持支路，所述采样保持支路与所述模拟斩波支路连接，所述采样保持支路复用所述模拟斩波支路的斩波开关作为采样开关以采样输入信号并以输入信号存储电量；
信号转换电路，与所述采样保持支路连接，所述信号转换电路用于对所述采样保持支路存储的电量对应的电压信号转换成数字信号；以及
数字斩波电路，与所述信号转换电路连接，所述数字斩波电路用于对所述信号转换电路输出的数字信号取反后输出。
在其中一个实施例中，所述模拟斩波支路包括第一斩波开关和第二斩波开关，所述第一斩波开关的第一端、所述第二斩波开关的第一端分别作为模数转换器的两个输入端用于接入所述输入信号，所述第一斩波开关的第二端、所述第二斩波开关的第二端共接作为所述模拟斩波支路的输出，所述采样保持支路复用所述第一斩波开关和所述第二斩波开关作为采样开关。
在其中一个实施例中，所述第一斩波开关工作在第一频率的第一时钟信号下，所述第二斩波开关工作在第一频率的第二时钟信号下，第一时钟信号和第二时钟信号为互锁关系；
复用所述第一斩波开关和所述第二斩波开关作为所述采样开关是工作在第二频率的第三时钟信号下采样所述输入信号并以所述输入信号存储电量，其中，所述第二频率为第一频率的两倍以上。
在其中一个实施例中，当第一时钟信号、第三时钟信号有效时，第一斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第一时钟信号有效、第三时钟信号无效时，第一斩波开关断开，采样保持支路工作在保持状态，信号转换电路将采样保持支路存储的电量对应的电压信号转换成数字信号；
当第二时钟信号、第三时钟信号有效时，第二斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第二时钟信号有效、第三时钟信号无效时，第二斩波开关断开，采样保持支路工作在保持状态，信号转换电路将采样保持支路存储的电量对应的电压信号转换成数字信号。
在其中一个实施例中，所述采样保持支路还包括第一辅助开关、第二辅助开关以及采样电容，其中：
所述第一辅助开关的第一端和所述采样电容的第一端共接作为采样保持支路的输入，所述采样电容的第二端和所述第二辅助开关的第一端共接并作为所述采样保持支路的输出端与所述信号转换电路连接，所述第一辅助开关的第二端和所述第二辅助开关的第二端连接工作电压。
在其中一个实施例中，所述第一辅助开关工作在与所述第三时钟信号为互锁关系的第四时钟信号下，所述第二辅助开关工作在所述第三时钟信号下。
在其中一个实施例中，当第一时钟信号有效、第三时钟信号有效时，第一斩波开关、第二辅助开关闭合，第一辅助开关断开，采样保持支路工作在采样状态，采样电容上的电荷量跟输入信号变化；
当第一时钟信号有效、第四时钟信号有效时，第一辅助开关闭合，第一斩波开关、第二辅助开关断开，采样保持支路工作在保持状态，采样电容上的电荷量维持第一斩波开关断开前的状态，信号转换电路将采样电容上的电荷对应的电压信号转换成数字信号；
当第二时钟信号有效、第三时钟信号有效时，第二斩波开关、第二辅助开关闭合，第一辅助开关断开，采样保持支路工作在采样状态，采样电容上的电荷量跟随输入信号变化；
在其中一个实施例中，当第二时钟信号有效、第四时钟信号有效时，第一辅助开关闭合，第二斩波开关、第二辅助开关断开，采样保持支路工作在保持状态，采样电容上的电荷量维持第一斩波开关断开前的状态，信号转换电路将采样电容上的电荷对应的电压信号转换成数字信号。
所述模拟斩波支路还用于接入一使能信号，在所述使能信号有效时则响应斩波功能和采样功能，在所述使能信号无效时响应则仅响应采样功能。
上述模数转换器通过输入串联开关的复用，减小串联开关个数，避免串联开关的时钟溃通效应，以及非理想特性限制整体电路性能，可减小斩波模数转换器的面积，同时也降低功耗，且电路实现简单，实现方法容易。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的模数转换器的电路框图；
图2为图1示出的模数转换器中模拟斩波支路的示例电路图；
图3a为现有的未将斩波开关复用为采样开关的控制时钟时序图；
图3b为实施例提供的模数转换器将斩波开关复用为采样开关后的控制时钟时序图；
图4为图1示出的模数转换器中采样保持支路的示例电路图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
请参阅图1，本申请实施例提供的模数转换器包括一对相对称的(差分)输入支路、信号转换电路300以及数字斩波电路400，具体实施例中可以单端输入支路为例进行分析。每个输入支路包括模拟斩波支路100以及采样保持支路200。
模拟斩波支路100用于接入(差分)输入信号Vin，模拟斩波支路100配置为对接入的输入信号Vin接入得到预处理信号Vout(预处理信号Vout实际为没有取反或被取反的输入信号Vin)；采样保持支路200与模拟斩波支路100连接，采样保持支路200复用模拟斩波支路100的斩波开关作为采样开关以采样预处理信号Vout并以预处理信号Vout存储电量；信号转换电路300与采样保持支路200连接，信号转换电路300用于对采样保持支路200存储的电量对应的电压信号转换成数字信号；数字斩波电路400与信号转换电路300连接，数字斩波电路400用于对信号转换电路300输出的数字信号取反后输出，以方便后续数字处理中对输出取加权平均值以消除直流失调和噪声。
通过复用模拟斩波支路100的斩波开关作为采样保持支路200的采样开关，减小串联开关个数，避免串联开关的时钟溃通效应，以及非理想特性限制整体电路性能，并可减小斩波模数转换器的面积，同时也降低功耗，且电路实现简单，实现方法容易。
请参阅图2，在其中一个实施例中，以其中一条输入支路的模拟斩波支路100为例，模拟斩波支路100包括第一斩波开关S1和第二斩波开关S2，第一斩波开关S1的第一端、第二斩波开关S2的第一端分别作为模数转换器的两个输入端用于接入输入信号Vin，第一斩波开关S1的第二端、第二斩波开关S2的第二端共接作为模拟斩波支路100的输出，采样保持支路200复用第一斩波开关S1和第二斩波开关S2作为采样开关。两条模拟斩波支路100作用是通过混频将信号与直流失调和闪烁噪声分离到不同的频域，使得前者与后者不会互相影响，后续通过不同的滤波器来滤除直流失调和闪烁噪声，保证信号的完整性。
请参阅图2和图3a，在其中一个实施例中，第一斩波开关S1工作在第一频率fch的第一时钟信号Φch下，第二斩波开关S2工作在第一频率fch的第二时钟信号
下，第一时钟信号Φch和第二时钟信号
为互锁关系；复用第一斩波开关S1和第二斩波开关S2作为采样开关时工作在第二频率fs的第三时钟信号Φ1下采样预处理信号Vout并以预处理信号Vout存储电量，其中，第二频率fs为第一频率fch的两倍以上。
请参阅图2、图3a和图3b，斩波开关未复用为采样开关之前，其时序如图3a所示，采样保持支路的输入端包含采样开关，采样开关进行两次采样，斩波开关进行一次切换。斩波开关复用作为采样开关之后，其具体时序如图3b所示：以fch＝fs/4为例，以第一斩波开关S1和第二斩波开关S2被复用作为采样开关后，第一时钟信号Φch和第二时钟信号
分别叠加第三时钟信号Φ1，分别形成时钟信号Φch_sw和时钟信号
第一斩波开关S1和第二斩波开关S2的驱动信号分别工作在时钟信号Φch_sw和时钟信号
请参阅图1至图3b，在其中一个实施例中，当第一时钟信号Φch、第三时钟信号Φ1有效时(即前半个周期的时钟信号Φch_sw为高电平时)，第一斩波开关S1闭合，采样保持支路200工作在采样状态以存储电量，当第一时钟信号Φch有效、第三时钟信号Φ1无效时(即前半个周期的时钟信号Φch_sw为低电平)，第一斩波开关S1断开，采样保持支路200工作在保持状态，信号转换电路300将采样保持支路200存储的电量对应的电压信号转换成数字信号；
当第二时钟信号
第三时钟信号Φ1有效时(即后半个周期的时钟信号
为高电平时)，第二斩波开关S2闭合，采样保持支路200工作在采样状态以存储电量，当第二时钟信号
有效、第三时钟信号Φ1无效时(即后半个周期的时钟信号
为低电平时)，第二斩波开关S2断开，采样保持支路200工作在保持状态，信号转换电路300将采样保持支路200存储的电量对应的电压信号转换成数字信号。
请参阅图1和图4，以其中一条输入支路的采样保持支路200为例，采样保持支路200还包括第一辅助开关S3、第二辅助开关S4以及采样电容Cs。
第一辅助开关S3的第一端和采样电容Cs的第一端共接作为采样保持支路200的输入，采样电容Cs的第二端和第二辅助开关S4的第一端共接并作为采样保持支路200的输出端与信号转换电路300连接，第一辅助开关S3的第二端和第二辅助开关S4的第二端连接工作电压Vcm。工作电压Vcm为共模电压，主要是为了给后级信号转换电路300提供合适的工作电平。
请参阅图1至图4，在其中一个实施例中，第一辅助开关S3工作在与第三时钟信号Φ1为互锁关系的第四时钟信号Φ2下，第二辅助开关S4工作在第三时钟信号Φ1下。
当第一时钟信号Φch有效、第三时钟信号Φ1有效时(即前半个周期的时钟信号Φch_sw为高电平时)，第一斩波开关S1、第二辅助开关S4闭合，第一辅助开关S3断开，采样保持支路200工作在采样状态，采样电容Cs上的电荷量跟随预处理信号Vout变化；
当第一时钟信号Φch有效、第四时钟信号Φ2有效(即前半个周期的时钟信号Φch_sw为低电平)时，第一辅助开关S3闭合，第一斩波开关S1、第二辅助开关S4断开，采样保持支路200工作在保持状态，采样电容Cs上的电荷量维持第一斩波开关S1断开前的状态，信号转换电路300将采样电容Cs上的电荷对应的电压信号转换成数字信号；
当第二时钟信号
有效、第三时钟信号Φ1有效(即后半个周期的时钟信号
为高电平时)时，第二斩波开关S2、第二辅助开关S4闭合，第一辅助开关S3断开，采样保持支路200工作在采样状态，采样电容Cs上的电荷量跟随预处理信号Vout变化；
在其中一个实施例中，当第二时钟信号
有效、第四时钟信号Φ2有效时(即后半个周期的时钟信号
为低电平时)，第一辅助开关S3闭合，第二斩波开关S2、第二辅助开关S4断开，采样保持支路200工作在保持状态，采样电容Cs上的电荷量维持第一斩波开关S1断开前的状态，信号转换电路300将采样电容Cs上的电荷对应的电压信号转换成数字信号。
从上述实现时序上也可以看出，此时序实现的功能与图3a的时序功能一样，即采样保持支路进行两次采样，斩波开关进行一次切换。此开关复用技术相当于省去了原有的模数转换器内部采样开关，通过合理的时序，让斩波开关实现采样开关的功能。
其中一个实施例中，在模拟斩波支路增加一产生使能信号的使能开关，模拟斩波支路100还用于接入一使能信号，在使能信号有效时则响应斩波功能和采样功能，在使能信号无效时响应则仅响应采样功能。数字斩波电路400一般由反相器、与非门等逻辑电路组成。
请参阅图2至图4，本申请实施例第二方面提供了一种模数转换方法，方法包括：
以分别工作在第一频率的第一时钟信号Φch的第一斩波开关S1和工作在第一频率的第二时钟信号
的第二斩波开关S2接入输入信号Vin，得到预处理信号Vout，其中第一时钟信号Φch和第二时钟信号为互锁关系；
以工作在第二频率的第三时钟信号Φ1的第一斩波开关S1和第二斩波开关S2采样预处理信号Vout并以预处理信号Vout存储电量，其中第二频率为第一频率的两倍以上；
对存储的电量对应的电压信号转换成数字信号；
对信号转换电路300输出的数字信号进行数据处理(取反)，并取加权平均值以消除直流失调和噪声后输出。
在其中一个实施例中，当第一时钟信号Φch、第三时钟信号Φ1有效时，第一斩波开关S1闭合，模数转换器工作在采样状态以存储电量；当第一时钟信号Φch有效、第三时钟信号Φ1无效时，第一斩波开关S1断开，模数转换器工作在保持状态，并将采样保持支路200存储的电量对应的电压信号转换成数字信号；
当第二时钟信号
第三时钟信号Φ1有效时，第二斩波开关S2闭合，模数转换器工作在采样状态以存储电量，当第二时钟信号
有效、第三时钟信号Φ1无效时，第二斩波开关S2断开，模数转换器工作在保持状态，信号转换电路300将采样保持支路200存储的电量对应的电压信号转换成数字信号。
上述模数转换器及其控制方法通过输入串联开关的复用，减小串联开关个数，避免开关的非理想特性限制整体电路性能，可减小斩波模数转换器的面积，同时也降低功耗，且电路实现简单，实现方法容易。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (8)
1.一种模数转换器，其特征在于，包括一对相对称的输入支路，其中每个输入支路包括：
模拟斩波支路，用于接入输入信号，所述模拟斩波支路配置为对接入的输入信号；以及
采样保持支路，所述采样保持支路与所述模拟斩波支路连接，所述采样保持支路复用所述模拟斩波支路的斩波开关作为采样开关以采样输入信号并以输入信号存储电量；
所述模数转换器还包括：
信号转换电路，与所述采样保持支路连接，所述信号转换电路用于对所述采样保持支路存储的电量对应的电压信号转换成数字信号；以及
数字斩波电路，与所述信号转换电路连接，所述数字斩波电路用于对所述信号转换电路输出的数字信号取反输出。
2.如权利要求1所述的模数转换器，其特征在于，所述模拟斩波支路包括第一斩波开关和第二斩波开关，所述第一斩波开关的第一端、所述第二斩波开关的第一端分别作为模数转换器的两个输入端用于接入所述输入信号，所述第一斩波开关的第二端、所述第二斩波开关的第二端共接作为所述模拟斩波支路的输出，所述采样保持支路复用所述第一斩波开关和所述第二斩波开关作为采样开关。
3.如权利要求2所述的模数转换器，其特征在于：
所述第一斩波开关工作在第一频率的第一时钟信号下，所述第二斩波开关工作在第一频率的第二时钟信号下，第一时钟信号和第二时钟信号为互锁关系；
复用所述第一斩波开关和所述第二斩波开关作为所述采样开关时工作在第二频率的第三时钟信号下采样所述输入信号并以所述输入信号存储电量，其中，所述第二频率为第一频率的两倍以上。
4.如权利要求3所述的模数转换器，其特征在于：
当第一时钟信号、第三时钟信号有效时，第一斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第一时钟信号有效、第三时钟信号无效时，第一斩波开关断开，采样保持支路工作在保持状态，信号转换电路将采样保持支路存储的电量对应的电压信号转换成数字信号；
当第二时钟信号、第三时钟信号有效时，第二斩波开关闭合，采样保持支路工作在采样状态以存储电量，当第二时钟信号有效、第三时钟信号无效时，第二斩波开关断开，采样保持支路工作在保持状态，信号转换电路将采样保持支路存储的电量对应的电压信号转换成数字信号。
5.如权利要求3所述的模数转换器，其特征在于，所述采样保持支路还包括第一辅助开关、第二辅助开关以及采样电容，其中：
所述第一辅助开关的第一端和所述采样电容的第一端共接作为采样保持支路的输入，所述采样电容的第二端和所述第二辅助开关的第一端共接并作为所述采样保持支路的输出端与所述信号转换电路连接，所述第一辅助开关的第二端和所述第二辅助开关的第二端连接工作电压。
6.如权利要求5所述的模数转换器，其特征在于，所述第一辅助开关工作在与所述第三时钟信号为互锁关系的第四时钟信号下，所述第二辅助开关工作在所述第三时钟信号下。
7.如权利要求6所述的模数转换器，其特征在于：
当第一时钟信号有效、第三时钟信号有效时，第一斩波开关、第二辅助开关闭合，第一辅助开关断开，采样保持支路工作在采样状态，采样电容上的电荷量跟随输入信号变化；
当第一时钟信号有效、第四时钟信号有效时，第一辅助开关闭合，第一斩波开关、第二辅助开关断开，采样保持支路工作在保持状态，采样电容上的电荷量维持第一斩波开关断开前的状态，信号转换电路将采样电容上的电荷对应的电压信号转换成数字信号；
当第二时钟信号有效、第三时钟信号有效时，第二斩波开关、第二辅助开关闭合，第一辅助开关断开，采样保持支路工作在采样状态，采样电容上的电荷量跟随输入信号变化；
当第二时钟信号有效、第四时钟信号有效时，第一辅助开关闭合，第二斩波开关、第二辅助开关断开，采样保持支路工作在保持状态，采样电容上的电荷量维持第一斩波开关断开前的状态，信号转换电路将采样电容上的电荷对应的电压信号转换成数字信号。
8.如权利要求1至7任一项所述的模数转换器，其特征在于，所述模拟斩波支路还用于接入一使能信号，在所述使能信号有效时则响应斩波功能和采样功能，在所述使能信号无效时响应则仅响应采样功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921356576.6U CN210405273U (zh) | 2019-08-20 | 2019-08-20 | 模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921356576.6U CN210405273U (zh) | 2019-08-20 | 2019-08-20 | 模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210405273U true CN210405273U (zh) | 2020-04-24 |
Family
ID=70338795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921356576.6U Active CN210405273U (zh) | 2019-08-20 | 2019-08-20 | 模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210405273U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110492886A (zh) * | 2019-08-20 | 2019-11-22 | 深圳市锐能微科技有限公司 | 模数转换器和模数转换方法 |
-
2019
- 2019-08-20 CN CN201921356576.6U patent/CN210405273U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110492886A (zh) * | 2019-08-20 | 2019-11-22 | 深圳市锐能微科技有限公司 | 模数转换器和模数转换方法 |
| CN110492886B (zh) * | 2019-08-20 | 2024-02-13 | 深圳市锐能微科技有限公司 | 模数转换器和模数转换方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| ITRM20010407A1 (it) | Convertitore analogico/digitale ad alta velocita', alta risoluzione ebasso consumo con ingresso single-ended. | |
| CN101295983A (zh) | 一种双采样全差分采样保持电路 | |
| US8279102B2 (en) | Method and apparatus for analog to digital conversion | |
| CN102594353A (zh) | 一种数模转换器及逐次逼近存储转换器 | |
| US8823566B2 (en) | Analog to digital conversion architecture and method with input and reference voltage scaling | |
| CN109639282A (zh) | 一种单端输入的低功耗同步寄存器型逐次逼近adc | |
| US7969204B1 (en) | Sample hold circuit and method thereof for eliminating offset voltage of analog signal | |
| CN210405273U (zh) | 模数转换器 | |
| US7570192B2 (en) | Charge-domain pipelined analog-to-digital converter | |
| CN105245229B (zh) | 用于单斜adc的高线性度电压-时间转换方法及转换器 | |
| TW200939637A (en) | Switched capacitor digital-to-analog converter | |
| CN110034762A (zh) | 一种采样频率可调的模数转换器 | |
| US20070236372A1 (en) | Noise shaping comparator based switch capacitor circuit and method thereof | |
| CN104348489B (zh) | 前馈式三角积分调制器 | |
| CN202661519U (zh) | 多重交错采样式示波器 | |
| CN110492886B (zh) | 模数转换器和模数转换方法 | |
| CN104539292B (zh) | 一种低电压高速采样保持电路 | |
| CN111628773A (zh) | 模数转换器以及模数转换方法 | |
| CN100464504C (zh) | 一种模拟信号采样装置 | |
| CN1481077A (zh) | 用于折叠插值模数转换器的动态匹配方法 | |
| CN114710155A (zh) | 用于sar型模数转换器的逻辑控制电路、sar型模数转换器 | |
| US20100164779A1 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
| US6157672A (en) | Pulse modulation operation circuit | |
| CN108551344B (zh) | 双采样模数转化电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |