CN1481077A - 用于折叠插值模数转换器的动态匹配方法 - Google Patents
用于折叠插值模数转换器的动态匹配方法 Download PDFInfo
- Publication number
- CN1481077A CN1481077A CNA021320187A CN02132018A CN1481077A CN 1481077 A CN1481077 A CN 1481077A CN A021320187 A CNA021320187 A CN A021320187A CN 02132018 A CN02132018 A CN 02132018A CN 1481077 A CN1481077 A CN 1481077A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- circuit
- phase
- folded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种用于折叠插值模数转换器的动态匹配方法，包括如下步骤：(1)、模拟输入信号经前级跟踪保持电路得到保持信号；(2)、输入保持信号接入折叠电路预放的同相输入端或者，反相输入端，参考电压电阻串输出的参考电压信号接入预放的反相输入端或者，同相输入端，折叠插值电路的输出信号由后级跟踪保持电路保持；(3)、通过开关网络选通，输入保持信号接入折叠电路预放的反相输入端或者，同相输入端，参考电压电阻串输出的参考电压信号接入预放的同相输入端或者，反相输入端；(4)、折叠插值电路输出信号；(5)、上述输出信号与后级跟踪保持电路输出的保持信号接入精量化比较器阵列，得到循环码。
Description
技术领域
本发明提供一种模数转换器的动态匹配方法，特别是指一种用于折叠插值模数转换器的动态匹配方法。
背景技术
折叠插值模数转换器(如图1所示)是并行的两步结构。输入信号经前级跟踪保持电路得到保持信号，分成两路：一路经折叠插值电路处理，产生若干对差分信号，再经精量化比较器阵列检出每对差分信号的过零点，生成循环码；同时，保持信号经过粗量化比较器阵列生成温度计码；温度计码和循环码经过译码及数字校正逻辑(亦即同步控制电路)输出最后的数字码。
上述的折叠电路如图2所示。经上述的前级跟踪保持电路输出的保持信号，接入上述的預放阵列中每个預放的同相输入端(或者，反相输入端)；参考电压电阻串输出的一系列参考电压信号，接入預放的反相输入端(或者，同相输入端)；預放的输出经过折叠产生折叠信号。如图2所示，折叠信号是差分信号，其过零点对应預放接入的各个参考电压值。
上述的插值电路的原理如图3所示。上述的折叠信号驱动插值电路，输出插值信号。图3中实线代表折叠信号，虚线代表插值信号。插值信号也是差分信号，其过零点对应于被省略的参考电压值。
上述折叠插值电路输出的差分信号(包括上述的折叠信号和上述的插值信号)接入上述的精量化比较器的两个输入端；上述的精量化比较器阵列输出上述的循环码，与上述的粗量化比较器阵列输出的上述的温度计码一起输入到上述的译码及数字校正逻辑，得到上述的数字码输出。
折叠插值模数转换器的精度取决于差分信号过零点的精度。影响过零点精度的主要因素有：(1)参考电压的非线性误差；(2)折叠电路預放的输入失调；(3)預放尾电流源的失配；(4)折叠信号的非线性；(5)精量化比较器的静、动态失调。其中，(1)可通过参考电压电阻串的设计确保其非线性误差在允许范围内；(3)是采用高输出阻抗的电流源或者应用数模转换器中采用的电流源技术，同时选取较小折叠率的折叠电路；(4)可采取与折叠信号线性无关的二倍插值率的插值电路，或者采用改进的插值电路；(5)则是由折叠增益来确保比较器的失调在允许范围内。而(2)折叠电路預放的失调问题一直没有得到有效的解决。它已成为折叠插值结构应用于高分辨率模数转换器的“瓶颈”，尤其采用CMOS工艺制作时问题更突出。
为了解决这个“瓶颈”问题，仁者见仁，智者见智。自动调零、背景失调调整及平均技术等方法纷纷涌现。
自动调零技术是将預放输入短接，用电容储存输出的失调电压。当預放输入信号时，电容上储存的失调电压与預放的失调电压相抵消。但由于集成工艺制作的开关存在泄漏电流导致电容放电，自动调零必须隔段时间进行一次，且电容电压所需稳定时间较大，时钟花销大，不利于高速转换；另外，每个預放都要有辅助放大器用于将失调存储电容与信号通路隔离，增加了系统功率开销。
背景失调调整技术是采用过采样(delta-sigma)调制器和校准数模转换器来测量和调整折叠信号的过零点。它需结合分段技术和流水方式进行，电路实现复杂且面积和功耗很大。
平均技术是目前应用较多的解决預放失调的技术。它是将相邻的預放输出通过电阻相连，若有N个預放的线性范围重叠且失调不相关，输出信号的过零点精度将提高
倍。它对失调效应的抑制是有限的且效率不高。另外，它有许多负面影响，如减小了預放增益，不利于对比较器失调效应的抑制。
发明内容
本发明的目的在于提供一种用于折叠插值模数转换器的动态匹配方法，其可彻底解决折叠电路預放失调问题。
本发明一种用于折叠插值模数转换器的动态匹配方法，其特征在于，包括如下步骤：
(1)、模拟输入信号经前级跟踪保持电路得到保持信号；
(2)、输入保持信号接入折叠电路預放的同相输入端或者，反相输入端，参考电压电阻串输出的参考电压信号接入預放的反相输入端或者，同相输入端，折叠插值电路的输出信号由后级跟踪保持电路保持；
(3)、通过开关网络选通，输入保持信号接入折叠电路預放的反相输入端或者，同相输入端，参考电压电阻串输出的参考电压信号接入預放的同相输入端或者，反相输入端；
(4)、折叠插值电路输出信号；
(5)、上述输出信号与后级跟踪保持电路输出的保持信号接入精量化比较器阵列，得到循环码。
其中折叠插值电路是差分工作的，它的一系列输出端也是成对的同相输出端和反相输出端。
其中接入精量化比较器输入端的信号是步骤(2)从折叠插值电路同相输出端或者，反相输出端输出并经后级跟踪保持电路保持的信号以及步骤(3)从折叠插值电路同相输出端或者，反相输出端输出的信号。
附图说明
图1是现有技术的折叠插值模数转换器的结构框图；
图2是现有技术的折叠电路的结构示意图；
图3是现有技术的插值电路的原理示意图；
图4是本发明的采用动态匹配方法的折叠插值模数转换器的结构框图；
图5是本发明的采用动态匹配方法的折叠插值模数转换器的工作流程图；
图6是本发明的一个采用动态匹配方法的8位折叠插值模数转换器的结构框图。
具体实施方式
请参阅图5所示，本发明一种用于折叠插值模数转换器的动态匹配方法，包括如下步骤：
(1)、模拟输入信号经前级跟踪保持电路得到保持信号；
(2)、输入保持信号接入折叠电路預放的同相输入端或者，反相输入端，参考电压电阻串输出的参考电压信号接入預放的反相输入端或者，同相输入端，折叠插值电路的输出信号由后级跟踪保持电路保持；
(3)、通过开关网络选通，输入保持信号接入折叠电路預放的反相输入端或者，同相输入端，参考电压电阻串输出的参考电压信号接入預放的同相输入端或者，反相输入端；
(4)、折叠插值电路输出信号；
(5)、上述输出信号与后级跟踪保持电路输出的保持信号接入精量化比较器阵列，得到循环码。
其中折叠插值电路是差分工作的，它的一系列输出端也是成对的同相输出端和反相输出端。
其中接入精量化比较器输入端的信号是步骤(2)从折叠插值电路同相输出端或者，反相输出端输出并经后级跟踪保持电路保持的信号以及步骤(3)从折叠插值电路同相输出端或者，反相输出端输出的信号。
本发明是应用于折叠插值模数转换器的一种方法。该折叠插值模数转换器将模拟输入信号转换成一序列的数字码输出；每个输出的数字码代表了一个模拟输入信号的采样值。该折叠插值模数转换器包含前级跟踪保持电路，折叠插值电路，精量化比较器阵列，粗量化比较器阵列和译码及数字校正逻辑。模拟输入信号经前级跟踪保持电路得到保持信号，分成两路：一路经折叠插值电路处理，产生若干对差分信号，再经精量化比较器阵列检出每对差分信号的过零点，生成循环码；同时，保持信号经过粗量化比较器阵列生成温度计码；温度计码和循环码经过译码及数字校正逻辑(亦即同步控制电路)输出数字码。
本方法是在上述的折叠插值模数转换器中加入开关网络和后级跟踪保持电路，如图4所示。开关网络位于前级跟踪保持电路后、折叠插值电路前；后级跟踪保持电路位于折叠插值电路后、精量化比较器阵列前。模拟输入信号经前级跟踪保持电路得到保持信号。输入信号保持期间分成两个阶段：第一阶段，输入保持信号接入折叠电路預放的同相输入端(或者，反相输入端)，参考电压电阻串输出的参考电压信号接入預放的反相输入端(或者，同相输入端)，折叠插值电路的输出信号由后级跟踪保持电路保持；第二阶段，通过开关网络选通，输入保持信号接入折叠电路預放的反相输入端(或者，同相输入端)，参考电压电阻串输出的参考电压信号接入預放的同相输入端(或者，反相输入端)，折叠插值电路输出信号。该输出信号与后级跟踪保持电路输出的保持信号接入精量化比较器阵列，得到循环码。特别说明的是，折叠插值电路是差分工作的，它的一系列输出端也是成对的同相输出端和反相输出端。接入精量化比较器输入端的信号是第一阶段从折叠插值电路同相输出端(或者，反相输出端)输出并经后级跟踪保持电路保持的信号以及第二阶段从折叠插值电路同相输出端(或者，反相输出端)输出的信号。本发明的优点是：
本发明采用动态匹配技术彻底解决了折叠电路預放失调，确保折叠插值模数转换器的线性精度达到高分辨率的要求。电路结构简单，且继承了折叠插值结构的紧凑、高速优势。更重要的，它适于标准数字CMOS工艺。在当前大规模系统单片集成化(System On Chip)的发展潮流中，这种新型结构将具有独到的优势。
图6所示为本专利方法应用于一个0.6μmCMOS工艺8位折叠插值模数转换器的实例。其中，折叠插值电路采用两级级联折叠结构，每级折叠电路采用3倍折叠率并后接2倍插值率的插值电路，级联折叠电路后再接一个2倍插值率的插值电路，得到32对9倍折叠率的差分信号；粗量化比较器输出的温度计码经精量化比较器阵列输出的控制信号进行同步控制，相当于上述的数字校正逻辑，然后经同步校正的温度计码和循环码输入到数字译码器及缓冲器，产生最后的数字码输出。
工作原理：输入模拟信号经前级跟踪保持电路得到输入保持信号，分成两路，一路送入粗量化比较器以产生温度计码，另一路送入开关网络及其后续电路以产生循环码。循环码按上述的方法产生。其中开关网络控制脉冲的周期及后级跟踪保持电路控制脉冲的周期，与前级跟踪保持电路的信号保持时间一致。
Claims (3)
1、一种用于折叠插值模数转换器的动态匹配方法，其特征在于，包括如下步骤：
(1)、模拟输入信号经前级跟踪保持电路得到保持信号；
(2)、输入保持信号接入折叠电路預放的同相输入端或者，反相输入端，参考电压电阻串输出的参考电压信号接入預放的反相输入端或者，同相输入端，折叠插值电路的输出信号由后级跟踪保持电路保持；
(3)、通过开关网络选通，输入保持信号接入折叠电路預放的反相输入端或者，同相输入端，参考电压电阻串输出的参考电压信号接入預放的同相输入端或者，反相输入端；
(4)、折叠插值电路输出信号；
(5)、上述输出信号与后级跟踪保持电路输出的保持信号接入精量化比较器阵列，得到循环码。
2、根据权利要求1所述的用于折叠插值模数转换器的动态匹配方法，其特征在于，其中折叠插值电路是差分工作的，它的一系列输出端也是成对的同相输出端和反相输出端。
3、根据权利要求1所述的用于折叠插值模数转换器的动态匹配方法，其特征在于，其中接入精量化比较器输入端的信号是步骤(2)从折叠插值电路同相输出端或者，反相输出端输出并经后级跟踪保持电路保持的信号以及步骤(3)从折叠插值电路同相输出端或者，反相输出端输出的信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02132018 CN1251412C (zh) | 2002-09-06 | 2002-09-06 | 用于折叠插值模数转换器的动态匹配方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02132018 CN1251412C (zh) | 2002-09-06 | 2002-09-06 | 用于折叠插值模数转换器的动态匹配方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1481077A true CN1481077A (zh) | 2004-03-10 |
| CN1251412C CN1251412C (zh) | 2006-04-12 |
Family
ID=34145082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02132018 Expired - Fee Related CN1251412C (zh) | 2002-09-06 | 2002-09-06 | 用于折叠插值模数转换器的动态匹配方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1251412C (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101499802A (zh) * | 2008-02-03 | 2009-08-05 | 深圳艾科创新微电子有限公司 | 一种改进型折叠结构adc |
| CN101047386B (zh) * | 2007-03-15 | 2010-05-19 | 复旦大学 | 一种6比特600兆赫兹采样频率折叠内插模数转换器 |
| CN101277114B (zh) * | 2007-03-30 | 2010-06-09 | 无锡华芯美科技有限公司 | 用于高速模数转换中插值电路的设计方法及插值电路 |
| CN102006072A (zh) * | 2010-11-24 | 2011-04-06 | 复旦大学 | 采用分组式t/h开关的低电压低功耗折叠内插模数转换器 |
| CN101783682B (zh) * | 2009-01-16 | 2014-09-24 | 深圳艾科创新微电子有限公司 | 一种折叠结构adc及其纠错方法 |
| CN106656184A (zh) * | 2016-12-26 | 2017-05-10 | 中国科学院微电子研究所 | 一种折叠率为3的折叠内插型模数转换器及其纠错方法 |
| CN112217516A (zh) * | 2020-08-31 | 2021-01-12 | 西安电子科技大学 | 一种时间域单极性双重折叠电路及时间域adc |
| CN112350726A (zh) * | 2020-10-30 | 2021-02-09 | 重庆睿歌微电子有限公司 | 基于二阶跟踪环的插值系统及方法 |
| CN112564707A (zh) * | 2021-02-22 | 2021-03-26 | 中国空气动力研究与发展中心低速空气动力研究所 | 一种旋转环境下数据采集的时钟抖动估计及修正方法 |
| CN112653469A (zh) * | 2020-12-16 | 2021-04-13 | 东南大学 | 一种混合型sar-adc电路及模数转换方法 |
-
2002
- 2002-09-06 CN CN 02132018 patent/CN1251412C/zh not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047386B (zh) * | 2007-03-15 | 2010-05-19 | 复旦大学 | 一种6比特600兆赫兹采样频率折叠内插模数转换器 |
| CN101277114B (zh) * | 2007-03-30 | 2010-06-09 | 无锡华芯美科技有限公司 | 用于高速模数转换中插值电路的设计方法及插值电路 |
| CN101499802A (zh) * | 2008-02-03 | 2009-08-05 | 深圳艾科创新微电子有限公司 | 一种改进型折叠结构adc |
| CN101499802B (zh) * | 2008-02-03 | 2014-04-23 | 深圳艾科创新微电子有限公司 | 一种改进型折叠结构adc |
| CN101783682B (zh) * | 2009-01-16 | 2014-09-24 | 深圳艾科创新微电子有限公司 | 一种折叠结构adc及其纠错方法 |
| CN102006072A (zh) * | 2010-11-24 | 2011-04-06 | 复旦大学 | 采用分组式t/h开关的低电压低功耗折叠内插模数转换器 |
| CN106656184A (zh) * | 2016-12-26 | 2017-05-10 | 中国科学院微电子研究所 | 一种折叠率为3的折叠内插型模数转换器及其纠错方法 |
| CN106656184B (zh) * | 2016-12-26 | 2020-05-19 | 中国科学院微电子研究所 | 一种折叠率为3的折叠内插型模数转换器及其纠错方法 |
| CN112217516A (zh) * | 2020-08-31 | 2021-01-12 | 西安电子科技大学 | 一种时间域单极性双重折叠电路及时间域adc |
| CN112217516B (zh) * | 2020-08-31 | 2023-08-11 | 西安电子科技大学 | 一种时间域单极性双重折叠电路及时间域adc |
| CN112350726A (zh) * | 2020-10-30 | 2021-02-09 | 重庆睿歌微电子有限公司 | 基于二阶跟踪环的插值系统及方法 |
| CN112653469A (zh) * | 2020-12-16 | 2021-04-13 | 东南大学 | 一种混合型sar-adc电路及模数转换方法 |
| CN112653469B (zh) * | 2020-12-16 | 2023-08-01 | 东南大学 | 一种混合型sar-adc电路及模数转换方法 |
| CN112564707A (zh) * | 2021-02-22 | 2021-03-26 | 中国空气动力研究与发展中心低速空气动力研究所 | 一种旋转环境下数据采集的时钟抖动估计及修正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1251412C (zh) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
| US5323158A (en) | Switched capacitor one-bit digital-to-analog converter | |
| US6366230B1 (en) | Pipelined analog-to-digital converter | |
| CN109787633B (zh) | 带斩波稳定的适用于混合型adc结构的σδadc | |
| EP1317068B1 (en) | Incremental-delta analogue to digital conversion | |
| US20050024250A1 (en) | Space efficient low power cyclic A/D converter | |
| JP2000509925A (ja) | アナログ電流をディジタル信号に変換する方法と装置 | |
| CN101635571B (zh) | 一种高速流水线模数转换器及其时钟调整方法 | |
| CN1481077A (zh) | 用于折叠插值模数转换器的动态匹配方法 | |
| US20030179122A1 (en) | D/A converter and delta-sigma D/A converter | |
| US5541602A (en) | Multi-phased pipeland analog to digital converter | |
| US7102559B2 (en) | Analog-to-digital converter having interleaved coarse sections coupled to a single fine section | |
| CN1877999A (zh) | 适用于欠采样输入的流水线模数转换器 | |
| EP1962428A1 (en) | Method and apparatus for analog-to-digital conversion using switched capacitors | |
| CN1241323C (zh) | 减少失真和电流需要的差分采样器结构 | |
| CN1531780A (zh) | 快速复用模数转换器 | |
| CN112187281B (zh) | 一种开关电容过采样delta-sigma调制器电路 | |
| EP1540565B1 (en) | Switched capacitor system, method, and use | |
| CN115576884B (zh) | 占空比可调节的单端时钟转差分电路 | |
| CN112153313A (zh) | 用于cmos图像传感器的高速列级adc电路 | |
| US8599056B2 (en) | Digital-to-analog converter | |
| CN210405273U (zh) | 模数转换器 | |
| EP0346988B1 (fr) | Circuit semiconducteur intégré comprenant un circuit comparateur synchronisé | |
| JP5768072B2 (ja) | Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |