CN112350726A - 基于二阶跟踪环的插值系统及方法 - Google Patents

基于二阶跟踪环的插值系统及方法 Download PDF

Info

Publication number
CN112350726A
CN112350726A CN202011186449.3A CN202011186449A CN112350726A CN 112350726 A CN112350726 A CN 112350726A CN 202011186449 A CN202011186449 A CN 202011186449A CN 112350726 A CN112350726 A CN 112350726A
Authority
CN
China
Prior art keywords
integrator
signal
adder
interpolator
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011186449.3A
Other languages
English (en)
Other versions
CN112350726B (zh
Inventor
姜波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Ruige Microelectronics Co ltd
Original Assignee
Chongqing Ruige Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Ruige Microelectronics Co ltd filed Critical Chongqing Ruige Microelectronics Co ltd
Priority to CN202011186449.3A priority Critical patent/CN112350726B/zh
Publication of CN112350726A publication Critical patent/CN112350726A/zh
Application granted granted Critical
Publication of CN112350726B publication Critical patent/CN112350726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明揭示了一种基于二阶跟踪环的插值系统及方法，所述插值系统包括：第一积分器、第二积分器、第一加法器、第二加法器、第一插值器、第二插值器、除法器、Ki、Kp及延时电路。本发明提出的基于二阶跟踪环的插值系统及方法，将跟踪环和插值器结合，代替传统设计中复杂的数字滤波器和插值器，可降低系统的复杂度，降低成本。此外，本发明在反馈支路上插入的延时模块，可以精准地控制延时补偿量，而不像传统设计的复杂延时补偿而又易受输入信号噪声影响。

Description

基于二阶跟踪环的插值系统及方法
技术领域
本发明属于位移编码器技术领域，涉及一种插值系统，尤其涉及一种基于二阶跟踪环的插值系统及方法。
背景技术
在角度或者线性位移编码器中，通常输出的位移和角度信号需要比采样ADC输出信号更高的更新速度(插值)，并且需要在匀速情况下实现零延时输入输出特性(也就是需要补偿编码器内部模块产生的延时)，传统的插值以及延时补偿的算法结构如图1所示。
被测系统(SystemUnderTest)的被测量信号(磁场，电场，光强等)被编码器(Encoder)中的传感器(Sensor)转换为模拟电信号(电压或者电流：Vin/Iin),再被编码器中的模数转换器(ADC)以一个频率较低的时钟(Clock_ADC)采样并转换成数字信号(Code_ADC)。通常为了滤除Sensor和ADC中的噪声，需要一个数字滤波器(digitalfilter)接在ADC之后。然后，为达到测量控制器(Host)要求的更高的数据刷新率，需要一个工作在更快的时钟(Clock_Interpolator)频率下的插值器(Interpolator)来将低速的模数转换器和数字滤波器的输出信号(Code_ADC)插值到高速的编码器输出信号Code_Out.
另外，在某些应用中，对于匀速变化的信号(例如匀速转动的角度信号)，系统希望得到一个零延时的输出，此时就需要对系统中的传感器，模数转换器，数字滤波器以及插值器产生的信号延时来进行补偿，补偿的办法是先由速度探测模块(SpeedDetector)来计算出匀速信号的速度(图1中的Speed)，再将速度信号和要补偿的时间Td相乘来得到延时补偿code(Code_Delay)，最后将补偿code加到输出信号中来实现延时补偿。
以上所述传统插值系统结构有如下两个缺点：
(1)数字滤波器和插值器串联结构，系统复杂度较高；
(2)延时补偿模块中的速度探测模块，对于信号中包含的噪声(特别是高频噪声)很敏感，输入信号中的噪声会被速度探测模块放大到速度信号中去，从而降低了系统的噪声性能。
普通跟踪环的典型结构如图2所示，其输入为Code_ADC,输出为Code_Out,跟踪环将Code_Out与Code_ADC相减后得到的输入输出误差信号Code_Error输入由两个积分器和一路与第一个积分器并联的等比例通路形成的环路滤波器，并将环路滤波器的输出作为跟踪环的输出信号Code_Out。
由于两个积分器在频率为零时的增益为无穷大，所以在输入信号为不变信号或者为匀速信号时，跟踪环总是随着时间的增加趋于将Code_Error抑制为零。另一方面，由于第二个积分器的输入信号(如图2中的Code_Velocity)是输出信号对时间的导数，所以其大小也就与输出信号的速度成正比。
有鉴于此，如今迫切需要设计一种新的插值系统，以便克服现有插值系统存在的上述至少部分缺陷。
发明内容
本发明提供一种基于二阶跟踪环的插值系统及方法，可降低系统的复杂度，降低成本。
为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：
一种基于二阶跟踪环的插值系统，所述插值系统包括：第一积分器、第二积分器、第一加法器、第二加法器、第一插值器、第二插值器、第一乘法器Ki、第二乘法器Kp及延时电路；
所述第一加法器的第一输入端连接输入信号，第一加法器的第二输入端连接延时电路的输出端，第一加法器的输出端分别连接第一乘法器Ki的输入端、第二乘法器Kp的输入端；
第一乘法器Ki的输出端连接第一积分器的输入端，第一积分器的输出端连接第二加法器的第一输入端；第二乘法器Kp的输出端连接第二加法器的第二输入端，第二加法器的输出端连接第一插值器的输入端；
所述第一插值器的输出端连接第二积分器的输入端，第二积分器的输出端还连接第二插值器的输入端，第二插值器的输出端连接延时电路的输入端。
作为本发明的一种实施方式，所述第一加法器接收输入信号及系统输出信号，并获取两者的误差值，将误差值分别输送至第一乘法器Ki及第二乘法器Kp；
所述第一乘法器Ki将误差值乘以Ki后输送至第一积分器做积分，第二乘法器Kp将误差值乘以Kp；所述第一积分器输出的信号及第二乘法器Kp输出的信号通过第二加法器相加，并将相加后的结果输送至第一插值器；
所述第一插值器经过处理后将数据输送至第二积分器积分，第二积分器输出的信号作为系统输出信号；所述第二插值器接收所述系统输出信号，经过处理后输送至延时电路，经过延时电路延时后输送至所述第一加法器。
作为本发明的一种实施方式，所述插值系统还包括除法器；所述第二加法器的输出端连接除法器的输入端，除法器的输出端连接第一插值器的输入端。
作为本发明的一种实施方式，第二个积分器的工作频率被设置成比输入信号频率或者第一个积分器工作频率乘以N倍，这里N等于输出信号或者第一个积分器工作频率需要的插值的倍数。
作为本发明的一种实施方式，在第一个积分器和等比例支路相加的加法器输出端得到了Code_Out的速度Code_Velocity,此时只需要将这个速度值除以N倍就可以得到在第二个积分器工作频率加快N倍后所需要的正确的输入值。所以在连续的两个Code_Velocity采样点的中间，使用前一个Code_Velocity值除以N倍来推算Code_Out插值数值：
Figure BDA0002751573730000031
而对于延时补偿功能，在反馈之路上加入一个延时单元来实现，利用跟踪环的闭环跟踪特性，迫使输出Code_Out超前延时Td来使得反馈信号Code_FB来跟踪上输入信号Code_ADC，从而实现了延时补偿。
作为本发明的一种实施方式，所述第一插值器包括上采样器，用以提高采样速率。
作为本发明的一种实施方式，所述第二插值器包括下采样器，用以降低采样率。
根据本发明的另一个方面，采用如下技术方案：一种基于二阶跟踪环的插值方法，所述插值方法包括：
第一加法器接收输入信号及系统输出信号，并获取两者的误差值，将误差值分别输送至第一乘法器Ki及第二乘法器Kp；
所述第一乘法器Ki将误差值乘以Ki后输送至第一积分器做积分，第二乘法器Kp将误差值乘以Kp；所述第一积分器输出的信号及第二乘法器Kp输出的信号通过第二加法器相加，并将相加后的结果输送至第一插值器；
所述第一插值器经过处理后将数据输送至第二积分器积分，第二积分器输出的信号作为系统输出信号；所述第二插值器接收所述系统输出信号，经过处理后输送至延时电路，经过延时电路延时后输送至所述第一加法器。
作为本发明的一种实施方式，第二个积分器的工作频率被设置成比输入信号频率或者第一个积分器工作频率乘以N倍，这里N等于输出信号或者第一个积分器工作频率需要的插值的倍数。
在第一个积分器和等比例支路相加的加法器输出端得到了Code_Out的速度Code_Velocity,此时只需要将这个速度值除以N倍就可以得到在第二个积分器工作频率加快N倍后所需要的正确的输入值。所以在连续的两个Code_Velocity采样点的中间，使用前一个Code_Velocity值除以N倍来推算Code_Out插值数值：
Figure BDA0002751573730000041
而对于延时补偿功能，在反馈之路上加入一个延时单元来实现，利用跟踪环的闭环跟踪特性，迫使输出Code_Out超前延时Td来使得反馈信号Code_FB来跟踪上输入信号Code_ADC，从而实现了延时补偿。本发明与传统设计补偿延时的方法不同，本设计的延时补偿并不需要速度探测模块，所以也就避免了速度探测产生的噪声干扰问题。
本发明的有益效果在于：本发明提出的基于二阶跟踪环的插值系统及方法，将跟踪环和插值器结合，代替传统设计中复杂的数字滤波器和插值器，可降低系统的复杂度，降低成本。此外，本发明在反馈支路上插入的延时模块，可以精准地控制延时补偿量，而不像传统设计的复杂延时补偿而又易受输入信号噪声影响。
附图说明
图1为现有插值系统的组成示意图。
图2为现有普通跟踪环的典型结构示意图。
图3为本发明一实施例中插值系统的组成示意图。
图4为本发明一实施例中插值数值的波动示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。
说明书中的“连接”既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。
本发明揭示了一种基于二阶跟踪环的插值系统，图3为本发明一实施例中插值系统的组成示意图；请参阅图3，所述插值系统包括：第一积分器1、第二积分器2、第一加法器3、第二加法器4、第一插值器5、第二插值器6、第一乘法器(Ki)7、第二乘法器(Kp)8及延时电路9。
所述第一加法器3的第一输入端连接输入信号，第一加法器3的第二输入端连接延时电路9的输出端，第一加法器3的输出端分别连接第一乘法器7的输入端、第二乘法器8的输入端。第一乘法器7的输出端连接第一积分器1的输入端，第一积分器1的输出端连接第二加法器4的第一输入端；第二乘法器8的输出端连接第二加法器4的第二输入端，第二加法器4的输出端连接第一插值器5的输入端。所述第一插值器5的输出端连接第二积分器2的输入端，第二积分器2的输出端还连接第二插值器6的输入端，第二插值器6的输出端连接延时电路9的输入端。
在本发明的一实施例中，所述第一加法器3接收输入信号及系统输出信号，并获取两者的误差值，将误差值分别输送至第一乘法器7及第二乘法器8。所述第一乘法器7将误差值乘以Ki后输送至第一积分器1做积分，第二乘法器8将误差值乘以Kp；所述第一积分器1输出的信号及第二乘法器8输出的信号通过第二加法器4相加，并将相加后的结果输送至第一插值器5。所述第一插值器5经过处理后将数据输送至第二积分器2积分，第二积分器2输出的信号作为系统输出信号；所述第二插值器6接收所述系统输出信号，经过处理后输送至延时电路9，经过延时电路9延时后输送至所述第一加法器3。
请继续参阅图3，在本发明的一实施例中，所述插值系统还包括除法器10(也可以是乘法器)；所述第二加法器4的输出端连接除法器10的输入端，除法器10的输出端连接第一插值器5的输入端。
在一实施例中，第二个积分器的工作频率被设置成比输入信号频率或者第一个积分器工作频率乘以N倍，这里N等于输出信号或者第一个积分器工作频率需要的插值的倍数。
在本发明的一实施例中，在第一个积分器和等比例支路相加的加法器输出端得到了Code_Out的速度Code_Velocity,此时只需要将这个速度值除以N倍就可以得到在第二个积分器工作频率加快N倍后所需要的正确的输入值。所以在连续的两个Code_Velocity采样点的中间，使用前一个Code_Velocity值除以N倍来推算Code_Out插值数值(可参阅图4)：
Figure BDA0002751573730000051
而对于延时补偿功能，在反馈之路上加入一个延时单元来实现，利用跟踪环的闭环跟踪特性，迫使输出Code_Out超前延时Td来使得反馈信号Code_FB来跟踪上输入信号Code_ADC，从而实现了延时补偿。
本发明还揭示一种基于二阶跟踪环的插值方法，所述插值方法包括：
第一加法器接收输入信号及系统输出信号，并获取两者的误差值，将误差值分别输送至第一乘法器Ki及第二乘法器Kp；
第一乘法器Ki将误差值乘以Ki后输送至第一积分器做积分，第二乘法器Kp将误差值乘以Kp；所述第一积分器输出的信号及第二乘法器Kp输出的信号通过第二加法器相加，并将相加后的结果输送至第一插值器；
第一插值器经过处理后将数据输送至第二积分器积分，第二积分器输出的信号作为系统输出信号；第二插值器接收所述系统输出信号，经过处理后输送至延时电路，经过延时电路延时后输送至所述第一加法器。
在本发明的一实施例中，第二个积分器的工作频率被设置成比输入信号频率或者第一个积分器工作频率乘以N倍，这里N等于输出信号或者第一个积分器工作频率需要的插值的倍数。
在第一个积分器和等比例支路相加的加法器输出端得到了Code_Out的速度Code_Velocity,此时只需要将这个速度值除以N倍就可以得到在第二个积分器工作频率加快N倍后所需要的正确的输入值。所以在连续的两个Code_Velocity采样点的中间，使用前一个Code_Velocity值除以N倍来推算Code_Out插值数值(可参阅图4)：
Figure BDA0002751573730000061
而对于延时补偿功能，在反馈之路上加入一个延时单元来实现，利用跟踪环的闭环跟踪特性，迫使输出Code_Out超前延时Td来使得反馈信号Code_FB来跟踪上输入信号Code_ADC，从而实现了延时补偿。本发明与传统设计补偿延时的方法不同，本设计的延时补偿并不需要速度探测模块，所以也就避免了速度探测产生的噪声干扰问题。
综上所述，本发明提出的基于二阶跟踪环的插值系统及方法，将跟踪环和插值器结合，代替传统设计中复杂的数字滤波器和插值器，可降低系统的复杂度，降低成本。此外，本发明在反馈支路上插入的延时模块，可以精准地控制延时补偿量，而不像传统设计的复杂延时补偿而又易受输入信号噪声影响。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (9)

1.一种基于二阶跟踪环的插值系统，其特征在于，所述插值系统包括：第一积分器、第二积分器、第一加法器、第二加法器、第一插值器、第二插值器、第一乘法器Ki、第二乘法器Kp及延时电路；
所述第一加法器的第一输入端连接输入信号，第一加法器的第二输入端连接延时电路的输出端，第一加法器的输出端分别连接第一乘法器Ki的输入端、第二乘法器Kp的输入端；
第一乘法器Ki的输出端连接第一积分器的输入端，第一积分器的输出端连接第二加法器的第一输入端；第二乘法器Kp的输出端连接第二加法器的第二输入端，第二加法器的输出端连接第一插值器的输入端；
所述第一插值器的输出端连接第二积分器的输入端，第二积分器的输出端还连接第二插值器的输入端，第二插值器的输出端连接延时电路的输入端。
2.根据权利要求1所述的基于二阶跟踪环的插值系统，其特征在于：
所述第一加法器接收输入信号及系统输出信号，并获取两者的误差值，将误差值分别输送至第一乘法器Ki及第二乘法器Kp；
所述第一乘法器Ki将误差值乘以Ki后输送至第一积分器做积分，第二乘法器Kp将误差值乘以Kp；所述第一积分器输出的信号及第二乘法器Kp输出的信号通过第二加法器相加，并将相加后的结果输送至第一插值器；
所述第一插值器经过处理后将数据输送至第二积分器积分，第二积分器输出的信号作为系统输出信号；所述第二插值器接收所述系统输出信号，经过处理后输送至延时电路，经过延时电路延时后输送至所述第一加法器。
3.根据权利要求1所述的基于二阶跟踪环的插值系统，其特征在于：
所述插值系统还包括除法器；所述第二加法器的输出端连接除法器的输入端，除法器的输出端连接第一插值器的输入端。
4.根据权利要求1所述的基于二阶跟踪环的插值系统，其特征在于：
第二个积分器的工作频率被设置成比输入信号频率或者第一个积分器工作频率乘以N倍，这里N等于输出信号或者第一个积分器工作频率需要的插值的倍数。
5.根据权利要求1所述的基于二阶跟踪环的插值系统，其特征在于：
在第一个积分器和等比例支路相加的加法器输出端得到了Code_Out的速度Code_Velocity,此时只需要将这个速度值除以N倍就可以得到在第二个积分器工作频率加快N倍后所需要的正确的输入值。所以在连续的两个Code_Velocity采样点的中间，使用前一个Code_Velocity值除以N倍来推算Code_Out插值数值：
Figure FDA0002751573720000021
而对于延时补偿功能，在反馈之路上加入一个延时单元来实现，利用跟踪环的闭环跟踪特性，迫使输出Code_Out超前延时Td来使得反馈信号Code_FB来跟踪上输入信号Code_ADC，从而实现了延时补偿。
6.根据权利要求1所述的基于二阶跟踪环的插值系统，其特征在于：
所述第一插值器包括上采样器，用以提高采样速率。
7.根据权利要求1所述的基于二阶跟踪环的插值系统，其特征在于：
所述第二插值器包括下采样器，用以降低采样率。
8.一种基于二阶跟踪环的插值方法，其特征在于，所述插值方法包括：
第一加法器接收输入信号及系统输出信号，并获取两者的误差值，将误差值分别输送至第一乘法器Ki及第二乘法器Kp；
所述第一乘法器Ki将误差值乘以Ki后输送至第一积分器做积分，第二乘法器Kp将误差值乘以Kp；所述第一积分器输出的信号及第二乘法器Kp输出的信号通过第二加法器相加，并将相加后的结果输送至第一插值器；
所述第一插值器经过处理后将数据输送至第二积分器积分，第二积分器输出的信号作为系统输出信号；所述第二插值器接收所述系统输出信号，经过处理后输送至延时电路，经过延时电路延时后输送至所述第一加法器。
9.根据权利要求8所述的基于二阶跟踪环的插值方法，其特征在于：
第二个积分器的工作频率被设置成比输入信号频率或者第一个积分器工作频率乘以N倍，这里N等于输出信号或者第一个积分器工作频率需要的插值的倍数。
在第一个积分器和等比例支路相加的加法器输出端得到了Code_Out的速度Code_Velocity,此时只需要将这个速度值除以N倍就可以得到在第二个积分器工作频率加快N倍后所需要的正确的输入值。所以在连续的两个Code_Velocity采样点的中间，使用前一个Code_Velocity值除以N倍来推算Code_Out插值数值：
Figure FDA0002751573720000031
而对于延时补偿功能，在反馈之路上加入一个延时单元来实现，利用跟踪环的闭环跟踪特性，迫使输出Code_Out超前延时Td来使得反馈信号Code_FB来跟踪上输入信号Code_ADC，从而实现了延时补偿。
CN202011186449.3A 2020-10-30 2020-10-30 基于二阶跟踪环的插值系统及方法 Active CN112350726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011186449.3A CN112350726B (zh) 2020-10-30 2020-10-30 基于二阶跟踪环的插值系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011186449.3A CN112350726B (zh) 2020-10-30 2020-10-30 基于二阶跟踪环的插值系统及方法

Publications (2)

Publication Number Publication Date
CN112350726A true CN112350726A (zh) 2021-02-09
CN112350726B CN112350726B (zh) 2024-06-18

Family

ID=74356667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011186449.3A Active CN112350726B (zh) 2020-10-30 2020-10-30 基于二阶跟踪环的插值系统及方法

Country Status (1)

Country Link
CN (1) CN112350726B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19741427A1 (de) * 1997-09-19 1999-04-15 Siemens Ag Linearer Interpolator zur Interpolation eines abgetasteten Signals und Interpolationsverfahren
KR20030048271A (ko) * 2001-12-11 2003-06-19 엘지전자 주식회사 무선통신 시스템에서 보간기를 이용한 의사 잡음 코드추적 시간 지연 루프 장치
CN1481077A (zh) * 2002-09-06 2004-03-10 中国科学院半导体研究所 用于折叠插值模数转换器的动态匹配方法
US6732286B1 (en) * 2000-11-30 2004-05-04 Marvell International, Ltd. High latency timing circuit
JP2006147041A (ja) * 2004-11-19 2006-06-08 Sanyo Electric Co Ltd データ再生装置及び信号処理プログラム
CN1795636A (zh) * 2003-05-27 2006-06-28 皇家飞利浦电子股份有限公司 使用自适应插值对接收信号进行相位跟踪
CN101242506A (zh) * 2007-02-07 2008-08-13 扬智科技股份有限公司 滤波动态补偿的非反馈插值器
KR20090021894A (ko) * 2007-08-28 2009-03-04 성균관대학교산학협력단 다축 모션 제어 회로 및 장치
CN102025377A (zh) * 2010-09-29 2011-04-20 浙江大学 一种改进型级联积分梳妆插值滤波器
CN102118167A (zh) * 2010-04-09 2011-07-06 复旦大学 一种多通道模数转换器
CN202111690U (zh) * 2011-06-03 2012-01-11 高博 一种数模转换器
EP2860874A1 (en) * 2013-10-14 2015-04-15 Syntropy Systems Apparatuses and methods for linear to discrete quantization conversion with reduced sampling-variation errors
CN110235408A (zh) * 2017-02-01 2019-09-13 高通股份有限公司 具有非均匀时钟跟踪的时钟数据恢复

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19741427A1 (de) * 1997-09-19 1999-04-15 Siemens Ag Linearer Interpolator zur Interpolation eines abgetasteten Signals und Interpolationsverfahren
US6732286B1 (en) * 2000-11-30 2004-05-04 Marvell International, Ltd. High latency timing circuit
KR20030048271A (ko) * 2001-12-11 2003-06-19 엘지전자 주식회사 무선통신 시스템에서 보간기를 이용한 의사 잡음 코드추적 시간 지연 루프 장치
CN1481077A (zh) * 2002-09-06 2004-03-10 中国科学院半导体研究所 用于折叠插值模数转换器的动态匹配方法
CN1795636A (zh) * 2003-05-27 2006-06-28 皇家飞利浦电子股份有限公司 使用自适应插值对接收信号进行相位跟踪
JP2006147041A (ja) * 2004-11-19 2006-06-08 Sanyo Electric Co Ltd データ再生装置及び信号処理プログラム
CN101242506A (zh) * 2007-02-07 2008-08-13 扬智科技股份有限公司 滤波动态补偿的非反馈插值器
KR20090021894A (ko) * 2007-08-28 2009-03-04 성균관대학교산학협력단 다축 모션 제어 회로 및 장치
CN102118167A (zh) * 2010-04-09 2011-07-06 复旦大学 一种多通道模数转换器
CN102025377A (zh) * 2010-09-29 2011-04-20 浙江大学 一种改进型级联积分梳妆插值滤波器
CN202111690U (zh) * 2011-06-03 2012-01-11 高博 一种数模转换器
EP2860874A1 (en) * 2013-10-14 2015-04-15 Syntropy Systems Apparatuses and methods for linear to discrete quantization conversion with reduced sampling-variation errors
CN110235408A (zh) * 2017-02-01 2019-09-13 高通股份有限公司 具有非均匀时钟跟踪的时钟数据恢复

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A.M. ELTAWIL等: "Modified All Digital Timing Tracking Loop for Wireless Applications", 《IEEE INTERNATIONAL CONFERENCE ON COMMUNICATIONS, 2003. ICC \'03》, pages 3550 - 3554 *
赵婉璐: "BDS接收机捕获与跟踪方法的研究", 《中国优秀硕士学位论文全文数据库信息科技辑》, no. 7, pages 136 - 623 *
高超垒等: "一种用于空间分集信号合成的时差消除方法", 《计算机技术与发展》, vol. 23, no. 5, pages 14 - 16 *

Also Published As

Publication number Publication date
CN112350726B (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
US6278388B1 (en) Method of converting an analog signal to digital signal by digitalizing error deviation
JP3909102B2 (ja) Ｒｆ電力測定装置
US4309649A (en) Phase synchronizer
US11009563B2 (en) Signal processing arrangement for a hall sensor and signal processing method for a hall sensor
JP2002530987A (ja) 位相遅延を補償する方法および装置
US20240178856A1 (en) Propagation delay compensation and interpolation filter
Bolognani et al. On-line parameter commissioning in sensorless PMSM drives
US6629064B1 (en) Apparatus and method for distortion compensation
CN112350726B (zh) 基于二阶跟踪环的插值系统及方法
EP0478071B1 (en) Analogue-to-digital converter
US20050033500A1 (en) Stability and response of control systems
CN112671402B (zh) 一种基于级联式sogi的改进型单相锁相环算法
KR0129596B1 (ko) 모터용 속도 제어시스템에 적용된 속도추정 오브저버
US5945864A (en) Circuit configuration for offset compensation
JPH10322198A (ja) フェーズロックドループ回路
CN113485508A (zh) 电压基准调节电路、处理电路和伺服驱动器
Bertran Albertí et al. Control theory applied to the design of AGC circuits
CN113029523B (zh) 一种激光干涉仪中i/q解调相位计的增益自动控制装置及方法
Van Hoang et al. A new approach based-on advanced adaptive digital PLL for improving the resolution and accuracy of magnetic encoders
JP2521540B2 (ja) 容量測定回路
CN117767948B (zh) 相位插值器非线性响应校正方法
CN113566853B (zh) 一种提高干涉测量系统抗测量镜偏摆能力的方法
WO2024113451A1 (zh) 转速脉冲信号的调节电路及方法
CN112147404A (zh) 一种自适应稳定零点的视频检波电路及其工作方法
US10476483B2 (en) Decimation filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant