JP2521540B2 - 容量測定回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばDLTS（深い準位過渡分光法:Deep Le
vel Transient Spectroscopy）あるいはICTS（等温容量
過渡分光法:Isothermal Capacitance Transient Spectr
oscopy）といった過渡容量特性測定法を用いて、半導体
中の不純物や欠陥を伴うエネルギー準位，濃度，キャリ
アの種類，縮退度などを評価するように構成された半導
体中不純物測定装置等において用いられる容量測定装
置、更に詳しくは、測定対象試料に測定用交流電圧を印
加して得られる測定容量電流から既知の基準電流を差し
引いた差電流を生成し、その差電流を増幅するように構
成してある容量測定回路に関する。

〔従来の技術〕

従来一般のこの種の容量測定回路は、第４図に例示し
ているように、交流電源Ｅから、トランスＴを介して、
互いに180゜位相が異なる二つの交流電圧、つまり、測
定用交流電圧e₀と基準交流電圧e_sとを生成すると共に、
前記測定用交流電圧e₀を測定対象試料Ｏ（その容量はC_x
である）に印加して得られる測定容量電流i_xと、前記基
準交流電圧e_sを容量が既知の基準容量C_sに印加して得ら
れる基準電流（基準容量電流i_s）とを、接点Ｐにおいて
加算（実際には減算となる）することにより、それら測
定容量電流i_xと基準容量電流i_sとの差電流ｉ（i_x−i_s）
を生成し、そして、その差電流ｉを電流増幅器Ａで増幅
することによって、前記測定容量電流i_xの微少変化分を
増幅した電流Ｉを得るように構成し、所謂ゼロメソッド
による感度（分解能）向上が図られている。

そして、かかるゼロメソッドによる感度（分解能）向
上を最大限に達成するためには、前記測定容量電流i_xと
基準容量電流i_sとが略等しくなるようにする必要がある
から、前記基準容量C_sは、図示しているように、複数個
の既知容量素子C_s1,C_s2……C_sn（通常は、C_s1＝C_s2＝…
…＝C_snとされる）を並列接続すると共に、前記試料Ｏ
の容量に応じて、使用する既知容量素子C_s1,C_s2……C_sn
をスイッチSW₁,SW₂……SW_n（通常は、リレー等が用いら
れる）により任意に選択調整（制御）できるように構成
されている。

〔発明が解決しようとする課題〕

しかしながら、上記した従来構成の容量測定回路にお
いては、測定容量電流i_xから差し引くべき基準電流とし
て基準容量C_sから得られる基準容量電流i_sを用いるよう
に構成した言わば容量制御方式を採用しているために、
基準容量C_sを構成するために多数の既知容量素子C_s1,C
_s2……C_snを必要とする（例えば12bitの場合には12個必
要）し、しかもそれら容量素子は一般に高価で嵩高いた
めに回路全体が大型化すると共に製造コストが高くつく
という問題があり、また、基準容量電流i_sを段階的にし
か制御できない（微調整できない）という難点もあり、
更に、前記スイッチSW₁,SW₂……SW_nの浮遊容量による誤
差が生じてしまい、外部からの容量制御を精度良く行え
ない、という問題もあった。

本発明の目的は、測定容量電流から差し引くべき既知
の基準電流として、従来構成のものにょうな容量制御方
式とは全く異なる制御方式、つまり、電圧調整手段と抵
抗とから得られる電流を用いるように構成した言わば電
圧制御方式を採用することによって、前述したように従
来問題を解消し得る容量測定回路を開発・提供せんとす
ることにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明に係る容量測定回
路は、測定対象試料に測定用交流電圧を印加して得られ
る測定容量電流から既知の基準電流を差し引いた差電流
を生成し、その差電流を増幅するように構成してある容
量測定回路において、前記既知基準電流を生成するに、
基準交流電圧に対して、位相調整用のオールパス回路と
電圧調整用のアナログ乗算器とを設けることにより、前
記試料に対して供給する測定用交流電圧の位相よりも90
゜遅らせた所定の位相遅れ電圧を生成し、その位相遅れ
電圧を電流に変換するための抵抗を設けてある、という
特徴を備えている。

〔作用〕

かかる特徴構成を採用したことにより発揮される作用
は下記のとおりである。

即ち、本発明に係る容量測定回路においては、後述す
る実施例の記載からもより一層明らかとなるように、位
相調整用のオールパス回路と電圧調整用のアナログ乗算
器とによって、試料に対して供給する測定用交流電圧の
位相よりも90゜遅らせた所定の位相遅れ電圧を、基準交
流電圧から生成し、その位層遅れ電圧を電流に変換する
ことにより、測定容量電流から差し引くべき既知の基準
電流を生成するように構成した電圧制御方式を採用して
いるから、従来の容量制御方式のものに比べて、基準電
流の微調整を外部からの制御により容易にかつ精度良く
行なえるようになり、また、試料（測定容量）に対する
基準容量に相当する容量素子としては、位相調整器を構
成するオールパス回路における任意の容量の容量素子を
１個設けるだけでよいから、回路全体を従来のものに比
べて大幅に小型化できると共に製造コストも安価にで
き、更に、位相調整器としては、位相調整時にゲインを
変化させることなく位相のみを変化させることができる
オールパス回路を使用しているため、位相調整を極めて
容易に行うことができる。

〔実施例〕

以下、本発明の具体的実施例を図面（第１図ないし第
３図）に基いて説明する。

第１図は本発明の実施例に係る容量測定回路の全体概
略回路構成図を示し、この図において、Ｅは交流電源、
Ｔはトランスであって、このトランスＴにより互いに同
じ位相の二つの交流電圧、つまり、測定用交流電圧e₀と
基準交流電圧e_sとが生成される。

前記測定用交流電圧e₀は測定対象試料Ｏ（その容量は
C_xである）に印加され、測定容量電流i_xが得られる。な
お、この測定容量電流i_xの位相は前記測定用交流電圧e₀
よりも位相が90゜進められたものとなる。

一方、前記基準交流電圧e_sは、一つの容量Ｃ（コンデ
ンサー）と固定抵抗R₁および可変抵抗Ｒを図示のように
接続して成る位相調整用のオールパス回路１に印加され
る。この場合、前記オールパス回路１における可変抵抗
Ｒは、そのオールパス回路１からの出力電圧e₁の位相
を、前記基準交流電圧e_sおよび測定用交流電圧e₀よりも
実質的に90゜進めるように調整される。

次に、オールパス回路１からの出力電流e_s1は、電圧
調整用のアナログ乗算器２（Ｚ＝Ｘ×Ｙなる特性を有す
る）のＸ端子に入力されて、そのアナログ乗算器２のＹ
端子に付設された可変直流電源Ｖを制御することによ
り、所定の電流値i₂となるように調整され、Ｚ端子から
出力される。

さらに、前記アナログ乗算器２からの出力電流i₂は、
反転器３に入力されて位相が180゜遅れた電圧V_sに変換
される。従って、この反転器３から出力される電圧e_s1
は、前記基準交流電圧e_sおよび測定用交流電圧e₀よりも
90゜遅れたものとなる。

そして、前記反転器３から出力される電圧e_s1は、固
定抵抗R_sを介して基準電流i_sに変換される。この基準電
流i_sも前記反転器３から出力される電圧e_s1と同様に前
記基準交流電圧e_sおよび測定用交流電圧e₀よりも90゜遅
れたものであることは明らかであり、従って、この基準
電流i_sと、前記測定用交流電圧e₀よりも位相が90゜進め
られた測定容量電流i_xとは、互いに180゜位相が異なる
ことになる。

そこで、これら測定容量電流i_xと基準電流i_sとを接点
Ｐにおいて加算（実際には減算となる）することによ
り、それら測定容量電流i_xと基準容量電流i_sとの差電流
ｉ（i_x−i_s）を生成し、その差電流ｉを電流増幅器Ａで
増幅することによって、前記測定容量電流i_xの微少変化
分を増幅した電流Ｉを得るように構成し、所謂ゼロメソ
ッドによる感度（分解能）向上を図っている。

従って、前記抵抗R_sから出力される既知の基準電流i_s
と前記電流増幅器Ａから出力される増幅電流Ｉとから、
測定対象試料Ｏの容量C_xを高い分解能で測定することが
できるのである。

ところで、上記のように基準交流電圧e_sの位相を進め
るための手段としては、前記オールパス回路１の他に
も、例えば、第２図に示すような単純なRC回路（所謂フ
ィルター）を用いることも考えられるが、かかるRC回路
の場合には、位相調整と共にゲインも変化してしまう難
点があると共に、90゜以上位相を進めることが不可能な
ため、他の回路における位相遅れ分を補正することがで
きないという欠点がある。

これに対して、上記オールパス回路１は、印加電圧よ
りも０〜180゜位相の進んだ電圧を出力可能なもので、
しかも、その位相調整時においてゲインの変化を伴わな
い、という優れた特性を有しており、このことが、特に
かかるオールパス回路１を本容量測定回路における位相
調整用の手段として用いている理由である。

なお、オールパス回路１としては、第３図に示すよう
に、演算増幅器ａを用いた構成のものを採用してもよい
が、このような演算増幅器ａを用いるとノイズが大きく
なる場合があるので、第１図に示した構成のものを用い
るのが望ましい。

また、上記した実施例においては、前記アナログ乗算
器２として電流出力型のものを使用していることから、
反転器３を設けているが、電圧出力型のアナログ乗算器
を用いた場合には、かかる反転器３は不要である 〔発明の効果〕 以上詳述したところから明らかなように、本発明に係
る容量測定回路によれば、測定対象試料に測定用交流電
圧を印加して得られる測定容量電流から差し引くべき既
知基準電流を生成するに、基準交流電圧に対して、位相
調整用のオールパス回路と電圧調整用のアナログ乗算器
とを設けることにより、前記試料に対して供給する測定
用交流電圧の位相よりも90゜遅らせた所定の位相遅れ電
圧を生成し、その位相遅れ電圧を電流に変換するための
抵抗を設けてある、という言わば電圧制御方式を採用し
ているから、従来の容量制御方式のものに比べて、基準
電流の微調整を外部からの制御により容易にかつ精度良
く行なえ、また、試料（測定容量）に対する基準容量に
相当する容量素子としては、位相調整器を構成するオー
ルパス回路における任意の容量の容量素子を１個設ける
だけでよいから、回路全体を従来のものに比べて大幅に
小型化できると共に製造コストも安価にでき、更に、位
相調整器としては、位相調整時にゲインを変化させるこ
となく位相のみを変化させることができるオールパス回
路を使用しているため、位相調整を極めて容易に行うこ
とができる、といった種々の優れた効果が発揮される。

【図面の簡単な説明】

第１図ないし第３図は、本発明に係る容量測定回路の具
体的実施例を説明するためのものであって、第１図は全
体概略回路構成図を示し、第２図は本発明の動作説明の
際に用いる要部に対する比較例の回路構成図を示し、ま
た、第３図は別実施例の要部の回路構成図を示してい
る。 第４図は、本発明の技術的背景ならびに従来技術の問題
点を説明するためのものであって、従来一般の容量測定
回路の全体概略回路構成図を示している。 Ｏ……測定対象試料、C_x……測定対象試料Ｓの容量、e₀
……測定用交流電圧、i_x……測定容量電流、e_s……基準
交流電圧、i_s……既知基準電流、ｉ……差電流、Ｉ……
増幅電流、１……オールパス回路、２……アナログ乗算
器、e_s1……位相遅れ電圧、R_s……抵抗。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】測定対象試料に測定用交流電圧を印加して
   得られる測定容量電流から既知の基準電流を差し引いた
   差電流を生成し、その差電流を増幅するように構成して
   ある容量測定回路であって、前記既知基準電流を生成す
   るに、基準交流電圧に対して、位相調整用のオールパス
   回路と電圧調整用のアナログ乗算器とを設けることによ
   り、前記試料に対して供給する測定用交流電圧の位相よ
   りも90゜遅らせた所定の位相遅れ電圧を生成し、その位
   相遅れ電圧を電流に変換するための抵抗を設けてあるこ
   とを特徴とする容量測定回路。