CN1531780A - 快速复用模数转换器 - Google Patents

快速复用模数转换器 Download PDF

Info

Publication number
CN1531780A
CN1531780A CNA028032756A CN02803275A CN1531780A CN 1531780 A CN1531780 A CN 1531780A CN A028032756 A CNA028032756 A CN A028032756A CN 02803275 A CN02803275 A CN 02803275A CN 1531780 A CN1531780 A CN 1531780A
Authority
CN
China
Prior art keywords
integrator
input
signal
output
signal processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028032756A
Other languages
English (en)
Other versions
CN100409575C (zh
Inventor
G
埃里克
M�������� �и�
G·内斯特勒
克里斯托弗
M·托利弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1531780A publication Critical patent/CN1531780A/zh
Application granted granted Critical
Publication of CN100409575C publication Critical patent/CN100409575C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466Multiplexed conversion systems
    • H03M3/472Shared, i.e. using a single converter for multiple channels
    • H03M3/474Shared, i.e. using a single converter for multiple channels using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Thermal Insulation (AREA)
  • Radio Relay Systems (AREA)

Abstract

本发明描述一种复用的信号处理器,该信号处理器具有输入电路,用于接收多路输入信号。该调制器处理所选的输入信号,以生成代表的数字输出。该调制器包括积分器,该积分器对所选的输入信号和代表数字输出的反馈信号之差求积分。信号控制电路通过时分复用依次选择处理周期的各输入信号作为所选输入信号,并在各处理周期结束时存储数字输出和积分器状态。在各输入信号的初始处理周期之后,每个处理周期根据数字输出和积分器状态,从该输入信号的先前处理周期结束起开始。

Description

快速复用模数转换器
技术领域
本发明一般涉及数字信号处理,特别涉及复用状态保存模数转换器。
背景技术
诸如∑-Δ调制器那样的模数转换器(ADC)可提供代表模拟输入信号的单个或多个数字位的数字位流输出。该位流输出具有在频域中变化的噪声,被称为成形噪声(shaped noise)。成形噪声通常由具有截止频率的数字低通滤波器来消除,该截止频率低于成形噪声上升超过平带噪声时的频率。通常,该截止频率为转换器采样速率的1/16~1/64。
图1示出了类似于与在第6,040,793号美国专利中所述的通用二阶开关电容器、∑-Δ调制器ADC的功能结构,该美国专利的内容在此引用以供参考。输入电路10提供用于采样的模拟输入信号VinP和VinN。从输入电压信号中减去的是来自反馈电路11的正反馈信号和负反馈信号RefP和RefN。第一级积分器12接收差分信号,并把积分的输出信号通过耦合电容器Cs2提供给第二级积分器13。各积分器12和13也分别具有内部反馈电容器Ci1和Ci2,该Ci1和Ci2把积分输出反馈给积分器输入。因此,这些在内部反馈电容器Ci1和Ci2两端之间的电压反映其相关积分器的内部状态。各积分器12和13的积分输出分别通过耦合电容器Cs31和Cs32被提供给比较器14。比较器14的输出是代表模拟输入电压的数字数据位流。该位流被提供给十选一多路器(decimator)滤波器(未示出),该十选一多路器滤波器减少采样的带外量化噪声分量,并生成滤波输出采样的数据流。三阶sinc滤波器例如可在具体的ADC中使用。
ADC可适用于多个输入信号之间的时分复用(TDM)。有关这种复用ADC的说明,例如请参见Y.M.Lin等人在IEEE 1993年“CustomIntegrated Circuit Conference”(常规集成电路会议学报),1993,pp.25.7.1-25.7.4上发表的“可编程功率计芯片(A Programmable PowerMetering Chip)”,该文献在此引用以供参考。在该文中的图2示出了调制器之后的复用的模拟输入和复用的数字滤波器。有关该方案的进一步说明,请参见C.Lyden等人发表的“复用应用的单冲∑-Δ模数转换器(A Single Shot Sigma Delta Analog to Digital Converter forMultiplexed Applications)”以及第5,544,089、5,345,236和5,627,536号美国专利,所有这些文献在此引用以供参考。
复用ADC的一个特定应用将是在电子功率测量装置方面。在当代的配电系统中,基本线路频率通常为50或60赫兹,但是应该理解,在谐波中存在的显著能量可高达第15个谐波。ADC的动态范围要求也是难以克服的:需要20位的数字分辨率,以便在1000∶1电流范围内达到0.1%之内的精度。
图2示出了在复用器被切换到下一输入波形之前,对提供给由固定数量的调制器采样构成的并且各模拟输入均是为处理周期而选择的ADC的三个输入信号进行TDM的一例。在功率计应用中,需要对三个电压相位和三个电流相位进行采样。因此,两个三通道复用的ADC调制器就足够了。各ADC调制器均使用相同时分来循环通过相同的三个输入,以便为正在测量的各相位生成同步电压-电流采样对。当然,单独相位本身是不同步的,并且在时间上相互偏移(skew)。这不会产生问题,因为用于能量计算的总三相功率是三个各自功率值的算术和。
现有的用于将多个模拟输入复用到∑-Δ调制器的方法要求急剧减少所生成的采样数据速率。最终的解复用输出的采样速率Fmux是来自具有逐次逼近寄存器式(SAR)结构的复用ADC的可能最快速率。在当代系统中,Fmux远远小于基本调制器采样速率Fs,或者甚至小于Fs/m,其中,m是模拟输入通道数。
当∑-Δ调制器用于TDM ADC时,一般在输出位流已被解复用成多个TDM位流之后,需要进一步滤波和抽取。并且当从一个输入信号切换到下一输入信号时,内部模拟积分器和输出数字滤波器都必须稳定到新输入信号波形的合适条件。通常,该稳定时间对于数字滤波器来说是最长的。
三阶sinc滤波器的稳定时间是由该阶的第一有效值乘抽取速率,例如,96乘调制器采样时间来确定的。在此情况下,最后输出数据速率将为Fs/m/96。除非采样速率Fs非常高,否则该最终速率对于某些应用中的精确使用来说会变得太低。
发明内容
本发明的代表性实施例包括一种复用的信号处理器,该信号处理器具有输入电路,用于接收多路输入信号。调制器处理所选输入信号,以生成代表数字输出。该调制器包括积分器,该积分器对所选输入信号和代表数字输出的反馈信号之差求积分。信号控制电路通过时分复用依次选择处理周期的各输入信号作为所选输入信号,并在各处理周期结束时存储数字输出和积分器状态。在各输入信号的初始处理周期之后,各处理周期均根据数字输出和积分器状态,从该输入信号的先前处理周期结束起开始。
本发明的另一实施例包括一种复用的信号处理器,该信号处理器具有输入电路,用于接收多个输入信号。多级调制器处理所选输入信号,以生成代表的数字输出。该调制器包括一个或多个积分器级。一个积分器级包括各输入信号的单独离散积分器,其中,各积分器均生成代表离散积分器输入和离散积分器输出的积分的输出。另一积分器级包括时分复用积分器,该积分器依次选择处理周期的各输入信号,以生成代表复用积分器输入和复用积分器输出的积分的输出。在各输入信号的初始处理周期之后,各处理周期均根据数字输出和复用积分器输出,从该输入信号的先前处理周期结束起开始。
在一个实施例中,多个输入信号可以是模拟信号,也可以是数字信号。开关的电容器构成可以存储数字输出和积分器状态中的至少一个。信号处理器可以是∑-Δ调制器。该信号处理器还可以包括滤波器,例如sinc滤波器,该滤波器与调制器进行通信,用于从数字输出中消除噪声。
附图说明
通过参照以下结合附图所作的详细说明,将会更容易理解本发明,在附图中:
图1示出了通用二阶、开关的电容器、∑-Δ调制器ADC的功能结构;
图2示出了在复用器被切换到下一输入波形之前,对提供给由固定数量的调制器采样构成的并且各模拟输入均是为处理周期而选择的ADC的三个输入信号进行TDM的一例;
图3示出了与根据本发明一个实施例修改的图1类似的∑-Δ调制器的一部分;
图4示出了根据本发明一个实施例的两级ADC调制器,其中,第一级使用各输入通道的单独离散积分器,而第二级使用并联状态保存电容器的原理以便将积分器复用。
具体实施方式
本发明的实施例将状态保存复用电路集成到诸如∑-Δ调制器那样的ADC调制器内部的信号路径内。理想的是,具有m位流输出(与可选择的模拟输入数对应)的∑-Δ调制器应具有各位流输出的独立成形噪声频谱,以使输出位流平均速率为Fs/m。这可通过单独保存各复用输入的调制器状态值来实现。对于二阶调制器,可保存以下状态值:
·比较器数字输出(单个“位“或多个“位”);以及
·积分器状态-1用于一阶调制器,2用于二阶调制器等(尽管在某些应用中,保存所有积分器输出可能不是可取的)。
当输入复用器返回到合适输入时,这些保存值用于恢复调制器状态。应该理解,该方案适合于任何阶的调制器。
实施例也可在所有数字的设计中来实施。例如,有时把n位字的数字采样数据流重新调制成单个位或m位的流是有用的。例如,该对门区域(gate area)是有利的。在该实施例中,数字调制器可使用加法器和寄存器作为积分器。
在具有六个处理通道(三个用于相电压,三个用于相电流)的三相功率测量应用中,各电压通道的初始处理周期应在与相同相位电流通道的初始处理周期相同的绝对时间发生。这可确保各相位的有效功率计算使用时间同步采样。
对于诸如图1所示那样的全微分二阶∑-Δ调制器,存在为各输入通道时隙保存的五个量:
1.第一级积分器正电压,VCi1+
2.第一级积分器负电压,VCi1-
3.第二级积分器正电压,VCi2+
4.第二级积分器负电压,VCi2-,以及
5.比较器输出数字状态,MOD。
如果积分器电容器Ci1和Ci2被复制,并且各模拟输入通道为一个,则积分器电压可在各自输入通道处理周期结束时被保存在这些电容器的每个上。
图3示出了与根据本发明实施例修改的图1类似的∑-Δ调制器的一部分,用于把两个并联积分器电容器Ci1a和Ci1b附加给第一级积分器,以便将两个模拟输入通道复用。为了清楚起见,图3仅示出了第一级积分器的正通道构成,但是对于第一级积分器的负通道和对于任何后续积分器级的正通道和负通道来说,可实施并联电容器的类似构成。而且,如图所示,将三个或多个输入通道复用是用于实施两通道复用的原理的简单扩展。当A通道输入VinPa有效时,其相关积分器电容器Ci1a切换到积分器电路,同时B通道积分器电容器Ci1b从该电路切换出。同样,当B通道输入VinPb有效时,其相关积分器电容器Ci1b切换到积分器电路,同时A通道积分器电容器Ci1a从该电路切换出。而且图3底部示出了各种相关控制信号。
为了把积分器输出电压保存在电容器上,有必要切断电压源。在图3中,电压源是积分器的输出,并且信号outena和outenb分别对积分器输出与积分器电容器Ci1a和Ci1b的连接进行控制。如果开关理想,则该构成将足够了,但是对于实际开关来说,存在来自开关两端和对模拟接地的开关端子的寄生电容。并且在某些应用中,输入通道间的隔离可能会是重要的。由于求和节点将因积分器运算放大器的有限增益而移动,因而该变化可被耦合到切断的积分器电容器Ci1a和Ci1b上。因此,可包括用于减少该影响的附加开关。这些附加开关将无效电容器的求和节点侧切断,并将其与调制器共模电压连接。这种切断的电容器一端的连接可防止无效电容器两端之间的存储电压由于开关装置源极-漏极二极管泄漏而漂移到任一电源导轨(power rail)。
采用这种电容器开关构成,开关控制信号变化的顺序对防止积分器电容器之间的耦合以及对保存电容器两端之间的准确电压都是重要的。由于切断积分器电容器Ci就如同输入采样,因而应首先切断求和节点上的LHS开关,然后切断运算放大器输出的右侧(RHS)开关,最后将处于无效状态时的电容器与共模电压连接。将电容器重新连接几乎采用倒序进行。首先,切断共模,然后将电容器与求和节点连接。首先连接该侧是因为求和节点和电容器电压是相同的。最后,将运算放大器输出与电容器连接。如果首先连接运算放大器输出,则电容器电压将必须摆动(skew),以便与运算放大器输出匹配。运算放大器输出电压将是截然不同的,这是因为它是由先前复用器输入波形来确定的。首先连接求和节点会减少电容器端电压必须进行的电压变化,以便使用新积分电容器将运算放大器返回到闭环积分器状态。
以上结构的一个潜在问题是由模拟开关的非线性特性引起的。一般来说,当源极或漏极电压改变时,所有寄生电容将改变。这种电压依赖性也是非常非线性的。图3所示的积分状态保存调制器结构可采用两种方式将该非线性电容的影响降至最小:
(1)全微分信号流,以使寄生现象与对置两侧基板的匹配取消;
以及
(2)确保用于控制电容器电压的开关具有独立的源极和漏极电压,这些电压是恒定的,与模拟输入电压无关。恒定电压可以是调制器共模电压(通常是基准电压)。
当积分器电容器被复制时,与图3一样,在积分器输出的RHS开关将根据积分器的输出电压来检查(see)不断变化的源极和漏极电压。与输入采样路径的RHS开关类似,积分器输入上的LHS开关检查恒定电压,这是因为在通道处理周期开始时的电压是共模电压(或基准电压)。
将串联开关设置在积分电容器两侧中的任一侧来生成具有RC时间常数的附加串联电阻,该电阻将零附加给环路特性。该串联开关应将其尺寸设定成使相位余量保持大于60度,以维持稳定。
在一个具体的实施例中,第一级和第二级都具有复用的积分电容器,用于保存无效输入通道的积分器输出状态。对于使用该结构的理想调制器来说,当输入通道在处理周期中有效时,人们期望积分器输出变化,然后当该输入通道变为无效时,该输出保持恒定。理想的是,积分器输出在一个通道处理周期结束时保持于在上一时钟阶段结束时达到的水平,然后在该输入通道的下一有效处理周期的第一时钟阶段结束以前返回到相同水平。当复用积分器电容器时,在后续处理周期的第一时钟阶段结束时的返回电压误差一般是主要误差。
在从给定输入通道的一个处理周期到下一处理周期的转变中的积分器输出电压误差的附加(当积分器输出应是恒定时)可能对于某些应用来说太大。一般,最接近输入的误差预计会更明显。当在两级ADC调制器中将两个积分器级复用时,第一积分器输出可能会与模拟输入有60~70dB的改变,而第二积分器输出则可能会与原始模拟输入有120~140dB的改变。在诸如三相电功率测量那样的应用中,目标可以是在1000∶1的范围内按照0.1%精度来测量功率。这充分表示了在全范围内的最大误差比为120dB。这提示第二级误差可允许大于第一级误差。因此,如果第一级是理想的,并且第二级具有所述的电容器电压复用误差,则总性能可以是可接受的。这产生第二特定实施例。
图4示出了根据本发明一个实施例的两级ADC调制器,其中,第一级使用各输入通道的单独离散积分器,而第二级使用并联状态保存电容器的原理来将积分器复用。与图3一样,图4被简化成仅示出第一级和第二级的正半部。对于第一级和第二级的负半部,以及对于附加输入通道来说,可采用类似的结构。
在图4中,将第一级的复用转移到并联离散积分器后面的开关。在用于测量三相电功率的应用中,将有3个完整离散积分器,然后是复用开关构成,用于选择有效积分器通道。第二级的左侧(LHS)开关已经在该路径中,因此时钟信号的合适选通(gating)可将第二级LHS开关的功能与第一级的复用合并。这样,第一级的RHS开关是第二级的LHS开关,并且这两个术语中的任一术语均是准确的,并可根据上下文需要来使用。
在图4的第一级积分器中,当各个时隙(time slot)无效时,在调制器时钟期间,φ1a和φ1b时钟信号处于LOW(低)状态。设计策略是将第一级输入开关电容器电路的RHS开关而不是LHS开关选通。对于第二级来说,可将输入路径的LHS开关选通。可将通用单个模拟输入调制器的第一级和该多个模拟输入调制器的第一级之间的差别汇总如下:
(1)针对第一级输入和基准采样来将RHS开关选通。
(2)输入阻抗是不连续的,这是因为RHS开关是不连续的。基准负荷将看起来是连续的,这是因为每次只有一个基准采样是有效的。
(3)将共模反馈环路选通。
(4)第一级积分器输出负荷在其上具有附加无效开关,这些开关代表附加非线性电容。
(5)与典型通用单个输入调制器相比,调制器时钟频率提高。这可提示增加积分器运算放大器的带宽并减少积分电容器的尺寸。
本发明的实施例被设计成在采样时使积分器输出完全稳定(settling)。该稳定是在RHS开关闭合时(其时钟信号的下降沿)发生的。稳定电压应在其各自时钟信号结束时,针对各积分器级的输入和输出进行分析,包括检查上升沿和负沿转变(negative edge transition)。全稳定(full settling)应是当电压水平在来自积分器运算放大器的有限增益的隐含增益误差内时发生的;例如,运算放大器的开环增益可以在60dB和70dB之间。全稳定可以被定义成使稳定电压保持在最终值的不到0.1%以内所需的时间。如果目标调制器的时钟频率为2.5MHz(400ns周期),则可用的φ1或φ2有效时间将各自为至少180ns。
在调制器后面的处理电路中,每个位流均由多组串联的采样构成,该多组串联的采样可以被解复用和处理,好像它们是连续的一样。当然,当提到输入时,各通道位流均具有实时间隙,这是因为仅就一部分时间对输入进行采样,但这些间隙在合适采样频率时不明显。这就是说,在现有技术中使用的sinc滤波器仍可使用,只要其时钟被选通以使该滤波器只有在合适时隙有效时才有效。
这可通过多重sinc滤波器以直接的方式来实现,每个解复用的位流有一个sinc滤波器,但是某些设计考虑因素将保留。例如,当解复用位流断开时,需要考虑在此期间是否和如何对滤波器计时。在本发明的特定实施例中,滤波器在其相关时隙无效时,即:不连续采样时不予计时。在所选复用器输入的上一调制器时钟周期结束时,调制器状态由各积分器级的电压状态来确定,并且比较器的数字输出值被保存。当复用器返回到该所选输入时,这些值被恢复,并且当所选输入无效时,该调制器表现为好像其时钟停止一样。
滤波器结构也需要进行合适设计,以防止重建波形因图像、图形失真(aliasing)或者复用方案的其他副影响而恶化。如果数字滤波器抽取调制器输出的解复用的位流,则各输入处理周期的采样数应小于抽取速率。该条件可防止来自解复用的图像在滤波器输出通带中显现。
尽管已对本发明的各种示范性实施例作了揭示,然而本领域技术人员应该明白,可在不背离本发明真实范围的情况下,进行将实现本发明某些优点的各种改动和修改。

Claims (21)

1.一种复用的信号处理器,该信号处理器包括:
输入电路,用于接收多个输入信号;
调制器,用于处理所选的输入信号,以生成代表的数字输出,该调制器包括积分器,该积分器对所选的输入信号和代表数字输出的反馈信号之差求积分;以及
信号控制电路,用于通过时分复用依次选择处理周期的各输入信号作为所选的输入信号,并用于在每个处理周期结束时存储数字输出和积分器状态;
其中,在每个输入信号的初始处理周期之后,各处理周期均根据数字输出和积分器状态,从该输入信号的先前处理周期结束起开始。
2.根据权利要求1所述的信号处理器,其中,所述多个输入信号是模拟信号。
3.根据权利要求1所述的信号处理器,其中,所述多个输入信号是数字信号。
4.根据权利要求1所述的信号处理器,其中,所述开关电容器构成存储数字输出和积分器状态中的至少一个。
5.根据权利要求1所述的信号处理器,其中,所述信号处理器是∑-Δ调制器。
6.根据权利要求1所述的信号处理器,它进一步包括:
滤波器,其与调制器进行通信,用于从数字输出中消除噪声。
7.根据权利要求6所述的信号处理器,其中,所述滤波器是sinc滤波器。
8.一种信号处理方法,该方法包括下列步骤:
接收多个输入信号;以及
通过时分复用依次选择处理周期的各输入信号,该处理周期包括:
(i)处理所选的输入信号以生成代表的数字输出,该处理包括使用积分器来对所选的输入信号和代表数字输出的反馈信号之差求积分;以及
(ii)在每个处理周期结束时,存储数字输出和积分器状态;
其中,在各输入信号的初始处理周期之后,各处理周期均根据数字输出和积分器状态,从该输入信号的先前处理周期结束起开始。
9.根据权利要求8所述的方法,其中,所述多个输入信号是模拟信号。
10.根据权利要求8所述的方法,其中,所述多个输入信号是数字信号。
11.根据权利要求8所述的方法,其中,存储数字输出和积分器状态使用开关的电容器结构。
12.根据权利要求8所述的方法,其中,该方法是通过∑-Δ调制器来实现的。
13.根据权利要求8所述的方法,该方法进一步包括:
使用滤波器从数字输出中消除噪声。
14.根据权利要求13所述的方法,其中,所述滤波器是sinc滤波器。
15.一种复用的信号处理器,该信号处理器包括:
输入电路,用于接收多个输入信号;
多级调制器,用于处理所选的输入信号,以生成代表的数字输出,该调制器包括至少两个积分器级,其中:
(i)一个积分器级,它包括每个输入信号的单独离散积分器,每个积分器生成代表离散积分器输入和离散积分器输出的积分的输出;以及
(ii)另一积分器级,它包括时分复用的积分器,该积分器依次选择处理周期的各输入信号,以生成代表复用的积分器输入和复用的积分器输出的积分的输出,其中,在各输入信号的初始处理周期之后,各处理周期均根据数字输出和复用的积分器输出,从该输入信号的先前处理周期结束起开始。
16.根据权利要求15所述的信号处理器,其中,所述多个输入信号是模拟信号。
17.根据权利要求15所述的信号处理器,其中,所述多个输入信号是数字信号。
18.根据权利要求15所述的信号处理器,其中,开关电容器构成存储数字输出和积分器状态中的至少一个。
19.根据权利要求15所述的信号处理器,其中,该信号处理器是∑-Δ调制器。
20.根据权利要求15所述的信号处理器,它进一步包括:
滤波器,其与调制器进行通信,用于从数字输出中消除噪声。
21.根据权利要求20所述的信号处理器,其中,所述滤波器是sinc滤波器。
CNB028032756A 2001-08-15 2002-08-13 快速复用模数转换器 Expired - Fee Related CN100409575C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US31266401P 2001-08-15 2001-08-15
US60/312,664 2001-08-15
US10/160,609 2002-05-31
US10/160,609 US6593865B2 (en) 2001-08-15 2002-05-31 Rapid multiplexing analog to digital converter

Publications (2)

Publication Number Publication Date
CN1531780A true CN1531780A (zh) 2004-09-22
CN100409575C CN100409575C (zh) 2008-08-06

Family

ID=26857041

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028032756A Expired - Fee Related CN100409575C (zh) 2001-08-15 2002-08-13 快速复用模数转换器

Country Status (6)

Country Link
US (1) US6593865B2 (zh)
EP (1) EP1417765B1 (zh)
CN (1) CN100409575C (zh)
AT (1) ATE413019T1 (zh)
DE (1) DE60229644D1 (zh)
WO (1) WO2003017496A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682331B (zh) * 2007-04-09 2013-04-24 罗伯特·博世有限公司 用于周期性非均匀采样信号的高效硬件重建
CN106301365A (zh) * 2015-06-23 2017-01-04 硅实验室公司 减小模数转换器中的失真

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10152888A1 (de) * 2001-10-26 2003-05-15 Infineon Technologies Ag Integrierter Analogmultiplexer
US6879274B2 (en) * 2003-02-24 2005-04-12 Analog Devices, Inc. Signal-conditioning and analog-to-digital conversion circuit architecture
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7042376B1 (en) 2005-05-20 2006-05-09 National Instruments Corporation Scanning front end using single-pole, double-throw switches to reduce settling time
JP4924370B2 (ja) * 2007-01-26 2012-04-25 パナソニック株式会社 Σδ型ad変換器およびそれを用いた角速度センサ
US7808413B2 (en) * 2009-01-23 2010-10-05 Honeywell International Inc. System and method for processing signals from multiple input devices
CN102522991B (zh) * 2011-12-31 2014-05-21 开曼群岛威睿电通股份有限公司 采用三角积分调制的模拟数字转换器
US9148239B2 (en) 2012-07-25 2015-09-29 General Electric Company Systems and methods for programmatically filtering frequency signals
US9513309B2 (en) * 2013-02-08 2016-12-06 Panasonic Intellectual Property Management Co., Ltd. Inertia sensor with switching elements
CN104202050B (zh) * 2014-08-20 2017-08-08 中国科学院微电子研究所 一种多路多斜率的非均匀采样电路
EP3565124A1 (en) * 2018-05-03 2019-11-06 ams AG Delta-sigma modulator with a automatic gain control in the feedback loop
US10855305B2 (en) * 2019-04-04 2020-12-01 Intel Corporation High-speed, low power, low kickback noise comparator suitable for a multi-comparator successive approximation analog-to-digital converter (ADC)
CN112486882B (zh) * 2020-12-15 2023-05-26 安徽皖通邮电股份有限公司 一种背板上单板信号的复用装置的复用方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0586021B1 (en) 1990-01-31 1996-11-27 Analog Devices, Inc. Digital noise shaper circuit
US5055843A (en) 1990-01-31 1991-10-08 Analog Devices, Inc. Sigma delta modulator with distributed prefiltering and feedback
US5134401A (en) 1991-03-12 1992-07-28 Analog Device, Inc. Delta sigma modulator having programmable gain/attenuation
MX9206230A (es) 1992-02-21 1993-09-01 Abb Power T & D Co Mejoras en un contador de energia electrica activay metodos para el uso del mismo.
US5248971A (en) 1992-05-19 1993-09-28 Mandl William J Method and apparatus for multiplexed oversampled analog to digital modulation
JPH07249989A (ja) * 1994-03-11 1995-09-26 Yamaha Corp アナログ/ディジタル変換器
US5627536A (en) * 1994-12-27 1997-05-06 Advanced Micro Devices, Inc. Multiplexed delta-sigma modulator
US5617090A (en) 1995-05-10 1997-04-01 Harris Corporation Multi-channel sigma-delta A/D converters with improved throughput
US5862069A (en) 1996-07-12 1999-01-19 Analog Devices, Inc. Four quadrant multiplying apparatus and method
JPH11145837A (ja) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd A/d変換装置
US6040793A (en) * 1998-03-18 2000-03-21 Analog Devices, Inc. Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection
US6278392B1 (en) 1999-08-10 2001-08-21 Analog Devices, Inc. Gain adjustable sigma delta modulator system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682331B (zh) * 2007-04-09 2013-04-24 罗伯特·博世有限公司 用于周期性非均匀采样信号的高效硬件重建
CN106301365A (zh) * 2015-06-23 2017-01-04 硅实验室公司 减小模数转换器中的失真
CN106301365B (zh) * 2015-06-23 2019-09-03 硅实验室公司 减小模数转换器中的失真

Also Published As

Publication number Publication date
EP1417765A2 (en) 2004-05-12
US6593865B2 (en) 2003-07-15
CN100409575C (zh) 2008-08-06
WO2003017496A2 (en) 2003-02-27
DE60229644D1 (en) 2008-12-11
ATE413019T1 (de) 2008-11-15
US20030034908A1 (en) 2003-02-20
EP1417765B1 (en) 2008-10-29
WO2003017496A3 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
CN100409575C (zh) 快速复用模数转换器
US7136006B2 (en) Systems and methods for mismatch cancellation in switched capacitor circuits
Uchimura et al. Oversampling A-to-D and D-to-A converters with multistage noise shaping modulators
KR100914503B1 (ko) 하이브리드 멀티스테이지 회로
US7916054B2 (en) K-delta-1-sigma modulator
US6954159B1 (en) Low distortion band-pass analog to digital converter with feed forward
CN1174553C (zh) 混合低通增量求和调制器
US20080062024A1 (en) Method of controlling delta-sigma modulator and delta-sigma modulator
US7474241B2 (en) Delta-sigma modulator provided with a charge sharing integrator
TWI649976B (zh) 三角積分類比至數位轉換器
JP2010171484A (ja) 半導体集積回路装置
Prasad et al. A 120db 300mw stereo audio a/d converter with 110db thd+ n
US20080007442A1 (en) Range compression in oversampling analog-to-digital converters using differential input signals
Honarparvar et al. A low power, high performance multi-mode delta-sigma ADC for GSM, WCDMA and WLAN standards
Abdoli et al. A novel noise-coupled time-interleaved delta-sigma modulator with analysis of practical limitations
KR101961363B1 (ko) 피드-포워드 델타-시그마 변조기
Abdoli et al. Noise-Coupled Time-Interleaved Delta–Sigma Modulator with Reduced Hardware Complexity
Kareppagoudr et al. Switched-Capacitor Integrator with Slew-Rate Enhancement and Low Distortion
US7348907B2 (en) Range compression in oversampling analog-to-digital converters
Sung et al. A third-order switched-current delta-sigma modulator with analog error cancellation logic and digital comb filter
Abdoli et al. A second-order two-channel time-interleaved delta-sigma modulator circuit design
Guan et al. An improved switched-capacitor resonator for high-speed bandpass/spl Sigma//spl Delta/modulator
Yang et al. A 128dB dynamic range 1kHz bandwidth stereo ADC with 114dB THD
CN118316454A (zh) 一种用于Delta-Sigma ADC量化器的带无源求和SAR系统
U et al. Offset-and gain-compensated and mismatch-free SC delay circuit with flexible implementation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AMERICA ANALOG DEVICE INC.

Free format text: FORMER NAME: ANALOG DEVICES INC.

CP01 Change in the name or title of a patent holder

Address after: Massachusetts, USA

Patentee after: ANALOG DEVICES, Inc.

Address before: Massachusetts, USA

Patentee before: Analog Devices Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20200813

CF01 Termination of patent right due to non-payment of annual fee