CN101222229B - 内建自我测试的讯号转换装置 - Google Patents
内建自我测试的讯号转换装置 Download PDFInfo
- Publication number
- CN101222229B CN101222229B CN2007100021703A CN200710002170A CN101222229B CN 101222229 B CN101222229 B CN 101222229B CN 2007100021703 A CN2007100021703 A CN 2007100021703A CN 200710002170 A CN200710002170 A CN 200710002170A CN 101222229 B CN101222229 B CN 101222229B
- Authority
- CN
- China
- Prior art keywords
- group
- coupled
- signal
- reference voltage
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明披露一种内建自我测试的讯号转换装置,包含一第一讯号转换电路、一第二讯号转换电路、一比较装置、一控制逻辑装置以及分压装置。其中,该第一、第二讯号转换电路用来于一自我测试模式下接收一第一参考电压与一第二参考电压与接受该控制逻辑装置产生的第一与第二组控制讯号的控制,以供该比较装置产生一比较结果。
Description
发明领域
本发明涉及一具有内建自我测试的模拟数字转换器,特别是涉及一种利用电容测电容来观察是否达到最高分辨率要求,再利用电容测电阻观察电阻是否达到另一分辨率要求的模拟数字转换器。
背景技术
现有的N位的连续渐进(Successive-Approximation Register,SAR)模拟数字转换器(Analog to Digital Converter,ADC)常利用电阻网络(resistor string)来进行最高有效位(most significant bit,MSB)的译码,而利用电容网络(capacitor array)来进行最低有效位(least significant bit,LSB)的译码,其中电阻网络的每一电阻的误差必须达到(N+1)位,电容网络的对等电容的误差必须达(N/2+1)位,并且译码操作可分为一取样周期(sampling phase)与一位循环周期(bit-cycling phase)两个阶段。然而,电阻网络在模拟转数字器会有低成品率的情形,并且电容网络在电阻网络出现低成品率的情形时仍维持高度匹配。此外,若利用一内建自我测试(Built-in Self Test,BIST)电路测试模拟数字转换器的累积非线性误差,该电路包含的斜波产生器会使得芯片面积大增;若使用模拟测试机台测试,则其成本昂贵且耗时。
发明内容
本发明提供一种利用电容测电容观察是否达到最高分辨率要求,再利用电容测电阻观察电阻是否达到另一分辨率要求的讯号转换装置,以解决上述的问题。
本发明的内建自我测试的讯号转换装置,包含有一第一讯号转换电路、一第二讯号转换电路、一比较装置、一控制逻辑装置以及分压装置。该比较装置用来比较其一第一输入端和一第二输入端的讯号以产生一比较结果。该第一讯号转换电路耦接于该比较装置的该第一输入端,用来于一自我测试模式下接收一第一参考电压以及一第二参考电压,并依据一第一组控制讯号来产生一第一比较讯号于该比较装置的该第一输入端。该第二讯号转换电路耦接于该比较装置的该第二输入端,用来于该自我测试模式下接收该第一参考电压以及该第二参考电压,以依据该第一组控制讯号来产生一第二比较讯号于该比较装置的该第二输入端。该分压装置耦接于该第一、第二讯号转换电路,用来于该自我测试模式下依据一第二组控制讯号来产生至少一模拟讯号于该第一、第二讯号转换电路。该控制逻辑装置耦接于该比较装置、该第一、第二讯号转换电路以及该分压装置,用来产生该第一、第二组控制讯号。
附图说明
图1所示是本发明内建自我测试之讯号转换装置的一实施例的简化图。
图2所示是依据本发明内建自我测试的讯号转换装置的一实施例的示意图。
图3所示为本发明讯号转换装置操作于自我测试模式的取样周期的示意图。
图4所示为本发明讯号转换装置操作于自我测试模式的位循环周期的示意图。
图5所示为本发明讯号转换装置操作于位循环周期中第二位循环的示意图。
附图符号说明
100 | 讯号转换装置 |
101、102 | 讯号转换电路 |
103 | 比较装置 |
104 | 控制逻辑装置 |
105 | 分压装置 |
106、1011、1021、1052、1053 | 开关装置 |
107、108、109 | 开关组件 |
125a、125b | 6至64译码器 |
1012、1022 | 电容装置 |
1051 | 分压网络 |
具体实施方式
请参考图1,图1所示是本发明内建自我测试的讯号转换装置100的一实施例的简化图。讯号转换装置100包含有一第一讯号转换电路101、一第二讯号转换电路102、一比较装置103、一控制逻辑装置104、一分压装置105以及一第五组开关装置106。本实施例讯号转换装置100是以一12位的模拟转数字器作为说明,然而本发明并不限定于12位,其亦可以是任一位的模拟转数字器;第一讯号转换电路101及第二讯号转换电路102均是一6位的数字转模拟器,以及分压装置105亦具有6位的64组分压,然而其并不限定于6位,其亦可以是任何可以组成12位的组合,例如第一讯号转换电路101及第二讯号转换电路102是一4位的数字转模拟器及分压装置105是具有8位的256组分压电阻。请参考图2,图2所示是图1所示内建自我测试的讯号转换装置100的实施例的示意图。第一讯号转换电路101包含有一组开关装置1011,其的一第一端N1于一自我测试模式下耦接于一第一参考电压VRT,以及其一第二端N2于该自我测试模式下耦接于一第二参考电压VRB,此外,该组开关装置1011包含有多个第一开关组件S6~S11、SB6~SB11、SH、SHB;以及第一讯号转换电路101还具有一第一组电容装置1012,其一第一端N3耦接于第一组开关装置1011,且其一第二端N4选择性地耦接于一第三参考电压AGND1,其中第一组电容装置1012包含有多个第一电容组件C1~C6与一第一末端电容组件CT,且多个第一电容组件C1~C6分别耦接于多个第一开关组件S6~S11、SB6~SB11。每一第一开关组件S6~S11、SB6~SB11用来控制一相对应的第一电容组件C1~C6耦接于第一参考电压VRT或第二参考电压VRB,以及第一末端电容组件CT耦接于第一开关组件SH、SHB。第二讯号转换电路102包含有一第二组开关装置1021,其一第一端N5于该自我测试模式下耦接于第一参考电压VRT,及其一第二端N6于该自我测试模式下耦接于该第二参考电压VRB,此外,第二组开关装置1021包含有多个第二开关组件S6’~S11’、SB6’~SB11’、SH’、SHB’;第二讯号转换电路102还具有一组电容装置1022,其一第一端N7耦接于第二组开关装置1021,且其一第二端N8选择性地耦接于第三参考电压AGND1,此外,第二组电容装置1022包含有多个第二电容组件C1’~C6’与一第二末端电容组件CT’,其中多个第二电容组件C1’~C6’分别耦接于多个第二开关组件S6’~S11’、SB6’~SB11’。每一第二开关组件S6’~S11’、SB6’~SB11’用来控制一相对应的第二电容组件耦接于第一参考电压VRT或第二参考电压VRB,而第一末端电容组件CT’耦接于第一开关组件SH’、SHB’。比较装置103的一正(+)与一负(-)输入端分别耦接于第一、第二讯号转换电路101、102,用来比较第一组电容装置1012的第二端N4的输出与第二组电容装置1022的第二端N8的输出以产生一比较结果Dout。控制逻辑装置104耦接于比较装置103,用来产生一组开关控制讯号C[5:0]、CT[5:0]、C[11:6]。在此说明,开关控制讯号C[11:6]、C[5:0]、CT[5:0]框内的数字代表有效位,例如C[11:6]表示12位中的第11位至第6位的最高有效位,而C[5:0]表示12位中的第5位至第0位的最低有效位,框框内的位数会随着第一讯号转换电路101及第二讯号转换电路102的位数作相对应调整。分压装置105包含有:一分压网络1051耦接于第一、第二参考电压VRT、VRB之间,用来提供多种电压电平V1~V64(分压网络1051即为64颗串接的电阻R1~R64);一第三组开关装置1052耦接于分压网络1051与第一末端电容组件CT之间,用来于该自我测试模式下自多种电压电平V1~V64择一输出至第一末端电容组件CT,其中第三组开关装置1052包含有多个第三开关组件SR1~SR64;以及一第四组开关装置1053,耦接于分压网络1051与第二末端电容组件CT’之间,用来于该自我测试模式下自多种电压电平V1~V64择一输出至第二末端电容组件CT’,其中第四组开关装置1053包含有多个第四开关组件SR1’~SR64’;以及一第五组开关装置106耦接于第三参考电压AGND1、第一组电容装置1012的第二端N4与第二组电容装置1022的第二端N8,其中第五组开关装置106包含有多个第五开关组件SG1、SG2分别用来控制第一组电容装置1012的第二端N4与第二组电容装置1022的第二端N8是否耦接于第三参考电压AGND1。
本实施例的控制逻辑装置104输出该组开关控制讯号C[11:6]、C[5:0]、CT[5:0]来分别控制(其中C[5:0]及CT[5:0]会分别经过两个6至64译码器125a、125b来选择导通一开关组件)第一、第二、第三、第四组开关装置1011、1021、1052、1053中开关组件的开启/关闭,以经由多个比较结果来判断第一组电容装置1012与第二组电容装置1022之间的误差是否符合要求。另一方面,控制逻辑装置104亦控制第五开关组件106的开关。此外,本发明内建自我测试的讯号转换装置100的第二电容组件C1’~C6’以对称于第一电容组件C1~C6的虚设(dummy)电容的方式来加以实现;并且讯号转换装置100还设置有多个开关组件107~109,其连接方式如图1、图2所示。
本发明讯号转换装置100于自我测试模式下包含有一取样周期(samplingphase)与一位循环周期(bit-cycling phase)的操作。请参考图3,其是本发明讯号转换装置100操作于自我测试模式的取样周期的示意图。当讯号转换装置100操作于该自我测试模式中一取样周期时,控制逻辑装置104输出一组开关控制讯号SG1与SG2以控制第五开关组件106将第一组电容装置1012的第二端N4与第二组电容装置1022的第二端N8耦接至第三参考电压AGND1。因此,在该自我测试模式下,控制逻辑装置104会依序输出该组开关控制讯号从C[11:6]=000001至C[11:6]=111111以对12位中的第11位至第6位的所有可能组合进行自我测试,其中,该组开关控制讯号C[11:6]控制其相对应的第一开关组件S6~S11、SB6~SB11与相对应的第二开关组件S6’~S11’、SB6’~SB11’的开关来将第一电容组件C1~C6与对应第一电容组件C1~C6的第二电容组件C1’~C6’耦接于第一参考电压VRT。另外,在每一次的取样周期中,控制逻辑装置104会控制第一开关组件SH、SHB以使得第一末端电容组件CT耦接至第三组开关装置1052的第二参考电压VRB;同样地,控制逻辑装置104亦会同时控制第二开关组件SH’、SHB’以使得第二末端电容组件CT’耦接至第四组开关装置1053的第二参考电压VRB。因此,当进行每一次的取样周期时,控制逻辑装置104会控制开关控制讯号C[5:0]与CT[5:0]以使得第三组开关装置1052和第四组开关装置1053均耦接至第二参考电压VRB。
当完成一6位的最高有效位的自我测试模式的取样周期后,本发明讯号转换装置100便进入位循环周期。请参考图4,其是本发明讯号转换装置100操作于自我测试模式的位循环周期的示意图。此时,控制逻辑装置104是输出该组开关控制讯号SG1与SG2而控制第五开关组件106不将第一组电容装置1012的第二端N4与第二组电容装置1022的第二端N8耦接至第三参考电压AGND1。控制逻辑装置104是于位循环周期中一第一位循环时输出该组开关控制讯号C[5:0]与CT[5:0]来控制第三开关组件SR1~SR64与一第四开关组件SR1’~SR64’来分别将一第一电压电平Va与一第二电压电平Vb输出至第一末端电容组件CT与第二末端电容组件CT’,以及于位循环周期中一第二位循环时输出该组开关控制讯号C[5:0]与CT[5:0]控制第三开关组件SR1~SR64与另一第四开关组件SR1’~SR64’来分别将第一电压电平Va与一第三电压电平Vc输出至第一末端电容组件CT与第二末端电容组件CT’。接着,若比较装置103于该第一位循环中所产生的比较结果相同于该第二位循环中所产生的比较结果,则该控制逻辑装置便判断第一组电容装置1012与第二组电容装置1022之间的误差不符合要求。在此一提,第一电压电平Va与第二电压电平Vb以及第一电压电平Va与第三电压电平Vc均为分压网络1051所提供的两相邻电压电平,并且第二电压电平Vb异于第三电压电平Vc。
为了更清楚描述本发明的精神所在,以下是以测试最高有效位000001为例作为范例说明。从以上所披露的操作过程可以得知,在讯号转换装置100的自我测试模式的取样周期时,控制逻辑装置104会输出该组开关控制讯号C[11:6]=000001,此时第一电容组件C1及第二电容组件C1’均会耦接至第一参考电压VRT,而其它的第一电容组件C2~C6及第二电容组件C2’~C6’均会耦接至第二参考电压VRB,其它开关的连接如图3所示。此时,可以得出第一组电容装置1012与第二组电容装置1022分别的电荷量Qp与Qn如下:
Qp=(Vp-VRB)*(32C+16C+8C+4C+2C+C)+(Vp-VRT)*C
Qn=(Vn-VRB)*(32C+16C+8C+4C+2C+C)+(Vn-VRT)*C
其中Vp与Vn分别为输入比较装置103的正(+)输入端与负(-)输入端的电压,且从图4可以得知,此时Vp=Vn=AGND1。
接着,本发明讯号转换装置100便进行该位循环周期的操作。在该第一位循环时,控制逻辑装置104控制该组开关控制讯号C[11:6]与CT[5:0]保持不变,而该组开关控制讯号C[5:0]则由000000切换至000001。第一末端电容组件CT会经由第三开关组件SR2而耦接至第一电压电平Va,此时第一电压电平Va的大小为(VRT-VRB)/64,而由于该组开关控制讯号CT[5:0]不变,因此第二末端电容组件CT’的第二电压电平Vb仍为VRB,其连接方式如图4所示。因此,可以得出第一组电容装置1012与第二组电容装置1022分别的电荷量Qp’与Qn’下:
Qp’=(Vp’-VRB)*(32C+16C+8C+4C+2C+C)+(Vp’-VRT)*C+(Vp’-(VRB+(VRT
-VRB)/64))*C
Qn’=(Vn’-VRB)*(32C+16C+8C+4C+2C+C)+(Vn’-VRT)*C
其中Vp’与Vn’分别为在该第一位循环时,输入比较装置103的正(+)输入端与负(-)输入端的电压,且在电荷守恒定理下,Qp=Qp’以及Qn=Qn’,亦即:(Vp-VRB)*C=(Vp’-VRB+(VRT-VRB)/64)*C,因此,Vp’=Vp+(VRT-VRB)/64以及Vp’=AGND1+(VRT-VRB)/64)。由于在该第一位循环时,Vn’=Vn=AGND1
若Vp’>Vn’时,则比较装置103的比较结果Dout为1。
接着,本发明讯号转换装置100进行该第二位循环,此时控制逻辑装置104控制该组开关控制讯号C[11:6]与C[5:0]保持不变,而该组开关控制讯号CT[5:0]则由000000切换至000010。因此,第二末端电容组件CT’会经由第四开关组件SR3’而耦接至第二电压电平Vb,此时第二电压电平Vb的大小为VRB+(2*(VRT-VRB)/64),而由于该组开关控制讯号C[5:0]不变,因此第一末端电容组件CT的第一电压电平Va仍为(VRT-VRB)/64,其连接方式如图5所示,图5所示为本发明讯号转换装置100操作于位循环周期的第二位循环的示意图。因此,可以得出第一组电容装置1012与第二组电容装置1022分别的电荷量Qp”与Qn”如下:
Qp”=(Vp”-VRB)*(32C+16C+8C+4C+2C+C)+(Vp”-VRT)*C+(Vp”-(VRB+(VRT-VRB)/64))*C
Qn”=(Vn”-VRB)*(32C+16C+8C+4C+2C+C)+(Vn”-VRT)*C+(Vn”-(VRB+2*(VRT-VRB)/64))*C
而在电荷守恒定理下,Qp”=Qp’以及Qn”=Qn’,所以(Vn’-VRB)*C=(Vn”-VRB+2*(VRT-VRB)/64)*C,因此,Vn”=Vn’+(VRT-VRB)/64以及Vn”=AGND1+2*(VRT-VRB)/64)。由于在该第二位循环时,Vp”=Vp’=AGND1+(VRT-VRB/64),若Vn”>Vp”时,则比较装置103的比较结果Dout为0。
当本发明讯号转换装置100完成该第二位循环后,若比较结果Dout为10,则代表第一组电容装置1012与第二组电容装置1022的互测是可被接受的。同样地,以上述所披露的方法对该组开关控制讯号从C[11:6]=000010至C[11:6]=111111(亦即剩下的所有最高有效位000010~111111)来进行第一组电容装置1012与第二组电容装置1022的互测。因此,若每一该组开关控制讯号从C[11:6]=000010至C[11:6]=111111的比较结果Dout为10的话,则本发明讯号转换装置100的第一组电容装置1012与第二组电容装置1022的误差可达最少有效位1位的准度,而讯号转换装置100所译码出的一数字讯号D[11:0]的分辨率亦可达到12位的要求。
在进行完第一组电容装置1012与第二组电容装置1022的互测之后,本发明讯号转换装置100会再采用一可补偿偏移误差的测试方法来进行第一组电容装置1012与分压网络1051的最低有效位000010~111111的互测以预测讯号转换装置100的累积非线性误差。该可补偿偏移误差的测试方法包含有一取样周期以及一位循环周期,该测试方法藉由调整在取样周期以及位循环周期时比较装置103的第二端N8的输入电位,以达到补偿偏移误差。为了更清楚描述本发明的该可补偿偏移误差的测试方法,请参考图1,其是本发明一简化的讯号转换装置100的示意图。在该简化的讯号转换装置100进行取样周期的操作时,比较装置103的正输入端N4的电压Vp接到接地电压AGND,且亦接到第一组电容装置1012的一端,第一组电容装置1012的另一端N2的电压VRP接到模拟输入讯号Vin以对第一组电容装置1012到接地电压AGND充电,比较装置103的负输入端N8的电压Vn接到接地电压AGND,如图1所示。然而在位循环周期时,比较装置的负输入端N8电位切到电位AGND-AVc,N4和接地电压AGND之间开路,N2切换到分压网络1051(可视为一DAC)的输出端电压VDA,所以此时比较装置103的参考电位为AGND-ΔVc。因此,可以得知,在取样周期结束时第一组电容装置1012两端的电压差为Vin-AGND,而在位循环周期结束时第一组电容装置1012两端的电压差为VDA-(AGND-△Vc+△V)。由电荷守恒定理可以得知:VDA-(AGND-△Vc+△V)=Vin-AGND,若△V→0,则VDA=Vin-△Vc;在位循环周期的过程中会使得△V最接近0,而使得VDA最接近Vin-△Vc,此时分压网络1051(即该DAC)的该组开关控制讯号C[5:0]即为Vin-△Vc相对的数字码,并由控制逻辑装置输出。由此可知取样周期及位循环周期比较装置103的参考输入电位的调整,等效于对输入电位Vin的调整,并转换出其相对数字码。
以上所述仅为本发明的较佳实施例,凡依本发明的权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (12)
1.一种内建自我测试的讯号转换装置,包含有:
一比较装置,用来比较其一第一输入端和一第二输入端的讯号以产生一比较结果;
一第一讯号转换电路,耦接于该比较装置的该第一输入端,用来于一自我测试模式下接收一第一参考电压以及一第二参考电压,并依据一第一组控制讯号来产生一第一比较讯号于该比较装置的该第一输入端;
一第二讯号转换电路,耦接于该比较装置的该第二输入端,用来于该自我测试模式下接收该第一参考电压以及该第二参考电压,以依据该第一组控制讯号来产生一第二比较讯号于该比较装置的该第二输入端;
一分压装置,耦接于该第一、第二讯号转换电路,用来于该自我测试模式下依据一第二组控制讯号来产生至少一模拟讯号于该第一、第二讯号转换电路;以及
一控制逻辑装置,耦接于该比较装置、该第一、第二讯号转换电路以及该分压装置,用来产生该第一、第二组控制讯号。
2.如权利要求1所述的讯号转换装置,其中该第一讯号转换电路包含有:
一第一组开关装置,其的一第一端于该自我测试模式下耦接于该第一参考电压,以及其一第二端于该自我测试模式下耦接于该第二参考电压,该第一组开关装置包含有多个第一开关组件耦接于该第一组控制讯号;以及
一第一组电容装置,其一第一端耦接于该第一组开关装置,且其一第二端选择性地耦接于一第三参考电压,该第一组电容装置包含有多个第一电容组件与一第一末端电容组件,该多个第一电容组件分别耦接于该多个第一开关组件,每一第一开关组件用来控制一相对应的第一电容组件耦接于该第一参考电压或该第二参考电压。
3.如权利要求2所述的讯号转换装置,其中该第二讯号转换电路包含有:
一第二组开关装置,其一第一端于该自我测试模式下耦接于该第一参考电压,及其一第二端于该自我测试模式下耦接于该第二参考电压,该第二组开关装置包含有多个第二开关组件耦接于该第二组控制讯号;以及
一第二组电容装置,其一第一端耦接于该第二组开关装置,且其一第二端选择性地耦接于该第三参考电压,该第二组电容装置包含有多个第二电容组件与一第二末端电容组件,该多个第二电容组件分别耦接于该多个第二开关组件,每一第二开关组件用来控制一相对应的第二电容组件耦接于该第一参考电压或该第二参考电压。
4.如权利要求3所述的讯号转换装置,其中该分压装置包含有:
一分压网络,耦接于该第一、第二参考电压之间,用来提供多种电压电平;
一第三组开关装置,耦接于该分压网络与该第一末端电容组件之间,用来于该自我测试模式下自该多种电压电平中依据该第二组控制讯号中的一组特定控制讯号选择一输出电平至该第一末端电容组件,该第三组开关装置包含有多个第三开关组件耦接于该第二组控制讯号;以及
一第四组开关装置,耦接于该分压网络与该第二末端电容组件之间,用来于该自我测试模式下自该多种电压电平中依据该第二组控制讯号中的另一组特定控制讯号择一输出电平至该第二末端电容组件,该第四组开关装置包含有多个第四开关组件耦接于该第二组控制讯号。
5.如权利要求4所述的讯号转换装置,其还包含有一第五组开关装置,耦接于该第三参考电压、该第一组电容装置的该第二端与该第二组电容装置的该第二端,该第五组开关装置包含有多个第五开关组件,用来控制该第一组电容装置的该第二端与该第二组电容装置的该第二端是否耦接于该第三参考电压;其中该控制逻辑装置所输出的该第一、第二组控制讯号控制该多个第一、第二、第三、第四、第五开关组件的开启/关闭以经由多个比较结果来判断该第一组电容装置与该第二组电容装置之间的误差是否符合要求。
6.如权利要求5所述的讯号转换装置,其中当该讯号转换装置操作于该自我测试模式中一取样周期,该控制逻辑装置输出该第一、第二组控制讯号而控制该多个第五开关组件将该第一组电容装置的该第二端与该第二组电容装置的该第二端耦接至该第三参考电压;以及当该讯号转换装置操作于该自我测试模式中一位循环周期,该控制逻辑装置输出该第一、第二组控制讯号而控制该多个第五开关组件不将该第一组电容装置的该第二端与该第二组电容装置的该第二端耦接至该第三参考电压。
7.如权利要求6所述的讯号转换装置,其中当该讯号转换装置操作于该取样周期或该位循环周期,该控制逻辑装置输出该第一、第二组控制讯号控制至少一第一开关组件与一第二开关组件来将一第一电容组件与对应该第一电容组件的一第二电容组件耦接于该第一参考电压。
8.如权利要求7所述的讯号转换装置,其中当该讯号转换装置操作于该取样周期,该控制逻辑装置输出该第一、第二组控制讯号控制一第三开关组件与一第四开关组件来将该第二参考电压输出至该第一末端电容组件与该第二末端电容组件。
9.如权利要求7所述的讯号转换装置,其中当该讯号转换装置操作于该位循环周期,该控制逻辑装置于一第一位循环时输出该第一、第二组控制讯号控制一第三开关组件与一第四开关组件来分别将一第一电压电平与一第二电压电平输出至该第一末端电容组件与该第二末端电容组件,以及于一第二位循环时输出该第一、第二组控制讯号控制该第三开关组件与另一第四开关组件来分别将该第一电压电平与一第三电压电平输出至该第一末端电容组件与该第二末端电容组件。
10.如权利要求9所述的讯号转换装置,其中若该比较装置于该第一位循环中所产生的比较结果相同于该第二位循环中所产生的比较结果,则该控制逻辑装置便判断该第一组电容装置与该第二组电容装置之间的误差不符合要求。
11.如权利要求9所述的讯号转换装置,其中该第一电压电平与该第二电压电平为该分压网络所提供的两相邻电压电平,该第一电压电平与该第三电压电平亦为该分压网络所提供的两相邻电压电平,以及该第二电压电平异于该第三电压电平。
12.如权利要求3所述的讯号转换装置,其中该第一组电容装置是以对称于该第二组电容装置的虚设电容的方式来加以实施。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100021703A CN101222229B (zh) | 2007-01-12 | 2007-01-12 | 内建自我测试的讯号转换装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100021703A CN101222229B (zh) | 2007-01-12 | 2007-01-12 | 内建自我测试的讯号转换装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101222229A CN101222229A (zh) | 2008-07-16 |
CN101222229B true CN101222229B (zh) | 2010-09-15 |
Family
ID=39631849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100021703A Expired - Fee Related CN101222229B (zh) | 2007-01-12 | 2007-01-12 | 内建自我测试的讯号转换装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101222229B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3678501A (en) * | 1969-11-03 | 1972-07-18 | Singer Co | Circuit for converting an unknown analog value into a digital valve by successive approximations |
CN2492976Y (zh) * | 2001-09-07 | 2002-05-22 | 财团法人工业技术研究院 | 模拟信号的自动增益调整控制电路 |
WO2002099449A1 (en) * | 2001-01-10 | 2002-12-12 | Analog Devices, Inc. | Apparatus and method for driving circuit pins in a circuit testing system |
-
2007
- 2007-01-12 CN CN2007100021703A patent/CN101222229B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3678501A (en) * | 1969-11-03 | 1972-07-18 | Singer Co | Circuit for converting an unknown analog value into a digital valve by successive approximations |
WO2002099449A1 (en) * | 2001-01-10 | 2002-12-12 | Analog Devices, Inc. | Apparatus and method for driving circuit pins in a circuit testing system |
CN2492976Y (zh) * | 2001-09-07 | 2002-05-22 | 财团法人工业技术研究院 | 模拟信号的自动增益调整控制电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101222229A (zh) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030346B2 (en) | Method and apparatus for self-test of successive approximation register (SAR) A/D converter | |
CN100499376C (zh) | 可于两相异模式下操作的模拟至数字转换器 | |
CN102171931B (zh) | 数据转换电路及其方法 | |
US7675452B2 (en) | Successive approximation register analog to digital converter with improved immunity to time varying noise | |
CN103997342B (zh) | 具有采样和保持的adc | |
US7876254B2 (en) | Data conversion circuitry having successive approximation circuitry and method therefor | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
US7868796B2 (en) | Self-calibrating data conversion circuitry and method therefor | |
US10581443B2 (en) | Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC | |
US7733258B2 (en) | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor | |
US8633844B2 (en) | Performing digital windowing in an analog-to-digital converter (ADC) | |
US7659845B2 (en) | Analog-to-digital converter with capacitor array | |
US7868795B2 (en) | Data conversion circuitry with an extra successive approximation step and method therefor | |
CN107017888A (zh) | 逐次逼近寄存器型模数转换器、校正方法及电子装置 | |
CN105720979A (zh) | 具有片内储能电容的sar adc的校准技术 | |
JP2011041231A (ja) | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 | |
EP3607659B1 (en) | Successive approximation register (sar) analog to digital converter (adc) dynamic range extension | |
US10461767B1 (en) | Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage | |
US9473164B1 (en) | Method for testing analog-to-digital converter and system therefor | |
CN101222229B (zh) | 内建自我测试的讯号转换装置 | |
CN111934685A (zh) | 模拟数字转换器的改进交错方法 | |
US7477179B2 (en) | Successive approximation A/D converter comparing analog input voltage to reference voltages | |
CN108141219A (zh) | 用于模数转换的方法和模数转换器 | |
CN104052483A (zh) | 具有抗噪声的逐渐逼近式模拟数字转换装置及其方法 | |
Haenzsche et al. | A 14 bit self-calibrating charge redistribution SAR ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100915 Termination date: 20180112 |