CN111934685A - 模拟数字转换器的改进交错方法 - Google Patents

模拟数字转换器的改进交错方法 Download PDF

Info

Publication number
CN111934685A
CN111934685A CN202010400498.6A CN202010400498A CN111934685A CN 111934685 A CN111934685 A CN 111934685A CN 202010400498 A CN202010400498 A CN 202010400498A CN 111934685 A CN111934685 A CN 111934685A
Authority
CN
China
Prior art keywords
adc
circuit
phase
adc circuit
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010400498.6A
Other languages
English (en)
Inventor
R·A·博德纳尔
C·P·赫里尔
A·阿马德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN111934685A publication Critical patent/CN111934685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0818—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of clock feed-through
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及模拟数字转换器的改进交错方法。电子电路包括多个模数转换器(ADC)电路和控制逻辑电路。控制逻辑电路通过多个时间交错的转换来使多个ADC电路前进，所述时间交错的转换包括时间交错的采集阶段、转换阶段和跟踪阶段。第一ADC电路的采集阶段对所述模拟信号进行采样，所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值，并且所述控制逻辑电路被配置为在所述第一ADC电路的采集阶段之前的第一ADC电路的跟踪阶段期间，通过不同的ADC电路使用最新的A/D转换信息来更新所述第一ADC电路。

Description

模拟数字转换器的改进交错方法
背景技术
电子系统可以包括模数(A/D)转换器(ADC)。将模拟信号转换为数字量使电子系统的处理器可以执行系统的信号处理功能。ADC电路会因 kickback而产生噪声。kickback是指在A/D转换的采样阶段，ADC电路的采样和保持结构上的残留电荷流回输入时。kickback会导致转换结果不准确。本发明人已经认识到需要改进的ADC电路。
发明内容
本文件通常涉及模数转换器(ADC)电路，特别涉及改进ADC电路的交错操作。ADC电路的例子包括多个模数转换器(ADC)电路和控制逻辑电路。控制逻辑电路通过多个时间交错的转换来使多个ADC电路前进，所述时间交错的转换包括时间交错的采集阶段、转换阶段和跟踪阶段。第一ADC电路的采集阶段对所述模拟信号进行采样，所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值，并且所述控制逻辑电路被配置为在所述第一ADC电路的采集阶段之前的第一ADC电路的跟踪阶段期间，通过不同的ADC电路使用最新的A/D转换信息来更新所述第一ADC 电路。
本部分旨在提供本专利申请的主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。
图1是逐次逼近寄存器模数转换器(SAR ADC)电路的示例的功能框图。
图2A至图2C是ADC电路的数模转换器(DAC)电路的示例的一部分的电路图。
图3是要使用ADC电路采样的输入信号的示例的图示。
图4A是并联连接以采样和隐蔽一个输入信号的四个ADC电路的示例的框图。
图4B示出了图4A的四个ADC电路的工作状态的交错。
图5A是并联连接以采样和隐藏一个输入信号的三个ADC电路的示例的框图。
图5B示出了图5A的三个ADC电路的工作状态的交错。
图6是要使用ADC电路采样的输入信号的另一示例的图示。
图7是用于ADC电路的滤波器电路和驱动器电路的示例的图。
图8是用于处理模拟信号的电子电路的图。
具体实施方式
可以通过交错多个ADC电路的转换来提高模数(A/D)转换的速率。例如，第一ADC电路可能正在执行转换，而第二ADC电路正在对输入进行采样。这消除了时间转换中的采样时间。多个ADC电路中的每一个的相位与其他ADC电路的相位交错可以插入两个以上的ADC电路，以创建转换“流水线”，其中转换结果的产生速度快于任何一个ADC的转换率电路。但是，交错的A/D转换会导致噪声和结果不准确的问题。
图1是逐次逼近寄存器(SAR)ADC电路100的示例的功能框图。SAR ADC电路包括数模转换器(DAC)电路110、可以包括在DAC电路110 中的采样电路105、比较器电路115和逻辑电路120。DAC电路110包括至少M个加权电路分量，M是正整数。在某些示例中，M等于十六，并且加权电路组件包括十六个电容器。采样电路105对ADC电路的输入处的输入电压进行采样，并保持采样电压以与加权电路组件进行比较。在某些示例中，DAC电路110是差分DAC电路，并且差分模拟电压被采样和转换。
使用比较器电路115将DAC电路110的输出电压(Vdaco)与采样和保持的电压进行比较。基于比较器电路的输出来调整DAC电路110的位值。转换可能始于将DAC设置为中档。比较器电路115确定DAC输出是大于还是小于采样的输入电压，并且结果被存储为该DAC的该位的一或零。然后转换进行到下一个位值，直到确定了数字值的所有位。改变DAC 输出并将电压与输入电压进行比较的一次迭代可以称为位试验。
SAR逻辑电路120在位测试期间控制ADC操作。SAR逻辑电路120 启动输入电压的一个采样，使用位试验启动采样的输入电压到第一组比特值的第一转换，并且启动采样输入电压到第二组位值的第二次转换。逻辑电路可以包括数字引擎122，以执行诸如使ADC经过不同的操作状态并执行所描述的计算之类的功能。逻辑电路120确定采样的输入电压的最终M 位数字值，并且最终M位数字值在输出Dout处可用。
图2A-2C是用于八位SAR ADC(M＝8)的DAC电路210的示例的一部分的电路图。DAC电路210包括加权电容器阵列，并且包括由逻辑电路配置的开关阵列，用于DAC电路的采集或采样阶段、转换阶段和复位阶段。在采集阶段示出了图2A的示例中的DAC电路。图2B示出了在转换阶段的一部分期间的DAC电路的示例，并且图2C示出了在复位阶段的 DAC电路的示例。
对于SAR DAC电路，在将电路返回到采集阶段之前，有两种关于设置DAC的状态的传统方法。使用哪种方法取决于输入信号的频率相对于 ADC电路采样的频率。
图3是频率等于采样频率一半的快速移动输入信号的图示。这是在牙周域中采集和重建的信号的最大频率，而不会丢失信息，也称为输入信号的奈奎斯特频率。图中还显示了ADC电路的状态在采集阶段(ACQ)和转换阶段(CONV)之间变化。ADC电路以奈奎斯特频率对输入信号进行 90度(90°)的相移采样。DAC电路的电容阵列在返回到采集阶段之前始终复位到中间电平。这样做是为了减少ADC驱动器上的负载。如果将DAC 电路的电容阵列重置为中等规模，则ADC驱动放大器将需要提供与信号的电流水平成比例的电荷：Q＝A*CIN，其中Q为电荷，A为CIN是DAC电路电容阵列的输入电容。
如果复位阶段缺少对应于中间刻度的电荷，则在返回采集之前，电容器上保持的电荷将是输入信号的数字表示(非常接近信号电平)。对于上面的奈奎斯特采样示例，驱动放大器在返回采集阶段时必须提供等于 Q’＝2*A*CIN的电荷。因此，重置为中音阶数可减少转换后与采样相关的反冲。
图4A是并联连接以采样和隐蔽一个输入电压VIN的四个ADC电路的示例的框图。四个ADC电路经过时间交错，并作为相移并行A/D转换器工作，以完成转换所需的时间减少4倍。转换速度的提高对于快速移动的信号可能很有用。
图4B示出了图4A的四个ADC电路的工作状态的交错。在该示例中，四个ADC电路异相90°(360°/N，其中N＝4)。交错的一个缺点是，由于 ADC之间的不匹配，四个ADC的连续序列会引入交错的转换伪像。这些伪影可能导致A/D转换错误，并出现在fCONV/NorfCONV/N-fIN处，其中fCONV是转换频率，N是ADC电路数，fIN是输入信号VIN的频率。
图5A是并联连接以采样和隐蔽一个输入电压VIN的三个ADC电路的示例的框图。三个ADC电路执行交错，以将转换速度提高2X。图5B示出了图5A的三个ADC电路的工作状态的交错。ADC电路的相位差为180° (N＝2)，并且2X交错可以称为ping-pong交错。
为了减少或防止转换伪像，可以将称为空闲阶段的额外ADC相位添加到交错，并且ADC电路可以按随机顺序执行转换。转换后，ADC电路进入IDLE阶段，在该阶段将其保持在复位状态(例如，设置为中间电平)，直到返回到采集阶段。将ADC电路置于复位状态是有用的，因为使用交错采样的信号通常是快速移动的信号，并且复位状态提供了本文前面关于图3所述的优点。当随机化是有效的时，将ADC电路置于复位状态是有用的。根据随机化，进入电流转换的采集阶段的ADC电路的采样值可以是电流周期之前一个、两个或三个周期的结果。此先前采样的值可能会引入ADC的DAC的非线性建立，这会增加建立误差并引起额外的噪声。采集之前放置ADC电路是一种复位状态，可以减少ADC电路的非线性建立。
图6是频率小于采样频率的缓慢移动的输入信号的图示。当信号频率相对于采样频率较小时，在无复位阶段的情况下操作ADC电路可能会比较有利。图6中的示例显示，对于慢信号情况，ADC电路在两个采样之间的信号变化始终小于信号幅度，而两个采样之间的信号变化小于中间标度。因此，与将DAC重置为中间电平相比，跳过DAC的重置阶段并在将 DAC转换为信号的数字表示(近似于先前的采样电平)后保持电压可以减少反冲。
图7是用于ADC电路的滤波器电路705和驱动器电路710的示例的图。滤波器布置在ADC电路和驱动器电路之间。从滤波电路的角度来看，跳过复位阶段也是可取的。滤波器电路所需的带宽主要取决于ADC采样的反冲或输入信号的两个采样之间的变化。如果将ADC电路保持在之前的采样值而不是中值，则ADC采样的反冲将更小，从而使滤波电路的带宽更小。较低的带宽会降低噪声带宽并增加信噪比(SNR)。跳过复位阶段也是理想的，因为驱动器的功率可能较低。由于ADC电路的输入将建立得更快，因此驱动器不需要提供那么多的电流。
但是，跳过重置阶段可能会导致交错问题。如本文先前所解释的，在具有随机化的2X交错中使用的ADC电路被重置并且对于IDLE阶段保持在中间规模以减少反冲。跳过重置阶段可能会导致ADC电路的采样值进入电流转换的采集阶段，根据随机化，该结果将保持当前周期之前一个、两个或三个周期的结果。IDLE阶段从复位操作改变为跟踪操作，在IDLE阶段，ADC电路跟踪在转换阶段的ADC电路的操作。因此，当处于IDLE 阶段或跟踪阶段的ADC电路进入采集阶段时，它将保存来自先前采样的信号信息，从而将由于对输入采样而产生的反冲最小化。
图8是用于处理模拟信号的电子电路800的图。该电子电路包括多个 ADC电路(815A-C)或子ADC电路，并且使用由多个ADC电路进行的转换的时间交错来执行A/D转换。尽管显示的ADC电路包括单侧DAC电路，但该概念可以应用于带有差分DAC电路的ADC电路。电子电路800 还包括控制逻辑电路820，该控制逻辑电路820使ADC电路经过多个时间交错的转换，该多个时间交错的转换包括时间交错的采集阶段、转换阶段和跟踪阶段。在采集阶段，ADC电路对模拟信号进行采样。在转换阶段，ADC电路将采样的模拟信号转换为数字值。跟踪阶段先于采集阶段。在跟踪阶段，控制逻辑电路配置为在ADC电路返回到采集阶段之前，用与来自不同ADC电路的最新A/D转换的数字值相对应的电荷来更新ADC电路的电容器。
因为ADC电路的操作是交错的，所以控制逻辑电路使ADC电路的相位超前，使得任何ADC电路的采集阶段都不与任何其他ADC电路的采集阶段完全一致，因此任何ADC电路的转换阶段都不与任何其他ADC电路的转换阶段完全一致。如果一次仅一个ADC电路处于转换阶段，则可以在ADC电路815A-C之间共享比较器电路825。
尽管在图8中示出了三个ADC电路，但是实现可以包括三个以上的 ADC电路。在一些示例中，交错遵循图4B中所示的阶段，在转换阶段之后并且紧接在ADC电路的采集阶段之前插入附加的跟踪阶段。在一些示例中，交错包括如图5B中的随机化，其中在IDLE阶段期间执行跟踪操作。控制逻辑电路820使用随机化来确定多个ADC电路中的哪个ADC电路接下来开始采集阶段、转换阶段和跟踪阶段的周期。
在一些示例中，可以使用一个以上的先前转换来确定将ADC电路设置为跟踪操作所要设置的值。在某些示例中，对先前转换的结果进行加权。控制逻辑电路820可以使用N个最新A/D转换的加权A/D转换信息在第一ADC电路的跟踪阶段期间更新所述第一ADC电路，其中N是大于1 的正整数。在示例性而非限制性的示例中，N＝3，并且控制逻辑电路使用最后3次转换的A/D转换信息来设置用于ADC电路的电流跟踪阶段的值。控件可以将最后三个转换的权重例如乘以10％、30％和60％，以设置当前跟踪阶段的值。
根据一些示例，控制逻辑电路可以不使用来自不同ADC电路的完整 A/D转换来更新ADC电路以进行跟踪操作。A/D转换可以首先解析A/D 转换的最高有效位(MSB)。等待转换的最后几位可能不会使回弹减少可观的数量。控制逻辑电路820可以通过另一ADC电路利用部分转换A/D 信息来更新ADC电路。这对于缩短跟踪阶段的持续时间可能很有用。
在一些示例中，用于ADC电路的跟踪阶段的值包括通过不同ADC电路的最新A/D转换信息和指定的偏移。指定偏移可以是用于修改转换信息的数字预失真数字值。在确定要在跟踪操作或相位中使用的值时，随机化可能很有用。在一些示例中，控制逻辑电路820可以在跟踪阶段期间以及在采集阶段之前使用另一ADC电路的最新A/D转换信息和随机数字值来更新ADC电路。
跟踪操作可用于解决电容器的介电吸收问题，这些电容器是使用介电常数低的材料制成的(低K电容器)。介电吸收是电容器在放电后对其自身充电的固有特性。这可能导致ADC电路的DAC电路的电容器阵列表现出某种程度的“存储”先前采样的输入电压。结果，介电吸收会限制A/D转换的精度。用于跟踪阶段的指定偏移可以是预失真数字值，以抵消ADC电路中使用的电容器的充电。介电吸收可能随频率变化。在一些示例中，控制逻辑电路820根据ADC电路的采样时间来设置指定的偏移值或预失真数字值。
在一些示例中，与交错中使用的ADC电路分开的专用ADC电路用于确定指定的偏移值或预失真数字值。控制逻辑电路820在跟踪阶段和采集阶段之前更新第一ADC电路，第一ADC电路将使用不同ADC电路的最新A/D转换信息以及专用ADC电路产生的数字值。
由于输入信号的采样，本文所述的交错的ADC电路工作时回弹减小。交错的ADC电路可以用在电子数据采集系统中，例如以从一个或多个传感器采集数据。ADC电路的输入可以是差分或单端的，并且可以电耦合到传感器和ADC输入之间的缓冲器，以在必要时提供高阻抗接口。
其他说明和方面
方面1可包括主旨(例如电子电路)，包括多个模数转换器(ADC)电路和控制逻辑电路。控制逻辑电路通过多个时间交错的转换来使多个ADC 电路前进，所述时间交错的转换包括时间交错的采集阶段、转换阶段和跟踪阶段。第一ADC电路的采集阶段对所述模拟信号进行采样，并且所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值。控制逻辑电路被配置为在所述第一ADC电路的采集阶段之前的第一ADC电路的跟踪阶段期间，通过不同的ADC电路使用最新的A/D转换信息来更新所述第一ADC电路。
在方面2，方面1的主旨任选地包括控制逻辑电路，配置为启动任何 ADC电路的采集阶段以与任何其他ADC电路的采集阶段不完全重合，以及启动任何ADC电路的转换阶段以与任何其他ADC电路的转换阶段不完全重合。
在方面3，方面1和2中一个或两个的主旨任选地包括控制逻辑电路，被配置为在跟踪阶段期间使用由不同ADC电路的最新的A/D转换的部分转换A/D信息来更新所述第一ADC电路。
在方面4，方面1-3中一个或任一组合的主旨任选地包括：多个ADC 电路是差分ADC电路。
在方面5，方面1-4中一个或任一组合的主旨任选地包括：控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC 电路使用不同ADC电路的最新的A/D转换信息和在第一ADC电路的采集阶段之前的指定偏移来更新所述第一ADC电路。
在方面6，方面1-5中一个或任一组合的主旨任选地包括：控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC 电路使用不同ADC电路的最新的A/D转换信息和更新所述最新的转换信息的预失真数字值来更新所述第一ADC电路。
在方面7，方面6的主旨主旨任选地包括：控制逻辑电路被配置为根据多个ADC电路的采样时间确定预失真数字值。
在方面8，方面1-5中一个或任一组合的主旨任选地包括：控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC 电路使用不同ADC电路的最新的A/D转换信息和随机数字值来更新所述第一ADC电路。
在方面9，方面1-4中一个或任一组合的主旨任选地包括：控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC 电路使用不同ADC电路的最新的A/D转换信息和由与所述多个时间交错的ADC电路分开的专用ADC电路产生的数字值来更新所述第一ADC电路。
在方面10，方面1-4中一个或任一组合的主旨任选地包括：控制逻辑电路被配置为使用N个最新A/D转换的加权A/D转换信息在第一ADC电路的跟踪阶段期间更新所述第一ADC电路，其中N是大于1的正整数。
在方面11，方面1-10中一个或任一组合的主旨任选地包括：控制逻辑电路被配置为随机化多个ADC电路中的哪个ADC电路接下来开始采集阶段、转换阶段和跟踪阶段的周期。
方面12可包括主旨(例如处理模拟信号的方法)，或者可以选择与方面1-11之一或任意组合结合起来以包括此类主旨，包括使用多个模数转换器(ADC)电路执行的时间交错模数(A/D)转换。时间交错包括控制所述ADC电路中的每个以执行采集阶段、转换阶段和跟踪阶段。第一ADC 电路的采集阶段对所述模拟信号进行采样，所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值，和所述第一ADC电路的跟踪阶段在所述第一ADC电路的采集阶段之前，通过不同的ADC电路使用最新的转换信息来配置所述第一ADC电路。
在方面13，方面12的主旨主旨任选地包括：任何ADC电路的采集阶段与任何其他ADC电路的采集阶段不完全重合，以及任何ADC电路的转换阶段与任何其他ADC电路的转换阶段不完全重合。
在方面14，方面12和13中一个或两个的主旨主旨任选地包括：最新的转换信息是由不同的ADC电路执行的部分A/D转换。
在方面15，方面12-14中一个或任一组合的主旨任选地包括：包括使用多个差分ADC电路执行的时间交错的A/D转换。
在方面16，方面12-15中一个或任一组合的主旨任选地包括：第一 ADC电路的跟踪阶段使用不同ADC电路的最新的A/D转换信息和在第一 ADC电路的采集阶段之前的指定偏移来配置所述第一ADC电路。
在方面17，方面16的主旨任选地包括：指定偏移包括更新所述最新的转换信息的预失真数字值。
在方面18，方面17的主旨任选地包括：根据多个时间交错的ADC电路的采样时间确定所述预失真数字值。
在方面19，方面16的主旨任选地包括：指定偏移包括更新所述最新的转换信息的随机数字值。
在方面20，方面16的主旨任选地包括：使用与多个时间交错的ADC 电路分开的专用ADC电路确定所述指定偏移。
在方面21，方面12-20中一个或任一组合的主旨任选地包括：第一 ADC电路的跟踪阶段使用N个最新的A/D转换的加权转换信息来配置第一ADC电路，其中N是大于1的正整数。
在方面22，方面12-21中一个或任一组合的主旨任选地包括：随机化多个ADC电路中的哪个ADC电路接下来开始采集阶段、转换阶段和跟踪阶段的周期。
方面23可以包含主旨(例如交错的逐次逼近寄存器(SAR)模数转换器(ADC)电路)，也可以选择与方面1-22之一或任意组合组合以包含主旨，包括多个子ADC电路、比较器电路和控制逻辑电路。每个子ADC电路包括：数模(DAC)电路，包括加权电路组件；以及开关电路，被配置为对模拟输入信号进行采样以进行转换。比较器被配置为将多个子ADC 电路的DAC电路的一个或多个加权组件的电压与作为子ADC电路的模数 (A/D)转换的位试验的一部分的采样的模拟输入信号进行比较。控制逻辑电路被配置为通过多个时间交替的转换来推进多个子ADC电路，这些转换包括时间交错的采集阶段、转换阶段和跟踪阶段。第一子ADC电路的采集阶段对模拟输入信号进行采样，并且第一子ADC电路的转换阶段使用位试验将采样的模拟信号转换为数字值。控制逻辑电路被配置为在第一子ADC电路的采集阶段之前的第一子ADC电路的跟踪阶段期间，通过不同的子ADC电路用最新的A/D转换信息来更新第一子ADC电路。
在方面24，方面23的主旨任选地包括：控制逻辑电路被配置为在跟踪阶段期间使用由不同ADC电路的最新的A/D转换的部分转换A/D信息来更新所述第一ADC电路。
这些非限制性方面可以以任何排列或组合来组合。上面的详细描述包括对附图的引用，这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实施本发明的特定实施例。这些实施例在本文中也称为“示例”。该文件中引用的所有出版物、专利和专利文件都通过引用整体并入本文，就像通过引用将其单独并入一样。如果本文档与通过引用方式并入的那些文档之间的用法不一致，则应将所并入的引用中的用法视为对本文档的补充；对于不一致的不一致之处，以本文档中的用法为准。
在本文件中，术语“一个”或“一种”用于专利文件中，包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文档中，除非另有说明，否则术语“或”用于表示非排他性或，例如“A或B”包括“A 但不包括B”、“B但不包括A”和“A和B”。在所附权利要求中，术语“包括”和“其中”被用作相应术语“包括”和“其中”的普通等效词。另外，在以下权利要求中，术语“包括”和“包含”是开放式的，即，除权利要求中在此术语之后列出的元素之外，还包括其他元素的系统、设备、物品或过程仍被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。本文描述的方法示例可以至少部分地是机器或计算机实现的。
上面的描述旨在是说明性的，而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后，例如可以由本领域的普通技术人员使用其他实施例。提供摘要以符合37C.F.R.§1.72 (b)，以允许读者快速确定技术公开的性质。提交本文档时，应理解为不会将其用于解释或限制权利要求的范围或含义。另外，在以上详细描述中，各种特征可以被分组在一起以简化本公开。这不应被解释为意在意欲使未声明的公开特征对于任何声明都是必不可少的。相反，发明的主旨可以在于少于特定公开的实施例的所有特征。因此，以下权利要求据此被结合到详细描述中，其中每个权利要求独立地作为单独的实施例。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。

Claims (20)

1.电子电路，包括：
多个模数转换器(ADC)电路；
控制逻辑电路，被配置为通过多个时间交错的转换来使多个ADC电路前进，所述时间交错的转换包括时间交错的采集阶段、转换阶段和跟踪阶段；和
其中第一ADC电路的采集阶段对所述模拟信号进行采样，所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值，并且所述控制逻辑电路被配置为在所述第一ADC电路的采集阶段之前的第一ADC电路的跟踪阶段期间，通过不同的ADC电路使用最新的A/D转换信息来更新所述第一ADC电路。
2.权利要求1所述的电子电路，其中所述控制逻辑电路配置为启动任何ADC电路的采集阶段以与任何其他ADC电路的采集阶段不完全重合，以及启动任何ADC电路的转换阶段以与任何其他ADC电路的转换阶段不完全重合。
3.权利要求1所述的电子电路，其中所述控制逻辑电路被配置为在跟踪阶段期间使用由不同ADC电路的最新的A/D转换的部分转换A/D信息来更新所述第一ADC电路。
4.权利要求1所述的电子电路，其中所述多个ADC电路是差分ADC电路。
5.权利要求1所述的电子电路，其中所述控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC电路使用不同ADC电路的最新的A/D转换信息和在第一ADC电路的采集阶段之前的指定偏移来更新所述第一ADC电路。
6.权利要求1所述的电子电路，其中所述控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC电路使用不同ADC电路的最新的A/D转换信息和更新所述最新的转换信息的预失真数字值来更新所述第一ADC电路。
7.权利要求6所述的电子电路，其中所述控制逻辑电路被配置为根据多个ADC电路的采样时间确定预失真数字值。
8.权利要求1所述的电子电路，其中所述控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC电路使用不同ADC电路的最新的A/D转换信息和随机数字值来更新所述第一ADC电路。
9.权利要求1所述的电子电路，其中所述控制逻辑电路被配置为在所述跟踪阶段期间和在所述采集阶段之前，通过第一ADC电路使用不同ADC电路的最新的A/D转换信息和由与所述多个时间交错的ADC电路分开的专用ADC电路产生的数字值来更新所述第一ADC电路。
10.权利要求1所述的电子电路，其中所述控制逻辑电路被配置为使用N个最新A/D转换的加权A/D转换信息在第一ADC电路的跟踪阶段期间更新所述第一ADC电路，其中N是大于1的正整数。
11.权利要求1至10中任一项所述的电子电路，其中所述控制逻辑电路被配置为随机化多个ADC电路中的哪个ADC电路接下来开始采集阶段、转换阶段和跟踪阶段的周期。
12.一种处理模拟信号的方法，该方法包括：
使用多个模数转换器(ADC)电路执行的时间交错模数(A/D)转换，包括：
控制所述ADC电路中的每个以执行采集阶段、转换阶段和跟踪阶段；
其中第一ADC电路的采集阶段对所述模拟信号进行采样，所述第一ADC电路的转换阶段将采样的模拟信号转换为数字值，并且所述第一ADC电路的跟踪阶段在所述第一ADC电路的采集阶段之前，通过不同的ADC电路使用最新的转换信息来配置所述第一ADC电路。
13.权利要求12所述的方法，其中任何ADC电路的采集阶段与任何其他ADC电路的采集阶段不完全重合，以及任何ADC电路的转换阶段与任何其他ADC电路的转换阶段不完全重合。
14.权利要求12所述的方法，其中所述最新的转换信息是由不同的ADC电路执行的部分A/D转换。
15.权利要求12所述的方法，其中使用多个ADC电路执行的时间交错的A/D转换包括使用多个差分ADC电路执行的时间交错的A/D转换。
16.权利要求12-15中任一项所述的方法，其中所述第一ADC电路的跟踪阶段使用不同ADC电路的最新的A/D转换信息和在第一ADC电路的采集阶段之前的指定偏移来配置所述第一ADC电路。
17.权利要求16所述的方法，其中所述指定偏移包括更新所述最新的转换信息的预失真数字值。
18.权利要求17所述的方法，其中根据多个时间交错的ADC电路的采样时间确定所述预失真数字值。
19.权利要求16所述的方法，其中所述指定偏移包括更新所述最新的转换信息的随机数字值。
20.权利要求16所述的方法，其中使用与多个时间交错的ADC电路分开的专用ADC电路确定所述指定偏移。
CN202010400498.6A 2019-05-13 2020-05-13 模拟数字转换器的改进交错方法 Pending CN111934685A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/410,945 2019-05-13
US16/410,945 US10707889B1 (en) 2019-05-13 2019-05-13 Interleaving method for analog to digital converters

Publications (1)

Publication Number Publication Date
CN111934685A true CN111934685A (zh) 2020-11-13

Family

ID=71408592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010400498.6A Pending CN111934685A (zh) 2019-05-13 2020-05-13 模拟数字转换器的改进交错方法

Country Status (3)

Country Link
US (1) US10707889B1 (zh)
CN (1) CN111934685A (zh)
DE (1) DE102020112909A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110138387B (zh) * 2019-06-05 2020-11-03 中国电子科技集团公司第二十四研究所 一种基于单通道时间交织采样的sar adc及采样方法
US10965300B1 (en) * 2020-06-12 2021-03-30 Ciena Corporation High bandwidth under-sampled successive approximation register analog to digital converter with nonlinearity minimization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199861A (zh) * 2012-01-09 2013-07-10 国际商业机器公司 时间交错式模数转换器及其离线增益校准方法
CN109314521A (zh) * 2016-04-21 2019-02-05 赛灵思公司 用于时间交错式逐次逼近模数转换器的异步时钟生成

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308804A (ja) * 2000-04-27 2001-11-02 Agilent Technologies Japan Ltd 冗長性をもったインターリーブ方法と、それを利用したａ／ｄ変換器と、ｄ／ａ変換器、トラック・ホールド回路
US6956517B1 (en) 2004-06-12 2005-10-18 L-3 Integrated Systems Company Systems and methods for multi-channel analog to digital conversion
US7015842B1 (en) 2005-01-12 2006-03-21 Teranetics, Inc. High-speed sampling architectures
US8436759B2 (en) * 2008-10-13 2013-05-07 Nxp B.V. Adc
US7843373B2 (en) 2009-02-27 2010-11-30 Analog Devices, Inc. Method to reduce error in time interleaved analog-to-digital converters arising due to aperture delay mismatch
JPWO2011118370A1 (ja) 2010-03-26 2013-07-04 日本電気株式会社 時間インターリーブ方式ａ／ｄ変換装置
JP5582039B2 (ja) 2011-01-07 2014-09-03 富士通株式会社 光伝送装置およびアナログ−デジタル変換装置
EP2849346B1 (en) 2013-09-12 2019-08-21 Socionext Inc. Mixed-signal circuitry
WO2015120315A1 (en) 2014-02-06 2015-08-13 Massachusetts Institute Of Technology Reducing timing-skew errors in time-interleaved adcs
US9088293B1 (en) 2014-09-04 2015-07-21 Semtech Corporation Calibration of a time-interleaved analog-to-digital converter (ADC) circuit
US9294112B1 (en) 2014-11-13 2016-03-22 Analog Devices, Inc. Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
US9654132B2 (en) 2015-07-08 2017-05-16 Marvell World Trade Ltd. Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
US9793910B1 (en) 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199861A (zh) * 2012-01-09 2013-07-10 国际商业机器公司 时间交错式模数转换器及其离线增益校准方法
CN109314521A (zh) * 2016-04-21 2019-02-05 赛灵思公司 用于时间交错式逐次逼近模数转换器的异步时钟生成

Also Published As

Publication number Publication date
DE102020112909A1 (de) 2020-11-19
US10707889B1 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
US8659461B1 (en) Analog to digital converter circuit
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US8659462B2 (en) Successive approximation register analog-to-digital converter and analog-to-digital conversion method using the same
KR970005828B1 (ko) 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US6822601B1 (en) Background-calibrating pipelined analog-to-digital converter
US10171100B2 (en) Circuit and method for generating reference signals for hybrid analog-to-digital convertors
EP3537609B1 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
CN111654285B (zh) 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法
KR101933575B1 (ko) 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합
EP3613147B1 (en) Successive approximation register (sar) analog to digital converter (adc)
KR20150027582A (ko) 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
EP3496274A1 (en) Successive approximation register (sar) analog-to-digital converter (adc), radar unit and method for improving harmonic distortion performance
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
CN109728812B (zh) 噪声整形模数转换器
KR101933569B1 (ko) 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합
WO2019089499A1 (en) Method and apparatus for offset correction in sar adc with reduced capacitor array dac
CN110350919B (zh) 一种流水线模拟数字转换器
CN111934685A (zh) 模拟数字转换器的改进交错方法
KR20010050412A (ko) 네스티드 파이프라인형 아날로그 디지털 컨버터
CN112511167A (zh) 低噪声模数转换器
CN111313903A (zh) 逐次逼近寄存器（sar）模数转换器（adc）动态范围扩展
US10461767B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
EP2351225B1 (en) Pipelined ADC calibration
EP4274100A1 (en) Analog-to-digital converter (adc) having calibration
Dyer et al. A comparison of monolithic background calibration in two time-interleaved analog-to-digital converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination