JPWO2011118370A1 - 時間インターリーブ方式ａ／ｄ変換装置 - Google Patents
時間インターリーブ方式ａ／ｄ変換装置 Download PDFInfo
- Publication number
- JPWO2011118370A1 JPWO2011118370A1 JP2012506913A JP2012506913A JPWO2011118370A1 JP WO2011118370 A1 JPWO2011118370 A1 JP WO2011118370A1 JP 2012506913 A JP2012506913 A JP 2012506913A JP 2012506913 A JP2012506913 A JP 2012506913A JP WO2011118370 A1 JPWO2011118370 A1 JP WO2011118370A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dispersion
- sampling
- circuit
- input analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000006185 dispersion Substances 0.000 claims abstract description 143
- 238000006243 chemical reaction Methods 0.000 claims abstract description 139
- 238000005070 sampling Methods 0.000 claims abstract description 81
- 238000012937 correction Methods 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 18
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 31
- 238000004891 communication Methods 0.000 claims description 24
- 230000003287 optical effect Effects 0.000 claims description 17
- 230000010287 polarization Effects 0.000 claims description 17
- 239000000284 extract Substances 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000000593 degrading effect Effects 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 2
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 2
- 101150102866 adc1 gene Proteins 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 101100042613 Arabidopsis thaliana SIGC gene Proteins 0.000 description 1
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 1
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
時間インターリーブ方式Ａ／Ｄ変換装置として、Ａ／Ｄ変換回路をＮ個組み合わせて時間インターリーブ動作させる主信号用Ａ／Ｄ変換回路群と、入力アナログ信号と主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号の１／ｍ速度である１／ｍサンプリング信号とを受けて、入力アナログ信号に内在する伝送路の分散を抽出し、当該分散をデジタル信号補償に用いる分散補償コントロール信号として出力する補正信号生成部と、Ｎ列のデジタル信号を分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理部とを設ける。
Description
本発明は、光信号を受信する光通信装置内などにおいて、受信した信号を所定のサンプリングタイミングでのアナログ−デジタル変換によってデジタル信号へと変換するＡ／Ｄ変換装置に関する。詳しくは、Ａ／Ｄ変換回路を複数組み合わせて実行的に超高速動作させるタイムインターリーブ方式のＡ／Ｄ変換装置に関する。
近年、ネットワークの高速化、大容量化の要求に伴い、電子回路の高速化が要求されるようになり、Ａ／Ｄ変換回路、トラック・ホールド回路（サンプルホールド回路）などのデータ変換に用いられる回路にもより高い動作速度が求められている。
このような要求に応えるためのいくつかの回路・構成が昨今提案されている。例えば、Ａ／Ｄ変換装置の高速サンプリングを実現するための１つの技術として、複数の低速なサンプリング速度で動作をするＡ／Ｄ変換回路を予め決められた順番で動作させ、複数のＡ／Ｄ変換回路を一体的に動かして装置全体として等価的に高速サンプリングを実現させるタイムインターリーブ方式が提案されている。
図６にタイムインターリーブ方式を用いたＡ／Ｄ変換装置の一例を示す。この方式では、複数のＡ／Ｄ変換回路、或いはトラック・ホールド回路を並列に複数のチャンネル（図中のＡＤ変換器１〜４）として構成し、チャンネル数と同一数倍（図中は４倍）のサンプリング速度のＡ／Ｄ変換装置を等価的に実現している。図７にはそのタイミングチャートを示す。これにより、部品として使用する各デバイスの有する高速性能の限界に制限されることなく高速サンプリング動作を行なうＡ／Ｄ変換装置を実現できる。
昨今の半導体プロセスの微細化及び高性能化に伴い、このような高速サンプリング動作を行なえるＡ／Ｄ変換装置はますます高速性能化している。加えて、これまではアナログ回路でしか実現できなかった高速信号処理システムを、Ａ／Ｄ変換装置を用いてアナログ信号からデジタル信号に変換した後に、デジタル信号処理を行うことで、これまでよりも高性能な信号処理システムが開発されている。たとえば、データレートとして昨今４０Ｇｂ／ｓもしくはそれ以上の高速大容量化が要求されている超高速光通信の分野においても、Ａ／Ｄ変換装置を用いたデジタル信号処理を用いて、これまでより性能の向上・長距離伝送化を行なえるデジタルコヒーレント方式の導入が活発に進められている。
光通信分野におけるこのデジタルコヒーレント通信方式で使用されるＡ／Ｄ変換装置の特徴としては、データ通信速度よりも高いスルーレートが求められる。これは、位相変調などの多値化・高密度変調方式等を適用したとしても、誤り訂正技術などの導入でデータに冗長性を持たせることが必要なためである。例えば４０Ｇｂ／ｓのデータ通信速度（２０Ｇｂｐｓの位相並列で４０Ｇにする）でも、３０Ｇｂ／ｓ前後のスルーレートが求められる。さらに、Ａ／Ｄ変換回路のサンプリング速度としては、一般的にチャンネル数の倍のｘ２オーバーサンプリング性能が用いられている。
光通信システム適用に当たってＡ／Ｄ変換装置にこれほどのサンプリング性能が必要な理由としては次のような理由がある。超高速光通信においては、光ファイバーでの分散現象（例えば波長分散、偏波分散など）による波形歪みが伝送距離を著しく制限する要因となる。波形歪みを信号処理によって精度高く補償を行ってその対策とするためには、一般的には２倍のオーバーサンプリング程度が必要になる。
上記のように、光通信などの超高速通信分野でもＡ／Ｄ変換装置の高速化によるデジタル信号処理方式の適用が活発であり、その高速Ａ／Ｄ変換装置を実現するための１つの技術として、複数の並列Ａ／Ｄ変換回路によるタイムインターリーブ方式が注目されている。その一方で、複数のＡ／Ｄ変換回路間の利得及びオフセット等の誤差成分（バラツキ）がノイズや歪を増加させ、Ａ／Ｄ変換装置全体としての変換精度を劣化させるという問題がある。
この複数のＡ／Ｄ変換回路間の利得及びオフセット誤差成分を校正する手段として、図８に示す構成が提案されている（特許文献１）。この発明の校正方法は、校正用のトレーニング信号として、正弦波信号を発生させる手段（基準信号発生器）を具備しており、この正弦波信号を使って複数のＡ／Ｄ変換手段（ＡＤＣ１，ＡＤＣ２）毎に、一連の変換データにサインカーブフィッティングを行って、利得やオフセットなどの校正値を求めて校正メモリに格納する。そして通常のＡ／Ｄ変換時には、この校正メモリに格納された校正値に従ってデータを校正するものである。
しかしながら、特許文献１に記載されているインターリーブ方式は、もともとデータレートが数十Ｍｂｐｓ〜数百Ｍｂｐｓ程度の信号を扱うことが想定されていたものである。例えば４０Ｇｂｐｓの超高速光通信のケースを、特許文献１のインターリーブ方式でＡＤ変換する場合では、これよりも４０倍もしくはそれ以上のデータレートが必要である。従って、信号品質を維持するための補正手段や校正メモリなどの回路規模も巨大となり、消費電力の増大も著しくなる。
また、例えば、図９に示すように、タイムインターリーブ方式Ａ／Ｄ変換装置全体で、入力信号を補正する提案がなされている（特許文献２）。特許文献２に記載された入力信号を補正する方法は、タイムインターリーブ方式Ａ／Ｄ変換装置を構成する並列Ａ／Ｄ変換回路（ＡＤＣ０〜ＡＤＣ３）の個々の出力デジタル信号を一体的に校正する。そのために、並列Ａ／Ｄ変換回路（ＡＤＣ０〜ＡＤＣ３）とは別に、タイムインターリーブ時に得られる等価的なサンプリング速度と同じ速度で動作する高速かつ粗精度な補正用Ａ／Ｄ変換回路（ＡＤＣ４）と非線形フィルタを追加する。そして、タイムインターリーブ方式Ａ／Ｄ変換装置では、ＡＤ変換に当たり、並列Ａ／Ｄ変換回路の出力信号（ＳＩＧ０〜ＳＩＧ３）を合成した後に非線形フィルタを通過させ、補正用Ａ／Ｄ変換回路で生成された参照信号（教師信号：ｄ［ｎ］）によって補正する。このように動作させることによって、並列Ａ／Ｄ変換回路を構成する個々のＡ／Ｄ変換回路から出力されるデジタル信号が同一タイミングで補正用Ａ／Ｄ変換回路でサンプリングされた参照信号によって校正された値となる。換言すれば、補正用Ａ／Ｄ変換回路の出力信号によって、並列Ａ／Ｄ変換回路を構成する全てのＡ／Ｄ変換回路の出力信号を、順次校正している。
しかし、そもそもインターリーブ方式を採用する大きな要因の１つとしては、Ａ／Ｄ変換回路単体では所望の高速性が実現できないために、タイムインターリーブ方式を採用している。これに対して、特許文献２に記載されているように、タイムインターリーブ時に得られる等価的なサンプリング速度と同じ速度（ｆｓ×Ｎ）で動作する高速なＡ／Ｄ変換回路（補正用Ａ／Ｄ変換回路：ＡＤＣ４）を実装することは、タイムインターリーブ方式を採用して回路規模を小型にすることに対して相反する。また、高速動作を実現しているので、当該補正用Ａ／Ｄ変換回路での消費電力が著しく大きくなる。
以上述べてきたように、昨今の高速光通信システムなどに対して、Ａ／Ｄ変換回路を用いた高精度なデジタル信号処理の通信方式を適用した場合においては、以下の２つの点で回路規模・消費電力が増大することが問題である。
１） 超高速光通信においては、光ファイバーでの波長分散、偏波分散などによる波形歪みが伝送距離制限の要因となる。この波形歪みを信号処理により高精度に補償するためには、一般的には２倍のオーバーサンプリング程度が必要になり、回路規模及び電力の増加を招く。
２） Ａ／Ｄ変換装置の高速サンプリング性能は一般的にインターリーブ方式で実現する多い。他方、信号品質を維持するための補正手段を同時に備えるケースが多く、この補正手段も含めるとＡ／Ｄ変換装置全体の回路規模の増大及び消費電力の増加が著しい。
このような要求に応えるためのいくつかの回路・構成が昨今提案されている。例えば、Ａ／Ｄ変換装置の高速サンプリングを実現するための１つの技術として、複数の低速なサンプリング速度で動作をするＡ／Ｄ変換回路を予め決められた順番で動作させ、複数のＡ／Ｄ変換回路を一体的に動かして装置全体として等価的に高速サンプリングを実現させるタイムインターリーブ方式が提案されている。
図６にタイムインターリーブ方式を用いたＡ／Ｄ変換装置の一例を示す。この方式では、複数のＡ／Ｄ変換回路、或いはトラック・ホールド回路を並列に複数のチャンネル（図中のＡＤ変換器１〜４）として構成し、チャンネル数と同一数倍（図中は４倍）のサンプリング速度のＡ／Ｄ変換装置を等価的に実現している。図７にはそのタイミングチャートを示す。これにより、部品として使用する各デバイスの有する高速性能の限界に制限されることなく高速サンプリング動作を行なうＡ／Ｄ変換装置を実現できる。
昨今の半導体プロセスの微細化及び高性能化に伴い、このような高速サンプリング動作を行なえるＡ／Ｄ変換装置はますます高速性能化している。加えて、これまではアナログ回路でしか実現できなかった高速信号処理システムを、Ａ／Ｄ変換装置を用いてアナログ信号からデジタル信号に変換した後に、デジタル信号処理を行うことで、これまでよりも高性能な信号処理システムが開発されている。たとえば、データレートとして昨今４０Ｇｂ／ｓもしくはそれ以上の高速大容量化が要求されている超高速光通信の分野においても、Ａ／Ｄ変換装置を用いたデジタル信号処理を用いて、これまでより性能の向上・長距離伝送化を行なえるデジタルコヒーレント方式の導入が活発に進められている。
光通信分野におけるこのデジタルコヒーレント通信方式で使用されるＡ／Ｄ変換装置の特徴としては、データ通信速度よりも高いスルーレートが求められる。これは、位相変調などの多値化・高密度変調方式等を適用したとしても、誤り訂正技術などの導入でデータに冗長性を持たせることが必要なためである。例えば４０Ｇｂ／ｓのデータ通信速度（２０Ｇｂｐｓの位相並列で４０Ｇにする）でも、３０Ｇｂ／ｓ前後のスルーレートが求められる。さらに、Ａ／Ｄ変換回路のサンプリング速度としては、一般的にチャンネル数の倍のｘ２オーバーサンプリング性能が用いられている。
光通信システム適用に当たってＡ／Ｄ変換装置にこれほどのサンプリング性能が必要な理由としては次のような理由がある。超高速光通信においては、光ファイバーでの分散現象（例えば波長分散、偏波分散など）による波形歪みが伝送距離を著しく制限する要因となる。波形歪みを信号処理によって精度高く補償を行ってその対策とするためには、一般的には２倍のオーバーサンプリング程度が必要になる。
上記のように、光通信などの超高速通信分野でもＡ／Ｄ変換装置の高速化によるデジタル信号処理方式の適用が活発であり、その高速Ａ／Ｄ変換装置を実現するための１つの技術として、複数の並列Ａ／Ｄ変換回路によるタイムインターリーブ方式が注目されている。その一方で、複数のＡ／Ｄ変換回路間の利得及びオフセット等の誤差成分（バラツキ）がノイズや歪を増加させ、Ａ／Ｄ変換装置全体としての変換精度を劣化させるという問題がある。
この複数のＡ／Ｄ変換回路間の利得及びオフセット誤差成分を校正する手段として、図８に示す構成が提案されている（特許文献１）。この発明の校正方法は、校正用のトレーニング信号として、正弦波信号を発生させる手段（基準信号発生器）を具備しており、この正弦波信号を使って複数のＡ／Ｄ変換手段（ＡＤＣ１，ＡＤＣ２）毎に、一連の変換データにサインカーブフィッティングを行って、利得やオフセットなどの校正値を求めて校正メモリに格納する。そして通常のＡ／Ｄ変換時には、この校正メモリに格納された校正値に従ってデータを校正するものである。
しかしながら、特許文献１に記載されているインターリーブ方式は、もともとデータレートが数十Ｍｂｐｓ〜数百Ｍｂｐｓ程度の信号を扱うことが想定されていたものである。例えば４０Ｇｂｐｓの超高速光通信のケースを、特許文献１のインターリーブ方式でＡＤ変換する場合では、これよりも４０倍もしくはそれ以上のデータレートが必要である。従って、信号品質を維持するための補正手段や校正メモリなどの回路規模も巨大となり、消費電力の増大も著しくなる。
また、例えば、図９に示すように、タイムインターリーブ方式Ａ／Ｄ変換装置全体で、入力信号を補正する提案がなされている（特許文献２）。特許文献２に記載された入力信号を補正する方法は、タイムインターリーブ方式Ａ／Ｄ変換装置を構成する並列Ａ／Ｄ変換回路（ＡＤＣ０〜ＡＤＣ３）の個々の出力デジタル信号を一体的に校正する。そのために、並列Ａ／Ｄ変換回路（ＡＤＣ０〜ＡＤＣ３）とは別に、タイムインターリーブ時に得られる等価的なサンプリング速度と同じ速度で動作する高速かつ粗精度な補正用Ａ／Ｄ変換回路（ＡＤＣ４）と非線形フィルタを追加する。そして、タイムインターリーブ方式Ａ／Ｄ変換装置では、ＡＤ変換に当たり、並列Ａ／Ｄ変換回路の出力信号（ＳＩＧ０〜ＳＩＧ３）を合成した後に非線形フィルタを通過させ、補正用Ａ／Ｄ変換回路で生成された参照信号（教師信号：ｄ［ｎ］）によって補正する。このように動作させることによって、並列Ａ／Ｄ変換回路を構成する個々のＡ／Ｄ変換回路から出力されるデジタル信号が同一タイミングで補正用Ａ／Ｄ変換回路でサンプリングされた参照信号によって校正された値となる。換言すれば、補正用Ａ／Ｄ変換回路の出力信号によって、並列Ａ／Ｄ変換回路を構成する全てのＡ／Ｄ変換回路の出力信号を、順次校正している。
しかし、そもそもインターリーブ方式を採用する大きな要因の１つとしては、Ａ／Ｄ変換回路単体では所望の高速性が実現できないために、タイムインターリーブ方式を採用している。これに対して、特許文献２に記載されているように、タイムインターリーブ時に得られる等価的なサンプリング速度と同じ速度（ｆｓ×Ｎ）で動作する高速なＡ／Ｄ変換回路（補正用Ａ／Ｄ変換回路：ＡＤＣ４）を実装することは、タイムインターリーブ方式を採用して回路規模を小型にすることに対して相反する。また、高速動作を実現しているので、当該補正用Ａ／Ｄ変換回路での消費電力が著しく大きくなる。
以上述べてきたように、昨今の高速光通信システムなどに対して、Ａ／Ｄ変換回路を用いた高精度なデジタル信号処理の通信方式を適用した場合においては、以下の２つの点で回路規模・消費電力が増大することが問題である。
１） 超高速光通信においては、光ファイバーでの波長分散、偏波分散などによる波形歪みが伝送距離制限の要因となる。この波形歪みを信号処理により高精度に補償するためには、一般的には２倍のオーバーサンプリング程度が必要になり、回路規模及び電力の増加を招く。
２） Ａ／Ｄ変換装置の高速サンプリング性能は一般的にインターリーブ方式で実現する多い。他方、信号品質を維持するための補正手段を同時に備えるケースが多く、この補正手段も含めるとＡ／Ｄ変換装置全体の回路規模の増大及び消費電力の増加が著しい。
回路規模を低減する方法は、Ａ／Ｄ変換回路のサンプリングレートを低減することで実現できる。インターリーブ方式のそれぞれのＡ／Ｄ変換回路の処理速度が一定の場合は、サンプリングレートをｘ２オーバーサンプリングからＢａｕｄ ｒａｔｅにすることで、Ａ／Ｄ変換回路の個数換算で半減することにつながる。ところが、４０Ｇｂ／ｓを超える超高速光通信では上述したように光ファイバーでの分散現象（波長分散や、偏波分散）による波形歪みが顕著に働くことから、サンプリングレートの低減は信号品質の劣化に直結する。これでは、そもそもデジタル信号処理方式を導入したメリットがなくなってしまう。
また、回路規模とサンプリングレートは、Ａ／Ｄ変換装置での消費電力に直結する。
本発明は、タイムインターリーブ動作する複数のＡ／Ｄ変換回路を超高速光通信等の高速通信に適用した場合に、信号品質を劣化させることなく回路規模の削減および消費電力を低減できる時間インターリーブ方式Ａ／Ｄ変換装置及びその方法を提供する。
また、回路規模とサンプリングレートは、Ａ／Ｄ変換装置での消費電力に直結する。
本発明は、タイムインターリーブ動作する複数のＡ／Ｄ変換回路を超高速光通信等の高速通信に適用した場合に、信号品質を劣化させることなく回路規模の削減および消費電力を低減できる時間インターリーブ方式Ａ／Ｄ変換装置及びその方法を提供する。
本発明に係る時間インターリーブ方式Ａ／Ｄ変換装置は、装置全体として提供する分解能と同一の分解能を有して、入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度で動作するＮ個のＡ／Ｄ変換回路を組み合わせると共に、前記Ｎ個のＡ／Ｄ変換回路を、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、前記入力アナログ信号と前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号の１／ｍ（ｍは２以上の整数）速度である１／ｍサンプリング信号とを受けて、前記入力アナログ信号と前記１／ｍサンプリング信号とから前記入力アナログ信号に内在する伝送路の分散を抽出すると共に、抽出した分散をデジタル信号補償に用いる分散補償コントロール信号として出力する補正信号生成部と、前記Ｎ列のデジタル信号と前記分散補償コントロール信号とを受け、前記Ｎ列のデジタル信号を前記分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理部とを備えることを特徴とする。
本発明によれば、タイムインターリーブ動作する複数のＡ／Ｄ変換回路を高速通信に用いて、既存の方式に比べて、信号品質を劣化させることなく回路規模の削減および消費電力を低減した時間インターリーブ方式Ａ／Ｄ変換装置を提供できる。
図１は、実施形態に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
図２は、実施例１に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
図３は、実施例１における分散コントロール回路２２の構成を例示するブロック図である。
図４は、実施例２に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
図５は、実施例２における波長分散・編波分散コントロール回路２８の構成を例示するブロック図である。
図６は、Ａ／Ｄ変換回路群による時間インターリーブ方式Ａ／Ｄ変換装置の一例を示すブロック図である。
図７は、図６に示す時間インターリーブ方式Ａ／Ｄ変換装置の動作を示すタイミングチャートである。
図８は、個々のＡ／Ｄ変換回路を補償する時間インターリーブ方式Ａ／Ｄ変換装置の一例を示すブロック図である。
図９は、個々のＡ／Ｄ変換回路からの出力を合成後に、個々のＡ／Ｄ変換回路からの出力成分を補償する時間インターリーブ方式Ａ／Ｄ変換装置の一例を示すブロック図である。
図２は、実施例１に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
図３は、実施例１における分散コントロール回路２２の構成を例示するブロック図である。
図４は、実施例２に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
図５は、実施例２における波長分散・編波分散コントロール回路２８の構成を例示するブロック図である。
図６は、Ａ／Ｄ変換回路群による時間インターリーブ方式Ａ／Ｄ変換装置の一例を示すブロック図である。
図７は、図６に示す時間インターリーブ方式Ａ／Ｄ変換装置の動作を示すタイミングチャートである。
図８は、個々のＡ／Ｄ変換回路を補償する時間インターリーブ方式Ａ／Ｄ変換装置の一例を示すブロック図である。
図９は、個々のＡ／Ｄ変換回路からの出力を合成後に、個々のＡ／Ｄ変換回路からの出力成分を補償する時間インターリーブ方式Ａ／Ｄ変換装置の一例を示すブロック図である。
本発明の実施形態を図１ないし図５に基づいて説明する。
図１は、実施形態に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
主信号用Ａ／Ｄ変換回路群１０は、Ｎ個のＡ／Ｄ変換回路が時間インターリーブ方式で構成され、個々のＡ／Ｄ変換回路がＢａｕｄ ｒａｔｅのサンプリングレートの１／Ｎ速度のクロック（サンプリング信号）で動作する。
補正信号生成部２０は、主信号用Ａ／Ｄ変換回路群１０のクロックより低速のクロックと入力アナログ信号とを受けて、入力アナログ信号に内在する伝送路の分散を抽出し、抽出した分散を分散補償コントロール信号として出力するように構成されている。補正信号生成部２０で用いるクロックは、主信号用Ａ／Ｄ変換回路群１０に入力するサンプリング信号ｆｓと同期している。図中では、サンプリング信号ｆｓをｍ分周したクロックｆｓ／ｍを入力している。尚、補正信号生成部２０で用いるクロックは、補正信号生成部２０の外部又は内部の何れで分周してもよい。
デジタル信号処理部３０は、主信号用Ａ／Ｄ変換回路群１０及び補正信号生成部２０の出力信号を受けて、Ｎ列のデジタル信号から分散補償コントロール信号で示された伝送路の分散による波形の歪みを補償処理すると共に、Ｎ列のデジタル信号から１つのデジタル信号に変換する処理を行い、その後シリアル又はパラレルでデジタル信号を出力するように構成されている。
このように構成することによって、タイムインターリーブ動作する複数のＡ／Ｄ変換回路を超高速光通信等の高速通信に適用した場合に、信号品質を劣化させることなく既存の方式に対して回路規模、消費電力を低減した時間インターリーブ方式Ａ／Ｄ変換装置を提供できる。
次に、本発明を具体的な実施例に基づいて説明する。以下、同一のものには同一の符号を付して、詳しい説明は省略する。ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
図２は、実施例１に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。本実施例では、主信号用Ａ／Ｄ変換回路群１０として、４つのインターリーブ動作するＡ／Ｄ変換回路１１〜１４を使用する。また、補正信号生成部２０として、１つのＡ／Ｄ変換回路２１と分散コントロール回路２２を使用する。尚、このＡ／Ｄ変換装置は、４つのＡ／Ｄ変換回路を用いるのでＮ＝４である。Ｎについては特に限定されるものではなく、設計仕様に応じて適切な値を選べばよい。
Ａ／Ｄ変換回路１１〜１４はそれぞれ、Ａ／Ｄ変換装置への入力アナログ信号Ａ１と、それぞれＡ／Ｄ変換装置のボーレートの１／４（１／Ｎ）ずつずれた動作クロックとを受け、それぞれデジタル出力Ｄ１〜Ｄ４の一つを出力する。なお、本実施例では、クロックジェネレータ１５を用いて動作クロックをずらしている。
Ａ／Ｄ変換回路２１は、Ａ／Ｄ変換回路１１〜１４よりも高精度の分解能を有する反面、Ａ／Ｄ変換回路１１〜１４よりも低速に動作させてもよい。Ａ／Ｄ変換回路２１は、入力アナログ信号の波形をモニタもしくは波形のエッジ部を検出し、デジタル信号Ｄ５として出力する（以後、Ａ／Ｄ変換回路２１は、モニタ用と呼ぶことにする）。図中では、分周器２３を用いて、サンプリング信号ｆｓを１／ｍ分周したサンプリング信号ｆｓ／ｍを動作クロックとしている。当該動作クロックは、入力アナログ信号Ａ１のボーレートに対して、１／（Ｎ・ｍ）の速度となる。このように、Ａ／Ｄ変換回路２１は、低速動作するので、回路規模及び消費電力を極めて小さいレベルの回路構成としても、十分なレベルの分散の抽出に使用できるデジタル信号Ｄ５を取得できる。尚、上述のＡ／Ｄ変換回路１１〜１４よりも、高精度のモニタ用Ａ／Ｄ変換回路２１においては、出力信号Ｄ５に分散による波形歪みの情報がより高精度に含まれることとなる。
分散コントロール回路２２は、Ａ／Ｄ変換回路２１の出力信号（Ｄ５）を受けて、分散補償コントロール信号を生成する。分散コントロール回路２２を例示すれば、図３に示すように、波形歪み検出部２４、歪み量推定部２５、分散コントロール信号生成部２６で構成できる。分散コントロール回路２２は、モニタ用Ａ／Ｄ変換回路２１の出力信号Ｄ５を受けて、波形歪みを検出し、検出した値から歪み量を推定し、当該歪み量をデータ化して、分散補償コントロール信号としてデジタル信号処理部３０に出力する。
デジタル信号処理部３０は、分散コントロール回路２２から受けた分散補償コントロール信号に基づいて分散を識別し、Ａ／Ｄ変換回路１１〜１４から受けたＤ１からＤ４を合成後、その信号に対する分散補償を行う。
このように、補正信号生成部２０においてＡ／Ｄ変換装置に入力される入力アナログ信号Ａ１に含まれる分散による波形歪の度合いを高精度に抽出してデジタル信号処理部３０に対しての分散歪みを通知し、デジタル信号処理部３０において入力アナログ信号Ａ１の波形の歪みを補正する構成とする。上記の様に構成することによって、主信号用Ａ／Ｄ変換回路群１０がＢａｕｄ Ｒａｔｅでサンプリング動作させる構成としても、補正信号生成部２０の回路規模並びに消費電力を小さく抑えつつ精度よく分散による波形の歪みを推定できる。換言すれば、Ａ／Ｄ変換装置としての信号品質を劣化することなく、回路の小規模化並びに低消費電力を実現できる。
次に、別の実施例を示す。図４は、実施例２に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
本実施例では、主信号用Ａ／Ｄ変換回路群１０として、実施例１と同様に、４つのインターリーブ動作するＡ／Ｄ変換回路１１〜１４を使用する。また、実施例１と異なり、補正信号生成部２０として、１つの波形モニタ回路２７と波長分散・偏波分散コントロール回路２８を使用する。尚、本Ａ／Ｄ変換装置は、実施例１と同様に、４つのＡ／Ｄ変換回路を用いるのでＮ＝４である。
波形モニタ回路２７は、入力アナログ信号Ａ１とサンプリング信号ｆｓ／ｍを受けて、入力アナログ信号Ａ１を時間軸方向並びに電圧振幅方向にスキャンすることで、波形の形状を再現するように構成されている。これにより、補正信号生成部２０として、分散による波形歪の影響が波形の形状にどのように現れるかの情報が得られる。このように、波形モニタ回路２７は低速動作させるので、回路規模及び消費電力を小さいレベルの回路構成であっても、十分なレベルの分散の抽出に使用するアナログ信号Ａ２を取得できる。
また、波長分散・偏波分散コントロール回路２８は、波形モニタ回路２７からの出力アナログ信号Ａ２を元に、波長分散および偏波分散による波形歪みの度合いをそれぞれ検出し、デジタル信号処理部３０に通知するそれぞれの分散補償コントロール信号を生成する。図５では、光ファイバーでの主要な分散要因である波長分散ならびに偏波分散による歪みをそれぞれ検出・推定するように構成した波長分散・偏波分散コントロール回路２８を例示する。このように構成することによって、入力アナログ信号Ａ１に、波長分散に起因する波形歪み、並びに偏波分散に起因する波形歪み、又は両方の歪みが混在した場合でも、有効に補償できる分散コントロール信号を生成できる。
デジタル信号処理部３０は、波長分散・偏波分散コントロール回路２８から受けた両分散補償コントロール信号に基づいて分散を識別し、Ａ／Ｄ変換回路１１〜１４から受けたＤ１からＤ４を合成し、分散補償を行う。
このように、補正信号生成部２０において、実施例１と同様に、Ａ／Ｄ変換装置に入力される入力アナログ信号Ａ１に含まれる分散による波形歪の度合いを高精度に抽出してデジタル信号処理部３０に対して分散歪みを通知し、デジタル信号処理部３０において入力アナログ信号Ａ１の波形の歪みを補正する構成とする。上記の様に構成することによって、主信号用Ａ／Ｄ変換回路群１０がＢａｕｄ Ｒａｔｅでサンプリング動作させる構成としても、補正信号生成部２０の回路規模並びに消費電力を小さく抑えつつ精度よく分散による波形の歪みを検出・推定して補償できる。換言すれば、Ａ／Ｄ変換装置としての信号品質を劣化することなく、回路の小規模化並びに低消費電力を実現できる。
以上説明したとおり、本発明によれば、タイムインターリーブ方式のＡ／Ｄ変換装置において、入力アナログ信号のＢａｕｄ ｒａｔｅで動作するタイムインターリーブＡ／Ｄ変換回路構成で課題と成る分散の補償を、ｘ２オーバーサンプリングで一般的に構成される系に比較して主信号用Ａ／Ｄ変換回路群の回路規模を半減し、回路全体として信号品質を維持しつつ消費電力及び回路規模の低減を実現できる。
即ち、本発明によれば、タイムインターリーブ動作する複数のＡ／Ｄ変換回路を高速通信に用いて、既存の方式に比べて、信号品質を劣化させることなく回路規模の削減および消費電力を低減した時間インターリーブ方式Ａ／Ｄ変換装置を提供できる。
また、本発明に係る実施例１のＡ／Ｄ変換装置の構成は、特許文献２に記載されているタイムインターリーブＡ／Ｄ変換装置（図９参照）に比べ、補償に用いるＡ／Ｄ変換回路の規模及び消費電力が著しく低減できる。これは、特許文献２では、補償に用いるＡ／Ｄ変換回路を、タイムインターリーブ時に得られる等価的なサンプリング速度と同じ速度（ｆｓ×Ｎ）で動作させる為、上記説明した補正信号生成部に対して回路規模及び消費電力が著しく増加する。他方、上記説明したＡ／Ｄ変換装置では、サンプリングクロック速度はｆｓ×１／（Ｎ・ｍ）であり、特許文献２に記載されたＡ／Ｄ変換回路に比べ、補償に用いる回路部分はおおよそ１／（Ｎ２×ｍ）の規模で動作する。具体的に例示すれば、Ｎ＝４段、ｍ＝４程度でも、１／６４の規模となる。
尚、特許文献２の補償に用いるＡ／Ｄ変換回路は、各インターリーブしている並列のＡ／Ｄ変換回路の回路間の利得及びオフセット誤差成分を校正（キャリブレーション）するのに対し、上記説明したＡ／Ｄ変換装置は、光通信で課題となる光信号自体の分散歪みを補正できるので、補正する対象も異なっている。
本発明では、デジタル信号処理部でのデジタル信号補正処理と組み合わせることによって、入力アナログ信号を処理する主信号用Ａ／Ｄ変換回路群を構成する個々のＡ／Ｄ変換回路自体の分解能を軽くする効果も発揮できる。当該効果は、特許文献２のように個々のＡ／Ｄ変換回路の出力信号を補償するようにした場合には得られない。
また、本発明の具体的な構成は前述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。
また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。
［付記１］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、
前記入力アナログ信号と前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号の１／ｍ（ｍは２以上の整数）速度である１／ｍサンプリング信号とを受けて、前記入力アナログ信号と前記１／ｍサンプリング信号とから前記入力アナログ信号に内在する伝送路の分散を抽出し、当該分散をデジタル信号補償するための分散補償コントロール信号を出力する補正信号生成手段と、
前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記Ｎ列のデジタル信号を前記分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理手段と
を備えることを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置。
［付記２］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、
前記入力アナログ信号のボーレートの１／Ｎのサンプリング速度をｍ（ｍは２以上の整数）分周した１／ｍサンプリング速度に対応し、前記入力アナログ信号と１／ｍサンプリング信号とを受けて、前記入力アナログ信号をデジタル信号に変換して出力するモニタ用Ａ／Ｄ変換回路と、
前記モニタ用Ａ／Ｄ変換回路の出力したデジタル信号を受けて、分散補償コントロール信号を生成する分散コントロール回路と、
前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理回路と
を備えることを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置。
［付記３］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、
前記入力アナログ信号と１／ｍ（ｍは２以上の整数）サンプリング信号とを受けて、前記入力アナログ信号を１／ｍサンプリング速度で波形値を検出してアナログ信号として出力する波形モニタ回路と、
前記波形モニタ回路の出力したアナログ信号を受けて、分散補償コントロール信号を生成する分散コントロール回路と、
前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理回路と
を備えることを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置。
［付記４］
前記モニタ用Ａ／Ｄ変換回路は、サンプリング速度が前記主信号用Ａ／Ｄ変換回路群より低速であり、且つ、分解能が前記主信号用Ａ／Ｄ変換回路群より高精度であることを特徴とする付記２記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記５］
前記分散コントロール回路は、前記モニタ用Ａ／Ｄ変換回路の出力信号を元に分散による波形歪を検出して、歪の度合いを元に、前記信号処理回路で波形の歪みを補正する際の分散補償コントロール信号を生成することを特徴とする付記４記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記６］
前記分散コントロール回路は、波長分散（Ｃｈｒｏｍａｔｉｃ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、偏波分散（Ｐｏｌａｒｉｚａｔｉｏｎ Ｍｏｄｅ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、及びその両方の歪みを、入力された信号から検出し、前記信号処理回路に対応するデータ信号形式で、前記信号処理回路に通知する
ことを特徴とする付記１記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記７］
前記補正信号生成手段は、前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号が分岐された信号を受けて、分周した信号を歪みの抽出に使用することを特徴とする付記１に記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記８］
上記付記の何れかに記載の時間インターリーブ方式Ａ／Ｄ変換装置を内在することを特徴とする光通信装置。
［付記９］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換し、
前記入力アナログ信号と個々のＡ／Ｄ変換回路に入力されるサンプリング信号のＮ／ｍ（ｍは２以上の整数）速度である１／ｍサンプリング信号とを受けて、前記入力アナログ信号と前記１／ｍサンプリング信号とから前記入力アナログ信号に内在する伝送路の分散を抽出し、当該分散をデジタル信号補償するための分散補償コントロール信号を出力し、
信号処理部において、前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記Ｎ列のデジタル信号を前記分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する
ことを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１０］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換し、
前記入力アナログ信号のボーレートの１／Ｎのサンプリング速度をｍ（ｍは２以上の整数）分周した１／ｍサンプリング速度に対応して前記入力アナログ信号と１／ｍサンプリング信号とを受けて動作するモニタ用Ａ／Ｄ変換回路において、前記入力アナログ信号をデジタル信号に変換して出力し、
分散コントロール回路において、前記モニタ用Ａ／Ｄ変換回路の出力したデジタル信号を受けて、分散補償コントロール信号を生成し、
信号処理回路において、前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する
ことを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１１］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換し、
波形モニタ回路において、前記入力アナログ信号と１／ｍ（ｍは２以上の整数）サンプリング信号とを受けて、前記入力アナログ信号を１／ｍサンプリング速度で波形値を検出してアナログ信号として出力し、
分散コントロール回路において、前記波形モニタ回路の出力したアナログ信号を受けて、分散補償コントロール信号を生成し、
信号処理回路において、前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する
ことを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１２］
前記モニタ用Ａ／Ｄ変換回路は、サンプリング速度が前記主信号用Ａ／Ｄ変換回路群より低速であり、且つ、分解能が前記主信号用Ａ／Ｄ変換回路群より高精度であることを特徴とする付記１０記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１３］
前記分散コントロール回路は、前記モニタ用Ａ／Ｄ変換回路の出力信号を元に分散による波形歪を検出して、歪の度合いを元に、前記信号処理回路で波形の歪みを補正する際の分散補償コントロール信号を生成することを特徴とする付記１２記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１４］
前記分散コントロール回路は、波長分散（Ｃｈｒｏｍａｔｉｃ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、偏波分散（Ｐｏｌａｒｉｚａｔｉｏｎ Ｍｏｄｅ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、及びその両方の歪みを、入力された信号から検出し、前記信号処理回路に対応するデータ信号形式で、前記信号処理回路に通知することを特徴とする付記９記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１５］
前記補正信号生成手段は、前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号が分岐された信号を受けて、分周した信号を歪みの抽出に使用することを特徴とする付記９記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
この出願は、２０１０年３月２６日に出願された日本出願特願２０１０−０７１４８１号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
図１は、実施形態に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
主信号用Ａ／Ｄ変換回路群１０は、Ｎ個のＡ／Ｄ変換回路が時間インターリーブ方式で構成され、個々のＡ／Ｄ変換回路がＢａｕｄ ｒａｔｅのサンプリングレートの１／Ｎ速度のクロック（サンプリング信号）で動作する。
補正信号生成部２０は、主信号用Ａ／Ｄ変換回路群１０のクロックより低速のクロックと入力アナログ信号とを受けて、入力アナログ信号に内在する伝送路の分散を抽出し、抽出した分散を分散補償コントロール信号として出力するように構成されている。補正信号生成部２０で用いるクロックは、主信号用Ａ／Ｄ変換回路群１０に入力するサンプリング信号ｆｓと同期している。図中では、サンプリング信号ｆｓをｍ分周したクロックｆｓ／ｍを入力している。尚、補正信号生成部２０で用いるクロックは、補正信号生成部２０の外部又は内部の何れで分周してもよい。
デジタル信号処理部３０は、主信号用Ａ／Ｄ変換回路群１０及び補正信号生成部２０の出力信号を受けて、Ｎ列のデジタル信号から分散補償コントロール信号で示された伝送路の分散による波形の歪みを補償処理すると共に、Ｎ列のデジタル信号から１つのデジタル信号に変換する処理を行い、その後シリアル又はパラレルでデジタル信号を出力するように構成されている。
このように構成することによって、タイムインターリーブ動作する複数のＡ／Ｄ変換回路を超高速光通信等の高速通信に適用した場合に、信号品質を劣化させることなく既存の方式に対して回路規模、消費電力を低減した時間インターリーブ方式Ａ／Ｄ変換装置を提供できる。
次に、本発明を具体的な実施例に基づいて説明する。以下、同一のものには同一の符号を付して、詳しい説明は省略する。ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
図２は、実施例１に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。本実施例では、主信号用Ａ／Ｄ変換回路群１０として、４つのインターリーブ動作するＡ／Ｄ変換回路１１〜１４を使用する。また、補正信号生成部２０として、１つのＡ／Ｄ変換回路２１と分散コントロール回路２２を使用する。尚、このＡ／Ｄ変換装置は、４つのＡ／Ｄ変換回路を用いるのでＮ＝４である。Ｎについては特に限定されるものではなく、設計仕様に応じて適切な値を選べばよい。
Ａ／Ｄ変換回路１１〜１４はそれぞれ、Ａ／Ｄ変換装置への入力アナログ信号Ａ１と、それぞれＡ／Ｄ変換装置のボーレートの１／４（１／Ｎ）ずつずれた動作クロックとを受け、それぞれデジタル出力Ｄ１〜Ｄ４の一つを出力する。なお、本実施例では、クロックジェネレータ１５を用いて動作クロックをずらしている。
Ａ／Ｄ変換回路２１は、Ａ／Ｄ変換回路１１〜１４よりも高精度の分解能を有する反面、Ａ／Ｄ変換回路１１〜１４よりも低速に動作させてもよい。Ａ／Ｄ変換回路２１は、入力アナログ信号の波形をモニタもしくは波形のエッジ部を検出し、デジタル信号Ｄ５として出力する（以後、Ａ／Ｄ変換回路２１は、モニタ用と呼ぶことにする）。図中では、分周器２３を用いて、サンプリング信号ｆｓを１／ｍ分周したサンプリング信号ｆｓ／ｍを動作クロックとしている。当該動作クロックは、入力アナログ信号Ａ１のボーレートに対して、１／（Ｎ・ｍ）の速度となる。このように、Ａ／Ｄ変換回路２１は、低速動作するので、回路規模及び消費電力を極めて小さいレベルの回路構成としても、十分なレベルの分散の抽出に使用できるデジタル信号Ｄ５を取得できる。尚、上述のＡ／Ｄ変換回路１１〜１４よりも、高精度のモニタ用Ａ／Ｄ変換回路２１においては、出力信号Ｄ５に分散による波形歪みの情報がより高精度に含まれることとなる。
分散コントロール回路２２は、Ａ／Ｄ変換回路２１の出力信号（Ｄ５）を受けて、分散補償コントロール信号を生成する。分散コントロール回路２２を例示すれば、図３に示すように、波形歪み検出部２４、歪み量推定部２５、分散コントロール信号生成部２６で構成できる。分散コントロール回路２２は、モニタ用Ａ／Ｄ変換回路２１の出力信号Ｄ５を受けて、波形歪みを検出し、検出した値から歪み量を推定し、当該歪み量をデータ化して、分散補償コントロール信号としてデジタル信号処理部３０に出力する。
デジタル信号処理部３０は、分散コントロール回路２２から受けた分散補償コントロール信号に基づいて分散を識別し、Ａ／Ｄ変換回路１１〜１４から受けたＤ１からＤ４を合成後、その信号に対する分散補償を行う。
このように、補正信号生成部２０においてＡ／Ｄ変換装置に入力される入力アナログ信号Ａ１に含まれる分散による波形歪の度合いを高精度に抽出してデジタル信号処理部３０に対しての分散歪みを通知し、デジタル信号処理部３０において入力アナログ信号Ａ１の波形の歪みを補正する構成とする。上記の様に構成することによって、主信号用Ａ／Ｄ変換回路群１０がＢａｕｄ Ｒａｔｅでサンプリング動作させる構成としても、補正信号生成部２０の回路規模並びに消費電力を小さく抑えつつ精度よく分散による波形の歪みを推定できる。換言すれば、Ａ／Ｄ変換装置としての信号品質を劣化することなく、回路の小規模化並びに低消費電力を実現できる。
次に、別の実施例を示す。図４は、実施例２に係る時間インターリーブ方式Ａ／Ｄ変換装置を示すブロック図である。
本実施例では、主信号用Ａ／Ｄ変換回路群１０として、実施例１と同様に、４つのインターリーブ動作するＡ／Ｄ変換回路１１〜１４を使用する。また、実施例１と異なり、補正信号生成部２０として、１つの波形モニタ回路２７と波長分散・偏波分散コントロール回路２８を使用する。尚、本Ａ／Ｄ変換装置は、実施例１と同様に、４つのＡ／Ｄ変換回路を用いるのでＮ＝４である。
波形モニタ回路２７は、入力アナログ信号Ａ１とサンプリング信号ｆｓ／ｍを受けて、入力アナログ信号Ａ１を時間軸方向並びに電圧振幅方向にスキャンすることで、波形の形状を再現するように構成されている。これにより、補正信号生成部２０として、分散による波形歪の影響が波形の形状にどのように現れるかの情報が得られる。このように、波形モニタ回路２７は低速動作させるので、回路規模及び消費電力を小さいレベルの回路構成であっても、十分なレベルの分散の抽出に使用するアナログ信号Ａ２を取得できる。
また、波長分散・偏波分散コントロール回路２８は、波形モニタ回路２７からの出力アナログ信号Ａ２を元に、波長分散および偏波分散による波形歪みの度合いをそれぞれ検出し、デジタル信号処理部３０に通知するそれぞれの分散補償コントロール信号を生成する。図５では、光ファイバーでの主要な分散要因である波長分散ならびに偏波分散による歪みをそれぞれ検出・推定するように構成した波長分散・偏波分散コントロール回路２８を例示する。このように構成することによって、入力アナログ信号Ａ１に、波長分散に起因する波形歪み、並びに偏波分散に起因する波形歪み、又は両方の歪みが混在した場合でも、有効に補償できる分散コントロール信号を生成できる。
デジタル信号処理部３０は、波長分散・偏波分散コントロール回路２８から受けた両分散補償コントロール信号に基づいて分散を識別し、Ａ／Ｄ変換回路１１〜１４から受けたＤ１からＤ４を合成し、分散補償を行う。
このように、補正信号生成部２０において、実施例１と同様に、Ａ／Ｄ変換装置に入力される入力アナログ信号Ａ１に含まれる分散による波形歪の度合いを高精度に抽出してデジタル信号処理部３０に対して分散歪みを通知し、デジタル信号処理部３０において入力アナログ信号Ａ１の波形の歪みを補正する構成とする。上記の様に構成することによって、主信号用Ａ／Ｄ変換回路群１０がＢａｕｄ Ｒａｔｅでサンプリング動作させる構成としても、補正信号生成部２０の回路規模並びに消費電力を小さく抑えつつ精度よく分散による波形の歪みを検出・推定して補償できる。換言すれば、Ａ／Ｄ変換装置としての信号品質を劣化することなく、回路の小規模化並びに低消費電力を実現できる。
以上説明したとおり、本発明によれば、タイムインターリーブ方式のＡ／Ｄ変換装置において、入力アナログ信号のＢａｕｄ ｒａｔｅで動作するタイムインターリーブＡ／Ｄ変換回路構成で課題と成る分散の補償を、ｘ２オーバーサンプリングで一般的に構成される系に比較して主信号用Ａ／Ｄ変換回路群の回路規模を半減し、回路全体として信号品質を維持しつつ消費電力及び回路規模の低減を実現できる。
即ち、本発明によれば、タイムインターリーブ動作する複数のＡ／Ｄ変換回路を高速通信に用いて、既存の方式に比べて、信号品質を劣化させることなく回路規模の削減および消費電力を低減した時間インターリーブ方式Ａ／Ｄ変換装置を提供できる。
また、本発明に係る実施例１のＡ／Ｄ変換装置の構成は、特許文献２に記載されているタイムインターリーブＡ／Ｄ変換装置（図９参照）に比べ、補償に用いるＡ／Ｄ変換回路の規模及び消費電力が著しく低減できる。これは、特許文献２では、補償に用いるＡ／Ｄ変換回路を、タイムインターリーブ時に得られる等価的なサンプリング速度と同じ速度（ｆｓ×Ｎ）で動作させる為、上記説明した補正信号生成部に対して回路規模及び消費電力が著しく増加する。他方、上記説明したＡ／Ｄ変換装置では、サンプリングクロック速度はｆｓ×１／（Ｎ・ｍ）であり、特許文献２に記載されたＡ／Ｄ変換回路に比べ、補償に用いる回路部分はおおよそ１／（Ｎ２×ｍ）の規模で動作する。具体的に例示すれば、Ｎ＝４段、ｍ＝４程度でも、１／６４の規模となる。
尚、特許文献２の補償に用いるＡ／Ｄ変換回路は、各インターリーブしている並列のＡ／Ｄ変換回路の回路間の利得及びオフセット誤差成分を校正（キャリブレーション）するのに対し、上記説明したＡ／Ｄ変換装置は、光通信で課題となる光信号自体の分散歪みを補正できるので、補正する対象も異なっている。
本発明では、デジタル信号処理部でのデジタル信号補正処理と組み合わせることによって、入力アナログ信号を処理する主信号用Ａ／Ｄ変換回路群を構成する個々のＡ／Ｄ変換回路自体の分解能を軽くする効果も発揮できる。当該効果は、特許文献２のように個々のＡ／Ｄ変換回路の出力信号を補償するようにした場合には得られない。
また、本発明の具体的な構成は前述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。
また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。
［付記１］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、
前記入力アナログ信号と前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号の１／ｍ（ｍは２以上の整数）速度である１／ｍサンプリング信号とを受けて、前記入力アナログ信号と前記１／ｍサンプリング信号とから前記入力アナログ信号に内在する伝送路の分散を抽出し、当該分散をデジタル信号補償するための分散補償コントロール信号を出力する補正信号生成手段と、
前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記Ｎ列のデジタル信号を前記分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理手段と
を備えることを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置。
［付記２］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、
前記入力アナログ信号のボーレートの１／Ｎのサンプリング速度をｍ（ｍは２以上の整数）分周した１／ｍサンプリング速度に対応し、前記入力アナログ信号と１／ｍサンプリング信号とを受けて、前記入力アナログ信号をデジタル信号に変換して出力するモニタ用Ａ／Ｄ変換回路と、
前記モニタ用Ａ／Ｄ変換回路の出力したデジタル信号を受けて、分散補償コントロール信号を生成する分散コントロール回路と、
前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理回路と
を備えることを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置。
［付記３］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、
前記入力アナログ信号と１／ｍ（ｍは２以上の整数）サンプリング信号とを受けて、前記入力アナログ信号を１／ｍサンプリング速度で波形値を検出してアナログ信号として出力する波形モニタ回路と、
前記波形モニタ回路の出力したアナログ信号を受けて、分散補償コントロール信号を生成する分散コントロール回路と、
前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理回路と
を備えることを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置。
［付記４］
前記モニタ用Ａ／Ｄ変換回路は、サンプリング速度が前記主信号用Ａ／Ｄ変換回路群より低速であり、且つ、分解能が前記主信号用Ａ／Ｄ変換回路群より高精度であることを特徴とする付記２記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記５］
前記分散コントロール回路は、前記モニタ用Ａ／Ｄ変換回路の出力信号を元に分散による波形歪を検出して、歪の度合いを元に、前記信号処理回路で波形の歪みを補正する際の分散補償コントロール信号を生成することを特徴とする付記４記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記６］
前記分散コントロール回路は、波長分散（Ｃｈｒｏｍａｔｉｃ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、偏波分散（Ｐｏｌａｒｉｚａｔｉｏｎ Ｍｏｄｅ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、及びその両方の歪みを、入力された信号から検出し、前記信号処理回路に対応するデータ信号形式で、前記信号処理回路に通知する
ことを特徴とする付記１記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記７］
前記補正信号生成手段は、前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号が分岐された信号を受けて、分周した信号を歪みの抽出に使用することを特徴とする付記１に記載の時間インターリーブ方式Ａ／Ｄ変換装置。
［付記８］
上記付記の何れかに記載の時間インターリーブ方式Ａ／Ｄ変換装置を内在することを特徴とする光通信装置。
［付記９］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換し、
前記入力アナログ信号と個々のＡ／Ｄ変換回路に入力されるサンプリング信号のＮ／ｍ（ｍは２以上の整数）速度である１／ｍサンプリング信号とを受けて、前記入力アナログ信号と前記１／ｍサンプリング信号とから前記入力アナログ信号に内在する伝送路の分散を抽出し、当該分散をデジタル信号補償するための分散補償コントロール信号を出力し、
信号処理部において、前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記Ｎ列のデジタル信号を前記分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する
ことを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１０］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換し、
前記入力アナログ信号のボーレートの１／Ｎのサンプリング速度をｍ（ｍは２以上の整数）分周した１／ｍサンプリング速度に対応して前記入力アナログ信号と１／ｍサンプリング信号とを受けて動作するモニタ用Ａ／Ｄ変換回路において、前記入力アナログ信号をデジタル信号に変換して出力し、
分散コントロール回路において、前記モニタ用Ａ／Ｄ変換回路の出力したデジタル信号を受けて、分散補償コントロール信号を生成し、
信号処理回路において、前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する
ことを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１１］
入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度と装置全体として提供する分解能と同一の分解能を有するＡ／Ｄ変換回路をＮ個組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換し、
波形モニタ回路において、前記入力アナログ信号と１／ｍ（ｍは２以上の整数）サンプリング信号とを受けて、前記入力アナログ信号を１／ｍサンプリング速度で波形値を検出してアナログ信号として出力し、
分散コントロール回路において、前記波形モニタ回路の出力したアナログ信号を受けて、分散補償コントロール信号を生成し、
信号処理回路において、前記Ｎ列のデジタル信号と前記分散補償コントロール信号を受け、前記分散補償コントロール信号に基づいて、前記Ｎ列のデジタル信号を１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する
ことを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１２］
前記モニタ用Ａ／Ｄ変換回路は、サンプリング速度が前記主信号用Ａ／Ｄ変換回路群より低速であり、且つ、分解能が前記主信号用Ａ／Ｄ変換回路群より高精度であることを特徴とする付記１０記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１３］
前記分散コントロール回路は、前記モニタ用Ａ／Ｄ変換回路の出力信号を元に分散による波形歪を検出して、歪の度合いを元に、前記信号処理回路で波形の歪みを補正する際の分散補償コントロール信号を生成することを特徴とする付記１２記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１４］
前記分散コントロール回路は、波長分散（Ｃｈｒｏｍａｔｉｃ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、偏波分散（Ｐｏｌａｒｉｚａｔｉｏｎ Ｍｏｄｅ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、及びその両方の歪みを、入力された信号から検出し、前記信号処理回路に対応するデータ信号形式で、前記信号処理回路に通知することを特徴とする付記９記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
［付記１５］
前記補正信号生成手段は、前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号が分岐された信号を受けて、分周した信号を歪みの抽出に使用することを特徴とする付記９記載の時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
この出願は、２０１０年３月２６日に出願された日本出願特願２０１０−０７１４８１号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１０ 主信号用Ａ／Ｄ変換回路群
１１〜１４ Ａ／Ｄ変換回路
１５ クロックジェネレータ
２０ 補正信号生成部
２１ モニタ用Ａ／Ｄ変換回路
２２ 分散コントロール回路
２３ 分周器
２４ 波形歪み検出部
２５ 歪み量推定部
２６ 分散コントロール信号生成部
２７ 波形モニタ回路
２８ 波長分散・偏波分散コントロール回路
３０ デジタル信号処理部（信号処理回路）
Ａ１ 入力アナログ信号（主信号）
Ａ２ 波形モニタ回路 出力アナログ信号
Ｄ１〜ＤＮ Ａ／Ｄ変換回路 出力デジタル信号
Ｄ５ モニタ用Ａ／Ｄ変換回路 出力デジタル信号
１１〜１４ Ａ／Ｄ変換回路
１５ クロックジェネレータ
２０ 補正信号生成部
２１ モニタ用Ａ／Ｄ変換回路
２２ 分散コントロール回路
２３ 分周器
２４ 波形歪み検出部
２５ 歪み量推定部
２６ 分散コントロール信号生成部
２７ 波形モニタ回路
２８ 波長分散・偏波分散コントロール回路
３０ デジタル信号処理部（信号処理回路）
Ａ１ 入力アナログ信号（主信号）
Ａ２ 波形モニタ回路 出力アナログ信号
Ｄ１〜ＤＮ Ａ／Ｄ変換回路 出力デジタル信号
Ｄ５ モニタ用Ａ／Ｄ変換回路 出力デジタル信号
Claims (9)
- 装置全体として提供する分解能と同一の分解能を有して、入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度で動作するＮ個のＡ／Ｄ変換回路を組み合わせると共に、前記Ｎ個のＡ／Ｄ変換回路を、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、前記入力アナログ信号をＮ列のデジタル信号に変換する主信号用Ａ／Ｄ変換回路群と、
前記入力アナログ信号と前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号の１／ｍ（ｍは２以上の整数）速度である１／ｍサンプリング信号とを受けて、前記入力アナログ信号と前記１／ｍサンプリング信号とから前記入力アナログ信号に内在する伝送路の分散を抽出すると共に、抽出した分散をデジタル信号補償に用いる分散補償コントロール信号として出力する補正信号生成部と、
前記Ｎ列のデジタル信号と前記分散補償コントロール信号とを受け、前記Ｎ列のデジタル信号を前記分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理部と
を備えることを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置。 - 前記補正信号生成部は、
前記入力アナログ信号のボーレートの１／Ｎのサンプリング速度をｍ（ｍは２以上の整数）分周した１／ｍサンプリング速度に対応し、前記入力アナログ信号と１／ｍサンプリング信号とを受けて、前記入力アナログ信号をデジタル信号に変換して出力するモニタ用Ａ／Ｄ変換回路と、
前記モニタ用Ａ／Ｄ変換回路の出力したデジタル信号を受けて、分散補償コントロール信号を生成する分散コントロール回路と、
とを含み構成される
ことを特徴とする請求項１記載の時間インターリーブ方式Ａ／Ｄ変換装置。 - 前記補正信号生成部は、
前記入力アナログ信号と１／ｍ（ｍは２以上の整数）サンプリング信号とを受けて、前記入力アナログ信号を１／ｍサンプリング速度で波形値を検出してアナログ信号として出力する波形モニタ回路と、
前記波形モニタ回路の出力したアナログ信号を受けて、分散補償コントロール信号を生成する分散コントロール回路と、
とを含み構成される
ことを特徴とする請求項１記載の時間インターリーブ方式Ａ／Ｄ変換装置。 - 前記モニタ用Ａ／Ｄ変換回路は、サンプリング速度が前記主信号用Ａ／Ｄ変換回路群より低速であり、且つ、分解能が前記主信号用Ａ／Ｄ変換回路群より高精度であることを特徴とする請求項２記載の時間インターリーブ方式Ａ／Ｄ変換装置。
- 前記分散コントロール回路は、前記モニタ用Ａ／Ｄ変換回路の出力信号を元に分散による波形歪を検出して、歪の度合いを元に、前記信号処理部で波形の歪みを補正する際の分散補償コントロール信号を生成することを特徴とする請求項４記載の時間インターリーブ方式Ａ／Ｄ変換装置。
- 前記分散コントロール回路は、波長分散（Ｃｈｒｏｍａｔｉｃ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、偏波分散（Ｐｏｌａｒｉｚａｔｉｏｎ Ｍｏｄｅ Ｄｉｓｐｅｒｓｉｏｎ）に起因する波形歪み、またはその両方の歪みを、入力された信号から検出し、前記信号処理回路に対応するデータ信号形式で、前記信号処理部に通知する
ことを特徴とする請求項２又は３記載の時間インターリーブ方式Ａ／Ｄ変換装置。 - 前記補正信号生成部は、前記主信号用Ａ／Ｄ変換回路群に入力されるサンプリング信号が分岐された信号を受けて、分周した信号を歪みの抽出に使用する分周部を有する
ことを特徴とする請求項１に記載の時間インターリーブ方式Ａ／Ｄ変換装置。 - 請求項１ないし７の何れかに記載の時間インターリーブ方式Ａ／Ｄ変換装置を内在することを特徴とする光通信装置。
- 入力アナログ信号のボーレートの１／Ｎ（Ｎは２以上の整数）のサンプリング速度で動作して装置全体として提供する分解能と同一の分解能を有するＮ個のＡ／Ｄ変換回路を組み合わせて、それぞれ１／Ｎずつずらしたサンプリング信号を用いて時間インターリーブ動作させて、入力された入力アナログ信号をＮ列のデジタル信号に変換し、
前記入力アナログ信号と前記Ｎ個のＡ／Ｄ変換回路の個々に入力されるサンプリング信号のＮ／ｍ（ｍは２以上の整数）速度である１／ｍサンプリング信号とを受けて、前記入力アナログ信号と前記１／ｍサンプリング信号とから前記入力アナログ信号に内在する伝送路の分散を抽出し、抽出した分散をデジタル信号補償に用いる分散補償コントロール信号として出力し、
信号処理部において、前記Ｎ列のデジタル信号と前記分散補償コントロール信号とを受け、前記Ｎ列のデジタル信号を前記分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する
ことを特徴とする時間インターリーブ方式Ａ／Ｄ変換装置の歪み補償方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010071481 | 2010-03-26 | ||
| JP2010071481 | 2010-03-26 | ||
| PCT/JP2011/055175 WO2011118370A1 (ja) | 2010-03-26 | 2011-03-01 | 時間インターリーブ方式ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2011118370A1 true JPWO2011118370A1 (ja) | 2013-07-04 |
Family
ID=44672936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012506913A Pending JPWO2011118370A1 (ja) | 2010-03-26 | 2011-03-01 | 時間インターリーブ方式ａ／ｄ変換装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8599051B2 (ja) |
| EP (1) | EP2555434A4 (ja) |
| JP (1) | JPWO2011118370A1 (ja) |
| CN (1) | CN102783031A (ja) |
| WO (1) | WO2011118370A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0905820D0 (en) * | 2009-04-03 | 2009-05-20 | Bae Systems Plc | Improvements relating to signal processing |
| WO2011071142A1 (ja) * | 2009-12-11 | 2011-06-16 | 日本電気株式会社 | Ａ／ｄ変換装置とその補正制御方法 |
| EP3113367A1 (en) * | 2015-07-03 | 2017-01-04 | Rohde & Schwarz GmbH & Co. KG | Delay line system, high frequency sampler, analog-to-digital converter and oscilloscope |
| US10707889B1 (en) | 2019-05-13 | 2020-07-07 | Analog Devices International Unlimited Company | Interleaving method for analog to digital converters |
| CN110518910A (zh) * | 2019-09-02 | 2019-11-29 | 电子科技大学 | 一种基于任务调度的时间交织adc失配优化方法 |
| TWI778590B (zh) * | 2021-04-21 | 2022-09-21 | 創意電子股份有限公司 | 類比數位轉換器裝置與校正電路控制方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276036A (ja) * | 1992-03-26 | 1993-10-22 | Iwatsu Electric Co Ltd | Ａ／ｄコンバータのオフセット補償回路 |
| JP2003133954A (ja) * | 2001-10-26 | 2003-05-09 | Agilent Technologies Japan Ltd | インターリーブａ／ｄ変換器の校正方法 |
| JP2003258606A (ja) * | 2002-02-27 | 2003-09-12 | Nippon Telegr & Teleph Corp <Ntt> | 分散等化フィルタ回路 |
| JP2007150640A (ja) * | 2005-11-28 | 2007-06-14 | Hitachi Communication Technologies Ltd | 時間インターリーブａｄ変換器 |
| JP2009153200A (ja) * | 2009-03-30 | 2009-07-09 | Fujitsu Ltd | 波形歪み補償装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2185865C (en) * | 1995-09-26 | 2002-07-16 | Richard Edward Epworth | Dispersion compensation |
| JP4011290B2 (ja) * | 2001-01-10 | 2007-11-21 | 富士通株式会社 | 分散補償方法、分散補償装置および光伝送システム |
| US7336729B2 (en) * | 2001-03-01 | 2008-02-26 | Broadcom Corporation | Digital signal processing based de-serializer |
| JP3798640B2 (ja) * | 2001-03-02 | 2006-07-19 | 富士通株式会社 | 受信装置及び受信信号の波形劣化補償方法並びに波形劣化検出装置及び方法並びに波形測定装置及び方法 |
| US6433712B1 (en) * | 2001-07-25 | 2002-08-13 | Texas Instruments Incorporated | Offset error compensation of input signals in analog-to-digital converter |
| JP4138557B2 (ja) * | 2003-03-31 | 2008-08-27 | 富士通株式会社 | 波長分散補償制御システム |
| US7274879B1 (en) * | 2003-10-23 | 2007-09-25 | Nortel Networks Limited | Compensation of temperature-induced dispersion drift in optical communication links |
| DE102004049481B4 (de) * | 2004-10-11 | 2007-10-18 | Infineon Technologies Ag | Analog-Digital-Wandler |
| JP4696114B2 (ja) * | 2005-06-23 | 2011-06-08 | 富士通株式会社 | 波長分散補償制御方法及びその装置 |
| DE602005021666D1 (de) * | 2005-12-20 | 2010-07-15 | Alcatel Lucent | Vorrichtung und Verfahren zur automatischen Abstimmung einer Farbzerstreuungskompensation für WDM Übertragungssysteme unter Verwendung einer verteilten Raman Co-Pumpe |
| CN2938573Y (zh) * | 2006-08-03 | 2007-08-22 | 深圳达实智能股份有限公司 | 多通道模数转换装置 |
| US7961781B2 (en) | 2006-08-25 | 2011-06-14 | Broadcom Corporation | Electronic dispersion compensation utilizing interleaved architecture and channel identification for assisting timing recovery |
| TWI355829B (en) * | 2007-12-26 | 2012-01-01 | Ind Tech Res Inst | Circuit and method for calibrating direct current |
| JP2010071481A (ja) | 2008-09-16 | 2010-04-02 | Aisin Seiki Co Ltd | 熱式圧縮機および冷暖房装置 |
| WO2011071142A1 (ja) * | 2009-12-11 | 2011-06-16 | 日本電気株式会社 | Ａ／ｄ変換装置とその補正制御方法 |
| US8446304B2 (en) * | 2010-06-30 | 2013-05-21 | University Of Limerick | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter |
-
2011
- 2011-03-01 JP JP2012506913A patent/JPWO2011118370A1/ja active Pending
- 2011-03-01 US US13/583,918 patent/US8599051B2/en active Active
- 2011-03-01 CN CN2011800110580A patent/CN102783031A/zh active Pending
- 2011-03-01 EP EP11759178.4A patent/EP2555434A4/en not_active Withdrawn
- 2011-03-01 WO PCT/JP2011/055175 patent/WO2011118370A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05276036A (ja) * | 1992-03-26 | 1993-10-22 | Iwatsu Electric Co Ltd | Ａ／ｄコンバータのオフセット補償回路 |
| JP2003133954A (ja) * | 2001-10-26 | 2003-05-09 | Agilent Technologies Japan Ltd | インターリーブａ／ｄ変換器の校正方法 |
| JP2003258606A (ja) * | 2002-02-27 | 2003-09-12 | Nippon Telegr & Teleph Corp <Ntt> | 分散等化フィルタ回路 |
| JP2007150640A (ja) * | 2005-11-28 | 2007-06-14 | Hitachi Communication Technologies Ltd | 時間インターリーブａｄ変換器 |
| JP2009153200A (ja) * | 2009-03-30 | 2009-07-09 | Fujitsu Ltd | 波形歪み補償装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011118370A1 (ja) | 2011-09-29 |
| US20130027234A1 (en) | 2013-01-31 |
| US8599051B2 (en) | 2013-12-03 |
| EP2555434A4 (en) | 2013-10-09 |
| CN102783031A (zh) | 2012-11-14 |
| EP2555434A1 (en) | 2013-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10020814B2 (en) | A/D converter circuit and semiconductor integrated circuit | |
| US7629905B2 (en) | Analog correction of a phase-mismatch in high-sample rate time-interleaved analog-to-digital converters | |
| JP6076268B2 (ja) | パイプラインａｄｃ内部ステージ誤差キャリブレーション | |
| JP5095007B2 (ja) | アナログデジタル変換器および半導体集積回路装置 | |
| WO2011118370A1 (ja) | 時間インターリーブ方式ａ／ｄ変換装置 | |
| JP6612898B2 (ja) | アナログ−デジタル変換器システム | |
| US8564462B2 (en) | Digital correction techniques for data converters | |
| US20120326902A1 (en) | Background calibration of offsets in interleaved analog to digital converters | |
| Haftbaradaran et al. | A background sample-time error calibration technique using random data for wide-band high-resolution time-interleaved ADCs | |
| Ellermeyer et al. | DA and AD converters in SiGe technology: Speed and resolution for ultra high data rate applications | |
| US10277210B1 (en) | Clock skew suppression for time-interleaved clocks | |
| US20090021406A1 (en) | Sub-channel distortion mitigation in parallel digital systems | |
| US11177822B2 (en) | System and method for background calibration of time interleaved ADC | |
| WO2011039859A1 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
| JPWO2011099367A1 (ja) | Ａ／ｄ変換装置及びａ／ｄ変換補正方法 | |
| US20140369451A1 (en) | Direct sampling receiver with continuous-time mdac | |
| Huiqing et al. | Adaptive digital calibration of timing mismatch for TIADCs using correlation | |
| US20230188155A1 (en) | Signal processing apparatus for use in optical communication | |
| Ghosh et al. | Enabling high-speed, high-resolution ADCs using signal conditioning algorithms | |
| Mafi et al. | Digital Compensation of Timing-Skew Mismatches in TI-ADCs by Modulation and Source Separation | |
| TW201103265A (en) | Analog to digital converter and image device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151021 |