JP2009153200A - 波形歪み補償装置 - Google Patents

Abstract

【課題】ＡＤ変換後のデジタル信号に対して、簡易な構成で高速に波形歪み補償を可能とする。
【解決手段】係数管理部１０５ｅは、先ず、設計時にあらかじめ決められている初期状態に対応する波形歪みの状態に対応する係数の組を乗算部１０５ｂ₀、・・・、１０５ｂ_nへ出力する。加算部１０５ｃにおいて、乗算部１０５ｂ₀、・・・、１０５ｂ_nの全ての出力を加算した結果が、ロックステータスチェック部１０５ｄにおけるクロック再生のロックステータスのチェックで“ロック不可”、すなわち再生クロックの状態が所定の時間内に所定範囲内に収まると判定されなかった場合に、係数管理部１０５ｅは、波形歪み状態の初期状態の次に順序付けられる波形歪み状態に対応付けられる係数を出力する。係数管理部１０５ｅは、ロックステータスチェック部１０５ｄによるチェック結果が“ロック”となるまで、波形歪み状態の順序に従って対応する係数の組を順次出力する。
【選択図】 図６

Description

本発明は、光信号を受信する光受信装置内において、受信した信号を所定のサンプリングタイミングでのＡＤ（Analog to Digital）変換によってデジタル信号へと変換するＡＤ変換装置を制御するＡＤ変換制御装置、このＡＤ変換制御装置を有する光受信装置、光受信方法および、このＡＤ変換装置によってＡＤ変換された受信信号の波形等化をおこなう波形歪み補償装置に関する。

近年、ネットワークの高速化、大容量化の要求に伴い、コヒーレント光通信が注目されるようになってきている。これは、コヒーレント光通信が光雑音耐力に優れるため増幅中継の影響をより受けにくく、伝速距離の制限が緩和されるためである。

光通信の伝速距離を制限する要因としては、雑音とともに波形歪みがある。雑音は、コヒーレント光通信が光雑音耐力に優れることによって緩和可能である。波形歪みは、例えば伝送路の分散特性、なかでも周波数によって光信号の群遅延が変化してしまうという波長分散が特に問題となる。

ここで、コヒーレント光通信では、検波して電気信号へ変換する際に、光信号の強度とともに位相情報が失われることがない。このため、光領域で信号が蒙った波長分散の影響を、検波して変換された電気信号のレベルで線形回路によって補償することが容易となる。すなわち、コヒーレント光通信は、二乗検波によって光の強度のみを取り出す従来の直接検波をおこなう方式と比較して、電気信号レベルで波形歪み補償をおこなう電気波形歪み補償能力が高い。

このように、コヒーレント光通信では高い電気波形歪み補償能力が得られる。これを実現するためには、局発光と光信号との相対的な光位相差を検出し、補償する必要がある。これを実現する技術として、例えば、非特許文献１には、光信号をコヒーレント受信してＡＤ（Analog to Digital）変換し、この変換されたデジタル信号を記憶手段に蓄積し、蓄積されたデジタル信号に基づいてデジタル信号処理によって光信号と局発光との光位相差を算出し、この光位相差を補償して光信号を検波する方法が開示されている。

また、非特許文献２には、1.6 Gbit/sの光信号をコヒーレント受信してＡＤ変換し、このＡＤ変換されたデジタル信号からプロセッサによって算出される光信号と局発光との光位相差に基づき、この光位相差を消去しながらリアルタイム伝送する方法が開示されている。

ところで、コヒーレント光通信は電気波形歪み補償能力が高いが、この電気波形歪み補償をおこなう方法として、種々の技術が開示されている。すなわち、特許文献１には、受信した光信号またはこれを光電変換手段で変換した電気信号を遅延させる遅延手段と、各遅延出力信号に係数を乗算する係数器と、各係数器の出力信号を加算する加算器と、前述の係数の演算をおこなう係数演算部とを備えた光信号受信処理回路が開示されている。

また、特許文献２には、遅延時間の設定をレベルシフト回路で実行するとともに、排他的論理和ゲートによって増幅器を構成し、各増幅器の出力ノードを共通化し、この共通化されたノードに共通の負荷抵抗ＺＬを設け、この共通の負荷抵抗ＺＬで各出力電流を加算するとともにこの加算された電流を電圧に変換する光信号受信処理回路が開示されている。この光信号受信処理回路によれば、波長分散と偏波分散とを区別することなく同時に補償することが可能となる。

また、特許文献３には、光電変換器と、イコライザと、マイクロプロセッサとを備え、イコライザは少なくとも１つの歪み検出器に接続されており、歪み検出器とイコライザの両方が、マイクロプロセッサを介して共通の制御手段に接続されている光受信機が開示されている。これによれば、偏波モード分散のパラメータが直接測定され、測定結果はイコライザ用の解析に利用できる。また、入力信号が変調とは無関係に、偏波モード分散のパラメータが測定できる。

また、特許文献４には、エコー除去処理の初期値として用いる初期値候補を複数格納しておく初期値データ格納部と、この初期値データ格納部に格納された初期値候補の中から、それぞれを適用した場合の残差信号を得て最適な初期値を特定する初期値判定部と、この初期値判定部で特定された初期値を初期値として、内部状態量を更新する内部状態更新部と、この内部状態更新部で更新された内部状態量によって、フィルタ係数を更新してエコーレプリカを作成する適応フィルタ部とを有するエコーキャンセラが開示されている。

特開平８−１６３０２７号公報（段落［０００５］、図１） 特開２００３−２５８６０６号公報（段落［００２０］〜［００３１］、図１） 特開２０００−２９２２６３号公報（段落［０００７］および［０００８］、図１） 特開２００２−１７１２０３号公報（段落［００１２］、図１）

Kazuhiro Katoh,Kazuro Kiuchi、「Unrepeated 210-km Transmission with Coherent Detection and Digital Signal Processing of 20-Gb/s QPSK Signal」、Optical Fiber Communication Conference & Exposition 2005、2005年 Timo Pfau他、「1.6 Gbit/s Real-Time Synchronous QPSK Transmission with Standard DFB Lasers」、European Conference On Optical Communication 2006、2006年

一般的に、光信号の強度・位相の情報がＡＤ変換に伴って失われないようにするためには、ＡＤ変換のサンプリングレートを光信号のシンボルレートと比較して十分高くし、また適切な演算処理を行うことが必要である。上記した非特許文献１では、ＡＤ変換のサンプリングレートが光信号のシンボルレートと比較して十分高くないため、光信号の情報を得るために非常に複雑な演算を行うことが必要であり、リアルタイム伝送は実現されていない。また、非特許文献２では、リアルタイム伝送は実現されているが、そのビットレーとは1.6Gbit/sにとどまっている。

例えば20Gsymbol/sを上回るような高速光信号に対してこれを実現するためには、非常に高速なサンプリングレートあるいは複雑な演算の一方または両方が必要となり、技術的な制約、コスト、スペースなどの理由で実現が非常に難しいという現実がある。

また、仮に、高速なサンプリングレートを有するＡＤ変換装置が実現できたとしても、後段のデジタル信号処理プロセッサの処理負担が大きく、該プロセッサの回路規模や駆動周波数を増大させねばならず、技術的な制約、コスト、スペースなどの問題で実用性が乏しい。

すなわち、さまざまな制約から、ＡＤ変換装置のサンプリングレートを極力低く抑えなければならないという要請がある。このため、ＡＤ変換のサンプリングレートを光信号のシンボルレートに近い値に設定する、すなわち、ＡＤ変換のサンプリングレートを光信号のシンボルレートと同等かせいぜい数倍程度に設定せざるを得ない。

しかし、ＡＤ変換のサンプリングレートを極力抑えて、ＡＤ変換のサンプリングレートが光信号のシンボルレートの数倍以下となった場合には、ＡＤ変換のサンプリングのタイミングが、受信光信号の符号とほぼ同期している必要がある。ＡＤ変換のサンプリングの周波数がずれると、受信光信号に含まれる情報を高い信号対雑音比で取得することができず、誤り率が増大する。

本発明は、上記問題点（課題）を解消するためになされたものであって、ＡＤ変換のサンプリングレートが高速の光信号のシンボルレートに対する比が１以上数倍以下である場合であっても適切なタイミングでＡＤ変換可能なＡＤ変換制御装置、光受信装置および光受信方法を提供することを目的とする。

また、上記特許文献１に代表される従来技術は、光信号受信処理回路の出力信号のレベルに応じて、波形歪み補償をおこなうために入力信号に掛け合わせる係数演算を行うために、伝送路の経時変化や温度変化などによる変化によっても自動的に追随制御可能となるものの、光信号受信処理の初期における迅速な波形歪み補償は可能ではなかった。

また、上記特許文献２に代表される従来技術は、遅延時間の分解能を任意に設定することが容易であり、出力信号の大きな出力振幅を確保することが容易であるものの、複雑な回路を結線回路で実現せねばならず、実装が容易ではないという問題点があった。

また、上記特許文献３に代表される従来技術は、波形歪みを高速に検出し、この検出結果をイコライザで解析することによって波形歪み補償することができるが、特許文献２に代表される従来技術同様に、複雑な回路を結線回路で実現せねばならず、実装が容易ではなかった。

また、上記特許文献４に代表される従来技術は、エコーキャンセラに関する技術であるが、この技術を波形歪み補償に応用したとしても、波形歪み補償に関して複雑なアルゴリズムを実行しなければならず、迅速な波形歪み補償をおこなうことが困難であった。

すなわち、上記特許文献１〜４に代表される従来技術を組み合わせたとしても、ＡＤ変換後のデジタル信号に対して、簡易な構成で高速に波形歪み補償をおこなうことは不可能であった。このため、例えば、冗長構成された伝送路が運用系から待機系へと切り替わったときに、新しい伝送路の波形歪み補償に時間がかかり、伝送路の迅速な切り替えがおこなえず、所定時間にわたって通信が断絶してしまうという不都合が生じる場合があった。

本発明は、上記問題点（課題）を解消するためになされたものであって、ＡＤ変換後のデジタル信号に対して、簡易な構成で高速に波形歪み補償が可能な波形歪み補償装置を提供することを目的とする。

上述した問題を解決し、目的を達成するため、本発明は、光受信装置内において、光受信した受信信号をデジタル信号へＡＤ（Analog to Digital）変換し、該デジタル信号の波形歪みを補償して出力する波形歪み補償装置であって、１からｍ（ｍは１より大の自然数）までの順序が付けられたｍ個の波形歪み状態ｄ_i（１≦ｉ≦ｍ）ごとのｎ個の係数Ｃ_{ｄi_1}、Ｃ_{ｄi_2}，・・・、Ｃ_{ｄi_n}の組み合わせを該波形歪み状態ｄ_iごとに記憶する記憶部と、前記記憶部から一つの係数の組み合わせを前記順序に従って選択する選択部と、前記選択部によって選択された前記一つの係数の組み合わせに基づいて前記デジタル信号の波形歪みを補正する波形歪み補正部と、前記波形歪み補正部による補正結果によるクロック再生の可否をチェックするチェック部とを有し、前記選択部は、前記順序おいて先に選択した係数Ｃ_{ｄj_(k+1)}（１≦ｊ≦ｉ−１、ｋは０≦ｋ≦ｎ−１を満たす自然数）の組み合わせに基づく前記チェック部によるチェック結果が可でない場合に、該順序における該係数の次の係数Ｃ_{ｄ(j+1)_(k+1)}の組み合わせを再選択し、前記波形歪み補正部は、前記選択部によって再選択された係数Ｃ_{ｄ(j+1)_(k+1)}の組み合わせに基づいて前記デジタル信号の波形歪みを補正することを特徴とする。

本発明によれば、光受信した受信信号が変換されたデジタル信号領域で波形歪みを補償するので、デジタルプロセッサの処理によって迅速な波形歪み補償が可能となるという効果を奏する。

図１は、本発明の特徴の概要を説明するための説明図である。 図２は、実施例１にかかる光受信装置の構成を示す機能ブロック図である。 図３は、実施例１のＡＤ変換制御処理手順を示すフローチャートである。 図４は、実施例１のＡＤ変換タイミングと入力信号との位相同期の概略を示す図である。 図５−１は、実施例１のＡＤ変換タイミングと入力信号との位相同期（位相を遅らせるフィードバックが発生する場合）の概略を示す図である。 図５−２は、実施例１のＡＤ変換タイミングと入力信号との位相同期（位相を現状維持する場合）の概略を示す図である。 図５−３は、実施例１のＡＤ変換タイミングと入力信号との位相同期（位相を進めるフィードバックが発生する場合）の概略を示す図である。 図６は、実施例１にかかるデジタルフィルタ部の構成例を示す機能ブロック図である。 図７は、係数記憶テーブルの例を示す図である。 図８は、デジタルフィルタ部の係数とインパルス応答との関係例を示す図である。 図９は、デジタルフィルタ部におけるデジタルフィルタ初期処理手順を示すフローチャートである。 図１０は、実施例２にかかる光受信装置の構成を示す機能ブロック図である。 図１１は、実施例２のＡＤ変換制御処理手順を示すフローチャートである。 図１２−１は、実施例２のＡＤ変換タイミングと入力信号との位相同期（位相を現状維持する場合）の概略を示す図である。 図１２−２は、実施例２のＡＤ変換タイミングと入力信号との位相同期（位相を進めるフィードバックが発生する場合）の概略を示す図である。 図１２−３は、実施例２のＡＤ変換タイミングと入力信号との位相同期（位相を遅らせるフィードバックが発生する場合）の概略を示す図である。 図１３−１は、波形歪み補償部の配置のバリエーション（その１）に基づく光受信装置の構成の概略を示す図である。 図１３−２は、波形歪み補償部の配置のバリエーション（その２）に基づく光受信装置の構成の概略を示す図である。 図１３−３は、波形歪み補償部の配置のバリエーション（その３）に基づく光受信装置の構成の概略を示す図である。 図１３−４は、波形歪み補償部の配置のバリエーション（その４）に基づく光受信装置の構成の概略を示す図である。

以下に添付図面を参照し、本発明のＡＤ変換制御装置、光受信装置、光受信方法および波形歪み補償装置に係る実施例を詳細に説明する。なお、以下に示す実施例１および２では、光通信をコヒーレント光通信とし、光通信の光信号をRZ-mPSK変調方式（Return to Zero multi-ary Phase Shift Keying、多位相変調）による信号とした場合を示すこととする。よって、RZ-mPSK変調方式のサブセットであるRZ-QPSK変調方式であっても本発明は当然に適用可能である。また、本発明は、コヒーレント光通信に限らず、光通信一般に適用可能である。

また、本発明は、RZ-mPSK変調方式に限らず、その他の変調方式、例えばRZ-mQAM、RZ-mAPSK、RZ−DmPSK、RZ-OOKなど、光符号の強度波形がRZパルスとなっている場合であればあらゆる変調方式であっても適用可能である。すなわち、他の変調方式にRZ変調方式を組み合わせた変調方式に適用可能である。なお、以下では、本発明にかかる光受信装置が受信した受信信号を入力信号と呼ぶ。

まず、実施例１および２の説明に先立って、本発明の特徴の概要を説明する。図１は、本発明の特徴の概要を説明するための説明図である。同図に示すように、光送信装置と、光受信装置とが、光通信の伝送路を介して対向している。光送信装置から、例えばRZ-mPSK変調方式によって変調された光信号が、伝送路を介して、光受信装置へと送信される。このとき、光送信装置は、RZ-mPSKに限らず、例えばRZ-mQAM、RZ-mAPSK、RZ-DmPSK、RZ-OOKなどの変調方式であってもよい。なお、光受信装置は、例えばデジタルコヒーレント光受信装置であるとする。

光受信装置は、先ず、光送信装置から伝送路を介して伝送された光信号を、光受信部にてコヒーレント受信する。コヒーレント受信によると、受信した光信号の振幅と位相の情報を内包する複素電場の情報が取得可能である。そして、このコヒーレント受信したアナログ信号である光信号をＡＤ（Analog to Digital）変換部の変換処理によって複素デジタル信号へと変換する。なお複素デジタル信号の詳細は後述する。この変換された複素デジタル信号も当然、複素電場の情報を引き継ぐこととなる。

そして、ＡＤ変換部の後段のサンプリングタイミング誤差抽出部では、複素デジタル信号をデジタル処理することにより取得したサンプリングタイミングの誤差をＡＤ変換部にフィードバックすることにより、ＡＤ変換部のサンプリングタイミングが最適なタイミングとなるように制御可能となる。

なお、本発明では、光送信装置からの光信号を受信する際に使用する局発光の周波数が該光信号の周波数とおおむね一致していることを前提としている。具体的には、該局発光と該光信号の周波数差が、ＡＤ変換部のサンプリング周波数と比較して０．１倍程度以下であることを想定している。

以下に図２〜図９を参照して、本発明の実施例１を説明する。実施例１は、ＡＤ変換部におけるＡＤ変換のサンプリングが、RZ-mPSK光送信装置からの光信号のシンボル１個に対して基本的に１回となるように動作する場合を想定したものである。すなわち、ＡＤ変換のサンプリングレートが光信号のシンボルレートと一致する場合である。

なお、コヒーレント光受信した受信信号のシンボルレートに対してＡＤ変換のサンプリングレートが、ｎ（ｎは２以上の自然数）倍となるように動作する場合であっても、制御値算出部１０７の内部に、図示しないデジタル信号間引き部を設け、デジタル信号を時間的に間引くことにより、コヒーレント光受信した受信信号の一つのシンボルに対してＡＤ変換のサンプリングが１回である場合と同様に動作させることが可能である。

先ず、実施例１にかかる光受信装置の構成について説明する。図２は、実施例１にかかる光受信装置の構成を示す機能ブロック図である。同図に示すように、実施例１にかかる光受信装置１００ａは、RZ-mPSK光送信装置２００から、伝送路Ｎを介して、例えば20Gシンボル／秒程度のRZ-mPSK変調された光信号を受信する。ここで伝送路Ｎは光ファイバ等の伝送媒体だけでなく、波長多重器、波長分離器、光増幅器、光挿入分岐装置、波長分散補償器などを含んでも良い。

実施例１にかかる光受信装置１００ａは、局発光源１０１と、Optical Hybrid部１０２と、受光部１０３と、高速ＡＤ変換部１０４ａおよび電圧制御発振部１０４ｂと、デジタルフィルタ部１０５と、データ再生部１０６と、制御値算出部１０７とを有する。

局発光源１０１は、基準となる光信号（以下、基準光信号と呼ぶ）を発光するローカルオシレータであり、Optical Hybrid部１０２に対して、RZ-mPSK光送信装置２００から受信した光信号にミキシングするために該基準光信号を供給する。

Optical Hybrid部１０２は、RZ-mPSK光送信装置２００から受信した光信号に、局発光源１０１からの基準光信号をミキシングして、該受信した光信号中の振幅情報および位相情報を含む複数の光信号を出力する。Optical Hybridには様々なものが考えられるが、例えば一般的な90-deg Optical Hybridにおいては、基準光信号の位相を遅延させずにそのまま受信した光信号とミキシングして得られたＩ成分（In Phase成分）と、基準光信号の位相を90度遅延させて受信した光信号とミキシングして得られたＱ成分（Quadrature Phase成分）を出力する。

Optical Hybridには90-deg Optical Hybridの他にも、120-deg Optical Hybridなどを用いることができる。120-deg Optical Hybridについては、例えば（参考文献１）『K.Emura他、「5Gbit/s Optical Phase Diversity Homodyne Detection Experiment」、Electronics Letters Vol.25、1989年』に示されるとおりである。

受光部１０３は、Optical Hybrid部１０２から出力された複数の光信号を受信して、アナログ電気信号へと変換して高速ＡＤ変換部１０４ａへと受け渡す。例えば90-deg Optical Hybridを用いる場合、Ｉ成分とＱ成分に対応する複素アナログ電気信号が得られる。高速ＡＤ変換部１０４ａは、電圧制御発振部１０４ｂから供給される高速のクロックに基づいて規定されるサンプリングタイミングで、受光部１０３から受け渡された該光信号の振幅および位相の情報を含有する複素アナログ電気信号を複素デジタル電気信号へと変換する。ここで、該光信号の振幅および位相の情報を含有する複素アナログ電気信号は、複素デジタル信号へと変換されることとなる。該光信号の振幅および位相の情報を有する複素デジタル信号は、デジタルフィルタ部１０５へと受け渡されることとなる。

なお、高速ＡＤ変換部１０４ａおよび電圧制御発振部１０４ｂの組み合わせによってＡＤ変換装置が構成されることとなる。

デジタルフィルタ部１０５は、高速ＡＤ変換部１０４ａによって変換された複素デジタル信号に対して波形歪みの補償をおこない、伝送路Ｎ中を伝搬することに伴う信号波形の崩れを等化する。波形歪みには、波長分散、１次偏波モード分散などの線形波形歪みと、SPM（Self Phase Modulation）、高次偏波モード分散などに起因する非線形波形歪みとがある。

ここで、デジタルフィルタ部１０５は、線形フィルタ、非線形フィルタ、あるいはその組み合わせのいずれであってもよい。最も簡単な線形フィルタでも、波長分散または一次偏波モード分散などの線形波形歪みを補償することが可能であるだけでなく、SPM、高次偏波モード分散などの非線形波形歪みに対してもある程度の補償効果を有する。線形フィルタが非線形波形歪みに対して歪み補償効果を有することは、例えば（参考文献２）『J.H.Winters他、「Electrical Signal Processing Techniques in Long - Haul Fiber - Optics Systems」、IEEE Transactions on communications Vol.38 No.9、1990年』に示されている。

なお、実施例１では、デジタルフィルタ１０５は、FIR（Finite Impulse Response）型、IIR（Infinite Impulse Response）型、MLSE（Maximum Likelihood Sequence Estimation）型など、を含んでもよい。デジタルフィルタ部１０５によって波形歪み補償された複素デジタル信号は、データ再生部１０６および制御値算出部１０７へとそれぞれ受け渡されることとなる。

なお、デジタルフィルタ部１０５は、高速ＡＤ変換部１０４ａによって変換された複素デジタル信号の波形歪みの補償を、デジタルプロセッサによるデジタル処理によって実現するものである。よって、波形歪みの補償を、新たに複雑な回路構成を必要とすることなく、柔軟におこなうことが可能となる。

波形歪み補償された複素デジタル信号を受け渡されたデータ再生部１０６は、該複素デジタル信号の位相に基づいてデータを再生する。データ再生の方法は、例えば（参考文献３）『Satoshi Tsukamoto,Yuta Ishikawa,and Kazuro Kiuchi、「Optical Homodyne Receiver Comprising Phase and Polarization Diversities with Digital Signal Processing」、European Conference On Optical Communication 2006、2006年』に開示されている方法を使用してもよい。

ここで、データ再生部１０６は、位相推定部１０６ａと、位相検出部１０６ｂと、識別部１０６ｃとをさらに有する。上記（参考文献３）に開示されるデータ再生の方法によれば、位相推定部１０６ａは、デジタルフィルタ部１０５から受け渡されたＩ成分およびＱ成分を有する複素デジタル信号の位相誤差を算出する。具体的には、該複素デジタル信号をｍ乗することによって該複素デジタル信号のRZ-mPSK変調による位相の変調部分がキャンセルされ位相誤差のみが残ることによる。“ｍ乗”の“ｍ”は、RZ-mPSKの“m”である。“RZ-mPSK”は、m相のPSKである。そして、この位相誤差を位相検出部１０６ｂへと受け渡す。

位相検出部１０６ｂは、デジタルフィルタ部１０５から複素デジタル信号を受け渡されるとともに、位相推定部１０６ａから位相誤差を受け渡される。そして、デジタルフィルタ部１０５から受け渡された複素デジタル信号から、位相推定部１０６ａから受け渡された位相誤差を差し引くことによって、複素デジタル信号のうち該受信光と局発光源１０１との位相差に基づく位相誤差成分をキャンセルする。そして、この位相差がキャンセルされた複素デジタル信号の位相を、識別部１０６ｃへ受け渡す。なお、位相検出部１０６ｂと識別部１０６ｃとの間に、MLSEを有する構成であってもよい。

位相誤差がキャンセルされた複素デジタル信号を受け渡された識別部１０６ｃは、該位相誤差がキャンセルされた複素デジタル信号に基づいて、該光信号によって搬送されてきたデータを識別判定することとなる。

なお、データ再生部１０６は、各符号の光強度波形がＲＺ（Return to Zero）パルスである方式ならば、RZ-mPSK以外の変調方式であっても、該変調方式に応じた適切な設計変更によって同様に動作可能である。これは、例えばRZ-mQAM方式では（参考文献４）『M.Nakazawa他、「20 Msymbol/s,128 QAM Coherent Optical Transmission over 500 km Using Heterodyne Detection with Frequency - stabilized Laser」、Mo.4.2.2. ECOC2006、2006年』に示されるとおりである。また、直前のシンボルとの位相差分を利用して符号化するRZ-DmPSK方式なども可能である。この場合、識別部１０６ｃに、符号間の差分をとるデコーダを具備すればよい。また、データ再生部１０６以外、特に制御値算出部１０７は、各符号の光強度波形がＲＺ（Return to Zero）パルスであるならば、RZ-mPSK以外の変調方式であっても当然に動作可能である。

一方で、波形歪み補償された複素デジタル信号を受け渡された制御値算出部１０７は、該複素デジタル信号の絶対値、または該複素デジタル信号の絶対値と一対一に対応する値から算出した制御値に基づいて、電圧制御発振部１０４ｂが高速ＡＤ変換部１０４ａへ供給するクロックを制御するための制御信号を供給する。

ここで、制御値算出部１０７は、強度算出部１０７ａと、乗算部１０７ｂと、Loop Filter部１０７ｃと、低周波発振部１０７ｄと、微分部１０７ｅと、加算部１０７ｆと、低速ＤＡ（Digital to Analog）変換部１０７ｇとをさらに有する。

強度算出部１０７ａは、デジタルフィルタ部１０５によって波形歪み補償された複素デジタル信号の絶対値またはこれと一対一に対応する値（以下、強度と呼ぶ）を算出し、乗算部１０７ｂへと受け渡す。この強度は、例えば90-deg Optical Hybridであれば、Ｉ成分およびＱ成分の二乗和や、またはその正の平方根であってよい。

一方で、低周波発振部１０７ｄは、ディザリング信号として、例えば数MHz程度のディザリング信号を発生する。ディザリング信号は、例えば矩形波、正弦波、三角波、のこぎり波などでよい。ディザリング信号は、乗算部１０７ｂへ受け渡され、強度算出部１０７ａから受け渡された強度とミキシングされる。強度とディザリング信号とをミキシングして適切な時間にわたって平均化した結果は、ＡＤ変換のサンプリングタイミングに関する符号付の誤差に対応した値となる。例えば、結果が正の場合は、ＡＤ変換のサンプリングタイミングの位相が最適点から遅れた位置にあることを示し、結果が負の場合は、ＡＤ変換のサンプリングタイミングの位相が最適点から進んだ位置にあることを示す。なお、結果が０の場合は、ＡＤ変換のサンプリングタイミングの位相が最適点の位置にあることを示す。

ミキシングした結果をLoop Filter部１０７ｃに通過させたものが加算部１０７ｆへと受け渡される。Loop Filter部１０７ｃの処理の一例は、次式で表される。

ここで、（１）式において、積分は、所定単位時間にわたる平均化を表す。また、Dithering Signalはディザリング信号を表し、AC(Response Signal)はディザリング信号に対する応答信号の交流成分を表す。Loop Filter部１０７ｃは高速ＡＤ変換部１０４ａから誤差抽出部１０７、電圧制御発振部１０４ｂを経て高速ＡＤ変換部１０４ａに戻るフィードバックループの応答を決定する設計因子であり、（１）式にあるような平均化処理にとどまらず、例えば比例・積分・微分（ＰＩＤ）アルゴリズム等を含んでもよい。

また、低周波発振部１０７ｄにより発振されるディザリング信号は、微分部１０７ｅへも受け渡される。微分部１０７ｅは、いわゆる微分器である。そして、加算部１０７ｆにおいて、微分部１０７ｅによって微分されたディザリング信号と、Loop Filter部１０７ｃから出力された信号とが加算される。加算部１０７ｆは、いわゆる加算器である。すなわち、Loop Filter部１０７ｃで処理された結果にディザリング信号が加算されることによって、電圧制御発振部１０４ｂへ供給すべき制御信号が算出される。

なお、上記した乗算部１０７ｂ、Loop Filter部１０７ｃを用いてサンプリングタイミングの誤差信号を算出する方法は、同期検波という公知技術に基づく。

低速ＤＡ変換部１０７ｇは、例えば数百万サンプル／秒程度の速度で加算部１０７ｆから出力された電圧制御発振部へ供給すべき制御信号をＤＡ変換し、ＤＡ変換によって得られた制御電圧を電圧制御発振部１０４ｂへと供給する。電圧制御発振部１０４ｂは、供給された制御電圧に応じて発振周波数が変化するクロック発生源であり、高速ＡＤ変換部１０４ａへサンプリングタイミングを規定するクロックを発生する。なお、電圧制御発振部１０４ｂに供給される制御電圧を適切に制御すれば、発生するクロックの位相も制御できることは当業者には自明である。なお、ここでの電圧制御発振部１０４ｂが発するサンプリングタイミングを規定するクロックは、例えば受信信号のシンボルレートと同程度の20GHz程度である。

なお、制御値算出部１０７は、高速ＡＤ変換部１０４ａに与えるサンプリングタイミングを規定するクロックの制御電圧の算出を、デジタルプロセッサによるデジタル処理によって実現するものである。よって、制御値算出部１０７の全部または大部分を、デジタルフィルタ部１０５ならびにデータ再生部１０６と同一のデジタル集積回路に集積化して実装することが可能であり、新たに複雑なアナログ回路要素を追加することなく、小型・低消費電力に実現することが可能となる。

なお、上記実施例１ではOptical Hybrid部１０２と高速ＡＤ変換部１０４ａの間に受光部１０３による光電変換がある構成を前提としたが、代替構成として、高速ＡＤ変換部のサンプリング機能を光領域で実現し、その後受光部１０３を設けることも可能である。そのような光領域でのサンプリング機能を実現するための素子としては、例えば半導体を用いた電界吸収(Electro-Absorption，ＥＡ)型変調器や、非線形光素子による全光スイッチなどが使用可能である。後者を用いる場合には、電圧制御発振部１０４ｂは光パルス列源、例えばモード同期半導体レーザなどを用いる必要がある。このような構成により電気回路ではサンプリングできないような処理速度においても、光領域でサンプリングを行うことが可能になる。

次に、図２に示した実施例１にかかる光受信装置で実行されるＡＤ変換制御処理について説明する。図３は、実施例１のＡＤ変換制御処理手順の１例を示すフローチャートである。ここで、ＡＤ変換制御とは、電圧制御発振部１０４ｂから高速ＡＤ変換部１０４ａへ供給される、サンプリングタイミングを生成するクロックを制御することをいう。

先ず、光受信装置１００ａの受光部１０３は、RZ-mPSK光送信装置２００からの入力信号をコヒーレント受信する（ステップＳ１０１）。続いて、高速ＡＤ変換部１０４ａは、ステップＳ１０１で入力信号をコヒーレント受信した結果のアナログ信号を複素デジタル信号へと変換する（ステップＳ１０２）。続いて、デジタルフィルタ部１０５は、変換された複素デジタル信号を電気的に波形歪み補償する（ステップＳ１０３）。

続いて、強度算出部１０７ａは、デジタルフィルタ部１０５によって電気的に波形歪み補償された複素デジタル信号の強度を算出する（ステップＳ１０４）。続いて、乗算部１０７ｂ、Loop Filter部１０７ｃおよび加算部１０７ｆは、ディザリング信号と入力信号とを掛け合わせた値に基づいて、サンプリングタイミングの誤差信号を取得し、さらにこれに基づいて電圧制御発振部に対して供給する制御信号を生成する（ステップＳ１０５）。

続いて、低速ＤＡ変換部１０７ｇは、制御信号をＤＡ変換し（ステップＳ１０６）、電圧制御発振部１０４ｂへ制御電圧を供給する（ステップＳ１０７）。続いて、光受信装置１００ａの制御装置は、光入力信号断などによる入力信号の受信が終了であるか否かを判定し（ステップＳ１０８）、入力信号受信終了ならば（ステップＳ１０８肯定）、ＡＤ変換制御処理を終了し、入力信号受信終了でないならば（ステップＳ１０８否定）、ステップＳ１０１へ移る。

次に、図２に示した高速ＡＤ変換部１０４ａにおけるＡＤ変換のサンプリングタイミングと入力信号との位相同期について説明する。図４は、実施例１のＡＤ変換タイミングと入力信号との位相同期の概略を示すイメージ図の例である。同図に示すように、強度を縦軸、時刻を横軸とすると、時刻の経過に伴って変化する入力信号の強度に対し、所定のタイミングで入力信号がサンプリングされる。

強度は、受信光信号の光強度波形を反映した波形、例えばレイズドコサイン波形を有するが、入力信号に含まれる情報を再生するために信号をサンプルする際には強度のピーク付近でサンプリングすることが好ましい。ちなみに、例えば変調形式がRZ-mPSKである場合は到来するRZパルスの強度ピーク値は図４に示されているように基本的に一定であるが、変調形式がRZ-mQAMやRZ-mAPSKの場合は、ＲＺパルスの強度ピーク値は各符号の担う情報に従って変化する。いずれの場合も下記の説明にしたがって同様の動作を行う。

従って、サンプリングタイミングは、強度の最大点により近い位置であることが望ましく、サンプリングタイミングのフィードバック制御は、サンプリングタイミングが強度の最大点の左側（時間的に早い側）にある場合には、サンプリングタイミングを遅らせ、サンプリングタイミングが強度の最大点の右側（時間的に遅い側）にある場合には、サンプリングタイミングのクロックの位相を早めることによって、サンプリングタイミングが強度の最大点に近づくように制御される。

サンプリングタイミングのフィードバック制御について詳細に説明すると、図５−１、図５−２、図５−３のようになる。すなわち、図５−１は、実施例１のクロックによって規定されるＡＤ変換のサンプリングタイミングが入力信号の符号の強度が最大になるタイミングよりも早い（位相が進んでいる）場合の概略を示す図である。同図に示すように、サンプリングタイミングが強度の最大点の左側にある場合には、サンプリングタイミングのクロックの位相を遅らせるようにフィードバック制御がおこなわれる。このとき、（１）式で算出されるサンプリングタイミングの誤差信号は負の値となっている。

また、図５−２は、実施例１のクロックによって規定されるＡＤ変換タイミングのサンプリングタイミングが入力信号の符号の強度が最大になるサンプリングタイミングに一致している場合の概略を示す図である。同図に示すように、サンプリングタイミングが強度の最大点にある場合には、サンプリングタイミングのクロックの位相は維持される。このとき、（１）式で算出されるサンプリングタイミングの誤差信号は０となっている。

また、図５−３は、実施例１のクロックによって規定されるＡＤ変換タイミングのサンプリングタイミングが入力信号の符号の強度が最大になるサンプリングタイミングよりも遅い（位相が遅れている）場合の概略を示す図である。同図に示すように、サンプリングタイミングが強度の最大点の右側にある場合には、サンプリングタイミングのクロックの位相を進めるようにフィードバック制御がおこなわれる。このとき、（１）式で算出されるサンプリングタイミングの誤差信号は正の値となっている。

また、サンプリングタイミングが強度の最小点にある場合にも、（１）式で算出されるサンプリングタイミングの誤差信号は０となるため、サンプリングタイミングのクロックの位相は維持される。しかし、このとき、回路雑音等によってサンプリングポイントがごくわずかでもずれると、サンプリングタイミングがこの点から遠ざかるように制御が行われるため、強度の最小点で長い時間にわたって継続してサンプルし続けることはない。

次に、図２に示したデジタルフィルタ部の構成について説明する。図６は、図２に示したデジタルフィルタ部１０５の構成の一例を示す機能ブロック図である。同図に示すように、デジタルフィルタ部１０５は、ｎ（ｎは自然数）個の遅延部１０５ａ₁、１０５ａ₂、・・・、１０５ａ_nと、（ｎ＋１）（ｎは自然数）個の乗算部１０５ｂ₀、１０５ｂ₁、１０５ｂ₂、・・・、１０５ｂ_nと、加算部１０５ｃと、ロックステータスチェック部１０５ｄと、係数管理部１０５ｅとをさらに有する。

遅延部１０５ａ₁、１０５ａ₂、・・・、１０５ａ_nは、入力信号をそれぞれ時間τだけ遅延させる。遅延部１０５ａ₁は、入力信号を時間τだけ遅延させたものを、遅延部１０５ａ₂および乗算部１０５ｂ₁へと受け渡す。同様に、遅延部１０５ａ₂は、入力信号を時間τだけさらに遅延させたものを、遅延部１０５ａ₃および乗算部１０５ｂ₂へと受け渡す。同様に、遅延部１０５ａ_n-1は、入力信号を時間（ｎ−１）×τだけ遅延させたものを、遅延部１０５ａ_nおよび乗算部１０５ｂ_n-1へと受け渡す。換言すれば、遅延部１０５ａ_i（ｉは１≦ｉ≦ｎ−１を満たす自然数）は、デジタルフィルタ部１０５に入力された入力信号を最終的に時間ｉ×τだけ遅延させたものを、遅延部１０５ａ_i+1および乗算部１０５ｂ_iへと受け渡すこととなる。また、遅延部１０５ａ_n（ｎは自然数）は、デジタルフィルタ部１０５に入力された入力信号を最終的に時間ｎ×τだけ遅延させたものを、乗算部１０５ｂ_nへと受け渡すこととなる。

乗算部１０５ｂ₀は、遅延処理をまったく加えていない入力信号に係数Ｃ₀を掛け合わせ、この結果を加算部１０５ｃへと受け渡す。また、乗算部１０５ｂ₁は、時間τだけ遅延処理された入力信号に係数Ｃ₁を掛け合わせ、この結果を加算部１０５ｃへと受け渡す。また、乗算部１０５ｂ₂は、時間２τだけ遅延処理された入力信号に係数Ｃ₂を掛け合わせ、この結果を加算部１０５ｃへと受け渡す。同様に、乗算部１０５ｂ_nは、時間ｎ×τだけ遅延処理された入力信号に係数Ｃ_nを掛け合わせ、この結果を加算部１０５ｃへと受け渡す。

ここで、係数Ｃ₀〜Ｃ_nは、入力信号のある波形歪みの状態、例えば伝送路の信号に対する累積波長分散量に対応付けられた重み付け係数の組である。各波形歪みの状態に対応付けられた係数Ｃ₀〜Ｃ_nは、例えば、設計者が決定した特定の順序に従って順序付けられて係数管理部１０５ｅに管理される。係数管理部１０５ｅは、各波形歪み状態に対応付けられた係数を、テーブルに格納して管理する。係数を格納するテーブルは、例えば図７に示すようなものである。

図７の係数記憶テーブルの例を参照すると、累積波長分散-1000ps/nmに対応する波形歪みの状態に対してＣ₀＝Ｃ_{0_m10}、Ｃ₁＝Ｃ_{1_m10}、・・・、Ｃ_n＝Ｃ_{n_m10}が対応付けられて格納されている。また、累積波長分散-900ps/nmに対してＣ₀＝Ｃ_{0_m09}、Ｃ₁＝Ｃ_{1_m09}、・・・、Ｃ_n＝Ｃ_{n_m09}が対応付けられて格納されている。また、累積波長分散0ps/nmに対してＣ₀＝Ｃ_{0_000}、Ｃ₁＝Ｃ_{1_000}、・・・、Ｃ_n＝Ｃ_{n_000}が対応付けられて格納されている。また、累積波長分散900ps/nmに対してＣ₀＝Ｃ_{0_p09}、Ｃ₁＝Ｃ_{1_p09}、・・・、Ｃ_n＝Ｃ_{n_p09}が対応付けられて格納されている。また、累積波長分散1000ps/nmに対してＣ₀＝Ｃ_{0_p10}、Ｃ₁＝Ｃ_{1_p10}、・・・、Ｃ_n＝Ｃ_{n_p10}が対応付けられて格納されている。

ここで、図７に示す例では、ある波形歪み状態に対応付けられる係数の組み合わせは、Ｃ₀〜Ｃ_nの（ｎ＋１）個の要素を有する。これは、デジタルフィルタ部１０５がｎ個の遅延部１０５ａ₁、・・・、１０５ａ_nを有し、（ｎ＋１）個の乗算部１０５ｂ₀、・・・、１０５ｂ_nを有する場合の係数の組となる。例えば、デジタルフィルタ部１０５が４個の遅延部１０５ａ₁、・・・、１０５ａ₄を有し、５個の乗算部１０５ｂ₀、・・・、１０５ｂ₄を有する場合は、ｎ＝４であるので、係数記憶テーブルは、累積波長分散-1000ps/nmに対してＣ₀＝Ｃ_{0_m10}、Ｃ₁＝Ｃ_{1_m10}、・・・、Ｃ₄＝Ｃ_{4_m10}が対応付けられて格納され、累積波長分散-900ps/nmに対してＣ₀＝Ｃ_{0_m09}、Ｃ₁＝Ｃ_{1_m09}、・・・、Ｃ₄＝Ｃ_{4_m09}が対応付けられて格納され、累積波長分散0ps/nmに対してＣ₀＝Ｃ_{0_000}、Ｃ₁＝Ｃ_{1_000}、・・・、Ｃ₄＝Ｃ_{4_000}が対応付けられて格納され、累積波長分散900ps/nmに対してＣ₀＝Ｃ_{0_p09}、Ｃ₁＝Ｃ_{1_p09}、・・・、Ｃ₄＝Ｃ_{4_p09}が対応付けられて格納され、累積波長分散1000ps/nmに対してＣ₀＝Ｃ_{0_p10}、Ｃ₁＝Ｃ_{1_p10}、・・・、Ｃ₄＝Ｃ_{4_p10}が対応付けられて格納されることとなる。

なお、係数記憶テーブルは、各波形歪みの状態にある場合に想定される波形歪みがおおむね補償されるように予め実験的または理論的に導出された係数を格納するものである。

再び図６に戻ると、係数管理部１０５ｅは、先ず、設計時にあらかじめ決められている初期状態に対応する波形歪みの状態に対応する係数の組を乗算部１０５ｂ₀、・・・、１０５ｂ_nへ出力する。そして、加算部１０５ｃにおいて、乗算部１０５ｂ₀、・・・、１０５ｂ_nの全ての出力を加算した結果が、ロックステータスチェック部１０５ｄにおけるクロック再生のロックステータスのチェックで“ロック不可”、すなわち再生クロックの状態が所定の時間内に所定範囲内に収まると判定されなかった場合に、係数管理部１０５ｅは、波形歪み状態の初期状態の次に順序付けられる波形歪み状態に対応付けられる係数を出力する。係数管理部１０５ｅは、ロックステータスチェック部１０５ｄによるチェック結果が“ロック”となるまで、波形歪み状態の順序に従って、対応する係数の組を順次出力する。なお、ロックステータスのチェックは上記した方法に限定されるものでなく、種々の方法でチェック可能である。

次に、図６に示したデジタルフィルタ部から出力される出力信号と係数との関係について説明する。図８は、デジタルフィルタ部の係数とインパルス応答との関係の一例を示す図である。同図では、ｎ＝４の場合を示す。インパルス応答とは、インパルスを入力とした場合にデジタルフィルタ部１０５から出力される応答信号である。

同図に示すように、先ず、まったく遅延させていないインパルスに係数Ｃ₀を掛け合わせ、次に、時間τだけ遅延させたインパルスに係数Ｃ₁を掛け合わせ、さらに時間τだけ遅延させたインパルスに係数Ｃ₂を掛け合わせ、さらに時間τだけ遅延させたインパルスに係数Ｃ₃を掛け合わせ、さらに時間τだけ遅延させたインパルスに係数Ｃ₄を掛け合わせたものを全て足し合わせる。すると、図示のごとく、時間τごとをサンプリングタイミングとするインパルス応答が得られる。

このようにしてデジタルフィルタ部１０５は、入力信号の波形歪み補償を、デジタルプロセッサの処理によっておこなうことができる。また、デジタルプロセッサの処理によって波形歪み補償をおこなうことから、簡易な構成で波形歪み補償をおこなうことができる。また予測されうる波形歪み状態に対応した係数記憶テーブルをもつことによって、係数の適応制御へまだ移行していない伝送路からの光信号をはじめて受信したときでも、迅速に波形歪み補償をおこない、通信断絶の時間を極力短縮することができる。

次に、図６に示したデジタルフィルタ部で実行されるデジタルフィルタ初期処理について説明する。図９は、デジタルフィルタ部におけるデジタルフィルタ初期処理手順の一例を示すフローチャートである。デジタルフィルタ初期処理とは、はじめて入力信号を受信した場合等の際に、この入力信号の波形歪み補償をおこなうための係数を最初に決定する処理である。

先ず、デジタルフィルタ部１０５の係数管理部１０５ｅは、波形歪み状態を規定の初期状態に設定する（ステップＳ２０１）。続いて、係数管理部１０５ｅは、設定された波形歪み状態に対応する係数を係数記憶テーブルからロードして、乗算部１０５ｂ０、・・・、１０５ｂｎに設定する（ステップＳ２０２）。

続いて、ロックステータスチェック部１０５ｄは、クロック再生のロックステータスが“ロック”であるか否かを判定する（ステップＳ２０３）。クロック再生のロックステータスが“ロック”である場合（ステップＳ２０３肯定）、係数管理部１０５ｅおよびロックステータスチェック部１０５ｄは、係数の適応制御へ移行する（ステップＳ２０４）。

これによれば、一旦おおまかな波形歪み補償を確立したのちに、実際に受信している受信信号が受けている波形歪み状態に適した係数を、特定のアルゴリズムで算出することによって、より精密な波形補償を行うことが可能であるとともに、伝送路の状態の変化に応じて波形歪みの状態が変化した場合でも、波形歪み補償の装置の適応制御によって波形歪み補償を継続することが可能となる。

一方、クロック再生のロックステータスが“ロック”でない場合（ステップＳ２０３否定）、係数管理部１０５ｅは、係数記憶テーブルにおける次の波形歪みの状態を設定し（ステップＳ２０５）、ステップＳ２０２へ移る。

なお、上記の例では、デジタルフィルタの構成としてＦＩＲ型フィルタの一種であるＦＦＥ（Feed-forward equalizer）型を採用した場合を例にとって説明したが、その他のフィルタ種であっても、係数の組み合わせによって特性を調整することが可能であれば基本的に採用可能である。

以下に図１０〜図１３−４を参照して、本発明の実施例２を説明する。実施例２は、ＡＤ変換部におけるＡＤ変換のサンプリングが、RZ-mPSK光送信装置からの光信号のシンボル１個に対して基本的に２回となるように動作する場合を想定したものである。なお、光送信装置は、RZ-mPSKに限らず、例えばRZ-mQAM、RZ-mAPSK、RZ-DmPSKなどの変調方式であってもよい。すなわち、ＡＤ変換のサンプリングレートが光信号のシンボルレートの２倍となる場合である。この点以外は実施例１と同様である。実施例２にかかる光受信装置は、デジタルコヒーレント光受信装置であることを前提としている。

なお、コヒーレント光受信した受信信号のシンボルレートに対するＡＤ変換のサンプリングレートの比率が任意のｎ（ｎは２以上の自然数）倍であっても、後述するDemux部１０８bにおいて、デジタル信号を適切な方法に従って時間的に間引くことにより、コヒーレント光受信した受信信号の一つのシンボルに対してＡＤ変換のサンプリングが２回である場合とほぼ同様に動作させることが可能である。

先ず、実施例２にかかる光受信装置の構成について説明する。図１０は、実施例２にかかる光受信装置の構成の一例を示す機能ブロック図である。なお、実施例２にかかる光受信装置１００ｂは、実施例１にかかる光受信装置１００ａとほぼ同一であるので、同図において、実施例１にかかる光受信装置１００ａとの差異のみを説明する。

実施例２にかかる光受信装置１００ｂは、局発光源１０１と、Optical Hybrid部１０２と、受光部１０３と、高速ＡＤ変換部１０４ａおよび電圧制御発振部１０４ｂと、デジタルフィルタ部１０５と、データ再生部１０６と、制御値算出部１０８とを有する。局発光源１０１と、Optical Hybrid部１０２と、受光部１０３と、高速ＡＤ変換部１０４ａおよび電圧制御発振部１０４ｂと、デジタルフィルタ部１０５と、データ再生部１０６とは、実施例１で示した光受信装置１００ａと同一であるので、説明を省略する。

制御値算出部１０８は、強度算出部１０８ａと、Demux部１０８ｂと、減算部１０８ｃと、Loop Filter部１０８ｄと、低速ＤＡ（Digital to Analog）変換部１０８ｅとをさらに有する。

強度算出部１０８ａは、実施例１の強度算出部１０７ａと同様であるので、説明を省略する。Demux部１０８ｂは、強度算出部１０８ａによって算出された強度を、入力信号の１つのシンボル内で最初にサンプリングして得られた強度（以下、第１の強度と呼ぶ）と、その次に得られた強度（以下、第２の強度と呼ぶ）とに分離する。そして、減算部１０８ｃは、第１の強度から第２の強度を差し引く。Loop Filter部１０８ｄは、この入力信号に対して所定の演算、例えば平均化処理を行う。Loop Filter部１０８ｄの出力信号の帯域は、例えば数MHz以下である。Loop Filter部１０８ｄでの平均化処理の一例は、次式で表される。

ここで、（２）式において、ｆｖｃｏを電圧制御発振部１０４ｂの周波数とすると、Ｎ／ｆｖｃｏは、Loop Filter部１０８ｄが平均化処理をおこなう前述の所定時間に相当する。このように、Loop Filter部１０８ｄでの所定時間にわたる平均化処理を経て、サンプリングタイミングの誤差信号が取得される。なお、Loop Filter部１０８ｄは高速ＡＤ変換部１０４ａから誤差抽出部１０８、電圧制御発振部１０４ｂを経て高速ＡＤ変換部１０４ａに戻るフィードバックループの応答を決定する設計因子であり、（１）式にあるような平均化処理にとどまらず、例えば比例・積分・微分（ＰＩＤ）アルゴリズム等を含んでもよい。

低速ＤＡ変換部１０８ｅは、例えば数Mサンプル／秒程度の速度で、Loop Filter部１０８ｄから出力されたサンプリングタイミングの誤差信号に基づいて生成した電圧制御発振部１０４ｂへ供給すべき制御信号をＤＡ変換し、ＤＡ変換によって得られた制御電圧を電圧制御発振部１０４ｂへと供給する。電圧制御発振部１０４ｂは、供給された制御電圧に応じて発振周波数が変化するクロック発生源であり、高速ＡＤ変換部１０４ａへサンプリングタイミングを規定するクロックを発生する。なお、電圧制御発振部１０４ｂに供給される制御電圧を適切に制御すれば、発生するクロックの位相も制御できることは当業者には自明である。なお、ここでの電圧制御発振部１０４ｂが発するクロックは、例えば40GHz程度である。

次に、図１０に示した実施例２にかかる光受信装置で実行されるＡＤ変換制御処理について説明する。図１１は、実施例２のＡＤ変換制御処理手順の一例を示すフローチャートである。ここで、ＡＤ変換制御とは、電圧制御発振部１０４ｂから高速ＡＤ変換部１０４ａへ供給される、サンプリングタイミングを生成するクロックを制御することをいう。

先ず、光受信装置１００ｂの受光部１０３は、RZ-mPSK光送信装置２００からの入力信号をコヒーレント受信する（ステップＳ３０１）。続いて、高速ＡＤ変換部１０４ａは、ステップＳ３０１で入力信号をコヒーレント受信した結果のアナログ信号を複素デジタル信号へと変換する（ステップＳ３０２）。続いて、デジタルフィルタ部１０５は、変換された複素デジタル信号を電気的に波形歪み補償する（ステップＳ３０３）。

続いて、強度算出部１０８ａは、デジタルフィルタ部１０５によって電気的に波形歪み補償された複素デジタル信号の強度を算出する（ステップＳ３０４）。続いて、Demux部１０８ｂ、減算部１０８ｃおよびLoop Filter部１０８ｄは、例えば上記（２）式による演算によってサンプリングタイミングの誤差信号を取得し、さらにこれに基づいて電圧制御発振部に対して供給する制御信号を生成する（ステップＳ３０５）。

続いて、低速ＤＡ変換部１０８ｅは、制御信号をＤＡ変換し（ステップＳ３０６）、電圧制御発振部１０４ｂへ制御電圧を供給する（ステップＳ３０７）。続いて、光受信装置１００ｂの制御装置は、光入力信号断などによる入力信号の受信が終了であるか否かを判定し（ステップＳ３０８）、入力信号受信終了ならば（ステップＳ３０８肯定）、ＡＤ変換制御処理を終了し、入力信号受信終了でないならば（ステップＳ３０８否定）、ステップＳ３０１へ移る。

次に、図１０に示した高速ＡＤ変換部１０４ａにおけるＡＤ変換のサンプリングタイミングと入力信号との位相同期について説明する。図１２−１、図１２−２および図１２−３は、実施例２のＡＤ変換タイミングと入力信号との位相同期の概略を示すイメージ図である。同図に示すように、強度を縦軸、時刻を横軸とすると、時刻の経過に伴って変化する入力信号の強度に対し、１シンボルに対して２回ずつ、所定のタイミングで入力信号がサンプルされる。なお、１つのシンボルは、強度の波形の１つの山が相当する。

サンプリングタイミングのフィードバック制御について詳細に説明する。図１２−１は、実施例２のＡＤ変換タイミングと入力信号との位相が同期している状況を示す図である。同図に示すように、１つのシンボル内での２つのサンプリングタイミングにおける強度が同一である場合には、サンプリングタイミングの位相のフィードバック制御はおこなわれない。このとき、（２）式で算出されるサンプリングタイミングの誤差信号は０となっている。

また、図１２−２は、実施例２のＡＤ変換タイミング入力信号との位相関係として、位相を進めるフィードバックがなされる場合の概略を示す図である。同図に示すように、１つのシンボル内での２つのサンプリングタイミングにおける強度が同一ではなく、第１の強度から第２の強度を差し引いた結果が正となる場合には、サンプリングタイミングのクロックの位相を進めるようにフィードバック制御がおこなわれる。このとき、（２）式で算出されるサンプリングタイミングの誤差信号は正の値となっている。この場合、例えば、電圧制御発振部１０４ｂにかかる電圧が増大し、電圧制御発振部１０４ｂが生成するクロック周波数が上昇する。

図１２−３は、実施例２のＡＤ変換タイミングのクロックと入力信号との位相関係として、位相を遅らせるフィードバックがなされる場合の概略を示す図である。同図に示すように、１つのシンボル内での２つのサンプリングタイミングにおける強度が同一ではなく、第１の強度から第２の強度を差し引いた結果が負となる場合には、サンプリングタイミングのクロックの位相を遅らせるようにフィードバック制御がおこなわれる。このとき、（２）式で算出されるサンプリングタイミングの誤差信号は負の値となっている。この場合、例えば、電圧制御発振部１０４ｂにかかる電圧が減少し、電圧制御発振部１０４ｂが生成するクロック周波数が減少する。

以上、本発明の実施例を説明したが、本発明は、これに限られるものではなく、特許請求の範囲に記載した技術的思想の範囲内で、さらに種々の異なる実施例で実施されてもよいものである。また、実施例に記載した効果は、これに限定されるものではない。

上記実施例１および２に示した光受信装置は、光受信した後に高速ＡＤ変換処理された後に電気波形歪み補償をおこなうことによって受信波を波形歪み補償している。しかしこれに限らず、図１３−１に示すように、受信波を光受信する前に、光信号レベルで波形歪み補償する光波形歪み補償をおこなうこととしてもよい。これによれば、光信号レベルで波形歪み補償をおこなうため、後段のデジタル処理の負担を軽減することができる。

また、図１３−２に示すように、光受信して高速ＡＤ変換処理した後に電気波形歪み補償をおこなうことによって受信波を波形歪み補償してもよい。このとき、波形歪み補償は、複素デジタル信号に対しておこなわれることとなる。よって、複素デジタル信号に対して波形歪み補償をおこなうので、デジタルプロセッサの処理によって波形歪み補償をおこなうことが可能となる。これによれば、電気的に波形歪み補償をおこなうので、特別なハードウェア構成の追加を必要とすることなく、デジタル処理によって波形歪み補償をおこなうことができる。

また、図１３−３に示すように、光受信した後であって高速ＡＤ変換処理される前に電気波形歪み補償をおこなうことによって受信波を波形歪み補償してもよい。このとき、波形歪み補償は、アナログ信号に対しておこなわれることとなる。

また、図１３−４に示すように、受信波をコヒーレント光受信する前に、光信号レベルで波形歪み補償する光波形歪み補償をおこない、この光波形歪み補償をおこなった信号をコヒーレント光受信して高速ＡＤ変換処理した後にさらに電気波形歪み補償をおこなってもよい。このようにすると、より確実に波形歪みが補償されることとなる。これによれば、光信号レベルで波形歪み補償をおこなったあとにさらに電気的に波形歪み補償をおこなうので、より正確に波形歪み補償を行うことができる。

上記実施例１の図６では、デジタルフィルタ部１０５がロックステータスチェック部１０５ｄを有する構成としているが、一般的には、クロック再生のロックステータスのチェックをおこなうためには、デジタルフィルタ部１０５によって波形歪み補償された信号を該デジタルフィルタ部１０５の外部へ出力した上で、特定の信号処理、例えばサンプリングタイミング誤差抽出等を行う必要がある。すなわち、クロック再生のロックステータスのチェックは、デジタルフィルタ部１０５の外部でおこなわれる。例えば、電圧制御発振部１０４ｂに対して低速ＤＡ変換部１０７ｇから供給される制御電圧が、設計時に規定される所定範囲内に収まっているかどうかを確認する構成がある。このため、デジタルフィルタ部１０５は、ロックステータスチェック部１０５ｄを有さず、外部でおこなわれたクロック再生のロックステータスのチェック結果に基づいて波形歪み状態に対応付けられる係数を変化させるようにしてもよい。

この場合、デジタルフィルタ部１０５は、光受信装置内において、光受信した受信信号をデジタル信号へＡＤ（Analog to Digital）変換し、該デジタル信号の波形歪みを該デジタル信号のクロック再生の可否に基づいて補償して出力する波形歪み補償装置であって、１からｍ（ｍは１より大の自然数）までの順序が付けられたｍ個の波形歪み状態ｄｉ（１≦ｉ≦ｍ）ごとのｎ個の係数Ｃ_{ｄｉ_１}，Ｃ_{ｄｉ_２}，・・・，Ｃ_{ｄｉ_ｎ}の組み合わせを該波形歪み状態ｄｉごとに記憶する記憶部と、前記記憶部から一つの係数の組み合わせを前記順序に従って選択する選択部と、前記選択部によって選択された前記一つの係数の組み合わせに基づいて前記デジタル信号の波形歪みを補正する波形歪み補正部とを有し、前記選択部は、前記順序において先に選択した係数Ｃ_{ｄｊ_（ｋ＋１）}（１≦ｊ≦ｉ−１）の組み合わせに基づくクロック再生の可否が可でない場合に、該順序における該係数の次の係数Ｃ_{ｄ（ｊ＋１）_（ｋ＋１）}の組み合わせを再選択し、前記波形歪み補正部は、前記選択部によって再選択された係数Ｃ_{ｄ（ｊ＋１）_（ｋ＋１）}の組み合わせに基づいて前記デジタル信号の波形歪みを補正することを特徴とする波形歪み補償装置となる。

また、上記実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記実施例で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示のように構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。

さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵ（Central Processing Unit）（またはＭＰＵ（Micro Processing Unit）、ＭＣＵ（Micro Controller Unit）、 ＦＰＧＡ(Field Programmable Gate Array)、ＤＳＰ(Digital Signal Processor)などのマイクロ・コンピュータ）および当該ＣＰＵ（またはＭＰＵ、ＭＣＵ、ＦＰＧＡ、ＤＳＰなどのマイクロ・コンピュータ）にて解析実行されるプログラムにて実現され、あるいは、ＡＳＩＣ(Application Specific Integrated Circuit)上等のワイヤードロジックによるハードウェアとして実現されてもよい。

（付記１）各符号の光強度波形がＲＺ（Return to Zero）パルスである光信号を受信する光受信装置内において、受信した信号を所定のサンプリングタイミングでのＡＤ（Analog to Digital）変換によってデジタル信号へと変換するＡＤ変換装置を制御するＡＤ変換制御装置であって、
前記所定のサンプリングタイミングを規定するパルスを発生させ、さらに該パルスの位相を電気的に制御するサンプリングタイミングパルス源と、
前記ＡＤ変換装置によってＡＤ変換された結果に基づいて、前記デジタル信号のＡＤ変換のサンプリングタイミングの誤差を推定する誤差推定部と、
前記誤差推定部によって推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出する制御値算出部と、
前記制御値算出部によって算出された前記制御値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正する補正部と
を有することを特徴とするＡＤ変換制御装置。

（付記２）各符号の光強度波形がＲＺ（Return to Zero）パルスである光信号を受信する光受信装置内において、受信した信号を所定のサンプリングタイミングでのＡＤ（Analog to Digital）変換によってデジタル信号へと変換するＡＤ変換装置を制御するＡＤ変換制御装置であって、
前記所定のサンプリングタイミングを規定するパルスを発生させ、さらに該パルスの位相を電気的に制御するサンプリングタイミングパルス源と、
前記ＡＤ変換装置によってＡＤ変換された結果に基づいて、前記デジタル信号のＡＤ変換のサンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出する制御値算出部と、
前記制御値算出部によって算出された前記制御値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正する補正部と
を有することを特徴とするＡＤ変換制御装置。

（付記３）各符号の光強度波形がＲＺ（Return to Zero）パルスである光信号を受信する光受信装置内において、受信した光信号を所定のサンプリングタイミングでのＡＤ（Analog to Digital）変換によって複素デジタル信号へと変換するＡＤ変換装置を制御するＡＤ変換制御装置であって、
前記所定のサンプリングタイミングを規定するパルスを発生させ、さらに該パルスの位相を電気的に制御するサンプリングタイミングパルス源と、
前記ＡＤ変換装置によってＡＤ変換された結果である前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値を算出する強度算出部と、
前記強度算出部によって算出された前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値に基づいて、該複素デジタル信号のＡＤ変換のサンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出する制御値算出部と、
前記制御値算出部によって算出された前記制御値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正する補正部と
を有することを特徴とするＡＤ変換制御装置。

（付記４）前記制御値算出部と前記サンプリングタイミングパルス源との間にＤＡ（Digital to Analog）変換部をさらに有し、
前記補正部は、前記制御値算出部によるデジタル演算処理によって算出された前記制御値が前記ＤＡ変換部によって変換されたアナログ値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正することを特徴とする付記１、２または３に記載のＡＤ変換制御装置。

（付記５）前記制御値算出部は、前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値に、第一のディザリング信号を乗じるこれによって該複素デジタル信号のＡＤ変換のサンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて算出した値に、さらに前記第一のディザリング信号に同期した第二のディザリング信号を加算することによって、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出することを特徴とする付記２、３または４に記載のＡＤ変換制御装置。

（付記６）前記制御値算出部は、前記ＡＤ変換の平均サンプリング周波数が前記受信した光信号のシンボルレートのｎ（ｎは２以上の自然数）倍である場合に、該受信した信号の一つのシンボル内において所定の選択方法に従って選択され、前記ＡＤ変換装置によってＡＤ変換された２つの前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値の差に基づいて前記サンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出することを特徴とする付記２、３または４に記載のＡＤ変換制御装置。

（付記７）前記ＡＤ変換装置は、前記受信した光信号を光信号レベルで波形歪み補償した結果である信号をＡＤ変換することを特徴とする付記２〜６のいずれか一つに記載のＡＤ変換制御装置。

（付記８）前記制御値算出部は、前記複素デジタル信号が電気的に波形歪み補償された結果である信号に基づいた該複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値の差に基づいて前記サンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出することを特徴とする付記２〜７のいずれか一つに記載のＡＤ変換制御装置。

（付記９）前記ＡＤ変換装置は、前記受信した光信号を電気信号レベルで波形歪み補償した結果である信号をＡＤ変換することを特徴とする付記２〜６のいずれか一つに記載のＡＤ変換制御装置。

（付記１０）各符号の光強度波形がＲＺ（Return to Zero）パルスである光信号に基づいて生成される受信信号が所定のサンプリングタイミングでのＡＤ（Analog to Digital）変換によって変換された複素デジタル信号に基づいて受信データを出力する光受信装置であって、
前記所定のサンプリングタイミングを規定するパルスを発生させ、さらに該パルスの位相を電気的に制御するサンプリングタイミングパルス源と、
前記受信信号を前記所定のサンプリングタイミングでＡＤ変換するＡＤ変換部と、
前記ＡＤ変換部によってＡＤ変換された結果である前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値を算出し、算出された前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値に基づいて、該複素デジタル信号のＡＤ変換のサンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出する制御値算出部と、
前記制御値算出部によって算出された前記制御値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正する補正部と
を有することを特徴とする光受信装置。

（付記１１）前記制御値算出部と前記サンプリングタイミングパルス源との間にＤＡ（Digital to Analog）変換部をさらに有し、
前記補正部は、前記制御値算出部によるデジタル演算処理によって算出された前記制御値が前記ＤＡ変換部によって変換されたアナログ値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正することを特徴とする光受信装置。

（付記１２）前記制御値算出部は、前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値に、第一のディザリング信号を乗じた値に基づいて前記サンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて算出した値に、さらに前記第一のディザリング信号に同期した第二のディザリング信号を加算することによって、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出することを特徴とする付記１０または１１に記載の光受信装置。

（付記１３）前記制御値算出部は、前記所定のサンプリングタイミングが前記受信した光信号のシンボルレートのｎ（ｎは２以上の自然数）倍である場合に、該受信した光信号の一つのシンボル内において所定の選択方法に従って選択され、前記ＡＤ変換部によってＡＤ変換された２つの前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値の差に基づいて前記サンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて前記サンプリングタイミングパルス源の位相を制御するための制御値を算出することを特徴とする付記１０または１１に記載の光受信装置。

（付記１４）前記受信した光信号を光信号レベルで波形歪み補償する光信号波形歪み補償部をさらに備え、
前記ＡＤ変換部は、前記光信号波形歪み補償部によって波形歪み補償された結果である信号をＡＤ変換することを特徴とする付記１０〜１２のいずれか一つに記載の光受信装置。

（付記１５）前記受信した光信号を電気信号レベルで波形歪み補償する電気信号波形歪み補償部をさらに備え、
前記制御値算出部は、前記複素デジタル信号が前記電気信号波形歪み補償部によって波形歪み補償された結果である信号に基づいた該複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値の差に基づいて前記サンプリングタイミングの誤差を推定し、推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出することを特徴とする付記１０〜１３のいずれか一つに記載の光受信装置。

（付記１６）前記受信した光信号を電気信号レベルで波形歪み補償する電気信号波形歪み補償部をさらに備え、
前記ＡＤ変換部は、前記電気信号波形歪み補償部によって波形歪み補償された結果である信号をＡＤ変換することを特徴とする付記１０〜１５のいずれか一つに記載の光受信装置。

（付記１７）各符号の光強度波形がＲＺ（Return to Zero）パルスである光信号に基づいて生成される受信信号が所定のサンプリングタイミングでのＡＤ（Analog to Digital）変換によって変換された複素デジタル信号に基づいて受信データを出力する光受信方法であって、
前記所定のサンプリングタイミングを規定するパルスを発生させ、さらに該パルスの位相を電気的に制御するサンプリングタイミングパルス発生工程と、
前記受信信号を前記所定のサンプリングタイミングでＡＤ変換するＡＤ変換工程と、
前記ＡＤ変換工程によってＡＤ変換された結果である前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値を算出する強度算出工程と、
前記強度算出工程によって算出された前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値に基づいて、該複素デジタル信号のＡＤ変換のサンプリングタイミングの誤差を推定する誤差推定工程と、
前記誤差推定工程によって推定された前記サンプリングタイミングの誤差に基づいて、前記サンプリングタイミングパルス発生工程により発生される位相を制御するための制御値を算出する制御値算出工程と、
前記制御値算出工程によって算出された前記制御値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正する補正工程と
を含んだことを特徴とする光受信方法。

（付記１８）前記補正工程は、前記制御値算出工程によるデジタル演算処理によって算出された前記制御値が前記ＤＡ変換工程によって変換されたアナログ値に基づいて前記所定のサンプリングタイミングを規定するパルスの位相をフィードバック補正することを特徴とする付記１７に記載の光受信方法。

（付記１９）前記誤差推定工程は、前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値と第一のディザリング信号とをミキシングすることによって前記サンプリングタイミングの誤差を算出し、
前記制御値算出工程は、前記サンプリングタイミングの誤差に基づいて算出された制御値に、さらに前記第一のディザリング信号と同期した第二のディザリング信号を加算することによって、前記サンプリングタイミングパルス源の位相を制御するための制御値を算出することを特徴とする付記１７または１８に記載の光受信方法。

（付記２０）前記誤差推定工程は、前記所定のサンプリングタイミングが前記受信した信号のシンボルレートのｎ（ｎは２以上の自然数）倍である場合に、該受信した光信号の一つのシンボル内において所定の選択方法に従って選択され、前記ＡＤ変換工程によってＡＤ変換された値に基づいて得られる２つの前記複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値の差に基づいて前記サンプリングタイミングの誤差を算出することを特徴とする付記１７または１８に記載の光受信方法。

（付記２１）前記受信した信号を光信号レベルで波形歪み補償する光信号波形歪み補償工程をさらに含み、
前記ＡＤ変換工程は、前記光信号波形歪み補償工程によって波形歪み補償された結果である信号をＡＤ変換することを特徴とする付記１７〜２０のいずれか一つに記載の光受信方法。

（付記２２）前記受信した信号を電気信号レベルで波形歪み補償する電気信号波形歪み補償工程をさらに含み、
前記誤差推定工程は、前記複素デジタル信号が前記電気信号波形歪み補償工程によって波形歪み補償された結果である信号に基づいた該複素デジタル信号の絶対値または該複素デジタル信号の絶対値と一対一に対応する値の差に基づいて前記サンプリングタイミングの誤差を算出することを特徴とする付記１７〜２１のいずれか一つに記載の光受信方法。

（付記２３）前記受信した信号を電気信号レベルで波形歪み補償する電気信号波形歪み補償工程をさらに備え、
前記ＡＤ変換工程は、前記電気信号波形歪み補償工程によって波形歪み補償された結果である信号をＡＤ変換することを特徴とする付記１７〜２０のいずれか一つに記載の光受信方法。

（付記２４）光受信装置内において、光受信した受信信号をデジタル信号へＡＤ（Analog to Digital）変換し、該デジタル信号の波形歪みを補償して出力する波形歪み補償装置であって、
１からｍ（ｍは１より大の自然数）までの順序が付けられたｍ個の波形歪み状態ｄ_i（１≦ｉ≦ｍ）ごとのｎ個の係数Ｃ_{ｄi_1}、Ｃ_{ｄi_2}、・・・、Ｃ_{ｄi_n}の組み合わせを該波形歪み状態ｄ_iごとに記憶する記憶部と、
前記記憶部から一つの係数の組み合わせを前記順序に従って選択する選択部と、
前記選択部によって選択された前記一つの係数の組み合わせに基づいて前記デジタル信号の波形歪みを補正する波形歪み補正部と、
前記波形歪み補正部による補正結果によるクロック再生の可否をチェックするチェック部と
を有し、
前記選択部は、前記順序おいて先に選択した係数Ｃ_{ｄj_(k+1)}（１≦ｊ≦ｉ−１、ｋは０≦ｋ≦ｎ−１を満たす自然数）の組み合わせに基づく前記チェック部によるチェック結果が可でない場合に、該順序における該係数の次の係数Ｃ_{ｄ(j+1)_(k+1)}の組み合わせを再選択し、
前記波形歪み補正部は、前記選択部によって再選択された係数Ｃ_{ｄ(j+1)_(k+1)}の組み合わせに基づいて前記デジタル信号の波形歪みを補正することを特徴とする波形歪み補償装置。

（付記２５）前記波形歪み補正部は、前記デジタル信号をｋ×τ（ｋは０≦ｋ≦ｎ−１を満たす自然数、τは所定時間）だけ遅延させた信号に、前記選択部によって選択された係数Ｃ_{ｄi_(k+1)}をそれぞれ乗じた結果を総和して前記デジタル信号の波形歪みを補正することを特徴とする付記２４に記載の波形歪み補償装置。

（付記２６）前記チェック部によるチェック結果が可である場合に、前記係数の適応制御へ移行することを特徴とする付記２４または２５に記載の波形歪み補償装置。

本発明は、ＡＤ変換のサンプリングレートが高速の光信号のシンボルレートに近い値である場合であっても正確なタイミングでＡＤ変換したい場合に有用であり、特に新たに複雑な回路要素部品を追加することなくＡＤ変換のサンプリングタイミングをフィードバック制御したい場合に効果的である。また、デジタルプロセッサに処理によって、光信号の波形歪み補償を電気的に迅速におこないたい場合に有用であり、特に、光通信の伝送路が切り替わった場合に、新たな伝送路を経由した光信号の波形歪み補償の立ち上げを迅速におこない、通信リンクの断絶時間を極力短縮したい場合に効果的である。

Ｎ 伝送路
１００ａ、１００ｂ 光受信装置
１０１ 局発光源
１０２ Optical Hybrid部
１０３ 受光部
１０４ａ 高速ＡＤ変換部
１０４ｂ 電圧制御発振部
１０５ デジタルフィルタ部
１０５ａ１、１０５ａ２、１０５ａ３、１０５ａ４ 遅延部
１０５ｂ０、１０５ｂ１、１０５ｂ２、１０５ｂ３、１０５ｂ４ 乗算部
１０５ｃ 加算部
１０５ｄ ロックステータスチェック部
１０５ｅ 係数管理部
１０６ データ再生部
１０６ａ 位相推定部
１０６ｂ 位相検出部
１０６ｃ 識別部
１０７ 制御値算出部
１０７ａ 強度算出部
１０７ｂ 乗算部
１０７ｃ Loop Filter部
１０７ｄ 低周波発振部
１０７ｅ 微分部
１０７ｆ 加算部
１０７ｇ 低速ＤＡ変換部
１０８ 制御値算出部
１０８ａ 強度算出部
１０８ｂ Demux部
１０８ｃ 減算部
１０８ｄ Loop Filter部
１０８ｅ 低速ＤＡ変換部
２００ 光送信装置

Claims (3)

1. 光受信装置内において、光受信した受信信号をデジタル信号へＡＤ（Analog to Digital）変換し、該デジタル信号の波形歪みを補償して出力する波形歪み補償装置であって、
   １からｍ（ｍは１より大の自然数）までの順序が付けられたｍ個の波形歪み状態ｄ_i（１≦ｉ≦ｍ）ごとのｎ個の係数Ｃ_{ｄi_1}、Ｃ_{ｄi_2}，・・・，Ｃ_{ｄi_n}の組み合わせを該波形歪み状態ｄ_iごとに記憶する記憶部と、
   前記記憶部から一つの係数の組み合わせを前記順序に従って選択する選択部と、
   前記選択部によって選択された前記一つの係数の組み合わせに基づいて前記デジタル信号の波形歪みを補正する波形歪み補正部と、
   前記波形歪み補正部による補正結果によるクロック再生の可否をチェックするチェック部と
   を有し、
   前記選択部は、前記順序おいて先に選択した係数Ｃ_{ｄj_(k+1)}（１≦ｊ≦ｉ−１、ｋは０≦ｋ≦ｎ−１を満たす自然数）の組み合わせに基づく前記チェック部によるチェック結果が可でない場合に、該順序における該係数の次の係数Ｃ_{ｄ(j+1)_(k+1)}の組み合わせを再選択し、
   前記波形歪み補正部は、前記選択部によって再選択された係数Ｃ_{ｄ(j+1)_(k+1)}の組み合わせに基づいて前記デジタル信号の波形歪みを補正することを特徴とする波形歪み補償装置。
2. 前記波形歪み補正部は、前記デジタル信号をｋ×τ（ｋは０≦ｋ≦ｎ−１を満たす自然数、τは所定時間）だけ遅延させた信号に、前記選択部によって選択された係数Ｃ_{ｄi_(k+1)}をそれぞれ乗じた結果を総和して前記デジタル信号の波形歪みを補正することを特徴とする請求項１に記載の波形歪み補償装置。
3. 前記チェック部によるチェック結果が可である場合に、前記係数の適応制御へ移行することを特徴とする請求項１または２に記載の波形歪み補償装置。

Images