WO2005117285A1 - 歪み補償等化器 - Google Patents

歪み補償等化器 Download PDF

Info

Publication number
WO2005117285A1
WO2005117285A1 PCT/JP2005/006473 JP2005006473W WO2005117285A1 WO 2005117285 A1 WO2005117285 A1 WO 2005117285A1 JP 2005006473 W JP2005006473 W JP 2005006473W WO 2005117285 A1 WO2005117285 A1 WO 2005117285A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
signal
analog
value
tap coefficient
Prior art date
Application number
PCT/JP2005/006473
Other languages
English (en)
French (fr)
Inventor
Kentaro Goto
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to GB0618858A priority Critical patent/GB2429382A/en
Priority to US11/587,372 priority patent/US20070223570A1/en
Priority to JP2006513820A priority patent/JPWO2005117285A1/ja
Publication of WO2005117285A1 publication Critical patent/WO2005117285A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2507—Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms
    • H04L2025/0363—Feature restoration, e.g. constant modulus

Definitions

  • the present invention relates to a distortion compensation equalizer that compensates for distortion of a received signal without using a known sequence, and particularly to a distortion compensation equalizer that uses a CMA (Constant Modulus Algorithm). is there.
  • CMA Constant Modulus Algorithm
  • the received signal waveform has a waveform that is delayed in time by a multipath or an individual wave source. That is, the synthesized signal at the receiving point loses the property of a constant envelope, and distortion occurs. Such distortion can be compensated for by an adaptive equalizer.
  • an adaptive equalizer uses an adaptive filter and a tap coefficient estimator.
  • An adaptive filter is called a transversal filter or a moving average filter, and is composed of a chain of delay elements. Then, a multiplier with a tap coefficient is arranged at the output of each delay element, and all the outputs of the multipliers are added to obtain the output of the adaptive filter.
  • the tap coefficient estimator has an evaluation function of the mean square error between the output of the adaptive filter and the corresponding reference signal, and updates the evaluation function so as to minimize the evaluation function.
  • the reference signal is a signal obtained by determining a known signal sequence or a signal after output of the adaptive filter.
  • Blind equalization has a tap coefficient estimator that corrects distortion without using a known sequence signal. In this case, it has an evaluation function different from the above-mentioned root mean square error.
  • an algorithm for estimating tap coefficients in a conventional blind equalizer for example, there is CMA.
  • a conventional blind equalizer is, for example, a frequency divider described in Non-Patent Document 1 below.
  • the operation when a modulation (Frequency Modulation: FM) signal is received will be described.
  • An FM transmission signal without distortion is a signal with a constant envelope waveform in which the amplitude or power is evenly distributed in positive and negative directions.
  • a conventional blind equalizer performs analog-to-digital conversion on an FM signal received by an analog-to-digital (AZD) converter, and inputs the result to a digital filter.
  • ABD analog-to-digital
  • the digital filter is a transversal filter or a moving average filter, and is composed of a chain of delay elements. Then, a multiplier with a tap coefficient is placed at the output of each delay element, and all the outputs of the multipliers are added, and the addition result becomes an output of the digital filter.
  • the output of the digital filter is output to, for example, a CMA tap coefficient estimator and an FM demodulator.
  • the CMA tap coefficient estimator receives the output signal of the AZD converter and the output signal of the digital filter, and estimates and updates tap coefficients using the CMA.
  • the tap coefficient value output from the CMA tap coefficient estimator is input to the digital filter and used as the tap coefficient of the multiplier.
  • the output of the digital filter using the tap coefficients estimated by the CMA tap coefficient estimator has a distortion-compensated waveform.
  • the FM demodulation unit receives the output signal of the digital filter and performs FM demodulation on the FM reception signal whose distortion has been compensated, so that a highly accurate FM demodulated signal can be obtained.
  • Non-patent document l J.R.Treichler and B.G.Agee: "A New Approach to Multipath Correction of Constant Modulus Signals, IEEE
  • PMD polarization mode dispersion
  • the present invention has been made in view of the above, and has as its object to obtain a distortion compensation equalizer (blind equalizer) using a CMA, which compensates for distortion of the NRZ signal and the RZ signal. It shall be.
  • a distortion compensation equalizer is a distortion compensation equalizer using a CMA.
  • Received signal adjusting means (corresponding to a reference value calculation unit 2 and a reference value processing unit 3 in an embodiment described later) for adjusting the amplitude value so as to have a waveform uniformly distributed in positive and negative directions, and the number of taps connected in series Minute delay elements add a specific delay to the input signal in order, multiply the delayed signals output from each delay element by the corresponding tap coefficients, and add all the multiplied signals.
  • a digital filter section for outputting the addition result, and a CMA tap coefficient estimating section for performing tap coefficient estimating processing using CMA based on an output signal of the digital filter section and an output signal of the received signal adjusting means. And The processing of the digital filter section and the CMA tap coefficient estimating section is repeatedly executed, thereby equalizing means for compensating for the waveform distortion of the adjusted received signal (corresponding to the digital filter section 4 and the CMA tap coefficient estimating section 5). ).
  • the adjustment process is performed such that the amplitude components of the received signal are uniformly distributed in the positive and negative directions, and the equalized process is performed on the adjusted received signal.
  • the adjustment process is performed such that the amplitude components of the received signal are evenly distributed in the positive and negative directions, and the equalized process is performed on the adjusted received signal.
  • This has the effect of compensating for distortion of a signal or RZ signal, a received signal having the property of a single polarity, and a received signal whose amplitude is not evenly distributed.
  • FIG. 1 is a diagram showing a configuration of a distortion compensation equalizer according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of an NRZ signal before and after reference value processing.
  • FIG. 3 is a diagram showing a configuration example of a digital filter unit.
  • FIG. 4 is a diagram showing a configuration of a distortion compensation equalizer according to a second embodiment of the present invention.
  • FIG. 5 is a diagram showing a configuration of a distortion compensation equalizer according to a third embodiment of the present invention.
  • FIG. 6 is a diagram showing a configuration of a distortion compensation equalizer according to a fourth embodiment of the present invention.
  • FIG. 7 is a diagram showing a configuration of a distortion compensation equalizer according to a fifth embodiment of the present invention.
  • FIG. 8 is a diagram showing a configuration of a distortion compensation equalizer according to a sixth embodiment of the present invention.
  • FIG. 9 is a diagram showing a configuration of a distortion compensation equalizer according to a seventh embodiment of the present invention.
  • FIG. 10 is a diagram showing a configuration of a distortion compensation equalizer according to an eighth embodiment of the present invention.
  • FIG. 11 is a diagram illustrating a configuration example of a determination reference value calculation unit.
  • FIG. 12 is a diagram showing a configuration of a ninth embodiment of a distortion compensation equalizer according to the present invention.
  • FIG. 13 is a diagram showing a configuration of a distortion compensation equalizer according to a tenth embodiment of the present invention.
  • FIG. 14 is a diagram illustrating a configuration example of a digital filter unit after determination.
  • FIG. 15 is a diagram showing a configuration of a distortion compensation equalizer according to Embodiment 11 of the present invention.
  • FIG. 1 is a diagram showing a configuration of a distortion compensation equalizer according to a first embodiment of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, a reference value It includes a processing unit 3, a digital filter unit 4, a CMA tap coefficient estimating unit 5, and a judging unit 6.
  • the power for explaining the processing using the NRZ signal is not limited to this, and the same can be applied to the RZ signal.
  • FIG. 2A and 2B are diagrams showing the NRZ signal before and after the reference value processing.
  • FIG. 2A shows the NRZ signal ⁇ without distortion output by the D conversion unit 1
  • FIG. 3 is a diagram showing an example of the configuration of the digital filter section 4.
  • the digital filter section 4 includes delay elements (D) 101-1, 101-2,... ⁇ - ( ⁇ - ⁇ ), and the output of each delay element. , 102— (N ⁇ 1) which multiplies the corresponding tap coefficient with the adder 103 which adds the output of each multiplier. Have.
  • D delay elements
  • 102— (N ⁇ 1) which multiplies the corresponding tap coefficient with the adder 103 which adds the output of each multiplier.
  • the AZD converter 1 converts an analog electric signal (analog NRZ signal) into a digital electric signal.
  • the AZD converter 1 samples an analog NRZ signal (t), which is a positive input signal, at a transmission data bit rate of 1ZT at a rate of every second, and outputs an NRZ signal ( ⁇ as a reference value calculator) as an output signal.
  • t represents time
  • T represents a transmission data period
  • n represents an integer value.
  • the reference value calculation section 2 calculates a reference value a based on the output signal ⁇ of the AZD conversion section 1.
  • the reference value ⁇ for example, the average value of over the past several samples is calculated.
  • the reference value processing unit 3 adjusts the output signal of the AZD conversion unit 1 based on the reference value a (digital value (amplitude value) corresponding to the voltage of the analog signal). ), For example, as shown in FIG. 2 (b), to generate a waveform in which the amplitude values are uniformly distributed in the positive and negative directions.
  • the reference value processing unit 3 subtracts the output signal u ′ force reference value ⁇ of the AZD conversion unit 1 as shown in the following equation (1), and converts the result into a signal u whose amplitude value is uniformly distributed in the positive and negative directions.
  • N-1 delay elements corresponding to 101-1 to LOl- (N-1)
  • each delay element outputs a signal after the delay is added.
  • the amount of delay by each delay element is set to one of the bit periods T, TZ2, and TZL.
  • each multiplier corresponding to 102-0-102-(N-1)
  • the adder 103 adds up the signals after the multiplication in each multiplier, and outputs the addition result to the CMA tap coefficient estimation unit 5 and the determination unit 6 as a waveform y after distortion compensation.
  • the output signal y n of the digital filter unit 4 can be expressed by the following equation (3).
  • the CMA tap coefficient estimating unit 5 operates at the bit period ⁇ . Then, based on the output signal u and the output signal y of the reference value processing unit 3, the tap coefficients are updated to h (real number vector notation) power h.
  • the subscript m is the sample time in the bit period T, and the bit m + 1
  • a constant representing an ideal envelope value of the transmission signal is set in R.
  • the above R P may be obtained by calculating the following equation (5) using the transmission signal s having no distortion, and setting the calculation result as a constant.
  • ⁇ [ ⁇ ] represents an expected value.
  • the CMA tap coefficient estimator 5 updates the tap coefficient h (real number vector notation) so as to minimize the evaluation function Q.
  • the CMA tap coefficient estimating unit 5 first sets p and q to 1 or 2, and substitutes the above equation (3) into the above equation (4) to take a gradient.
  • V hQ y m y m u m sgn (y m -R) (7)
  • V hQ 2y m u m sgn (
  • V h Q 4y m u m (
  • Non-Patent Document 1 the variable corresponding to u * (complex vector notation) is u (multiple
  • sgn is a real variable signum and is defined as in the following equation (11). Also, in equation (4) It is also possible to define as in Eq. (11) using R described above.c
  • ⁇ is a parameter for adjusting the update speed of the tap coefficient, and an appropriate value is set.
  • the CMA tap coefficient estimating unit 5 applies the above formulas (7), (8), (9), and (10) to the above formula (6) to obtain the evaluation function of the above formula (4).
  • the digital filter unit 4 updates h (real vector notation) m + 1
  • the determination unit 6 performs a determination process on the waveform whose distortion has been corrected by the above process.
  • the adjustment process is performed so that the amplitude components of the received signal are evenly distributed in the positive and negative directions, and the equalization process is performed on the received signal after the adjustment process. did .
  • the equalization process is performed on the received signal after the adjustment process. did .
  • the force described in the case of compensating for the distortion of the NRZ signal or the RZ signal is not limited to this.
  • the property of a single polarity is used.
  • the amplitude is evenly distributed in the positive and negative directions, and the distortion of the received signal can be compensated in the same manner.
  • FIG. 4 is a diagram showing a configuration of a distortion compensation equalizer according to a second embodiment of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, a reference value It includes a processing unit 3, a digital filter unit 4, a CMA tap coefficient estimating unit 5a, a judging unit 6, a 0 neighboring point detecting unit 11, and a 0 neighboring point avoiding unit 12.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted. Here, only the processing different from the first embodiment will be described.
  • the reference value processing unit 3 outputs the above-described output signal u to the neighboring point detection unit 11 and the digital filter unit 4.
  • the 0-neighboring point detecting section 11 sets a specific threshold value ⁇ , and detects the signal when the absolute value of the output signal u of the reference value processing section 3 becomes smaller than ⁇ .
  • the 0 vicinity point avoiding unit 12 corrects the detected signal so as to be ⁇ or ⁇ , and outputs the corrected signal to the CMA tap coefficient estimating unit 5a.
  • ⁇ or ⁇ is a value whose absolute value is not less than ⁇ .
  • Signals that are not detected by the 0-neighbor point detection unit 11 are output from the 0-neighbor point avoidance unit 12 to the CMA tap coefficient estimation unit 5a in a normal state while retaining the current signal.
  • the output of the near-zero point avoidance unit 12 is g, and the vector notation is defined by the following equation (14). [0057] [Number 13]
  • the CMA tap coefficient estimating unit 5a processes the expressions (6) and (7) to (10) based on the output signal y of the digital filter unit 4 and the corrected signal g in the bit period. Do, mm
  • the update processing is performed by replacing the corrected signal with g m (real number vector notation).
  • the present embodiment a part where the absolute value of the output signal u of the reference value processing unit is equal to or smaller than a specific threshold is detected, and the detected signal is determined to be equal to or larger than the threshold. It was decided to correct to the value of. As a result, the same effect as in Embodiment 1 described above can be obtained, and even when the near-zero point frequently exists in the received signal subjected to the sample processing in the AZD conversion unit, the tap coefficient can be correctly adjusted. Can be estimated.
  • the 0-neighboring-point detecting unit 11 and the 0-neighboring-point avoiding unit 12 are applied to the configuration in FIG. 1 of the first embodiment. Similar effects can be obtained even when applied to the configuration of FIG. 13 of the tenth embodiment or the configuration of FIG. 15 of the eleventh embodiment described later.
  • FIG. 5 is a diagram illustrating a configuration of a distortion compensation equalizer according to a third embodiment of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, a reference value It includes a processing unit 3, a digital filter unit 4, a CMA tap coefficient estimating unit 5a, a judging unit 6, a 0 neighboring point detecting unit 11, and a 0 neighboring point avoiding unit 12.
  • the same components as those in the above-described first or second embodiment are denoted by the same reference numerals, and description thereof will be omitted. Here, only the processing different from the first or second embodiment will be described.
  • the near-zero point avoidance unit 12 outputs the above-mentioned corrected signal to the digital filter unit 4 and the CMA tap coefficient estimation unit 5a.
  • the signal not detected by the 0 vicinity point detection unit 11 is output to the digital filter unit 4 and the CMA tap coefficient estimation unit 5a in a normal state while retaining the current signal.
  • the digital filter unit 4 calculates the above-described equation (3) based on the output signal from the 0-neighbor point avoiding unit 12 and the tap coefficient output from the CMA tap coefficient estimating unit 5a, and shows the result.
  • the signal y is output to the CMA tap coefficient estimation unit 5a and the determination unit 6.
  • a portion in which the absolute value of output signal u is equal to or smaller than the specific threshold is detected by the same processing as in Embodiment 2, and the detected signal is detected.
  • the value was corrected to a value that is higher than the threshold. Further, the corrected signal is output to the digital filter unit and the CM tap coefficient estimating unit.
  • the 0-neighboring-point detecting unit 11 and the 0-neighboring-point avoiding unit 12 are applied to the configuration in FIG. 1 of the first embodiment, but the present invention is not limited to this and will be described later. Similar effects can be obtained even when applied to the configuration of FIG. 13 of the tenth embodiment or the configuration of FIG. 15 of the eleventh embodiment described later.
  • FIG. 6 is a diagram illustrating a configuration of a distortion compensation equalizer according to a fourth embodiment of the present invention.
  • the distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, a reference value It includes a processing unit 3, a digital filter unit 4, a CMA tap coefficient estimating unit 5a, a judging unit 6, a 0 neighboring point detecting unit l ib, a 0 neighboring point avoiding unit 12, and a timing adjusting unit 21.
  • the same components as those of the above-described second or third embodiment are denoted by the same reference numerals, and description thereof will be omitted.
  • the processing different from the first, second, or third embodiment will be described.
  • the 0-neighboring point detecting unit 1 lb outputs the detection result of the 0-neighboring point to the 0-neighboring point avoiding unit 12 as described above, and further outputs a signal (detection signal) indicating that the 0-neighboring point is detected. ) To the timing adjustment unit 21.
  • the 0 vicinity point detection unit l ib frequently outputs the detection signal of the 0 vicinity point. If it is detected, the AZD converter 1 offsets the sample timing of the received signal. As a result, the signal at a point near 0 is not sampled.
  • a counter is provided inside the timing adjustment unit 21, and a threshold value j8 is set as a specific counter value. Then, this counter counts up the number of detections when a point near 0 is continuously detected, and resets the counter value to 0 when no near point is detected. As a result, when the counter value exceeds the threshold value j8, the timing adjustment unit 21 outputs to the AZD conversion unit 1 a signal that is offset by the number of samples at the timing. However, the sample period is not changed. Further, the count-up condition and the threshold value j8 may be changed according to the magnitude of the distortion.
  • the detection signal at the near zero point is frequently detected, the signal at the near zero point is not sampled.
  • the same effect as in Embodiment 1 described above can be obtained, and furthermore, since the near-zero point does not exist in the received signal that has been sampled by the AZD conversion unit, the tap coefficients must be correctly estimated. Can be.
  • the timing adjustment unit 21 is applied to the configuration of FIG. 4 of the second embodiment.
  • the present invention is not limited to this.
  • the configuration of FIG. A similar effect can be obtained even when applied to the configuration of FIG. 13 of the tenth embodiment or the configuration of FIG. 15 of the eleventh embodiment described later.
  • FIG. 7 is a diagram showing a configuration of a distortion compensation equalizer according to a fifth embodiment of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, a reference value A processing unit 3, a digital filter unit 4, a CMA tap coefficient estimating unit 5c, a judging unit 6, a 0 neighboring point detecting unit lib, a 0 neighboring point avoiding unit 12, a timing adjusting unit 21c, and an error threshold.
  • a value determining unit 31 The same components as those in the above-described first to fourth embodiments are denoted by the same reference numerals, and description thereof is omitted. Here, only the processing different from the first to fourth embodiments will be described.
  • CMA tap coefficient estimating section 5c estimates the tap coefficient in the same process as CMA tap coefficient estimator 5a described above, further, the evaluation function Q of the aforementioned equation (4) I y I P - R P The value of m Output to the error threshold value determination unit 31.
  • the error threshold judging unit 31 set in advance certain threshold gamma, and compares this threshold value y and the I y I P -R P, the comparison result (the magnitude Signal) to adjust the timing m
  • the timing adjustment unit 21c determines the sample timing based on the detection signal output from the near-zero point detection unit l ib and the comparison result (large or small signal) output from the error threshold value determination unit 31. To adjust. As an example, assuming that the signal output from the error threshold value determination unit 31 is ⁇ , if this force is 1 ”, the above I y
  • m I P -R P is determined to be greater than the threshold value gamma, if ⁇ force 0 "the I y
  • a counter is provided inside the timing adjustment unit 21c, and the threshold value j8 is set as a specific counter value. Then, this counter counts up the number of detections when a point near 0 is continuously detected, and resets the counter value to 0 when no force is detected.
  • the timing adjustment unit 21c refers to ⁇ , and if the power is “l”, the signal that offsets the timing by ⁇ samples is subjected to AZD conversion. Output to part 1. However, the sampling period is not changed.
  • the timing offset signal is not output if the power S is “0” by referring to ⁇ .
  • the count-up condition, the threshold value j8, and the threshold value ⁇ may be changed depending on the magnitude of the distortion!
  • the detection signal of the 0-neighboring point output from the 0-neighboring point detection unit and the threshold values ⁇ and I y from which the error threshold value is also output
  • FIG. 8 is a diagram showing a configuration of a distortion compensation equalizer according to a sixth embodiment of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2d, and a reference value Processing unit 3, digital filter unit 4, CMA tap coefficient estimating unit 5d, determining unit 6, 0 neighboring point detecting unit 1 lb, 0 neighboring point avoiding unit 12, timing adjusting unit 21c, error A threshold determination unit 31, an analog reference value processing unit 41, a DZA conversion unit 42, and an analog filter unit 43 are provided.
  • the same components as those in the first to fifth embodiments are denoted by the same reference numerals, and description thereof is omitted. Here, only processing different from the first to fifth embodiments will be described.
  • the received analog NRZ signal or analog RZ signal iT (t) is input to the A / D conversion unit 1 as described above, and is also input to the analog reference value processing unit 41 in the present embodiment. Is done.
  • the reference value calculation unit 2d outputs the reference value oc calculated by the same processing as the above-described reference value calculation unit 2 to the reference value processing unit 3 and the analog reference value processing unit 41.
  • the analog reference value processing unit 41 adjusts the analog NRZ signal or the analog RZ signal (t) based on the reference value calculated by the reference value calculation unit 2d, and generates a waveform in which the amplitude values are uniformly distributed in the positive and negative directions. Generate. As an example, the analog reference value processing unit 41 converts the reference value ⁇ into an analog voltage signal, and performs processing such as applying noise to the received analog NRZ signal or analog RZ signal based on the voltage value. .
  • the CMA tap coefficient estimating unit 5d estimates the tap coefficient by the same processing as that of the above-described CMA tap coefficient estimating unit 5c, and furthermore, calculates I y of the evaluation function Q of the above-described equation (4).
  • the CMA tap coefficient estimating unit 5d outputs the tap coefficient (digital signal of the sample period T) to the DZA converting unit 42.
  • the DZA conversion section 42 converts the digital signal of the sample period T into an analog signal, and outputs the analog signal to the analog filter section 43.
  • the sample timing of the DZA converter 42 is, for example, the same as that of the AZD converter 1.
  • the analog filter 43 performs the same processing as that of the digital filter 4 described above. It is realized by analog processing which is not the same as total processing.
  • the delay element, multiplier, and adder shown in FIG. 3 are all configured by analog elements, and the delay amount of the delay element is set equal to the delay element of the digital filter. Set to TZ2 or TZL.
  • the determination unit 6 performs a determination process on the waveform whose distortion has been corrected by the above process.
  • the adjustment process is performed so that the amplitude components of the analog reception signal are uniformly distributed in the positive and negative directions, and the equalization process is performed on the analog reception signal after the adjustment process. I decided. This makes it possible to obtain a blind adaptive equalizer using a CMA that compensates for distortion of an analog NRZ signal or an analog RZ signal.
  • the timing adjusting section 21c, the error threshold value judging section 31, the analog reference value processing section 41, the DZA conversion section 42 and the analog filter section 43 are the same as those shown in FIG.
  • the force applied to the configuration of this embodiment is not limited to this, and the same effect can be obtained even when applied to the configuration of FIG. 5 of the third embodiment.
  • FIG. 9 is a diagram showing a configuration of a distortion compensation equalizer according to a seventh embodiment of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2d, and a reference value Processing unit 3, digital filter unit 4, CMA tap coefficient estimating unit 5d, determining unit 6, 0 neighboring point detecting unit 1 lb, 0 neighboring point avoiding unit 12, timing adjusting unit 21c, error It comprises a threshold value judging section 31, an analog reference value processing section 41, a DZA conversion section 42, an analog filter section 43, and an analog reference value processing section 51.
  • the same components as those in the above-described first to sixth embodiments are denoted by the same reference numerals, and description thereof is omitted. Here, only the processing different from the first to sixth embodiments will be described.
  • the received analog NRZ signal or analog RZ signal is input to analog reference value processing section 1.
  • the analog reference value processing unit 51 performs analog electric signal processing so that the voltage of the received signal is evenly and positively and negatively distributed to some extent (for example, an analog received signal having a unipolar property is converted to both polarities). Coarsely adjust the waveform and send the adjusted received signal to the AZD converter 1 and analog reference value processor 41. Output.
  • analog reference value processing unit 51 performs coarse adjustment in advance so that the voltage of the received signal is evenly and positively and negatively distributed to some extent.
  • the average power reference value ⁇ the number of samples for calculating the average value can be reduced, and as a result, the reference value ⁇ can be calculated at high speed. Further, the convergence (estimation) speed of tap coefficient estimation in the CMA can be increased. That is, compared to the above-described sixth embodiment, it is possible to compensate for the distortion of the analog waveform at high speed.
  • the timing adjustment unit 21c, the error threshold value determination unit 31, the analog reference value processing unit 41, the DZA conversion unit 42, the analog filter unit 43, and the analog reference value processing unit 51 Although applied to the configuration of FIG. 4 of the second embodiment, the present invention is not limited to this, and similar effects can be obtained even when applied to the configuration of FIG. 5 of the third embodiment.
  • FIG. 10 is a diagram showing a configuration of a distortion compensation equalizer according to the eighth embodiment of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, a reference value processing unit.
  • a section 3, a digital filter section 4, a CMA tap coefficient estimating section 5e, a judging section 6e, a judging reference value calculating section 61, and a convergence threshold judging section 62 are provided.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted. Here, only the processing different from the first embodiment will be described.
  • the CMA tap coefficient estimating unit 5e estimates tap coefficients by the same processing as that of the CMA tap coefficient estimating unit 5 in the first embodiment, and furthermore, the evaluation function of the above-described equation (4).
  • the I y I P -R P of Q outputs with respect to the convergence threshold judging unit 62.
  • the digital filter unit 4 converts the output signal y described above into a CMA tap coefficient estimating unit.
  • the convergence threshold !, the value determination unit 62 operates at the bit period T, and sets a predetermined threshold ⁇ in advance.
  • the criterion value calculation unit 61 operates at the bit period ⁇ , and performs an optimum determination based on statistical values such as signal distribution, variance, and average value of the output signal y of the digital filter unit 4 in a process described later.
  • the constant threshold value S is calculated, and the result is output to the judgment unit 6e.
  • the criterion value calculation unit 61 determines whether the convergence threshold value
  • the constant threshold value S is output to the judgment unit 6e.
  • the judging unit 6e operates at the bit period T, and outputs S, which is the output signal of the judgment reference value calculating unit 61.
  • n D D is small, it is judged as 0 (or -1) or -R.
  • FIG. 11 is a diagram illustrating a configuration example of the determination reference value calculation unit 61, which includes a signal branching unit 201, statistical value calculation units 202 and 203, a threshold value calculation unit 204, and a threshold value setting unit 205.
  • the threshold value setting unit 205 refers to S for each CL for a predetermined time
  • an operation signal is output to the signal branching unit 201, the statistical value calculating unit 202, the statistical value calculating unit 203, and the threshold value calculating unit 204 so that the operation is performed for a fixed time CL. Then, the output value TH of the calculation result by the threshold value calculation unit 204 described later is set as the determination threshold value S.
  • S which is the output value of threshold value setting section 205, is used as a threshold value.
  • the output value y of the digital filter unit 4 is branched.
  • digital threshold For example, digital threshold
  • the signal branching unit 201 outputs y to the statistical value calculation unit 202. Also, the output value y of the digital filter unit 4 is smaller than the threshold value S.
  • signal branching section 201 outputs y to statistical value calculating section 203.
  • the statistical value calculation unit 202 calculates, for example, an average value MA and a standard deviation value MSD based on y input during the fixed time CL.
  • the statistical value calculation unit 203 for example,
  • the threshold value calculation unit 204 calculates the following equation (15) based on the average value MA, the standard deviation value MSD, the average value SA, and the standard deviation value SSD calculated by the statistical value calculation units 202 and 203. Is calculated. Then, the calculation result TH of the following equation (15) is output to the threshold value setting unit 205.
  • the CMA tap coefficient estimation unit 5e accurately estimates the tap coefficient with reference to the output signal S of the convergence threshold value determination unit 62 at regular time intervals CL, Convergence
  • S 1 is continuously output for every CL for a certain period of time.
  • determination criterion value calculation section 61 determines the optimum determination threshold. Also, a convergence threshold value judging section 62 is provided, and the optimum threshold value is updated by performing adaptive control on the signal after suppressing the distortion. This allows the determination unit 6e to make a determination with an optimal threshold, thereby suppressing a determination error.
  • the CMA tap coefficient estimating unit 5e, the judging unit 6e, the judging reference value calculating unit 61, and the convergence threshold judging unit 62 are the same as those shown in FIG.
  • the present invention is not limited to this, and may be applied to the configurations shown in FIG. 4 of the second embodiment, FIG. 5 of the third embodiment, FIG. 6 of the fourth embodiment, and FIG. 7 of the fifth embodiment. Even when applied, the same effect can be obtained.
  • FIG. 12 is a diagram showing a configuration of a ninth embodiment of a distortion compensation equalizer according to the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2d, and a reference value processing unit.
  • Unit 3 digital filter unit 4, CMA tap coefficient estimating unit 5d, determining unit 6f, 0 neighboring point detecting unit l ib, 0 neighboring point avoiding unit 12, timing adjusting unit 21c, error threshold value A determination unit 31, an analog reference value processing unit 41, a DZA conversion unit 42, an analog filter unit 43, a determination reference value calculation unit 61, a convergence threshold determination unit 62, a threshold conversion unit 63, It has.
  • the same components as those in the above-described sixth or eighth embodiment are denoted by the same reference numerals, and description thereof will be omitted. Here, only the processing different from the sixth and eighth embodiments will be described.
  • the threshold value conversion unit 63 the optimum threshold value S calculated in the criterion value calculation unit 61 is calculated.
  • the determination unit 6f determines the analog output signal from the analog filter unit 43 by analog processing in the same process as the determination unit 6e described in the eighth embodiment. At this time, the determination unit 6f is configured by an analog element, and the analog voltage threshold V output by the threshold conversion unit 63.
  • the method of compensating for the distortion of the analog NRZ signal or the analog RZ signal which is the same as that of the above-described sixth embodiment, A method of calculating the threshold was applied. As a result, it is possible to suppress a determination error in the analog NRZ signal or the analog RZ signal.
  • determination reference value calculation section 61 and convergence threshold determination section 62 are applied to the configuration of FIG. 8 of the sixth embodiment, but the present invention is not limited to this, and may be applied to the configuration of FIG. 9 of the seventh embodiment. A similar effect can be obtained.
  • FIG. 13 is a diagram showing a configuration of a tenth embodiment of a distortion compensation equalizer according to the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, Section 3, digital filter section 4, CMA tap coefficient estimation section 5g, determination section 6g, determination reference value calculation section 61g, convergence threshold value determination section 62g, post-determination digital filter section 71, delay An adjusting unit 72 and a distortion removing unit 73 are provided. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted. Here, only the processing different from the first embodiment will be described.
  • the output signal y of the digital filter unit 4 is output to the distortion removing unit 73.
  • the distortion removal unit 73 performs the processing of the following equation (16) based on the output signal D of the post-judgment digital filter unit 71 described later. Then, it outputs Z, which is the output signal of distortion removal section 73, to determination reference value calculation section 61g, determination section 6g, and CMA tap coefficient estimation section 5g.
  • the suffix m represents a signal of a bit cycle time as in the first embodiment.
  • the output signal ZZ of the unit 6g is the final output of the distortion compensation equalizer and the delay adjustment m
  • the delay adjustment unit 72 uses a delay element to add a delay m to the output signal ZZ of the determination unit 6g.
  • the delay amount of the delay element is adjusted so as to be TZ2 including the circuit delay of the determination unit 6g.
  • the output signal ZD of the delay adjustment unit 72 is 71 and output to the CMA tap coefficient estimator 5g.
  • the convergence threshold! Value judging section 62g operates in the bit period T, sets a predetermined threshold ⁇ in advance, and outputs I Z which is an output value of the CMA tap coefficient estimating section 5g described later.
  • m I P averages R P over a period of time CL.
  • the criterion calculation unit 61g calculates the criterion based on S, which is the output value of the convergence threshold determination unit 62g.
  • the optimal determination threshold value S is output to the determination unit 6g by the method described in (1).
  • the post-judgment digital filter section 71 operates in the bit period T, and operates, for example, as shown in FIG.
  • FIG. 14 is a diagram illustrating a configuration example of the digital filter unit 71 after determination.
  • the digital filter unit 71 after the determination for example, when the number of taps is NN and the tap coefficients output from the CMA tap coefficient estimating unit 5g described later are w (0) to w (NN-1), the input signal NN delay elements for ZD (corresponding to 301-0 to 301- (NN-1)) m
  • each delay element Respectively add a delay, and each delay element outputs a signal after the delay is added.
  • the delay amount due to each delay element is a bit period T.
  • each multiplier corresponds to a tap coefficient (w (0) to w (NN-1)) corresponding to the output signal of each delay element.
  • the adder 303 adds the signals obtained by the multiplication by the respective multipliers, and outputs the addition result as a waveform D after distortion compensation to the delay adjustment unit 72.
  • the processing of the post-judgment digital filter unit 71 is expressed by a general expression (vector notation: ⁇ ), first, the input sequence ZD of the NN multipliers of the post-judgment digital filter unit 71 and m ⁇ 1
  • the CMA tap coefficient estimating unit 5g operates at the bit period T and outputs the output signal u of the reference value processing unit 3, the output signal Z of the distortion removing unit 73, and the output signal ZD of the delay adjusting unit 72. Based on the tap coefficient h (in real vector notation) of the digital filter unit 4 and the digital
  • the tap coefficient w (in real vector notation) of the filter unit 71 is obtained.
  • y mm in equation (4) is replaced with Z, and as in the first embodiment described above, the tag m is set so that the evaluation function Q is minimized.
  • V Q and ⁇ Q are given by h w as in the following equations (20), (21), (22), and (23).
  • V h Q ZD m
  • V v Q ZD m
  • V h Q 2ZD m u m * sgn (jZ m
  • V W Q 2ZD m ZDm- sgn (
  • V W Q 2ZD m
  • V h Q 4ZD m u m * (
  • V, V Q 4ZD ra ZD m — (
  • ⁇ are parameters for adjusting the update speed of the tap coefficient, and appropriate values are set.
  • the digital filter unit 4 receives the newly input signal u Repeat the above process for each (real number vector notation).
  • the NRZ signal or the RZ signal is compensated for by using the signal after the determination. This Accordingly, it is possible to compensate for such a large signal distortion that cannot be compensated for in the first embodiment.
  • the CMA tap coefficient estimating unit 5g, the judging unit 6g, the post-judging digital filter unit 71, the delay adjusting unit 72, and the distortion removing unit 73 are the same as those in the first embodiment.
  • the force applied to the configuration of FIG. 1 The configuration is not limited to the configuration of FIG. 4 of Embodiment 2, FIG. 5 of Embodiment 3, FIG. 6 of Embodiment 4, and FIG. 7 of Embodiment 5. Similar effects can be obtained even when applied.
  • FIG. 15 is a diagram showing a configuration of a distortion compensation equalizer according to Embodiment 11 of the present invention.
  • This distortion compensation equalizer includes an AZD conversion unit 1, a reference value calculation unit 2, a reference value processing unit.
  • Unit 3 digital filter unit 4, CMA tap coefficient estimation unit 5g, determination unit 6g, determination unit 6f, analog reference value processing unit 41, DZA conversion unit 42, analog filter unit 43, analog reference A value processing unit 51, a judgment reference value calculation unit 61g, a convergence threshold value judgment unit 62g, a threshold value conversion unit 63, a post-judgment digital filter unit 71, a delay adjustment unit 72, and a distortion removal unit 73.
  • a post-determination analog filter section 81 A post-determination analog filter section 81, a delay adjustment section 82, a distortion removal section 83, and a DZA conversion section 84.
  • LO the same components as those in Embodiments 6 to 6: LO are denoted by the same reference numerals, and description thereof is omitted.
  • processing different from the sixth to tenth embodiments will be described.
  • the CMA tap coefficient estimating unit 5g estimates the tap coefficients of the digital filter unit 4 and the post-judgment digital filter unit 71, as in the tenth embodiment described above. Further, similarly to the above-described seventh embodiment, the tap coefficient of digital filter section 4 is output to DZA conversion section 42. Similarly, the tap coefficient of the digital filter unit 71 after the judgment estimated by the CMA tap coefficient estimation unit 5g is output to the DZA conversion unit 84. After that, the DZA converter 84 converts the signal into an analog voltage signal, and generates a tap coefficient of the analog filter 81 after the determination.
  • delay adjustment section 82 executes the same processing as delay adjustment section 72 in the above-described tenth embodiment by analog processing on an output signal of determination section 6f described later.
  • an analog element is used as the delay element, and the amount of delay is adjusted to be TZ2 in consideration of the analog circuit delay of the determination unit 6f.
  • the post-judgment analog filter unit 81 executes the same processing as the post-judgment digital filter unit 71 in the above-described Embodiment 10 by analog processing on the output signal of the judgment unit 6f.
  • the delay element, multiplier, and adder shown in Fig. 14 are all composed of analog elements, and the delay amount of the delay element is equal to the delay element of the digital filter. Set the period to T.
  • the distortion removing unit 83 performs the same processing as the distortion removing unit 73 in the above-described tenth embodiment on the basis of the output signal of the post-determination analog filter unit 81 and the output signal of the analog filter unit 43. Execute at The subtraction circuit that realizes the expression (16) is configured by an analog element.
  • determination section 6f performs the same processing as in Embodiment 9 described above, and the output value is the final output value of the distortion compensation equalizer, and is output to analog delay adjustment section 82 as well. It is output.
  • the distortion compensation method in Embodiment 10 described above is also performed on an analog NRZ signal or an analog RZ signal. Further, similarly to Embodiment 9 described above, it is possible to suppress a determination error in an analog NRZ signal or an analog RZ signal.
  • the distortion compensation equalizer according to the present invention is useful as a blind adaptive equalizer that compensates for distortion of a received signal without using a known sequence, and in particular, equalization using CMA. Suitable as a container.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

　本発明にかかる歪み補償等化器は、ディジタル受信信号の振幅値が正負均等に分布した波形となるように調整する手段（基準値算出部（２）、基準値処理部（３）に相当）と、直列に接続されたタップ数分の遅延素子が入力信号に対して順に特定の遅延を付加し、各遅延素子から出力される遅延付加後の信号に対してそれぞれ対応するタップ係数を乗算し、乗算後の全信号を加算し、その加算結果を出力するディジタルフィルタ部（４）と、ディジタルフィルタ部（４）の入力信号と出力信号に基づいてＣＭＡを用いたタップ係数の推定処理を行うＣＭＡタップ係数推定部（５）と、を備え、ディジタルフィルタ部（４）およびＣＭＡタップ係数推定部（５）の処理を繰り返し実行することによって前記調整後の受信信号の波形歪みを補償する。

Description

明 細 書
歪み補償等化器
技術分野
[0001] 本発明は、既知系列を用いることなく受信信号の歪みを補償する歪み補償等化器 に関するものであり、特に、 CMA (Constant Modulus Algorithm)を用いた歪み補 償等化器に関するものである。
背景技術
[0002] 以下、従来の等化器について説明する。たとえば、受信信号波形は、多重伝搬路 または個別の波源により、時間的に遅延した波形が存在する。すなわち、受信点で の合成信号は、包絡線一定の性質を失い、歪みが生ずる。このような歪みは、適応 等化器により補償可能である。
[0003] 一般に、適応等化器は、適応フィルタとタップ係数推定器を利用して 、る。適応フィ ルタは、トランスバーサルフィルタまたは移動平均フィルタと称し、遅延素子の連鎖か ら構成される。そして、各遅延素子の出力にはタップ係数との乗算器が配置され、さ らに、その乗算器の出力を全て加算し、適応フィルタの出力としている。また、タップ 係数推定器は、適応フィルタ出力と対応する参照信号との二乗平均エラーの評価関 数を持ち、その評価関数を最小とするように更新する。参照信号とは、既知信号系列 や適応フィルタ出力後の信号を判定した信号を ヽぅ。
[0004] また、ブラインド等化は、既知系列信号を用いることなく歪みを補正するタップ係数 推定器を持つ。この場合、上述の二乗平均ヱラーとは異なる評価関数を持つ。従来 のブラインド等化器におけるタップ係数の推定アルゴリズムとしては、たとえば、 CMA がある。
[0005] 上記 CMAは、たとえば、周波数変調や位相変調が施された定包絡線送信信号に おいて、多重伝搬路または個別の波源により時間的な遅延が生じ、受信点で合成信 号の包絡線一定の性質を失い、歪んだ波形に特に有効である（下記非特許文献 1参 照)。
[0006] ここで、従来のブラインド等化器が、たとえば、下記非特許文献 1に記載の周波数 変調（Frequency Modulation : FM)信号を受信する場合の動作を説明する。なお、 歪みを持たない FM送信信号は、振幅もしくは電力が正負均等に分布した定包絡線 波形の信号となる。
[0007] たとえば、従来のブラインド等化器は、アナログ Zディジタル (AZD)変換器が受信 した FM信号に対してアナログ Zディジタル変換を行 、、その結果をディジタルフィル タに入力する。
[0008] ディジタルフィルタは、トランスバーサルフィルタまたは移動平均フィルタであり、遅 延素子の連鎖から構成される。そして、各遅延素子の出力にはタップ係数との乗算 器が置かれ、さらにそれらの乗算器の出力を全て加算し、その加算結果がディジタル フィルタの出力となる。ディジタルフィルタの出力は、たとえば、 CMAタップ係数推定 器と FM復調部に出力される。
[0009] CMAタップ係数推定器では、 AZD変換器の出力信号およびディジタルフィルタ の出力信号を受け取り、 CMAを用いてタップ係数を推定し、更新する。そして、 CM Aタップ係数推定器の出力であるタップ係数値が上記ディジタルフィルタに入力され 、上記乗算器のタップ係数として用いられる。 CMAタップ係数推定器により推定され たタップ係数を用いたディジタルフィルタの出力は、歪みが補償された波形となる。
[0010] FM復調部では、ディジタルフィルタの出力信号を受け取り、歪みが補償された FM 受信信号に対して FM復調を行うので、高精度な FM復調信号を得ることができる。
[0011] 非特許文献 l :J.R.Treichler and B.G.Agee:"A New Approach to Multipath Correction of Constant Modulus Signals, IEEE
Trans.,vol.ASSP-31,No2,pp.459-472,1983
発明の開示
発明が解決しょうとする課題
[0012] し力しながら、上記従来の CMAを用いたブラインド等化器は、無線信号処理にお ける移動体通信に広く適用されているが、送信信号は、周波数変調や位相変調を施 された極性を持つ定包絡線送信信号 (振幅が正負均等に分布した波形)が等化の 条件となっている。一方、光ファイバを用いた光通信システムにおいては、主に NRZ (Non Return to Zero) , RZ (Return to Zero)信号が用いられ、受信側において 光信号カゝら電気信号に変換する際に、フォトダイオード (Photo Diode： PD)で検波を 行うので、単一極性という性質を持つ。そのため、上記 CMAを用いたブラインド等化 器は、光ファイバを用いた光通信システムにお ヽては等化の条件を満たして ヽな 、、 という問題があった。
[0013] また、超高速光通信システムの光ファイバケーブルにお 、ては、比較的大きな偏波 モード分散（Polarization Mode Dispersion ;PMD)が生じ、これが伝送速度または 伝送距離の制限要因となる、という問題があった。なお、 PMDは、光ファイバ中を伝 送する光信号の直交偏波モードに伝搬速度の違いが生じる現象であり、波形に時間 的な遅延が生じる。よって、受信点での波形は主波と様々な遅延波が合成した形状 となり、歪みを持つ NRZまたは RZ信号となる。
[0014] 本発明は、上記に鑑みてなされたものであって、上記 NRZ信号， RZ信号の歪みを 補償する、 CMAを用いた歪み補償等化器 (ブラインド等化器)を得ることを目的とす る。
課題を解決するための手段
[0015] 上述した課題を解決し、目的を達成するために、本発明にカゝかる歪み補償等化器 は、 CMAを用いた歪み補償等化器であって、たとえば、ディジタルの受信信号の振 幅値が正負均等に分布した波形となるように調整する受信信号調整手段 (後述する 実施の形態の基準値算出部 2、基準値処理部 3に相当）と、直列に接続されたタップ 数分の遅延素子が入力信号に対して順に特定の遅延を付加し、各遅延素子から出 力される遅延付加後の信号に対してそれぞれ対応するタップ係数を乗算し、乗算後 の全信号を加算し、その加算結果を出力するディジタルフィルタ部と、当該ディジタ ルフィルタ部の出力信号および受信信号調整手段の出力信号に基づ!、て CMAを 用いたタップ係数の推定処理を行う CMAタップ係数推定部と、を含み、前記ディジ タルフィルタ部および前記 CMAタップ係数推定部の処理を繰り返し実行すること〖こ よって前記調整後の受信信号の波形歪みを補償する等化手段 (ディジタルフィルタ 部 4、 CMAタップ係数推定部 5に相当）と、を備えることを特徴とする。
[0016] この発明によれば、受信信号の振幅成分が正負均等に分布するような調整処理を 行 ヽ、調整処理後の受信信号に対して等化処理を行うこととした。 発明の効果
[0017] この発明によれば、受信信号の振幅成分が正負均等に分布するような調整処理を 行い、調整処理後の受信信号に対して等化処理を行うこととしたので、たとえば、 NR Z信号または RZ信号や、単一極性の性質を持つ受信信号や、さらには振幅が正負 均等に分布していない受信信号、の歪みを補償することができる、という効果を奏す る。
図面の簡単な説明
[0018] [図 1]図 1は、本発明にかかる歪み補償等化器の実施の形態 1の構成を示す図であ る。
[図 2]図 2は、基準値処理前後の NRZ信号の一例を示す図である。
[図 3]図 3は、ディジタルフィルタ部の構成例を示す図である。
[図 4]図 4は、本発明にかかる歪み補償等化器の実施の形態 2の構成を示す図であ る。
[図 5]図 5は、本発明にかかる歪み補償等化器の実施の形態 3の構成を示す図であ る。
[図 6]図 6は、本発明にかかる歪み補償等化器の実施の形態 4の構成を示す図であ る。
[図 7]図 7は、本発明にかかる歪み補償等化器の実施の形態 5の構成を示す図であ る。
[図 8]図 8は、本発明にかかる歪み補償等化器の実施の形態 6の構成を示す図であ る。
[図 9]図 9は、本発明にかかる歪み補償等化器の実施の形態 7の構成を示す図であ る。
[図 10]図 10は、本発明にかかる歪み補償等化器の実施の形態 8の構成を示す図で ある。
[図 11]図 11は、判定基準値算出部の構成例を示す図である。
[図 12]図 12は、本発明にかかる歪み補償等化器の実施の形態 9の構成を示す図で ある。 [図 13]図 13は、本発明にかかる歪み補償等化器の実施の形態 10の構成を示す図 である。
[図 14]図 14は、判定後ディジタルフィルタ部の構成例を示す図である。
[図 15]図 15は、本発明にかかる歪み補償等化器の実施の形態 11の構成を示す図 である。
符号の説明
1 AZD変換部
2, 2d 基準値算出部
3 基準値処理部
4 ディジタルフィルタ部
5, 5a, 5c, 5d, 5e, 5g CMAタップ係数推定部
6, 6e, 6f, 6g 判定部
11, l ib 0近傍点検出部
12 0近傍点回避部
21, 21c タイミング調整部
31 誤差しきい値判定部
41 アナログ基準値処理部
42 D,A変換部
43 アナログフィルタ部
51 アナログ基準値処理部
61, 61g 判定基準値算出部
62, 62g 収束しきい値判定部
63 しきい値変換部
71 判定後ディジタルフィルタ部
72 遅延調整部
73 歪み除去部
81 判定後アナログフィルタ部
82 遅延調整部 83 歪み除去部
84 DZA変換部
101- 1, 101-2, ΙΟΙ-(Ν-Ι) 遅延素子
102- 0, 102-1, 102-2, 102- (N-1) 乗算器
103 加算器
201 信号分岐部
202, 203 統計値算出部
204 しきい値算出部
205 しきい値設定部
301- 0, 301-1, 301-2, 301— (丽— 1) 遅延素子
302- 0, 302-1, 302-2, 302-(ΝΝ~1) 乗算器
303 加算器
発明を実施するための最良の形態
[0020] 以下に、本発明にかかる歪み補償等化器の実施の形態を図面に基づいて詳細に 説明する。なお、この実施の形態によりこの発明が限定されるものではない。
[0021] 実施の形態 1.
図 1は、本発明にかかる歪み補償等化器の実施の形態 1の構成を示す図であり、こ の歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、ディ ジタルフィルタ部 4と、 CMAタップ係数推定部 5と、判定部 6と、を備えている。なお、 本実施の形態においては、説明の便宜上、 NRZ信号を用いた処理について説明す る力 これに限らず、 RZ信号についても同様に適用可能である。
[0022] ここで、上記のように構成される実施の形態 1の歪み補償等化器の動作を説明する 。なお、図 2は、基準値処理前後の NRZ信号を示す図であり、詳細には、（a)は ΑΖ D変換部 1が出力する歪みのない NRZ信号 ιΤを表し、（b)は基準値処理部 3の出 力信号 uを表す。また、図 3は、上記ディジタルフィルタ部 4の構成例を示す図であり 、遅延素子 (D) 101— 1, 101-2,•••ΙΟΙ-(Ν-Ι)と、各遅延素子の出力と対応 するタップ係数とを乗算する乗算器 102— 0, 102-1, 102-2, ···, 102— (N—1 )と、各乗算器の出力を加算する加算器 103と、を備えている。 [0023] 図 1において、まず、 AZD変換部 1では、アナログ電気信号 (アナログ NRZ信号） をディジタル電気信号に変換する。たとえば、 AZD変換部 1では、正の入力信号で あるアナログ NRZ信号 （t)を、送信データビット速度 1ZTに対し、毎秒 個の 速度でサンプリングし、出力信号として NRZ信号 （ηΤΊを基準値算出部 2と基準 値処理部 3に対して出力する。なお、 tは時間を表し、 Tは送信データ周期を表し、 は AZD変換部 1のサンプリング周期を表し、 nは整数値を表す。ここで、 L=TZT' とすると、 Lは正の整数となる。以降、「ι Τ」を単に「η」{ιΤ =ιΤ (ι Τ) }と略記する。
[0024] つぎに、基準値算出部 2では、 AZD変換部 1の出力信号 ιΤに基づいて基準値 a を算出する。ここでは、基準値 αとして、たとえば、過去数サンプル分の の平均値 を算出する。
[0025] 一方、基準値処理部 3では、上記基準値 aに基づ!/、て、上記 AZD変換部 1の出 力信号 を調整し (アナログ信号の電圧に相当するディジタル値 (振幅値)を調整し )、たとえば、図 2 (b)に示すように、振幅値が正負均等に分布した波形を生成する。 一例として、基準値処理部 3では、下記（1)式のように、 AZD変換部 1の出力信号 u '力 基準値 αを減算し、その結果を、振幅値が正負均等に分布した信号 uとして ディジタルフィルタ部 4および CMAタップ係数推定部 5に対して出力する。
u =u ― · · · (1)
[0026] つぎに、ディジタルフィルタ部 4では、たとえば、タップ数を N個とし、後述する CMA タップ係数推定部 5から出力されるタップ係数を h (0)〜h (N— 1)とした場合、入力 信号 uに対して N— 1個の遅延素子（101— 1〜： LOl— (N— 1)に相当）がそれぞれ 遅延を付加し、各遅延素子が遅延付加後の信号を出力する。なお、各遅延素子によ る遅延量はビット周期 T、 TZ2、 TZLのどれかを設定する。その後、各乗算器（102 — 0〜102— (N- 1)に相当）が、各遅延素子の出力信号に対して、それぞれ対応 するタップ係数 (h (0)〜h (N— 1)に相当）を乗算する。そして、加算器 103が、各乗 算器にて乗算後の信号を加算し、その加算結果を歪み補償後の波形 yとして、 CM Aタップ係数推定部 5と判定部 6に対して出力する。
[0027] 上記ディジタルフィルタ部 4の処理を一般式 (ベクトル表記：→)で表現すると、まず 、ディジタルフィルタ部 4の入力信号 u、および CMAタップ係数推定部 5の出力信号 であるタップ係数 h(k) (k=0, 1, 2, · ··, N—l)は、下記（2)式にて表すことができる
[0028] [数 1]
(2)
Figure imgf000010_0001
[0029] そして、ディジタルフィルタ部 4の出力信号 ynは、下記（3)式にて表すことができる。
[0030] [数 2]
→ τ→
yn = hn Un ". (3)
[0031] なお、上記上付きの Tはベクトル転置を表し、下付きの ηは周期 ηΤ'を表す。
[0032] つぎに、 CMAタップ係数推定部 5は、ビット周期 Τで動作する。そして、基準値処 理部 3の出力信号 uと出力信号 yに基づいて、タップ係数を h (実数ベクトル表記） 力 h へ更新する。ここで、添え字 mはビット周期 Tでのサンプル時間であり、ビット m+1
周期時刻でのディジタルフィルタ部 4の N個の乗算器（102— 0〜102— (N- 1)に 相当）の入力系列 u (実数ベクトル）、出力信号を yとすると、 CMA (Constant
m m
Modulus Algorithm)の評価関数 Qは、下記（4)式のように表す。なお、サンプル周 期 Tでのサンプル時間 nと、ビット周期 Tでのサンプル時間 mは前記の L=TZf (L は正の整数）より、 m=nLである。
[0033] [数 3]
Q = E[ Rp ] ■(4)
[0034] ただし、上記 Rには送信信号の理想的な包絡線値を表す定数を設定する。また、 上記 RPは、歪みのない送信信号 sを用いて、下記（5)式を計算し、その計算結果を 定数として設定することとしてもよい。 Ε[·]は、期待値を表す。
[0035] [数 4]
E [l sn
R1 ■(5) E [| sn [0036] たとえば、図 2 (b)に示す NRZ信号 の場合 (歪みを持たない場合）は、 0 ( α =0. 5の場合)を中心に振幅が ±0. 5の波形になるので、定数 R=0. 5と設定する。
[0037] そして、たとえば、上記（3)式および (4)式を前提として、 CMAタップ係数推定部 5 では、評価関数 Qを最小とするように、タップ係数 h (実数ベクトル表記）を更新し、更
m
新後のタップ係数 h (実数ベクトル表記）をディジタルフィルタ部 4に対して出力する
m+1
。下記（6)式に、ビット周期時刻でのディジタルフィルタ部 4の N個の乗算器（102— 0 〜102— (N— 1)に相当）入力系列 u (実数ベクトル）、出力信号 yを基とした CMA
m m
によるタップ係数の推定 Z更新式を示す。
[0038] [数 5]
Figure imgf000011_0001
[0039] 具体的には、 CMAタップ係数推定部 5では、まず、 p, qを 1または 2とし、上記（3) 式を上記 (4)式へ代入し、勾配をとる。
[0040] [数 6]
— 1
VhQ = ym ym um sgn( ym - R) •(7)
[0041] [数 7]
VhQ = 2ym um sgn(|ym| - R2) (8)
[0042] [数 8]
Figure imgf000011_0002
[0043] [数 9]
VhQ = 4ym um (|ym| - R2) ' (10)
[0044] なお、非特許文献 1においては、 u *(複素ベクトル表記）に相当する変数は u (複
m m 素ベクトル表記）の複素共役であるが、図 2に示す NRZ信号に対しては実数成分の みを取り扱い、基準値処理部 3の出力信号である u (実数ベクトル表記）を使用する。
m
また、 sgnは実変数シグナムであり、下記（11)式のように定義する。また、（4)式にて 前述した Rを用いて（11) 式のように定義することも可能である c
[0045] [数 10- 1] l(z > 0)
sgn(z) = 0(z = 0) ' (11 )
- l(z < 0)
[0046] [数 10- 2]
R(z > 0)
sgn(z) 0(z = 0) (11 ) '
- R(z < 0)
[0047] また、上記（6)式にお 1、て、 μはタップ係数の更新速度を調整するパラメータであり 、適切な値を設定する。そして、 CMAタップ係数推定部 5は、上記（6)式に上記（7) 式， （8)式， （9)式， （10)式を適用することにより、上記 (4)式の評価関数 Qを最小に するようなタップ係数 h (実数ベクトル表記）を計算する。ただし、タップ係数 h (実 m+1 m 数ベクトル表記）の初期値は、下記（12)式とならないように、適当な値を設定する。 たとえば、下記（13)式に示すように、 Δに適当な値 (たとえば Δ = 1. 0)を設定する。
[0048] [数 11]
Figure imgf000012_0001
[0049] [数 12]
Figure imgf000012_0002
[0050] その後、ディジタルフィルタ部 4では、ビット周期で更新した h (実数ベクトル表記） m+1
と、新たに入力される信号 u (実数ベクトル表記)を用いて、上記（3)式を計算し、そ n+1
の計算結果を出力信号 y として判定部 6に対して出力する。本実施の形態では、デ n+1
イジタルフィルタ部 4および CMAタップ係数推定部 5の処理を繰り返し実行すること によって波形歪みを補償する。
[0051] 最後に、判定部 6では、上記処理によって歪みが補正された波形に対して判定処 理を行う。
[0052] このように、本実施の形態においては、受信信号の振幅成分が正負均等に分布す るような調整処理を行 ヽ、調整処理後の受信信号に対して等化処理を行うこととした 。これにより、 NRZ信号または RZ信号の歪みを補償可能な CMAを用いた歪み補償 等化器を得ることができる。
[0053] なお、本実施の形態にぉ ヽては、 NRZ信号または RZ信号の歪みを補償する場合 について説明した力 これに限らず、たとえば、定包絡線信号であれば、単一極性の 性質を持つ信号の歪みについても同様に補償することができる。さらに、定包絡線信 号であれば、振幅が正負均等に分布して!/、な!、受信信号の歪みにっ 、ても同様に ネ ΐ償することができる。
[0054] 実施の形態 2.
図 4は、本発明にかかる歪み補償等化器の実施の形態 2の構成を示す図であり、こ の歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、ディ ジタルフィルタ部 4と、 CMAタップ係数推定部 5aと、判定部 6と、 0近傍点検出部 11 と、 0近傍点回避部 12と、を備えている。なお、前述の実施の形態 1と同様の構成に ついては、同一の符号を付してその説明を省略する。ここでは、実施の形態 1と異な る処理につ!、てのみ説明する。
[0055] まず、基準値処理部 3では、前述した出力信号 uを、近傍点検出部 11とディジタル フィルタ部 4に対して出力する。
[0056] 0近傍点検出部 11では、特定のしきい値 εを設定しておき、基準値処理部 3の出 力信号 uの絶対値が ε未満になると、その信号を検出する。 0近傍点回避部 12では 、検出された信号を、 δまたは— δとなるように補正し、補正後の信号を CMAタップ 係数推定部 5aに対して出力する。なお、 δまたは δは、絶対値が ε以上の値であ る。また、 0近傍点検出部 11にて検出されない信号は、現在の信号を保持した常態 で、 0近傍点回避部 12から、 CMAタップ係数推定部 5aに出力する。なお、 0近傍点 回避部 12の出力を gとし、ベクトル表記を下記（14)式にて定義する。 [0057] [数 13]
Figure imgf000014_0001
[0058] 通常、 AZD変換部 1でサンプル処理を行った受信信号に 0近傍点が頻繁に存在 すると、タップ係数の推定が正しく行われないが、上記 0近傍点検出部 11および 0点 近傍回避部 12の処理により、 0近傍点データを回避することができる。
[0059] CMAタップ係数推定部 5aでは、ビット周期でのディジタルフィルタ部 4の出力信号 yおよび上記補正後の信号 gに基づいて、（6)式、（7)式〜（10)式の処理を行い、 m m
タップ係数を推定する。ここで、 （7)式〜（10)式における u *(複素ベクトル表記）を上 m
記補正後の信号である g m (実数ベクトル表記）に置き換えて、更新処理を行う。
[0060] このように、本実施の形態においては、基準値処理部の出力信号 uの絶対値が特 定のしきい値以下になる部分を検出し、検出された信号を当該しきい値以上の値に 補正することとした。これにより、前述の実施の形態 1と同様の効果が得られるとともに 、さらに、 AZD変換部でサンプル処理を行った受信信号に 0近傍点が頻繁に存在 する場合であっても、タップ係数を正しく推定することができる。
[0061] なお、本実施の形態においては、 0近傍点検出部 11, 0近傍点回避部 12を、実施 の形態 1の図 1の構成に対して適用したが、これに限らず、後述する実施の形態 10 の図 13の構成、または、後述する実施の形態 11の図 15の構成に対して適用した場 合であっても同様の効果を得ることができる。
[0062] 実施の形態 3.
図 5は、本発明にかかる歪み補償等化器の実施の形態 3の構成を示す図であり、こ の歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、ディ ジタルフィルタ部 4と、 CMAタップ係数推定部 5aと、判定部 6と、 0近傍点検出部 11 と、 0近傍点回避部 12と、を備えている。なお、前述の実施の形態 1または 2と同様の 構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態 1 または 2と異なる処理にっ 、てのみ説明する。 [0063] まず、 0近傍点回避部 12では、前述した補正後の信号を、ディジタルフィルタ部 4と CMAタップ係数推定部 5aに対して出力する。なお、 0近傍点検出部 11にて検出さ れない信号は、現在の信号を保持した常態で、ディジタルフィルタ部 4と CMAタップ 係数推定部 5aに対して出力される。
[0064] ディジタルフィルタ部 4では、 0近傍点回避部 12からの出力信号と CMAタップ係数 推定部 5aから出力されるタップ係数に基づいて、前述した (3)式を計算し、その結果 である信号 yを、 CMAタップ係数推定部 5aと判定部 6に対して出力する。
[0065] このように、本実施の形態においては、実施の形態 2と同様の処理で、出力信号 u の絶対値が特定のしきい値以下になる部分を検出し、検出された信号を当該しきい 値以上の値に補正することとした。さらに、補正後の信号を、ディジタルフィルタ部と C MAタップ係数推定部に対して出力することとした。これにより、前述の実施の形態 1 と同様の効果が得られるとともに、前述の実施の形態 2よりもさらに精度よくタップ係 数を推定することができる。
[0066] なお、本実施の形態においては、 0近傍点検出部 11, 0近傍点回避部 12を、実施 の形態 1の図 1の構成に対して適用したが、これに限らず、後述する実施の形態 10 の図 13の構成、または、後述する実施の形態 11の図 15の構成に対して適用した場 合であっても同様の効果を得ることができる。
[0067] 実施の形態 4.
図 6は、本発明にかかる歪み補償等化器の実施の形態 4の構成を示す図であり、こ の歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、ディ ジタルフィルタ部 4と、 CMAタップ係数推定部 5aと、判定部 6と、 0近傍点検出部 l ib と、 0近傍点回避部 12と、タイミング調整部 21と、を備えている。なお、前述の実施の 形態 2または 3と同様の構成については、同一の符号を付してその説明を省略す る。ここでは、実施の形態 1、 2または 3と異なる処理についてのみ説明する。
[0068] まず、 0近傍点検出部 1 lbでは、前述同様、 0近傍点の検出結果を 0近傍点回避部 12に対して出力し、さらに、 0近傍点を検出したことを示す信号 (検出信号)をタイミン グ調整部 21に対して出力する。
[0069] タイミング調整部 21では、 0近傍点検出部 l ibにて 0近傍点の検出信号を頻繁に 検出した場合、 AZD変換部 1における受信信号のサンプルタイミングをオフセットさ せる。これにより、 0近傍点の信号をサンプルしないようにする。
[0070] ここで、タイミング調整部 21の動作の一例を具体的に説明する。たとえば、タイミン グ調整部 21の内部にカウンタを設け、特定のカウンタ値としてしきい値 j8を設定して おく。そして、このカウンタは、連続して 0近傍点を検出した場合に検出数をカウントァ ップし、検出しなかった場合はカウンタ値を 0にリセットする。その結果、タイミング調 整部 21は、カウンタ値がしきい値 j8を超えた場合に、タイミングをてサンプル分だけ オフセットする信号を AZD変換部 1に対して出力する。ただし、サンプル周期 ΤΊま 変化させない。また、歪みの大きさにより、カウントアップの条件やしきい値 j8を変更 することとしてもよい。
[0071] このように、本実施の形態においては、 0近傍点の検出信号を頻繁に検出した場合 に、 0近傍点の信号をサンプルしないこととした。これにより、前述の実施の形態 1と同 様の効果が得られるとともに、さらに、 AZD変換部でサンプル処理を行った受信信 号に 0近傍点が存在しなくなるので、タップ係数を正しく推定することができる。
[0072] なお、本実施の形態においては、タイミング調整部 21を、実施の形態 2の図 4の構 成に対して適用した力 これに限らず、実施の形態 3の図 5の構成、後述する実施の 形態 10の図 13の構成、または、後述する実施の形態 11の図 15の構成に対して適 用した場合であっても同様の効果を得ることができる。
[0073] 実施の形態 5.
図 7は、本発明にかかる歪み補償等化器の実施の形態 5の構成を示す図であり、こ の歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、ディ ジタルフィルタ部 4と、 CMAタップ係数推定部 5cと、判定部 6と、 0近傍点検出部 lib と、 0近傍点回避部 12と、タイミング調整部 21cと、誤差しきい値判定部 31と、を備え ている。なお、前述の実施の形態 1〜4と同様の構成については、同一の符号を付し てその説明を省略する。ここでは、実施の形態 1〜4と異なる処理についてのみ説明 する。
[0074] CMAタップ係数推定部 5cでは、前述した CMAタップ係数推定部 5aと同様の処理 でタップ係数を推定し、さらに、前述した (4)式の評価関数 Qの I y I P— RPの値を m 誤差しきい値判定部 31に対して出力する。
[0075] 誤差しきい値判定部 31では、予め一定のしきい値 γを設定しておき、このしきい値 yと上記 I y I P-RPとを比較し、その比較結果 (大小を示す信号)をタイミング調整 m
部 21cに対して出力する。
[0076] タイミング調整部 21cでは、 0近傍点検出部 l ibから出力される検出信号と、誤差し きい値判定部 31から出力される上記比較結果 (大小信号）と、に基づいて、サンプル タイミングを調整する。一例として、誤差しきい値判定部 31から出力する信号を ζとし た場合、この ζ力 1」であれば上記 I y
m I P-RPがしきい値 γより大きいと判断し、 ζ 力 0」であれば上記 I y
m I P— RPがしきい値 γより小さいと判断する。
[0077] ここで、タイミング調整部 21cの動作の一例を具体的に説明する。たとえば、タイミン グ調整部 21cの内部にカウンタを設け、特定のカウンタ値としてしきい値 j8を設定し ておく。そして、このカウンタは、連続して 0近傍点を検出した場合に検出数をカウント アップし、検出しな力つた場合はカウンタ値を 0にリセットする。その結果、タイミング調 整部 21cは、カウンタ値がしきい値 |8を超えた場合に、 ζを参照し、 ζ力 「l」であれ ば、タイミングを τサンプル分だけオフセットする信号を AZD変換部 1に対して出力 する。ただし、サンプル周期 ΤΊま変化させない。一方で、カウンタ値がしきい値 j8を 超えた場合であっても、 ζを参照し、 ζ力 S「0」であれば ζ、タイミングオフセット信号を 出力しない。なお、歪みの大きさにより、カウントアップの条件やしきい値 j8やしきい 値 γを変更することとしてもよ!/、。
[0078] このように、本実施の形態においては、 0近傍点検出部から出力される 0近傍点の 検出信号と、誤差しきい値判定部力も出力されるしきい値 γと I y
m I P-RPとの比較 結果と、に基づいて、サンプルタイミングを調整することとした。これにより、前述した 実施の形態 4と同様の効果が得られるとともに、さらに、 I y
m Iし の値力^に収束 するような AZD変換部のサンプルタイミングを探すことができる。
[0079] なお、本実施の形態にぉ 、ては、タイミング調整部 21cおよび誤差しき 、値判定部
31を、実施の形態 2の図 4の構成に対して適用したが、これに限らず、実施の形態 3 の図 5の構成、後述する実施の形態 10の図 13の構成、または、後述する実施の形 態 11の図 15の構成に対して適用した場合であっても同様の効果を得ることができる [0080] 実施の形態 6.
図 8は、本発明にかかる歪み補償等化器の実施の形態 6の構成を示す図であり、こ の歪み補償等化器は、 AZD変換部 1と、基準値算出部 2dと、基準値処理部 3と、デ イジタルフィルタ部 4と、 CMAタップ係数推定部 5dと、判定部 6と、 0近傍点検出部 1 lbと、 0近傍点回避部 12と、タイミング調整部 21cと、誤差しきい値判定部 31と、アナ ログ基準値処理部 41と、 DZA変換部 42と、アナログフィルタ部 43と、を備えている 。なお、前述の実施の形態 1〜5と同様の構成については、同一の符号を付してその 説明を省略する。ここでは、実施の形態 1〜5と異なる処理についてのみ説明する。
[0081] まず、受信したアナログ NRZ信号またはアナログ RZ信号 iT (t)は、前述同様、 A/ D変換部 1に入力されるとともに、本実施の形態ではさらにアナログ基準値処理部 41 へも入力される。また、基準値算出部 2dでは、前述した基準値算出部 2と同様の処 理で算出した基準値 ocを、基準値処理部 3とアナログ基準値処理部 41に対して出力 する。
[0082] アナログ基準値処理部 41では、基準値算出部 2dで算出した基準値に基づいて、 上記アナログ NRZ信号またはアナログ RZ信号 （t)を調整し、振幅値が正負均等 に分布した波形を生成する。一例として、アナログ基準値処理部 41では、基準値 α をアナログ電圧信号に変換し、その電圧値に基づいて、受信したアナログ NRZ信号 またはアナログ RZ信号に対してノ ィァスをかけるなどの処理を行う。
[0083] また、 CMAタップ係数推定部 5dでは、前述した CMAタップ係数推定部 5cと同様 の処理で、タップ係数を推定し、さらに、前述した (4)式の評価関数 Qの I y
m I P-RP の値を誤差しきい値判定部 31に対して出力する。さら〖こ、 CMAタップ係数推定部 5 dでは、上記タップ係数 (サンプル周期 Tのディジタル信号）を、 DZA変換部 42に 対して出力する。
[0084] DZ A変換部 42では、上記サンプル周期 Tのディジタル信号をアナログ信号に変 換し、そのアナログ信号をアナログフィルタ部 43に対して出力する。 DZA変換部 42 のサンプルタイミングは、一例として、 AZD変換部 1と同一とする。
[0085] アナログフィルタ部 43では、前述したディジタルフィルタ部 4と同様の処理を、デイジ タル処理ではなぐアナログ処理で実現する。このとき、図 3に示す遅延素子，乗算器 ,加算器は全てアナログ素子で構成することとし、さらに、遅延素子の遅延量はディ ジタルフィルタの遅延素子と等しい量を設定し、ビット周期 T、 TZ2、 TZLのどれか に設定する。
[0086] 最後に、判定部 6では、上記処理によって歪みが補正された波形に対して判定処 理を行う。
[0087] このように、本実施の形態においては、アナログ受信信号の振幅成分が正負均等 に分布するような調整処理を行 、、調整処理後のアナログ受信信号に対して等化処 理を行うこととした。これにより、アナログ NRZ信号またはアナログ RZ信号の歪みを補 償する、 CMAを用いたブラインド適応等化器を得ることができる。
[0088] なお、本実施の形態においては、タイミング調整部 21c,誤差しきい値判定部 31, アナログ基準値処理部 41, DZA変換部 42およびアナログフィルタ部 43を、実施の 形態 2の図 4の構成に対して適用した力 これに限らず、実施の形態 3の図 5の構成 に対して適用した場合であっても同様の効果を得ることができる。
[0089] 実施の形態 7.
図 9は、本発明にかかる歪み補償等化器の実施の形態 7の構成を示す図であり、こ の歪み補償等化器は、 AZD変換部 1と、基準値算出部 2dと、基準値処理部 3と、デ イジタルフィルタ部 4と、 CMAタップ係数推定部 5dと、判定部 6と、 0近傍点検出部 1 lbと、 0近傍点回避部 12と、タイミング調整部 21cと、誤差しきい値判定部 31と、アナ ログ基準値処理部 41と、 DZA変換部 42と、アナログフィルタ部 43と、アナログ基準 値処理部 51と、を備えている。なお、前述の実施の形態 1〜6と同様の構成について は、同一の符号を付してその説明を省略する。ここでは、実施の形態 1〜6と異なる 処理につ 、てのみ説明する。
[0090] 本実施の形態では、まず、受信したアナログ NRZ信号またはアナログ RZ信号がァ ナログ基準値処理部 1へ入力される。そして、アナログ基準値処理部 51では、アナ口 グ電気信号処理にて、受信信号の電圧がある程度正負均等に分布するように (たと えば、単一極性の性質を持つアナログ受信信号が両方の極性を持つように）波形を 粗調整し、調整後の受信信号を AZD変換部 1とアナログ基準値処理部 41に対して 出力する。
[0091] このように、本実施の形態においては、アナログ基準値処理部 51が、受信信号の 電圧がある程度正負均等に分布するように予め粗調整しているので、たとえば、 / D変換部 1出力の平均値力 基準値 αを算出する場合に、平均値算出のためのサン プル数を減少させることができ、結果として、基準値 αの算出を高速に行うことができ る。さらに、 CMAにおけるタップ係数推定の収束 (推定)速度を速くすることもできる。 すなわち、前述した実施の形態 6を比較して、高速にアナログ波形の歪みを補償する ことができる。
[0092] なお、本実施の形態においては、タイミング調整部 21c,誤差しきい値判定部 31, アナログ基準値処理部 41, DZA変換部 42,アナログフィルタ部 43およびアナログ 基準値処理部 51を、実施の形態 2の図 4の構成に対して適用したが、これに限らず、 実施の形態 3の図 5の構成に対して適用した場合であっても同様の効果を得ることが できる。
[0093] 実施の形態 8.
図 10は、本発明にかかる歪み補償等化器の実施の形態 8の構成を示す図であり、 この歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、デ イジタルフィルタ部 4と、 CMAタップ係数推定部 5eと、判定部 6eと、判定基準値算出 部 61と、収束しきい値判定部 62と、を備えている。なお、前述の実施の形態 1と同様 の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形 態 1と異なる処理についてのみ説明する。
[0094] まず、 CMAタップ係数推定部 5eでは、前述した実施の形態 1での CMAタップ係 数推定部 5と同様の処理でタップ係数を推定し、さらに、前述した (4)式の評価関数 Qの I y I P-RPを収束しきい値判定部 62に対して出力する。
m
[0095] また、ディジタルフィルタ部 4では、前述した出力信号 yを、 CMAタップ係数推定部
5eと判定部 6eと判定基準値算出部 61に対して出力する。
[0096] 収束しき!、値判定部 62は、ビット周期 Tで動作し、予め一定のしき 、値 ηを設定し
、上記 I y I P— RPをある一定区間 CLにわたつて平均化する。そして、しきい値 7?と m
上記で求めた平均値との大小を比較し、その結果として Sを判定基準値算出部 61 に対して出力する。たとえば、平均値が ηより小さい場合は S = 1となり、平均値が η
Ε
より大きい場合は S =0となる。
Ε
[0097] 判定基準値算出部 61は、ビット周期 Τで動作し、後述する処理で、ディジタルフィ ルタ部 4の出力信号 yの信号分布，分散，平均値などの統計値に基づいて最適な判 定しきい値 Sを算出し、その結果を判定部 6eへ出力する。
D
[0098] また、判定基準値算出部 61では、収束しきい値判定部 62の出力値である Sに基
E
づいて動作の基準を決定する。たとえば、 S =0であれば、動作を行わずに、 S =0
E D
を判定部 6eへ出力する。一方、 S = 1であれば、動作を開始し、算出した最適な判
E
定しきい値 Sを判定部 6eへ出力する。
D
[0099] 判定部 6eは、ビット周期 Tで動作し、判定基準値算出部 61の出力信号である Sを
D
2値判定のしき!/、値とし、このしき!、値に基づ 、てディジタルフィルタ部 4の出力信号 yを判定する。なお、 2値判定では、しきい値 Sを基準として、ディジタルフィルタ部 4 n D
の出力信号 y力しきい値 Sよりも大きい場合は 1または Rと判定し、しきい値 Sよりも
n D D 小さ 、場合は 0 (または— 1)または— Rと判定する。
[0100] つづいて、上記判定基準値算出部 61の動作例を、図面を用いて具体的に説明す る。図 11は、判定基準値算出部 61の構成例を示す図であり、信号分岐部 201と統 計値算出部 202, 203としきい値算出部 204としきい値設定部 205と、を備えている
[0101] まず、しきい値設定部 205では、前述した一定時間 CL毎に Sを参照し、 S = 1で
E E
あれば、信号分岐部 201と統計値算出部 202と統計値算出部 203としきい値算出部 204に対して、一定時間 CLだけ動作を行うように動作信号を出力する。そして、後述 するしきい値算出部 204による計算結果の出力値 THを判定しきい値 Sとして設定し
D
、その判定しきい値 Sを出力する。
D
[0102] 一方、 S =0であれば、しきい値設定部 205では、信号分岐部 201と統計値算出
E
部 202と統計値算出部 203としきい値算出部 204に対して、動作を行わないように信 号を出力する。そして、 S =0を判定基準値算出部 61の出力値として設定する。な
D
お、 Sの初期値については S =0とする。すなわち、しきい値設定部 205が初めて S
D D
= 1を検知した場合に、信号分岐部 201と統計値算出部 202と統計値算出部 203と しきい値算出部 204に対して、一定時間 CLにわたつて動作を行うように動作信号を 出力し、 S =0を信号分岐部 201に出力する。
D
[0103] 信号分岐部 201では、しきい値設定部 205の出力値である Sをしきい値として、デ
D
イジタルフィルタ部 4の出力値 yを分岐する。たとえば、しきい値 Sよりもディジタルフ
n D
ィルタ部 4の出力値 yの方が大きければ、信号分岐部 201は、 yを統計値算出部 20 2へ出力する。また、しきい値 Sよりもディジタルフィルタ部 4の出力値 yの方が小さけ
D n
れば、信号分岐部 201は、 yを統計値算出部 203へ出力する。
[0104] 統計値算出部 202では、一定時間 CLの間に入力される yに基づいて、たとえば、 平均値 MA,標準偏差値 MSDを算出する。一方、統計値算出部 203では、たとえば
、平均値 SA,標準偏差値 SSDを算出する。
[0105] しきい値算出部 204では、統計値算出部 202および 203において算出された平均 値 MA,標準偏差値 MSD,平均値 SA,標準偏差値 SSDに基づいて、下記（15)式 のようにしきい値を算出する。そして、しきい値設定部 205に対して、下記（15)式の 算出結果 THを出力する。
[0106] [数 14]
MA SA
+
MSD SSD
1 1
+
MSD SSD
[0107] 以上、判定基準値算出部 61では、一定時間 CL毎に、収束しきい値判定部 62の出 力信号 Sを参照し、 CMAタップ係数推定部 5eがタップ係数を精度良く推定し、収束
E
していれば S = 1を一定時間 CL毎に出力し続けるので、最適なしきい値を CL時間
E
毎に継続的に更新する。一方で、 CMAタップ係数推定部 5eがタップ係数を精度良 く推定できていない場合は S =0となるので、判定基準算出部 61では、しきい値を算
E
出せずに S =0を出力する。このとき、判定部 6eでは極性 (正負）で判定処理を行う
[0108] このように、本実施の形態においては、判定基準値算出部 61が最適な判定しきい 値を求めることとした。また、収束しきい値判定部 62を設け、歪みを抑制した後の信 号に対して適応的な制御を行うことによって、最適なしきい値を更新することとした。こ れにより、判定部 6eが最適なしきい値で判定を行えるので、判定誤りを抑制すること ができる。
[0109] なお、本実施の形態にぉ 、ては、 CMAタップ係数推定部 5eと判定部 6eと判定基 準値算出部 61と収束しきい値判定部 62を、実施の形態 1の図 1の構成に対して適用 したが、これに限らず、実施の形態 2の図 4、実施の形態 3の図 5、実施の形態 4の図 6、実施の形態 5の図 7の構成に対して適用した場合であっても同様の効果を得るこ とがでさる。
[0110] 実施の形態 9.
図 12は、本発明にかかる歪み補償等化器の実施の形態 9の構成を示す図であり、 この歪み補償等化器は、 AZD変換部 1と、基準値算出部 2dと、基準値処理部 3と、 ディジタルフィルタ部 4と、 CMAタップ係数推定部 5dと、判定部 6fと、 0近傍点検出 部 l ibと、 0近傍点回避部 12と、タイミング調整部 21cと、誤差しきい値判定部 31と、 アナログ基準値処理部 41と、 DZA変換部 42と、アナログフィルタ部 43と、判定基準 値算出部 61と、収束しきい値判定部 62と、しきい値変換部 63と、を備えている。なお 、前述の実施の形態 6または 8と同様の構成については、同一の符号を付してその説 明を省略する。ここでは、実施の形態 6および 8と異なる処理についてのみ説明する
[0111] しきい値変換部 63では、判定基準値算出部 61において算出した最適しきい値 S
D
をアナログ値の電圧 Vに変換し、判定部 6fへ出力する。
D
[0112] 判定部 6fでは、アナログフィルタ部 43からのアナログ出力信号を、実施の形態 8で 説明した判定部 6eと同様の処理で、アナログ処理にて判定する。このとき、判定部 6f は、アナログ素子で構成し、しきい値変換部 63が出力するアナログ電圧しきい値 V
D
を基準として 2値判定を行う。
[0113] このように、本実施の形態においては、前述した実施の形態 6と同様の、アナログ N RZ信号またはアナログ RZ信号の歪みを補償する方式に、前述した実施の形態 8の 、最適しきい値を算出する手法を適用することとした。これにより、アナログ NRZ信号 またはアナログ RZ信号における判定誤りを抑制することができる。
[0114] なお、本実施の形態においては、判定基準値算出部 61と収束しきい値判定部 62 としきい値変換部 63と判定部 6fを、実施の形態 6の図 8の構成に対して適用したが、 これに限らず、実施の形態 7の図 9の構成に対して適用した場合であっても同様の効 果を得ることができる。
[0115] 実施の形態 10.
図 13は、本発明にかかる歪み補償等化器の実施の形態 10の構成を示す図であり 、この歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、 ディジタルフィルタ部 4と、 CMAタップ係数推定部 5gと、判定部 6gと、判定基準値算 出部 61gと、収束しきい値判定部 62gと、判定後ディジタルフィルタ部 71と、遅延調 整部 72と、歪み除去部 73と、を備えている。なお、前述の実施の形態 1と、同様の構 成については、同一の符号を付してその説明を省略する。ここでは、実施の形態 1と 異なる処理にっ 、てのみ説明する。
[0116] まず、ディジタルフィルタ部 4の出力信号である yを歪み除去部 73に出力する。歪 み除去部 73では、後述する判定後ディジタルフィルタ部 71の出力信号 Dに基づい m て、下記（16)式の処理を行う。そして、歪み除去部 73の出力信号である Zを、判定 基準値算出部 61gと判定部 6gと CMAタップ係数推定部 5gに出力する。なお、添え 字 mは実施の形態 1と同様にビット周期時間の信号を表す。
[0117] [数 15]
zn = yn - Dm - ( 16)
[0118] 判定部 6gは、ビット周期 Tで動作し、歪み除去部 73の出力信号 Zに対して、極性（ S =0の場合)での判定処理、または、判定基準値算出部 61gの出力信号 Sに基づ
D D
いて前述の実施の形態 8におけるしきい値制御を利用した判定処理、を行う。そして 、しきい値 Sを基準とし、歪み除去部 73の出力信号 Zがしきい値 Sよりも大きい場合
D n D
は 1または Rと判定し、しきい値 Sよりも小さい場合は— 1または— Rと判定する。判定
D
部 6gの出力信号 ZZは、歪み補償等化器の最終的な出力であるとともに、遅延調整 m
部 72に対して出力される。
[0119] 遅延調整部 72では、遅延素子を用いて判定部 6gの出力信号 ZZに対して遅延を m
付加する。遅延素子の遅延量は、たとえば、判定部 6gの回路遅延も含めて、 TZ2と なるよう〖こ調整する。遅延調整部 72の出力信号 ZDは、判定後ディジタルフィルタ部 m 71と CMAタップ係数推定部 5gに対して出力される。
[0120] また、収束しき!、値判定部 62gは、ビット周期 Tで動作し、予め一定のしき 、値 ηを 設定し、後述する CMAタップ係数推定部 5gの出力値である I Z
m I P— RPをある一 定時間 CLにわたつて平均化する。そして、しきい値 7?と平均値との大小を比較し、た とえば、平均値が 7?より小さい場合は S = 1を出力し、平均値が 7?より大きい場合は
E
S =0を出力する。
E
[0121] また、判定基準算出部 61gは、収束しきい値判定部 62gの出力値である Sに基づ
E
いて動作の基準を決定する。たとえば、 S =0であれば動作を行わず、 0 (S =0)を
E D
判定部 6gへ出力する。一方、 S = 1であれば動作を開始し、前述した実施の形態 8
E
に記載の方法で、最適な判定しきい値 Sを判定部 6gへ出力する。
D
[0122] また、判定後ディジタルフィルタ部 71は、ビット周期 Tで動作し、たとえば、図 14に 示すように動作する。図 14は、判定後ディジタルフィルタ部 71の構成例を示す図で ある。判定後ディジタルフィルタ部 71では、たとえば、タップ数を NN個とし、後述する CMAタップ係数推定部 5gから出力されるタップ係数を w (0)〜w (NN— 1)とした場 合、入力信号 ZDに対して NN個の遅延素子（301— 0〜301— (NN— 1)に相当） m
がそれぞれ遅延を付加し、各遅延素子が遅延付加後の信号を出力する。なお、各遅 延素子による遅延量はビット周期 Tとする。その後、各乗算器 (302— 0〜302— (N N— 1)に相当）が、各遅延素子の出力信号に対してそれぞれ対応するタップ係数（ w (0)〜w (NN— 1)に相当）を乗算する。そして、加算器 303が、各乗算器にて乗算 後の信号を加算し、その加算結果を歪み補償後の波形 Dとして遅延調整部 72に対 m
して出力する。
[0123] 上記判定後ディジタルフィルタ部 71の処理を一般式 (ベクトル表記:→)で表現する と、まず、判定後ディジタルフィルタ部 71の NN個の乗算器の入力系列 ZD 、およ m— 1 び CMAタップ係数推定部 5gの出力信号であるタップ係数 w (k)は、下記（17)式に て表すことができる（k=0, 1, 2, · · ·, NN— 1)。
[0124] [数 16]
Figure imgf000026_0001
[0125] そして、判定後ディジタルフィルタ部 71の出力信号 Dは、下記（18)式にて表すこ m
とがでさる。
[0126] [数 17]
Dm = wm T ZDm_, …（ ）
[0127] また、 CMAタップ係数推定部 5gは、ビット周期 Tで動作し、基準値処理部 3の出力 信号 uと、歪み除去部 73の出力信号 Zと、遅延調整部 72の出力信号 ZDに基づい て、ディジタルフィルタ部 4のタップ係数 h (実数ベクトル表記）と、判定後ディジタル m
フィルタ部 71のタップ係数 w (実数ベクトル表記）と、を求める。ここでは、（4)式の y m m を Zに置き換え、前述した実施の形態 1と同様に、評価関数 Qを最小とするように、タ m
ップ係数 h (実数ベクトル表記）と w (実数ベクトル表記）を更新する。なお、下記（19 m m
)式にぉ 、て、ビット周期時刻でのディジタルフィルタ部 4の入力信号系列による N個 の遅延素子の出力系列 u (実数ベクトル)、歪み除去部 73の出力信号 Z、判定後デ m m イジタルフィルタ部 71の NN個の遅乗算器の入力系列 ZD 、遅延調整部 72の出力 m— 1
信号 ZDに基づぐ CMAによるタップ係数の推定 Z更新式を示す。
m
[0128] [数 18]
Figure imgf000026_0002
→ →
wm+i = wra - 2VwQ ,·· (19) [0129] 具体的には、（4)式の yを Zに置き換え、評価関数 Qの p, qを 1または 2とした場合 m m
、右辺第 2項 V Qおよび▽ Qは、下記（20)式， （21)式， （22)式， （23)式のように h w
表す。
[0130] [数 19] VhQ = ZDm|ZDm|" um sgn(|Zm| - R)
V vQ = ZDm|ZDmp1 ZDm-,%gn(|Zm| - R) … ）
[0131] [数 20]
VhQ = 2ZDm um*sgn(jZm|2 - R2)
VWQ = 2ZDm ZDm- sgn(|Zm「 - R2 ) …（21 )
[0132] [数 21]
Figure imgf000027_0001
VWQ = 2ZDm|ZDmr' ZDm-i*(|Zm| - R) … (22)
[0133] [数 22]
VhQ = 4ZDm um*(|Zm|2 - R2)
V、VQ = 4ZDra ZDm— (|Zm|2 - R2) … (23)
[0134] なお、実施の形態 1と同様に、 u (複素ベクトル表記） , ZZ* (複素ベクトル表記）は m m
、それぞれ u (実数ベクトル表記）， ZZ (実数ベクトル表記）を使用する。ただし、 μ m m 1
、 μ はタップ係数の更新速度を調整するパラメータであり、適切な値を設定する。ま
2
た、タップ係数 w (実数ベクトル表記）の初期値については全て 0を設定しておく。
m
[0135] さらに、 CMAタップ係数推定部 5gでは、 | Z に- RPを収束しきい値判定部 62g m
に対して出力する。
[0136] その後、ディジタルフィルタ部 4と歪み除去部 73と判定部 6gと遅延調整部 72と判定 後ディジタルフィルタ部 71と CMAタップ係数推定部 5gにお ヽては、新たに入力され る信号 u (実数ベクトル表記）に対してそれぞれ上記処理を繰り返し実行すること〖こ n+1
よって波形歪みを補償する。
[0137] このように、本実施の形態においては、前述した実施の形態 1の処理に加え、さらに 判定後の信号を利用して NRZ信号または RZ信号の歪みを補償することとした。これ により、実施の形態 1にお 、て補償できな 、ような大きな信号歪みにっ 、ても補償可 能となる。
[0138] なお、本実施の形態にぉ 、ては、 CMAタップ係数推定部 5gと判定部 6gと判定後 ディジタルフィルタ部 71と遅延調整部 72と歪み除去部 73を、実施の形態 1の図 1の 構成に対して適用した力 これに限らず、実施の形態 2の図 4、実施の形態 3の図 5、 実施の形態 4の図 6、実施の形態 5の図 7の構成に対して適用した場合であっても同 様の効果を得ることができる。
[0139] 実施の形態 11.
図 15は、本発明にかかる歪み補償等化器の実施の形態 11の構成を示す図であり 、この歪み補償等化器は、 AZD変換部 1と、基準値算出部 2と、基準値処理部 3と、 ディジタルフィルタ部 4と、 CMAタップ係数推定部 5gと、判定部 6gと、判定部 6fと、 アナログ基準値処理部 41と、 DZA変換部 42と、アナログフィルタ部 43と、アナログ 基準値処理部 51と、判定基準値算出部 61gと、収束しきい値判定部 62gと、しきい 値変換部 63と、判定後ディジタルフィルタ部 71と、遅延調整部 72と、歪み除去部 73 と、判定後アナログフィルタ部 81と、遅延調整部 82と、歪み除去部 83と、 DZA変換 部 84と、を備えている。なお、前述の実施の形態 6〜： LOと同様の構成については、 同一の符号を付してその説明を省略する。ここでは、実施の形態 6〜10と異なる処理 についてのみ説明する。
[0140] CMAタップ係数推定部 5gでは、前述した実施の形態 10と同様に、ディジタルフィ ルタ部 4および判定後ディジタルフィルタ部 71のタップ係数を推定する。また、前述し た実施の形態 7と同様に、ディジタルフィルタ部 4のタップ係数を DZA変換部 42へ 出力する。同様に、 CMAタップ係数推定部 5gにて推定した判定後ディジタルフィル タ部 71のタップ係数を DZA変換部 84へ出力する。その後、 DZA変換部 84が、ァ ナログ電圧信号に変換し、判定後アナログフィルタ部 81のタップ係数を生成する。
[0141] また、遅延調整部 82では、前述の実施の形態 10における遅延調整部 72と同様の 処理を、後述する判定部 6fの出力信号に対してアナログ処理にて実行する。このとき 、遅延素子はアナログ素子を用い、遅延量は、判定部 6fのアナログ回路遅延を考慮 し、 TZ2となるように調整する。 [0142] また、判定後アナログフィルタ部 81では、前述の実施の形態 10における判定後デ イジタルフィルタ部 71と同様の処理を、判定部 6fの出力信号に対してアナログ処理 にて実行する。このとき、図 14に示す、遅延素子，乗算器，加算器は、全てアナログ 素子で構成することとし、さらに、遅延素子の遅延量は、ディジタルフィルタの遅延素 子と等 Uヽ量であるビット周期 Tに設定する。
[0143] また、歪み除去部 83では、前述した実施の形態 10における歪み除去部 73と同様 の処理を、判定後アナログフィルタ部 81の出力信号およびアナログフィルタ部 43の 出力信号に基づいてアナログ処理にて実行する。なお、（16)式を実現する減算回 路は、アナログ素子で構成する。
[0144] そして、判定部 6fでは、前述した実施の形態 9と同様の処理を行い、その出力値は 、歪み補償等化器の最終的な出力値であるとともに、アナログ遅延調整部 82へも出 力される。
[0145] このように、本実施の形態においては、前述した実施の形態 10における歪み補償 方式を、アナログ NRZ信号またはアナログ RZ信号に対しても実行することとした。ま た、前述の実施の形態 9と同様に、アナログ NRZ信号またはアナログ RZ信号におけ る判定誤りを抑制することができる。
産業上の利用可能性
[0146] 以上のように、本発明にかかる歪み補償等化器は、既知系列を用いることなく受信 信号の歪みを補償するブラインド適応等化器として有用であり、特に、 CMAを用い た等化器として適している。

Claims

請求の範囲
[1] CMA (Constant Modulus Algorithm)を用いた歪み補償等化器において、
ディジタルの受信信号の振幅値が正負均等に分布した波形となるように調整する 受信信号調整手段と、
直列に接続されたタップ数分の遅延素子が入力信号に対して順に特定の遅延を 付加し、各遅延素子から出力される遅延付加後の信号に対してそれぞれ対応するタ ップ係数を乗算し、乗算後の全信号を加算し、その加算結果を出力するディジタルフ ィルタ部と、当該ディジタルフィルタ部の出力信号と前記受信信号調整手段の出力 信号に基づ 、て CMAを用いたタップ係数の推定処理を行う CMAタップ係数推定 部と、を含み、前記ディジタルフィルタ部および前記 CMAタップ係数推定部の処理 を繰り返し実行することによって前記調整後の受信信号の波形歪みを補償する等化 手段と、
を備えることを特徴とする歪み補償等化器。
[2] 前記受信信号調整手段は、
前記ディジタル受信信号の振幅値が正負均等に分布した波形となるように調整す るための基準値を算出する基準値算出手段と、
前記ディジタル受信信号から前記基準値を減算し、当該減算結果を前記調整後の 受信信号として出力する基準値処理手段と、
を備えることを特徴とする請求項 1に記載の歪み補償等化器。
[3] さらに、前記調整後の受信信号の絶対値が特定のしきい値未満となる部分を、 0近 傍点として検出する 0近傍点検出手段と、
前記検出された 0近傍点を、前記調整後の受信信号の絶対値が前記しき!、値以上 となるように補正して出力し、一方で、前記 0近傍点検出手段にて検出されなかった 信号点については、その値を保持した状態で出力する 0近傍点補正手段と、 を備え、
前記等化手段内の CMAタップ係数推定部では、前記ディジタルフィルタ部の出力 信号および前記 0近傍点補正手段の出力信号を用いてタップ係数を推定することを 特徴とする請求項 1に記載の歪み補償等化器。
[4] 前記等化手段内のディジタルフィルタ部は、前記調整後の受信信号または前記 0 近傍点補正手段の出力信号を前記入力信号とすることを特徴とする請求項 3に記載 の歪み補償等化器。
[5] さらに、アナログ受信信号を前記ディジタル受信信号に変換する AZD変換手段と 前記 0近傍点を所定回数にわたって連続して検出した場合に、それらの 0近傍点の 信号をサンプルしな 、ように前記 AZD変換手段のサンプルタイミングを調整可能と するタイミング調整手段と、
を備えることを特徴とする請求項 3に記載の歪み補償等化器。
[6] さらに、前記等化手段内の CMAタップ係数推定部から得られる、前記ディジタルフ ィルタ部の出力信号と理想包絡線値との誤差または二乗誤差 (CMAの評価関数）に 基づいて、誤差の大きさを判定する判定手段、
を備え、
前記タイミング調整手段は、前記 0近傍点を所定回数にわたって連続して検出した 場合に、前記誤差の大きさの判定結果に応じて、前記 AZD変換手段のサンプルタ イミングを調整することを特徴とする請求項 5に記載の歪み補償等化器。
[7] さらに、前記アナログ受信信号の振幅値が正負均等に分布した波形となるように調 整するアナログ受信信号調整手段と、
前記等化手段内の CMAタップ係数推定部にて推定されたタップ係数 (ディジタル 値)をアナログ値に変換する DZA変換手段と、
前記調整後のアナログ受信信号と前記アナログ値に変換後のタップ係数とを用い て、前記等化手段内のディジタルフィルタ部と同様の処理をアナログ処理で実現する アナログフィルタ手段と、
を備え、
前記等化手段、前記 DZA変換手段および前記アナログフィルタ手段の処理を繰 り返し実行することによって前記調整後のアナログ受信信号の波形歪みを補償する ことを特徴とする請求項 6に記載の歪み補償等化器。
[8] 単一極性の性質を持つアナログ受信信号が両方の極性を持つように波形を粗調整 し、当該粗調整後のアナログ受信信号を前記 AZD変換手段および前記アナログ受 信信号調整手段への入力とすることを特徴とする請求項 7に記載の歪み補償等化器
[9] さらに、前記 CMAタップ係数推定部においてタップ係数を推定するための CMA の評価関数に基づ 、て、タップ係数の推定精度を判定するタップ係数判定手段と、 前記タップ係数の推定精度の判定結果に基づ!、て、前記歪み補償後の信号に対 する判定しきい値を算出する判定基準値算出手段と、
前記判定しき!ヽ値に基づ!ヽて前記歪み補償後の信号を判定する歪み補償後信号 判定手段と、
を備えることを特徴とする請求項 1に記載の歪み補償等化器。
[10] 前記判定基準値算出手段は、
前記タップ係数の推定精度の判定結果に基づ 、て前記判定しき 、値を出力値とし て設定するしき!ヽ値設定手段と、
前記出力設定値に基づいて前記ディジタルフィルタ部の出力信号を二つに分岐す る信号分岐手段と、
前記分岐後の信号に対してそれぞれ一定区間における平均および標準偏差 (統 計値)を算出する統計値算出手段と、
前記統計値に基づ ヽて、前記しき ヽ値設定手段にぉ ヽて設定する判定しき ヽ値を 算出するしきい値算出手段と、
を備え、
前記信号分岐手段、統計値算出手段およびしきい値算出手段の処理を、一定間 隔毎に繰り返し行うことを特徴とする請求項 9に記載の歪み補償等化器。
[11] さらに、前記 CMAタップ係数推定部においてタップ係数を推定するための CMA の評価関数に基づ 、て、タップ係数の推定精度を判定するタップ係数判定手段と、 前記タップ係数の推定精度の判定結果に基づ 、て、前記ディジタルフィルタ部の 出力信号である前記歪み補償後の信号に対する判定しき 、値 (ディジタル値)を算 出する判定基準値算出手段と、
前記判定しき 、値をアナログ値 (アナログ判定しき!、値）に変換するしき!、値変換手 段と、
前記アナログ判定しきい値に基づいて、前記アナログフィルタ手段の出力信号であ る歪み補償後のアナログ信号を判定する歪み補償後アナログ信号判定手段と、 を備えることを特徴とする請求項 7に記載の歪み補償等化器。
さらに、前記タップ係数を推定するための CMAの評価関数に基づ 、てタップ係数 の推定精度を判定するタップ係数判定手段と、
前記タップ係数の推定精度の判定結果および歪み除去後の信号に基づ 、て、当 該歪み除去後の信号に対する判定しきい値を算出する判定基準値算出手段と、 前記判定しき!、値に基づ!、て歪み除去後の信号を判定する歪み除去後信号判定 手段と、
を備え、
前記等化手段においては、
さらに、前記歪み除去後信号判定手段にて判定後の信号に対して一定時間の遅 延を与える遅延調整部と、
直列に接続されたタップ数分の遅延素子が前記遅延調整部の出力信号に対して 順に特定の遅延を付加し、各遅延素子から出力される遅延付加後の信号に対してそ れぞれ対応するタップ係数を乗算し、乗算後の全信号を加算し、その加算結果を出 力する判定後ディジタルフィルタ部と、
前記判定後ディジタルフィルタ部の出力信号を用いて前記ディジタルフィルタ部の 出力信号の歪みを除去し、当該歪み除去後の信号を前記判定基準値算出手段およ び前記歪み除去後信号判定手段に対して出力する歪み除去部と、
を備え、
前記 CMAタップ係数推定部が、前記歪み除去部の出力信号と前記受信信号調整 手段の出力信号と前記遅延調整部の出力信号に基づ!、て、前記ディジタルフィルタ 部および前記判定後ディジタルフィルタ部のタップ係数を推定することとし、
前記ディジタルフィルタ部の出力信号に対して、前記歪み除去部、前記歪み除去 後信号判定手段、前記遅延調整部、前記判定後ディジタルフィルタ部および前記 C MAタップ係数推定部の処理を繰り返し実行することによって前記調整後の受信信 号の波形歪みを補償することを特徴とする請求項 1に記載の歪み補償等化器。 さらに、アナログ受信信号の振幅値が正負均等に分布した波形となるように調整す るアナログ受信信号調整手段と、
前記 CMAタップ係数推定部にて推定された前記ディジタルフィルタ部のタップ係 数 (ディジタル値)をアナログ値に変換するアナログフィルタ用 DZA変換手段と、 前記調整後のアナログ受信信号と前記アナログ値に変換後のタップ係数とを用い て、前記等化手段内のディジタルフィルタ部と同様の処理をアナログ処理で実現する アナログフィルタ手段と、
前記判定しき 、値をアナログ値 (アナログ判定しき!、値）に変換するしき!、値変換手 段と、
前記アナログ判定しき 、値に基づ 、て歪み除去後のアナログ信号を判定する歪み 除去後アナログ信号判定手段と、
前記歪み除去後アナログ信号判定手段にて判定後の信号に対して一定時間の遅 延を与える遅延調整手段と、
前記 CMAタップ係数推定部にて推定された前記判定後ディジタルフィルタ部のタ ップ係数 (ディジタル値)をアナログ値に変換する判定後アナログフィルタ用 DZA変 換手段と、
前記遅延調整手段の出力信号と前記アナログ値に変換後の判定後アナログフィル タ用タップ係数とを用いて、前記等化手段内の判定後ディジタルフィルタ部と同様の 処理をアナログ処理で実現する判定後アナログフィルタ手段と、
前記判定後アナログフィルタ手段の出力信号を用いて前記アナログフィルタ手段の 出力信号の歪みを除去し、当該歪み除去後のアナログ信号を前記歪み除去後アナ ログ信号判定手段に対して出力するアナログ歪み除去手段と、
を備え、
前記アナログフィルタ用 DZA変換手段、前記判定後アナログフィルタ用 DZA変 換手段、前記アナログフィルタ手段、前記判定後アナログフィルタ手段の処理を繰り 返し実行することによって前記調整後のアナログ受信信号の波形歪みを補償するこ とを特徴とする請求項 12に記載の歪み補償等化器。
PCT/JP2005/006473 2004-05-28 2005-04-01 歪み補償等化器 WO2005117285A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GB0618858A GB2429382A (en) 2004-05-28 2005-04-01 Distortion compensation equalizer
US11/587,372 US20070223570A1 (en) 2004-05-28 2005-04-01 Distortion Compensating Equalizer
JP2006513820A JPWO2005117285A1 (ja) 2004-05-28 2005-04-01 歪み補償等化器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-159475 2004-05-28
JP2004159475 2004-05-28

Publications (1)

Publication Number Publication Date
WO2005117285A1 true WO2005117285A1 (ja) 2005-12-08

Family

ID=35451219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/006473 WO2005117285A1 (ja) 2004-05-28 2005-04-01 歪み補償等化器

Country Status (4)

Country Link
US (1) US20070223570A1 (ja)
JP (1) JPWO2005117285A1 (ja)
GB (1) GB2429382A (ja)
WO (1) WO2005117285A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009153200A (ja) * 2009-03-30 2009-07-09 Fujitsu Ltd 波形歪み補償装置
US7602322B2 (en) 2007-02-16 2009-10-13 Fujitsu Limited Analog-to-digital conversion controller, optical receiving device, optical receiving method, and waveform-distortion compensating device
WO2010128577A1 (ja) * 2009-05-07 2010-11-11 日本電気株式会社 コヒーレント受信機
JP2011223563A (ja) * 2010-04-02 2011-11-04 Fujitsu Ltd コヒーレント受信装置およびコヒーレント受信方法
US9602784B2 (en) 2009-01-30 2017-03-21 Intersil Americas LLC Mixed format media transmission systems and methods

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8265133B2 (en) * 2009-09-30 2012-09-11 Silicon Laboratories Inc. Radio receiver having a multipath equalizer
EP2487813B1 (en) * 2011-02-01 2013-04-17 Alcatel Lucent Polarization de-multiplex for multilevel signals
US20130230311A1 (en) * 2012-03-02 2013-09-05 Neng Bai Systems and methods for compensating for interference in multimode optical fiber

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002213589A1 (en) * 2000-03-22 2001-12-17 University Of Maryland Baltimore County System and method for reducing differential mode dispersion effects in multimode optical fiber transmissions

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GOTO K. ET AL: "CMA Hosho Tameno Maeoki Shori o Tekiyo shita PMD Hosho Blind Tokaki.", THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS., vol. 104, no. 126, 11 June 2004 (2004-06-11), pages 43 - 48, XP002994459 *
LEBLANC J.P. ET AL: "Blind Adapted, Pre-whitened Constant Modulus Algorithm.", 2001 INTERNATIONAL CONFERENCE ON COMMUNICATIONS., vol. 8, June 2001 (2001-06-01), pages 2438 - 2442, XP010553564 *
LOPEZ-VALCARCE R. PEREZ-GONZALEZ F.: "ANALYSIS OF THE PREWHITENED CONSTANT MODULUS COST FUNCTION.", PROCEEDINGS OF 2002 IEEE INTERNATIONAL CONFERENCE ON ACOUSTIC, SPEECH AND SIGNAL PROCESSING., vol. 3, May 2002 (2002-05-01), pages III2641 - III2644, XP010803942 *
OZEKI K ET AL: "Hisenkei Kogaku Shingo Shori ni yoru Henpa Mode Bunsan no Tokaho.", THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS., vol. 100, no. 230, 21 July 2000 (2000-07-21), pages 7 - 12, XP002994460 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602322B2 (en) 2007-02-16 2009-10-13 Fujitsu Limited Analog-to-digital conversion controller, optical receiving device, optical receiving method, and waveform-distortion compensating device
US9602784B2 (en) 2009-01-30 2017-03-21 Intersil Americas LLC Mixed format media transmission systems and methods
JP2009153200A (ja) * 2009-03-30 2009-07-09 Fujitsu Ltd 波形歪み補償装置
JP4757323B2 (ja) * 2009-03-30 2011-08-24 富士通株式会社 波形歪み補償装置
WO2010128577A1 (ja) * 2009-05-07 2010-11-11 日本電気株式会社 コヒーレント受信機
JP5024481B2 (ja) * 2009-05-07 2012-09-12 日本電気株式会社 コヒーレント受信機
US8515293B2 (en) 2009-05-07 2013-08-20 Nec Corporation Coherent receiver
JP2011223563A (ja) * 2010-04-02 2011-11-04 Fujitsu Ltd コヒーレント受信装置およびコヒーレント受信方法

Also Published As

Publication number Publication date
GB2429382A (en) 2007-02-21
GB0618858D0 (en) 2006-11-08
US20070223570A1 (en) 2007-09-27
JPWO2005117285A1 (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
WO2005117285A1 (ja) 歪み補償等化器
JP5482210B2 (ja) 光受信器および光受信方法
CN109314572B (zh) 传输特性补偿装置、传输特性补偿方法以及通信装置
JP4495159B2 (ja) 無線通信システムのための周波数領域等化器
US6347126B1 (en) Receiver with a frequency offset correcting function
JP5886984B2 (ja) 光受信装置および位相サイクルスリップ低減方法
JP6065618B2 (ja) 適応等化器タップ係数補正方法、及び光受信機
EP2828990B1 (en) Method and apparatus of using joint timing recovery for a coherent optical system
EP2530856B1 (en) Digital coherent receiver and phase control method
JP7248072B2 (ja) ディジタル信号処理装置
US6952570B2 (en) Wireless communication receiver that determines frequency offset
WO2012029613A1 (ja) デジタルフィルタ装置、デジタルフィルタリング方法及びデジタルフィルタ装置の制御プログラム
WO2010136068A1 (en) Method and arrangement for blind demultiplexing a polarisation diversity multiplex signal
US9455847B1 (en) Wireless communication apparatus with phase noise mitigation
JP5312384B2 (ja) ディジタルサンプル処理方法、ディジタルサンプル処理装置、及びプログラム
US9680667B2 (en) Adaptive equalization circuit, digital coherent receiver, and adaptive equalization method
US10505768B2 (en) Partially disjoint equalization and carrier recovery
JP2007201729A (ja) 適応等化器および受信装置
JP2014045426A (ja) クロックタイミングリカバリ装置、クロックタイミングリカバリ方法およびデジタルコヒーレント受信器
JP2012248944A (ja) 周波数オフセット推定装置、周波数オフセット推定方法及びデジタルコヒーレント受信器
JP2009100357A (ja) 波形等化器、及び、波形等化器の制御方法
JP6600187B2 (ja) 通信装置
US11502815B2 (en) Impairment detector for digital signals
CN107005259B (zh) 减少wlan系统中的相邻信道干扰的方法和设备
US10623055B2 (en) Reception apparatus, transmission apparatus, and communication system

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006513820

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 0618858

Country of ref document: GB

WWE Wipo information: entry into national phase

Ref document number: 11587372

Country of ref document: US

Ref document number: 2007223570

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11587372

Country of ref document: US