JPWO2005117285A1 - 歪み補償等化器 - Google Patents
歪み補償等化器 Download PDFInfo
- Publication number
- JPWO2005117285A1 JPWO2005117285A1 JP2006513820A JP2006513820A JPWO2005117285A1 JP WO2005117285 A1 JPWO2005117285 A1 JP WO2005117285A1 JP 2006513820 A JP2006513820 A JP 2006513820A JP 2006513820 A JP2006513820 A JP 2006513820A JP WO2005117285 A1 JPWO2005117285 A1 JP WO2005117285A1
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- analog
- determination
- tap coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
- H04B10/2507—Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03617—Time recursive algorithms
- H04L2025/0363—Feature restoration, e.g. constant modulus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
本発明にかかる歪み補償等化器は、ディジタル受信信号の振幅値が正負均等に分布した波形となるように調整する手段(基準値算出部(2)、基準値処理部(3)に相当)と、直列に接続されたタップ数分の遅延素子が入力信号に対して順に特定の遅延を付加し、各遅延素子から出力される遅延付加後の信号に対してそれぞれ対応するタップ係数を乗算し、乗算後の全信号を加算し、その加算結果を出力するディジタルフィルタ部(4)と、ディジタルフィルタ部(4)の入力信号と出力信号に基づいてCMAを用いたタップ係数の推定処理を行うCMAタップ係数推定部(5)と、を備え、ディジタルフィルタ部(4)およびCMAタップ係数推定部(5)の処理を繰り返し実行することによって前記調整後の受信信号の波形歪みを補償する。
Description
本発明は、既知系列を用いることなく受信信号の歪みを補償する歪み補償等化器に関するものであり、特に、CMA(Constant Modulus Algorithm)を用いた歪み補償等化器に関するものである。
以下、従来の等化器について説明する。たとえば、受信信号波形は、多重伝搬路または個別の波源により、時間的に遅延した波形が存在する。すなわち、受信点での合成信号は、包絡線一定の性質を失い、歪みが生ずる。このような歪みは、適応等化器により補償可能である。
一般に、適応等化器は、適応フィルタとタップ係数推定器を利用している。適応フィルタは、トランスバーサルフィルタまたは移動平均フィルタと称し、遅延素子の連鎖から構成される。そして、各遅延素子の出力にはタップ係数との乗算器が配置され、さらに、その乗算器の出力を全て加算し、適応フィルタの出力としている。また、タップ係数推定器は、適応フィルタ出力と対応する参照信号との二乗平均エラーの評価関数を持ち、その評価関数を最小とするように更新する。参照信号とは、既知信号系列や適応フィルタ出力後の信号を判定した信号をいう。
また、ブラインド等化は、既知系列信号を用いることなく歪みを補正するタップ係数推定器を持つ。この場合、上述の二乗平均エラーとは異なる評価関数を持つ。従来のブラインド等化器におけるタップ係数の推定アルゴリズムとしては、たとえば、CMAがある。
上記CMAは、たとえば、周波数変調や位相変調が施された定包絡線送信信号において、多重伝搬路または個別の波源により時間的な遅延が生じ、受信点で合成信号の包絡線一定の性質を失い、歪んだ波形に特に有効である(下記非特許文献1参照)。
ここで、従来のブラインド等化器が、たとえば、下記非特許文献1に記載の周波数変調(Frequency Modulation:FM)信号を受信する場合の動作を説明する。なお、歪みを持たないFM送信信号は、振幅もしくは電力が正負均等に分布した定包絡線波形の信号となる。
たとえば、従来のブラインド等化器は、アナログ/ディジタル(A/D)変換器が受信したFM信号に対してアナログ/ディジタル変換を行い、その結果をディジタルフィルタに入力する。
ディジタルフィルタは、トランスバーサルフィルタまたは移動平均フィルタであり、遅延素子の連鎖から構成される。そして、各遅延素子の出力にはタップ係数との乗算器が置かれ、さらにそれらの乗算器の出力を全て加算し、その加算結果がディジタルフィルタの出力となる。ディジタルフィルタの出力は、たとえば、CMAタップ係数推定器とFM復調部に出力される。
CMAタップ係数推定器では、A/D変換器の出力信号およびディジタルフィルタの出力信号を受け取り、CMAを用いてタップ係数を推定し、更新する。そして、CMAタップ係数推定器の出力であるタップ係数値が上記ディジタルフィルタに入力され、上記乗算器のタップ係数として用いられる。CMAタップ係数推定器により推定されたタップ係数を用いたディジタルフィルタの出力は、歪みが補償された波形となる。
FM復調部では、ディジタルフィルタの出力信号を受け取り、歪みが補償されたFM受信信号に対してFM復調を行うので、高精度なFM復調信号を得ることができる。
J.R.Treichler and B.G.Agee:"A New Approach to Multipath Correction of Constant Modulus Signals," IEEE Trans.,vol.ASSP-31,No2,pp.459-472,1983
しかしながら、上記従来のCMAを用いたブラインド等化器は、無線信号処理における移動体通信に広く適用されているが、送信信号は、周波数変調や位相変調を施された極性を持つ定包絡線送信信号(振幅が正負均等に分布した波形)が等化の条件となっている。一方、光ファイバを用いた光通信システムにおいては、主にNRZ(Non Return to Zero),RZ(Return to Zero)信号が用いられ、受信側において光信号から電気信号に変換する際に、フォトダイオード(Photo Diode:PD)で検波を行うので、単一極性という性質を持つ。そのため、上記CMAを用いたブラインド等化器は、光ファイバを用いた光通信システムにおいては等化の条件を満たしていない、という問題があった。
また、超高速光通信システムの光ファイバケーブルにおいては、比較的大きな偏波モード分散(Polarization Mode Dispersion;PMD)が生じ、これが伝送速度または伝送距離の制限要因となる、という問題があった。なお、PMDは、光ファイバ中を伝送する光信号の直交偏波モードに伝搬速度の違いが生じる現象であり、波形に時間的な遅延が生じる。よって、受信点での波形は主波と様々な遅延波が合成した形状となり、歪みを持つNRZまたはRZ信号となる。
本発明は、上記に鑑みてなされたものであって、上記NRZ信号,RZ信号の歪みを補償する、CMAを用いた歪み補償等化器(ブラインド等化器)を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる歪み補償等化器は、CMAを用いた歪み補償等化器であって、たとえば、ディジタルの受信信号の振幅値が正負均等に分布した波形となるように調整する受信信号調整手段(後述する実施の形態の基準値算出部2、基準値処理部3に相当)と、直列に接続されたタップ数分の遅延素子が入力信号に対して順に特定の遅延を付加し、各遅延素子から出力される遅延付加後の信号に対してそれぞれ対応するタップ係数を乗算し、乗算後の全信号を加算し、その加算結果を出力するディジタルフィルタ部と、当該ディジタルフィルタ部の出力信号および受信信号調整手段の出力信号に基づいてCMAを用いたタップ係数の推定処理を行うCMAタップ係数推定部と、を含み、前記ディジタルフィルタ部および前記CMAタップ係数推定部の処理を繰り返し実行することによって前記調整後の受信信号の波形歪みを補償する等化手段(ディジタルフィルタ部4、CMAタップ係数推定部5に相当)と、を備えることを特徴とする。
この発明によれば、受信信号の振幅成分が正負均等に分布するような調整処理を行い、調整処理後の受信信号に対して等化処理を行うこととした。
この発明によれば、受信信号の振幅成分が正負均等に分布するような調整処理を行い、調整処理後の受信信号に対して等化処理を行うこととしたので、たとえば、NRZ信号またはRZ信号や、単一極性の性質を持つ受信信号や、さらには振幅が正負均等に分布していない受信信号、の歪みを補償することができる、という効果を奏する。
1 A/D変換部
2,2d 基準値算出部
3 基準値処理部
4 ディジタルフィルタ部
5,5a,5c,5d,5e,5g CMAタップ係数推定部
6,6e,6f,6g 判定部
11,11b 0近傍点検出部
12 0近傍点回避部
21,21c タイミング調整部
31 誤差しきい値判定部
41 アナログ基準値処理部
42 D/A変換部
43 アナログフィルタ部
51 アナログ基準値処理部
61,61g 判定基準値算出部
62,62g 収束しきい値判定部
63 しきい値変換部
71 判定後ディジタルフィルタ部
72 遅延調整部
73 歪み除去部
81 判定後アナログフィルタ部
82 遅延調整部
83 歪み除去部
84 D/A変換部
101−1,101−2,101−(N−1) 遅延素子
102−0,102−1,102−2,102−(N−1) 乗算器
103 加算器
201 信号分岐部
202,203 統計値算出部
204 しきい値算出部
205 しきい値設定部
301−0,301−1,301−2,301−(NN−1) 遅延素子
302−0,302−1,302−2,302−(NN−1) 乗算器
303 加算器
2,2d 基準値算出部
3 基準値処理部
4 ディジタルフィルタ部
5,5a,5c,5d,5e,5g CMAタップ係数推定部
6,6e,6f,6g 判定部
11,11b 0近傍点検出部
12 0近傍点回避部
21,21c タイミング調整部
31 誤差しきい値判定部
41 アナログ基準値処理部
42 D/A変換部
43 アナログフィルタ部
51 アナログ基準値処理部
61,61g 判定基準値算出部
62,62g 収束しきい値判定部
63 しきい値変換部
71 判定後ディジタルフィルタ部
72 遅延調整部
73 歪み除去部
81 判定後アナログフィルタ部
82 遅延調整部
83 歪み除去部
84 D/A変換部
101−1,101−2,101−(N−1) 遅延素子
102−0,102−1,102−2,102−(N−1) 乗算器
103 加算器
201 信号分岐部
202,203 統計値算出部
204 しきい値算出部
205 しきい値設定部
301−0,301−1,301−2,301−(NN−1) 遅延素子
302−0,302−1,302−2,302−(NN−1) 乗算器
303 加算器
以下に、本発明にかかる歪み補償等化器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明にかかる歪み補償等化器の実施の形態1の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5と、判定部6と、を備えている。なお、本実施の形態においては、説明の便宜上、NRZ信号を用いた処理について説明するが、これに限らず、RZ信号についても同様に適用可能である。
図1は、本発明にかかる歪み補償等化器の実施の形態1の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5と、判定部6と、を備えている。なお、本実施の形態においては、説明の便宜上、NRZ信号を用いた処理について説明するが、これに限らず、RZ信号についても同様に適用可能である。
ここで、上記のように構成される実施の形態1の歪み補償等化器の動作を説明する。なお、図2は、基準値処理前後のNRZ信号を示す図であり、詳細には、(a)はA/D変換部1が出力する歪みのないNRZ信号u´nを表し、(b)は基準値処理部3の出力信号unを表す。また、図3は、上記ディジタルフィルタ部4の構成例を示す図であり、遅延素子(D)101−1,101−2,…101−(N−1)と、各遅延素子の出力と対応するタップ係数とを乗算する乗算器102−0,102−1,102−2,…,102−(N−1)と、各乗算器の出力を加算する加算器103と、を備えている。
図1において、まず、A/D変換部1では、アナログ電気信号(アナログNRZ信号)をディジタル電気信号に変換する。たとえば、A/D変換部1では、正の入力信号であるアナログNRZ信号u´(t)を、送信データビット速度1/Tに対し、毎秒1/T´個の速度でサンプリングし、出力信号としてNRZ信号u´(nT´)を基準値算出部2と基準値処理部3に対して出力する。なお、tは時間を表し、Tは送信データ周期を表し、T´はA/D変換部1のサンプリング周期を表し、nは整数値を表す。ここで、L=T/T´とすると、Lは正の整数となる。以降、「nT´」を単に「n」{u´n=u´(nT´)}と略記する。
つぎに、基準値算出部2では、A/D変換部1の出力信号u´nに基づいて基準値αを算出する。ここでは、基準値αとして、たとえば、過去数サンプル分のu´nの平均値を算出する。
一方、基準値処理部3では、上記基準値αに基づいて、上記A/D変換部1の出力信号u´nを調整し(アナログ信号の電圧に相当するディジタル値(振幅値)を調整し)、たとえば、図2(b)に示すように、振幅値が正負均等に分布した波形を生成する。一例として、基準値処理部3では、下記(1)式のように、A/D変換部1の出力信号u´nから基準値αを減算し、その結果を、振幅値が正負均等に分布した信号unとしてディジタルフィルタ部4およびCMAタップ係数推定部5に対して出力する。
un=u´n−α …(1)
un=u´n−α …(1)
つぎに、ディジタルフィルタ部4では、たとえば、タップ数をN個とし、後述するCMAタップ係数推定部5から出力されるタップ係数をh(0)〜h(N−1)とした場合、入力信号unに対してN−1個の遅延素子(101−1〜101−(N−1)に相当)がそれぞれ遅延を付加し、各遅延素子が遅延付加後の信号を出力する。なお、各遅延素子による遅延量はビット周期T、T/2、T/Lのどれかを設定する。その後、各乗算器(102−0〜102−(N−1)に相当)が、各遅延素子の出力信号に対して、それぞれ対応するタップ係数(h(0)〜h(N−1)に相当)を乗算する。そして、加算器103が、各乗算器にて乗算後の信号を加算し、その加算結果を歪み補償後の波形ynとして、CMAタップ係数推定部5と判定部6に対して出力する。
上記ディジタルフィルタ部4の処理を一般式(ベクトル表記:→)で表現すると、まず、ディジタルフィルタ部4の入力信号un、およびCMAタップ係数推定部5の出力信号であるタップ係数h(k)(k=0,1,2,…,N−1)は、下記(2)式にて表すことができる。
そして、ディジタルフィルタ部4の出力信号ynは、下記(3)式にて表すことができる。
なお、上記上付きのTはベクトル転置を表し、下付きのnは周期nT´を表す。
つぎに、CMAタップ係数推定部5は、ビット周期Tで動作する。そして、基準値処理部3の出力信号unと出力信号ynに基づいて、タップ係数をhm(実数ベクトル表記)からhm+1へ更新する。ここで、添え字mはビット周期Tでのサンプル時間であり、ビット周期時刻でのディジタルフィルタ部4のN個の乗算器(102−0〜102−(N−1)に相当)の入力系列um(実数ベクトル)、出力信号をymとすると、CMA(Constant Modulus Algorithm)の評価関数Qは、下記(4)式のように表す。なお、サンプル周期T´でのサンプル時間nと、ビット周期Tでのサンプル時間mは前記のL=T/T´(Lは正の整数)より、m=nLである。
ただし、上記Rには送信信号の理想的な包絡線値を表す定数を設定する。また、上記RPは、歪みのない送信信号snを用いて、下記(5)式を計算し、その計算結果を定数として設定することとしてもよい。E[・]は、期待値を表す。
たとえば、図2(b)に示すNRZ信号unの場合(歪みを持たない場合)は、0(α=0.5の場合)を中心に振幅が±0.5の波形になるので、定数R=0.5と設定する。
そして、たとえば、上記(3)式および(4)式を前提として、CMAタップ係数推定部5では、評価関数Qを最小とするように、タップ係数hm(実数ベクトル表記)を更新し、更新後のタップ係数hm+1(実数ベクトル表記)をディジタルフィルタ部4に対して出力する。下記(6)式に、ビット周期時刻でのディジタルフィルタ部4のN個の乗算器(102−0〜102−(N−1)に相当)入力系列um(実数ベクトル)、出力信号ymを基としたCMAによるタップ係数の推定/更新式を示す。
具体的には、CMAタップ係数推定部5では、まず、p,qを1または2とし、上記(3)式を上記(4)式へ代入し、勾配をとる。
なお、非特許文献1においては、um *(複素ベクトル表記)に相当する変数はum(複素ベクトル表記)の複素共役であるが、図2に示すNRZ信号に対しては実数成分のみを取り扱い、基準値処理部3の出力信号であるum(実数ベクトル表記)を使用する。また、sgnは実変数シグナムであり、下記(11)式のように定義する。また、(4)式にて前述したRを用いて(11)´式のように定義することも可能である。
また、上記(6)式において、μはタップ係数の更新速度を調整するパラメータであり、適切な値を設定する。そして、CMAタップ係数推定部5は、上記(6)式に上記(7)式,(8)式,(9)式,(10)式を適用することにより、上記(4)式の評価関数Qを最小にするようなタップ係数hm+1(実数ベクトル表記)を計算する。ただし、タップ係数hm(実数ベクトル表記)の初期値は、下記(12)式とならないように、適当な値を設定する。たとえば、下記(13)式に示すように、Δに適当な値(たとえばΔ=1.0)を設定する。
その後、ディジタルフィルタ部4では、ビット周期で更新したhm+1(実数ベクトル表記)と、新たに入力される信号un+1(実数ベクトル表記)を用いて、上記(3)式を計算し、その計算結果を出力信号yn+1として判定部6に対して出力する。本実施の形態では、ディジタルフィルタ部4およびCMAタップ係数推定部5の処理を繰り返し実行することによって波形歪みを補償する。
最後に、判定部6では、上記処理によって歪みが補正された波形に対して判定処理を行う。
このように、本実施の形態においては、受信信号の振幅成分が正負均等に分布するような調整処理を行い、調整処理後の受信信号に対して等化処理を行うこととした。これにより、NRZ信号またはRZ信号の歪みを補償可能なCMAを用いた歪み補償等化器を得ることができる。
なお、本実施の形態においては、NRZ信号またはRZ信号の歪みを補償する場合について説明したが、これに限らず、たとえば、定包絡線信号であれば、単一極性の性質を持つ信号の歪みについても同様に補償することができる。さらに、定包絡線信号であれば、振幅が正負均等に分布していない受信信号の歪みについても同様に補償することができる。
実施の形態2.
図4は、本発明にかかる歪み補償等化器の実施の形態2の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5aと、判定部6と、0近傍点検出部11と、0近傍点回避部12と、を備えている。なお、前述の実施の形態1と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1と異なる処理についてのみ説明する。
図4は、本発明にかかる歪み補償等化器の実施の形態2の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5aと、判定部6と、0近傍点検出部11と、0近傍点回避部12と、を備えている。なお、前述の実施の形態1と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1と異なる処理についてのみ説明する。
まず、基準値処理部3では、前述した出力信号unを、近傍点検出部11とディジタルフィルタ部4に対して出力する。
0近傍点検出部11では、特定のしきい値εを設定しておき、基準値処理部3の出力信号unの絶対値がε未満になると、その信号を検出する。0近傍点回避部12では、検出された信号を、δまたは−δとなるように補正し、補正後の信号をCMAタップ係数推定部5aに対して出力する。なお、δまたは−δは、絶対値がε以上の値である。また、0近傍点検出部11にて検出されない信号は、現在の信号を保持した常態で、0近傍点回避部12から、CMAタップ係数推定部5aに出力する。なお、0近傍点回避部12の出力をgnとし、ベクトル表記を下記(14)式にて定義する。
通常、A/D変換部1でサンプル処理を行った受信信号に0近傍点が頻繁に存在すると、タップ係数の推定が正しく行われないが、上記0近傍点検出部11および0点近傍回避部12の処理により、0近傍点データを回避することができる。
CMAタップ係数推定部5aでは、ビット周期でのディジタルフィルタ部4の出力信号ymおよび上記補正後の信号gmに基づいて、(6)式、(7)式〜(10)式の処理を行い、タップ係数を推定する。ここで、(7)式〜(10)式におけるum *(複素ベクトル表記)を上記補正後の信号であるgm(実数ベクトル表記)に置き換えて、更新処理を行う。
このように、本実施の形態においては、基準値処理部の出力信号unの絶対値が特定のしきい値以下になる部分を検出し、検出された信号を当該しきい値以上の値に補正することとした。これにより、前述の実施の形態1と同様の効果が得られるとともに、さらに、A/D変換部でサンプル処理を行った受信信号に0近傍点が頻繁に存在する場合であっても、タップ係数を正しく推定することができる。
なお、本実施の形態においては、0近傍点検出部11,0近傍点回避部12を、実施の形態1の図1の構成に対して適用したが、これに限らず、後述する実施の形態10の図13の構成、または、後述する実施の形態11の図15の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態3.
図5は、本発明にかかる歪み補償等化器の実施の形態3の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5aと、判定部6と、0近傍点検出部11と、0近傍点回避部12と、を備えている。なお、前述の実施の形態1または2と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1または2と異なる処理についてのみ説明する。
図5は、本発明にかかる歪み補償等化器の実施の形態3の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5aと、判定部6と、0近傍点検出部11と、0近傍点回避部12と、を備えている。なお、前述の実施の形態1または2と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1または2と異なる処理についてのみ説明する。
まず、0近傍点回避部12では、前述した補正後の信号を、ディジタルフィルタ部4とCMAタップ係数推定部5aに対して出力する。なお、0近傍点検出部11にて検出されない信号は、現在の信号を保持した常態で、ディジタルフィルタ部4とCMAタップ係数推定部5aに対して出力される。
ディジタルフィルタ部4では、0近傍点回避部12からの出力信号とCMAタップ係数推定部5aから出力されるタップ係数に基づいて、前述した(3)式を計算し、その結果である信号ynを、CMAタップ係数推定部5aと判定部6に対して出力する。
このように、本実施の形態においては、実施の形態2と同様の処理で、出力信号unの絶対値が特定のしきい値以下になる部分を検出し、検出された信号を当該しきい値以上の値に補正することとした。さらに、補正後の信号を、ディジタルフィルタ部とCMAタップ係数推定部に対して出力することとした。これにより、前述の実施の形態1と同様の効果が得られるとともに、前述の実施の形態2よりもさらに精度よくタップ係数を推定することができる。
なお、本実施の形態においては、0近傍点検出部11,0近傍点回避部12を、実施の形態1の図1の構成に対して適用したが、これに限らず、後述する実施の形態10の図13の構成、または、後述する実施の形態11の図15の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態4.
図6は、本発明にかかる歪み補償等化器の実施の形態4の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5aと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21と、を備えている。なお、前述の実施の形態1、2または3と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1、2または3と異なる処理についてのみ説明する。
図6は、本発明にかかる歪み補償等化器の実施の形態4の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5aと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21と、を備えている。なお、前述の実施の形態1、2または3と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1、2または3と異なる処理についてのみ説明する。
まず、0近傍点検出部11bでは、前述同様、0近傍点の検出結果を0近傍点回避部12に対して出力し、さらに、0近傍点を検出したことを示す信号(検出信号)をタイミング調整部21に対して出力する。
タイミング調整部21では、0近傍点検出部11bにて0近傍点の検出信号を頻繁に検出した場合、A/D変換部1における受信信号のサンプルタイミングをオフセットさせる。これにより、0近傍点の信号をサンプルしないようにする。
ここで、タイミング調整部21の動作の一例を具体的に説明する。たとえば、タイミング調整部21の内部にカウンタを設け、特定のカウンタ値としてしきい値βを設定しておく。そして、このカウンタは、連続して0近傍点を検出した場合に検出数をカウントアップし、検出しなかった場合はカウンタ値を0にリセットする。その結果、タイミング調整部21は、カウンタ値がしきい値βを超えた場合に、タイミングをτサンプル分だけオフセットする信号をA/D変換部1に対して出力する。ただし、サンプル周期T´は変化させない。また、歪みの大きさにより、カウントアップの条件やしきい値βを変更することとしてもよい。
このように、本実施の形態においては、0近傍点の検出信号を頻繁に検出した場合に、0近傍点の信号をサンプルしないこととした。これにより、前述の実施の形態1と同様の効果が得られるとともに、さらに、A/D変換部でサンプル処理を行った受信信号に0近傍点が存在しなくなるので、タップ係数を正しく推定することができる。
なお、本実施の形態においては、タイミング調整部21を、実施の形態2の図4の構成に対して適用したが、これに限らず、実施の形態3の図5の構成、後述する実施の形態10の図13の構成、または、後述する実施の形態11の図15の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態5.
図7は、本発明にかかる歪み補償等化器の実施の形態5の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5cと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、を備えている。なお、前述の実施の形態1〜4と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1〜4と異なる処理についてのみ説明する。
図7は、本発明にかかる歪み補償等化器の実施の形態5の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5cと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、を備えている。なお、前述の実施の形態1〜4と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1〜4と異なる処理についてのみ説明する。
CMAタップ係数推定部5cでは、前述したCMAタップ係数推定部5aと同様の処理でタップ係数を推定し、さらに、前述した(4)式の評価関数Qの|ym|P−RPの値を誤差しきい値判定部31に対して出力する。
誤差しきい値判定部31では、予め一定のしきい値γを設定しておき、このしきい値γと上記|ym|P−RPとを比較し、その比較結果(大小を示す信号)をタイミング調整部21cに対して出力する。
タイミング調整部21cでは、0近傍点検出部11bから出力される検出信号と、誤差しきい値判定部31から出力される上記比較結果(大小信号)と、に基づいて、サンプルタイミングを調整する。一例として、誤差しきい値判定部31から出力する信号をζとした場合、このζが「1」であれば上記|ym|P−RPがしきい値γより大きいと判断し、ζが「0」であれば上記|ym|P−RPがしきい値γより小さいと判断する。
ここで、タイミング調整部21cの動作の一例を具体的に説明する。たとえば、タイミング調整部21cの内部にカウンタを設け、特定のカウンタ値としてしきい値βを設定しておく。そして、このカウンタは、連続して0近傍点を検出した場合に検出数をカウントアップし、検出しなかった場合はカウンタ値を0にリセットする。その結果、タイミング調整部21cは、カウンタ値がしきい値βを超えた場合に、ζを参照し、ζが「1」であれば、タイミングをτサンプル分だけオフセットする信号をA/D変換部1に対して出力する。ただし、サンプル周期T´は変化させない。一方で、カウンタ値がしきい値βを超えた場合であっても、ζを参照し、ζが「0」であればζ、タイミングオフセット信号を出力しない。なお、歪みの大きさにより、カウントアップの条件やしきい値βやしきい値γを変更することとしてもよい。
このように、本実施の形態においては、0近傍点検出部から出力される0近傍点の検出信号と、誤差しきい値判定部から出力されるしきい値γと|ym|P−RPとの比較結果と、に基づいて、サンプルタイミングを調整することとした。これにより、前述した実施の形態4と同様の効果が得られるとともに、さらに、|ym|P−RPの値が0に収束するようなA/D変換部のサンプルタイミングを探すことができる。
なお、本実施の形態においては、タイミング調整部21cおよび誤差しきい値判定部31を、実施の形態2の図4の構成に対して適用したが、これに限らず、実施の形態3の図5の構成、後述する実施の形態10の図13の構成、または、後述する実施の形態11の図15の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態6.
図8は、本発明にかかる歪み補償等化器の実施の形態6の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2dと、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5dと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、を備えている。なお、前述の実施の形態1〜5と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1〜5と異なる処理についてのみ説明する。
図8は、本発明にかかる歪み補償等化器の実施の形態6の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2dと、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5dと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、を備えている。なお、前述の実施の形態1〜5と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1〜5と異なる処理についてのみ説明する。
まず、受信したアナログNRZ信号またはアナログRZ信号u´(t)は、前述同様、A/D変換部1に入力されるとともに、本実施の形態ではさらにアナログ基準値処理部41へも入力される。また、基準値算出部2dでは、前述した基準値算出部2と同様の処理で算出した基準値αを、基準値処理部3とアナログ基準値処理部41に対して出力する。
アナログ基準値処理部41では、基準値算出部2dで算出した基準値に基づいて、上記アナログNRZ信号またはアナログRZ信号u´(t)を調整し、振幅値が正負均等に分布した波形を生成する。一例として、アナログ基準値処理部41では、基準値αをアナログ電圧信号に変換し、その電圧値に基づいて、受信したアナログNRZ信号またはアナログRZ信号に対してバイアスをかけるなどの処理を行う。
また、CMAタップ係数推定部5dでは、前述したCMAタップ係数推定部5cと同様の処理で、タップ係数を推定し、さらに、前述した(4)式の評価関数Qの|ym|P−RPの値を誤差しきい値判定部31に対して出力する。さらに、CMAタップ係数推定部5dでは、上記タップ係数(サンプル周期T´のディジタル信号)を、D/A変換部42に対して出力する。
D/A変換部42では、上記サンプル周期T´のディジタル信号をアナログ信号に変換し、そのアナログ信号をアナログフィルタ部43に対して出力する。D/A変換部42のサンプルタイミングは、一例として、A/D変換部1と同一とする。
アナログフィルタ部43では、前述したディジタルフィルタ部4と同様の処理を、ディジタル処理ではなく、アナログ処理で実現する。このとき、図3に示す遅延素子,乗算器,加算器は全てアナログ素子で構成することとし、さらに、遅延素子の遅延量はディジタルフィルタの遅延素子と等しい量を設定し、ビット周期T、T/2、T/Lのどれかに設定する。
最後に、判定部6では、上記処理によって歪みが補正された波形に対して判定処理を行う。
このように、本実施の形態においては、アナログ受信信号の振幅成分が正負均等に分布するような調整処理を行い、調整処理後のアナログ受信信号に対して等化処理を行うこととした。これにより、アナログNRZ信号またはアナログRZ信号の歪みを補償する、CMAを用いたブラインド適応等化器を得ることができる。
なお、本実施の形態においては、タイミング調整部21c,誤差しきい値判定部31,アナログ基準値処理部41,D/A変換部42およびアナログフィルタ部43を、実施の形態2の図4の構成に対して適用したが、これに限らず、実施の形態3の図5の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態7.
図9は、本発明にかかる歪み補償等化器の実施の形態7の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2dと、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5dと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、アナログ基準値処理部51と、を備えている。なお、前述の実施の形態1〜6と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1〜6と異なる処理についてのみ説明する。
図9は、本発明にかかる歪み補償等化器の実施の形態7の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2dと、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5dと、判定部6と、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、アナログ基準値処理部51と、を備えている。なお、前述の実施の形態1〜6と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1〜6と異なる処理についてのみ説明する。
本実施の形態では、まず、受信したアナログNRZ信号またはアナログRZ信号がアナログ基準値処理部1へ入力される。そして、アナログ基準値処理部51では、アナログ電気信号処理にて、受信信号の電圧がある程度正負均等に分布するように(たとえば、単一極性の性質を持つアナログ受信信号が両方の極性を持つように)波形を粗調整し、調整後の受信信号をA/D変換部1とアナログ基準値処理部41に対して出力する。
このように、本実施の形態においては、アナログ基準値処理部51が、受信信号の電圧がある程度正負均等に分布するように予め粗調整しているので、たとえば、A/D変換部1出力の平均値から基準値αを算出する場合に、平均値算出のためのサンプル数を減少させることができ、結果として、基準値αの算出を高速に行うことができる。さらに、CMAにおけるタップ係数推定の収束(推定)速度を速くすることもできる。すなわち、前述した実施の形態6を比較して、高速にアナログ波形の歪みを補償することができる。
なお、本実施の形態においては、タイミング調整部21c,誤差しきい値判定部31,アナログ基準値処理部41,D/A変換部42,アナログフィルタ部43およびアナログ基準値処理部51を、実施の形態2の図4の構成に対して適用したが、これに限らず、実施の形態3の図5の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態8.
図10は、本発明にかかる歪み補償等化器の実施の形態8の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5eと、判定部6eと、判定基準値算出部61と、収束しきい値判定部62と、を備えている。なお、前述の実施の形態1と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1と異なる処理についてのみ説明する。
図10は、本発明にかかる歪み補償等化器の実施の形態8の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5eと、判定部6eと、判定基準値算出部61と、収束しきい値判定部62と、を備えている。なお、前述の実施の形態1と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1と異なる処理についてのみ説明する。
まず、CMAタップ係数推定部5eでは、前述した実施の形態1でのCMAタップ係数推定部5と同様の処理でタップ係数を推定し、さらに、前述した(4)式の評価関数Qの|ym|P−RPを収束しきい値判定部62に対して出力する。
また、ディジタルフィルタ部4では、前述した出力信号ynを、CMAタップ係数推定部5eと判定部6eと判定基準値算出部61に対して出力する。
収束しきい値判定部62は、ビット周期Tで動作し、予め一定のしきい値ηを設定し、上記|ym|P−RPをある一定区間CLにわたって平均化する。そして、しきい値ηと上記で求めた平均値との大小を比較し、その結果としてSEを判定基準値算出部61に対して出力する。たとえば、平均値がηより小さい場合はSE=1となり、平均値がηより大きい場合はSE=0となる。
判定基準値算出部61は、ビット周期Tで動作し、後述する処理で、ディジタルフィルタ部4の出力信号ynの信号分布,分散,平均値などの統計値に基づいて最適な判定しきい値SDを算出し、その結果を判定部6eへ出力する。
また、判定基準値算出部61では、収束しきい値判定部62の出力値であるSEに基づいて動作の基準を決定する。たとえば、SE=0であれば、動作を行わずに、SD=0を判定部6eへ出力する。一方、SE=1であれば、動作を開始し、算出した最適な判定しきい値SDを判定部6eへ出力する。
判定部6eは、ビット周期Tで動作し、判定基準値算出部61の出力信号であるSDを2値判定のしきい値とし、このしきい値に基づいてディジタルフィルタ部4の出力信号ynを判定する。なお、2値判定では、しきい値SDを基準として、ディジタルフィルタ部4の出力信号ynがしきい値SDよりも大きい場合は1またはRと判定し、しきい値SDよりも小さい場合は0(または−1)または−Rと判定する。
つづいて、上記判定基準値算出部61の動作例を、図面を用いて具体的に説明する。図11は、判定基準値算出部61の構成例を示す図であり、信号分岐部201と統計値算出部202,203としきい値算出部204としきい値設定部205と、を備えている。
まず、しきい値設定部205では、前述した一定時間CL毎にSEを参照し、SE=1であれば、信号分岐部201と統計値算出部202と統計値算出部203としきい値算出部204に対して、一定時間CLだけ動作を行うように動作信号を出力する。そして、後述するしきい値算出部204による計算結果の出力値THを判定しきい値SDとして設定し、その判定しきい値SDを出力する。
一方、SE=0であれば、しきい値設定部205では、信号分岐部201と統計値算出部202と統計値算出部203としきい値算出部204に対して、動作を行わないように信号を出力する。そして、SD=0を判定基準値算出部61の出力値として設定する。なお、SDの初期値についてはSD=0とする。すなわち、しきい値設定部205が初めてSE=1を検知した場合に、信号分岐部201と統計値算出部202と統計値算出部203としきい値算出部204に対して、一定時間CLにわたって動作を行うように動作信号を出力し、SD=0を信号分岐部201に出力する。
信号分岐部201では、しきい値設定部205の出力値であるSDをしきい値として、ディジタルフィルタ部4の出力値ynを分岐する。たとえば、しきい値SDよりもディジタルフィルタ部4の出力値ynの方が大きければ、信号分岐部201は、ynを統計値算出部202へ出力する。また、しきい値SDよりもディジタルフィルタ部4の出力値ynの方が小さければ、信号分岐部201は、ynを統計値算出部203へ出力する。
統計値算出部202では、一定時間CLの間に入力されるynに基づいて、たとえば、平均値MA,標準偏差値MSDを算出する。一方、統計値算出部203では、たとえば、平均値SA,標準偏差値SSDを算出する。
しきい値算出部204では、統計値算出部202および203において算出された平均値MA,標準偏差値MSD,平均値SA,標準偏差値SSDに基づいて、下記(15)式のようにしきい値を算出する。そして、しきい値設定部205に対して、下記(15)式の算出結果THを出力する。
以上、判定基準値算出部61では、一定時間CL毎に、収束しきい値判定部62の出力信号SEを参照し、CMAタップ係数推定部5eがタップ係数を精度良く推定し、収束していればSE=1を一定時間CL毎に出力し続けるので、最適なしきい値をCL時間毎に継続的に更新する。一方で、CMAタップ係数推定部5eがタップ係数を精度良く推定できていない場合はSE=0となるので、判定基準算出部61では、しきい値を算出せずにSD=0を出力する。このとき、判定部6eでは極性(正負)で判定処理を行う。
このように、本実施の形態においては、判定基準値算出部61が最適な判定しきい値を求めることとした。また、収束しきい値判定部62を設け、歪みを抑制した後の信号に対して適応的な制御を行うことによって、最適なしきい値を更新することとした。これにより、判定部6eが最適なしきい値で判定を行えるので、判定誤りを抑制することができる。
なお、本実施の形態においては、CMAタップ係数推定部5eと判定部6eと判定基準値算出部61と収束しきい値判定部62を、実施の形態1の図1の構成に対して適用したが、これに限らず、実施の形態2の図4、実施の形態3の図5、実施の形態4の図6、実施の形態5の図7の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態9.
図12は、本発明にかかる歪み補償等化器の実施の形態9の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2dと、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5dと、判定部6fと、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、判定基準値算出部61と、収束しきい値判定部62と、しきい値変換部63と、を備えている。なお、前述の実施の形態6または8と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態6および8と異なる処理についてのみ説明する。
図12は、本発明にかかる歪み補償等化器の実施の形態9の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2dと、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5dと、判定部6fと、0近傍点検出部11bと、0近傍点回避部12と、タイミング調整部21cと、誤差しきい値判定部31と、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、判定基準値算出部61と、収束しきい値判定部62と、しきい値変換部63と、を備えている。なお、前述の実施の形態6または8と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態6および8と異なる処理についてのみ説明する。
しきい値変換部63では、判定基準値算出部61において算出した最適しきい値SDをアナログ値の電圧VDに変換し、判定部6fへ出力する。
判定部6fでは、アナログフィルタ部43からのアナログ出力信号を、実施の形態8で説明した判定部6eと同様の処理で、アナログ処理にて判定する。このとき、判定部6fは、アナログ素子で構成し、しきい値変換部63が出力するアナログ電圧しきい値VDを基準として2値判定を行う。
このように、本実施の形態においては、前述した実施の形態6と同様の、アナログNRZ信号またはアナログRZ信号の歪みを補償する方式に、前述した実施の形態8の、最適しきい値を算出する手法を適用することとした。これにより、アナログNRZ信号またはアナログRZ信号における判定誤りを抑制することができる。
なお、本実施の形態においては、判定基準値算出部61と収束しきい値判定部62としきい値変換部63と判定部6fを、実施の形態6の図8の構成に対して適用したが、これに限らず、実施の形態7の図9の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態10.
図13は、本発明にかかる歪み補償等化器の実施の形態10の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5gと、判定部6gと、判定基準値算出部61gと、収束しきい値判定部62gと、判定後ディジタルフィルタ部71と、遅延調整部72と、歪み除去部73と、を備えている。なお、前述の実施の形態1と、同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1と異なる処理についてのみ説明する。
図13は、本発明にかかる歪み補償等化器の実施の形態10の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5gと、判定部6gと、判定基準値算出部61gと、収束しきい値判定部62gと、判定後ディジタルフィルタ部71と、遅延調整部72と、歪み除去部73と、を備えている。なお、前述の実施の形態1と、同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態1と異なる処理についてのみ説明する。
まず、ディジタルフィルタ部4の出力信号であるynを歪み除去部73に出力する。歪み除去部73では、後述する判定後ディジタルフィルタ部71の出力信号Dmに基づいて、下記(16)式の処理を行う。そして、歪み除去部73の出力信号であるZnを、判定基準値算出部61gと判定部6gとCMAタップ係数推定部5gに出力する。なお、添え字mは実施の形態1と同様にビット周期時間の信号を表す。
判定部6gは、ビット周期Tで動作し、歪み除去部73の出力信号Znに対して、極性(SD=0の場合)での判定処理、または、判定基準値算出部61gの出力信号SDに基づいて前述の実施の形態8におけるしきい値制御を利用した判定処理、を行う。そして、しきい値SDを基準とし、歪み除去部73の出力信号Znがしきい値SDよりも大きい場合は1またはRと判定し、しきい値SDよりも小さい場合は−1または−Rと判定する。判定部6gの出力信号ZZmは、歪み補償等化器の最終的な出力であるとともに、遅延調整部72に対して出力される。
遅延調整部72では、遅延素子を用いて判定部6gの出力信号ZZmに対して遅延を付加する。遅延素子の遅延量は、たとえば、判定部6gの回路遅延も含めて、T/2となるように調整する。遅延調整部72の出力信号ZDmは、判定後ディジタルフィルタ部71とCMAタップ係数推定部5gに対して出力される。
また、収束しきい値判定部62gは、ビット周期Tで動作し、予め一定のしきい値ηを設定し、後述するCMAタップ係数推定部5gの出力値である|Zm|P−RPをある一定時間CLにわたって平均化する。そして、しきい値ηと平均値との大小を比較し、たとえば、平均値がηより小さい場合はSE=1を出力し、平均値がηより大きい場合はSE=0を出力する。
また、判定基準算出部61gは、収束しきい値判定部62gの出力値であるSEに基づいて動作の基準を決定する。たとえば、SE=0であれば動作を行わず、0(SD=0)を判定部6gへ出力する。一方、SE=1であれば動作を開始し、前述した実施の形態8に記載の方法で、最適な判定しきい値SDを判定部6gへ出力する。
また、判定後ディジタルフィルタ部71は、ビット周期Tで動作し、たとえば、図14に示すように動作する。図14は、判定後ディジタルフィルタ部71の構成例を示す図である。判定後ディジタルフィルタ部71では、たとえば、タップ数をNN個とし、後述するCMAタップ係数推定部5gから出力されるタップ係数をw(0)〜w(NN−1)とした場合、入力信号ZDmに対してNN個の遅延素子(301−0〜301−(NN−1)に相当)がそれぞれ遅延を付加し、各遅延素子が遅延付加後の信号を出力する。なお、各遅延素子による遅延量はビット周期Tとする。その後、各乗算器(302−0〜302−(NN−1)に相当)が、各遅延素子の出力信号に対してそれぞれ対応するタップ係数(w(0)〜w(NN−1)に相当)を乗算する。そして、加算器303が、各乗算器にて乗算後の信号を加算し、その加算結果を歪み補償後の波形Dmとして遅延調整部72に対して出力する。
上記判定後ディジタルフィルタ部71の処理を一般式(ベクトル表記:→)で表現すると、まず、判定後ディジタルフィルタ部71のNN個の乗算器の入力系列ZDm-1、およびCMAタップ係数推定部5gの出力信号であるタップ係数w(k)は、下記(17)式にて表すことができる(k=0,1,2,…,NN−1)。
そして、判定後ディジタルフィルタ部71の出力信号Dmは、下記(18)式にて表すことができる。
また、CMAタップ係数推定部5gは、ビット周期Tで動作し、基準値処理部3の出力信号unと、歪み除去部73の出力信号Znと、遅延調整部72の出力信号ZDmに基づいて、ディジタルフィルタ部4のタップ係数hm(実数ベクトル表記)と、判定後ディジタルフィルタ部71のタップ係数wm(実数ベクトル表記)と、を求める。ここでは、(4)式のymをZmに置き換え、前述した実施の形態1と同様に、評価関数Qを最小とするように、タップ係数hm(実数ベクトル表記)とwm(実数ベクトル表記)を更新する。なお、下記(19)式において、ビット周期時刻でのディジタルフィルタ部4の入力信号系列によるN個の遅延素子の出力系列um(実数ベクトル)、歪み除去部73の出力信号Zm、判定後ディジタルフィルタ部71のNN個の遅乗算器の入力系列ZDm-1、遅延調整部72の出力信号ZDmに基づく、CMAによるタップ係数の推定/更新式を示す。
具体的には、(4)式のymをZmに置き換え、評価関数Qのp,qを1または2とした場合、右辺第2項∇hQおよび∇wQは、下記(20)式,(21)式,(22)式,(23)式のように表す。
なお、実施の形態1と同様に、u* m(複素ベクトル表記),ZZ* m(複素ベクトル表記)は、それぞれum(実数ベクトル表記),ZZm(実数ベクトル表記)を使用する。ただし、μ1、μ2はタップ係数の更新速度を調整するパラメータであり、適切な値を設定する。また、タップ係数wm(実数ベクトル表記)の初期値については全て0を設定しておく。
さらに、CMAタップ係数推定部5gでは、|Zm|P−RPを収束しきい値判定部62gに対して出力する。
その後、ディジタルフィルタ部4と歪み除去部73と判定部6gと遅延調整部72と判定後ディジタルフィルタ部71とCMAタップ係数推定部5gにおいては、新たに入力される信号un+1(実数ベクトル表記)に対してそれぞれ上記処理を繰り返し実行することによって波形歪みを補償する。
このように、本実施の形態においては、前述した実施の形態1の処理に加え、さらに判定後の信号を利用してNRZ信号またはRZ信号の歪みを補償することとした。これにより、実施の形態1において補償できないような大きな信号歪みについても補償可能となる。
なお、本実施の形態においては、CMAタップ係数推定部5gと判定部6gと判定後ディジタルフィルタ部71と遅延調整部72と歪み除去部73を、実施の形態1の図1の構成に対して適用したが、これに限らず、実施の形態2の図4、実施の形態3の図5、実施の形態4の図6、実施の形態5の図7の構成に対して適用した場合であっても同様の効果を得ることができる。
実施の形態11.
図15は、本発明にかかる歪み補償等化器の実施の形態11の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5gと、判定部6gと、判定部6fと、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、アナログ基準値処理部51と、判定基準値算出部61gと、収束しきい値判定部62gと、しきい値変換部63と、判定後ディジタルフィルタ部71と、遅延調整部72と、歪み除去部73と、判定後アナログフィルタ部81と、遅延調整部82と、歪み除去部83と、D/A変換部84と、を備えている。なお、前述の実施の形態6〜10と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態6〜10と異なる処理についてのみ説明する。
図15は、本発明にかかる歪み補償等化器の実施の形態11の構成を示す図であり、この歪み補償等化器は、A/D変換部1と、基準値算出部2と、基準値処理部3と、ディジタルフィルタ部4と、CMAタップ係数推定部5gと、判定部6gと、判定部6fと、アナログ基準値処理部41と、D/A変換部42と、アナログフィルタ部43と、アナログ基準値処理部51と、判定基準値算出部61gと、収束しきい値判定部62gと、しきい値変換部63と、判定後ディジタルフィルタ部71と、遅延調整部72と、歪み除去部73と、判定後アナログフィルタ部81と、遅延調整部82と、歪み除去部83と、D/A変換部84と、を備えている。なお、前述の実施の形態6〜10と同様の構成については、同一の符号を付してその説明を省略する。ここでは、実施の形態6〜10と異なる処理についてのみ説明する。
CMAタップ係数推定部5gでは、前述した実施の形態10と同様に、ディジタルフィルタ部4および判定後ディジタルフィルタ部71のタップ係数を推定する。また、前述した実施の形態7と同様に、ディジタルフィルタ部4のタップ係数をD/A変換部42へ出力する。同様に、CMAタップ係数推定部5gにて推定した判定後ディジタルフィルタ部71のタップ係数をD/A変換部84へ出力する。その後、D/A変換部84が、アナログ電圧信号に変換し、判定後アナログフィルタ部81のタップ係数を生成する。
また、遅延調整部82では、前述の実施の形態10における遅延調整部72と同様の処理を、後述する判定部6fの出力信号に対してアナログ処理にて実行する。このとき、遅延素子はアナログ素子を用い、遅延量は、判定部6fのアナログ回路遅延を考慮し、T/2となるように調整する。
また、判定後アナログフィルタ部81では、前述の実施の形態10における判定後ディジタルフィルタ部71と同様の処理を、判定部6fの出力信号に対してアナログ処理にて実行する。このとき、図14に示す、遅延素子,乗算器,加算器は、全てアナログ素子で構成することとし、さらに、遅延素子の遅延量は、ディジタルフィルタの遅延素子と等しい量であるビット周期Tに設定する。
また、歪み除去部83では、前述した実施の形態10における歪み除去部73と同様の処理を、判定後アナログフィルタ部81の出力信号およびアナログフィルタ部43の出力信号に基づいてアナログ処理にて実行する。なお、(16)式を実現する減算回路は、アナログ素子で構成する。
そして、判定部6fでは、前述した実施の形態9と同様の処理を行い、その出力値は、歪み補償等化器の最終的な出力値であるとともに、アナログ遅延調整部82へも出力される。
このように、本実施の形態においては、前述した実施の形態10における歪み補償方式を、アナログNRZ信号またはアナログRZ信号に対しても実行することとした。また、前述の実施の形態9と同様に、アナログNRZ信号またはアナログRZ信号における判定誤りを抑制することができる。
以上のように、本発明にかかる歪み補償等化器は、既知系列を用いることなく受信信号の歪みを補償するブラインド適応等化器として有用であり、特に、CMAを用いた等化器として適している。
Claims (13)
- CMA(Constant Modulus Algorithm)を用いた歪み補償等化器において、
ディジタルの受信信号の振幅値が正負均等に分布した波形となるように調整する受信信号調整手段と、
直列に接続されたタップ数分の遅延素子が入力信号に対して順に特定の遅延を付加し、各遅延素子から出力される遅延付加後の信号に対してそれぞれ対応するタップ係数を乗算し、乗算後の全信号を加算し、その加算結果を出力するディジタルフィルタ部と、当該ディジタルフィルタ部の出力信号と前記受信信号調整手段の出力信号に基づいてCMAを用いたタップ係数の推定処理を行うCMAタップ係数推定部と、を含み、前記ディジタルフィルタ部および前記CMAタップ係数推定部の処理を繰り返し実行することによって前記調整後の受信信号の波形歪みを補償する等化手段と、
を備えることを特徴とする歪み補償等化器。 - 前記受信信号調整手段は、
前記ディジタル受信信号の振幅値が正負均等に分布した波形となるように調整するための基準値を算出する基準値算出手段と、
前記ディジタル受信信号から前記基準値を減算し、当該減算結果を前記調整後の受信信号として出力する基準値処理手段と、
を備えることを特徴とする請求項1に記載の歪み補償等化器。 - さらに、前記調整後の受信信号の絶対値が特定のしきい値未満となる部分を、0近傍点として検出する0近傍点検出手段と、
前記検出された0近傍点を、前記調整後の受信信号の絶対値が前記しきい値以上となるように補正して出力し、一方で、前記0近傍点検出手段にて検出されなかった信号点については、その値を保持した状態で出力する0近傍点補正手段と、
を備え、
前記等化手段内のCMAタップ係数推定部では、前記ディジタルフィルタ部の出力信号および前記0近傍点補正手段の出力信号を用いてタップ係数を推定することを特徴とする請求項1に記載の歪み補償等化器。 - 前記等化手段内のディジタルフィルタ部は、前記調整後の受信信号または前記0近傍点補正手段の出力信号を前記入力信号とすることを特徴とする請求項3に記載の歪み補償等化器。
- さらに、アナログ受信信号を前記ディジタル受信信号に変換するA/D変換手段と、
前記0近傍点を所定回数にわたって連続して検出した場合に、それらの0近傍点の信号をサンプルしないように前記A/D変換手段のサンプルタイミングを調整可能とするタイミング調整手段と、
を備えることを特徴とする請求項3に記載の歪み補償等化器。 - さらに、前記等化手段内のCMAタップ係数推定部から得られる、前記ディジタルフィルタ部の出力信号と理想包絡線値との誤差または二乗誤差(CMAの評価関数)に基づいて、誤差の大きさを判定する判定手段、
を備え、
前記タイミング調整手段は、前記0近傍点を所定回数にわたって連続して検出した場合に、前記誤差の大きさの判定結果に応じて、前記A/D変換手段のサンプルタイミングを調整することを特徴とする請求項5に記載の歪み補償等化器。 - さらに、前記アナログ受信信号の振幅値が正負均等に分布した波形となるように調整するアナログ受信信号調整手段と、
前記等化手段内のCMAタップ係数推定部にて推定されたタップ係数(ディジタル値)をアナログ値に変換するD/A変換手段と、
前記調整後のアナログ受信信号と前記アナログ値に変換後のタップ係数とを用いて、前記等化手段内のディジタルフィルタ部と同様の処理をアナログ処理で実現するアナログフィルタ手段と、
を備え、
前記等化手段、前記D/A変換手段および前記アナログフィルタ手段の処理を繰り返し実行することによって前記調整後のアナログ受信信号の波形歪みを補償することを特徴とする請求項6に記載の歪み補償等化器。 - 単一極性の性質を持つアナログ受信信号が両方の極性を持つように波形を粗調整し、当該粗調整後のアナログ受信信号を前記A/D変換手段および前記アナログ受信信号調整手段への入力とすることを特徴とする請求項7に記載の歪み補償等化器。
- さらに、前記CMAタップ係数推定部においてタップ係数を推定するためのCMAの評価関数に基づいて、タップ係数の推定精度を判定するタップ係数判定手段と、
前記タップ係数の推定精度の判定結果に基づいて、前記歪み補償後の信号に対する判定しきい値を算出する判定基準値算出手段と、
前記判定しきい値に基づいて前記歪み補償後の信号を判定する歪み補償後信号判定手段と、
を備えることを特徴とする請求項1に記載の歪み補償等化器。 - 前記判定基準値算出手段は、
前記タップ係数の推定精度の判定結果に基づいて前記判定しきい値を出力値として設定するしきい値設定手段と、
前記出力設定値に基づいて前記ディジタルフィルタ部の出力信号を二つに分岐する信号分岐手段と、
前記分岐後の信号に対してそれぞれ一定区間における平均および標準偏差(統計値)を算出する統計値算出手段と、
前記統計値に基づいて、前記しきい値設定手段において設定する判定しきい値を算出するしきい値算出手段と、
を備え、
前記信号分岐手段、統計値算出手段およびしきい値算出手段の処理を、一定間隔毎に繰り返し行うことを特徴とする請求項9に記載の歪み補償等化器。 - さらに、前記CMAタップ係数推定部においてタップ係数を推定するためのCMAの評価関数に基づいて、タップ係数の推定精度を判定するタップ係数判定手段と、
前記タップ係数の推定精度の判定結果に基づいて、前記ディジタルフィルタ部の出力信号である前記歪み補償後の信号に対する判定しきい値(ディジタル値)を算出する判定基準値算出手段と、
前記判定しきい値をアナログ値(アナログ判定しきい値)に変換するしきい値変換手段と、
前記アナログ判定しきい値に基づいて、前記アナログフィルタ手段の出力信号である歪み補償後のアナログ信号を判定する歪み補償後アナログ信号判定手段と、
を備えることを特徴とする請求項7に記載の歪み補償等化器。 - さらに、前記タップ係数を推定するためのCMAの評価関数に基づいてタップ係数の推定精度を判定するタップ係数判定手段と、
前記タップ係数の推定精度の判定結果および歪み除去後の信号に基づいて、当該歪み除去後の信号に対する判定しきい値を算出する判定基準値算出手段と、
前記判定しきい値に基づいて歪み除去後の信号を判定する歪み除去後信号判定手段と、
を備え、
前記等化手段においては、
さらに、前記歪み除去後信号判定手段にて判定後の信号に対して一定時間の遅延を与える遅延調整部と、
直列に接続されたタップ数分の遅延素子が前記遅延調整部の出力信号に対して順に特定の遅延を付加し、各遅延素子から出力される遅延付加後の信号に対してそれぞれ対応するタップ係数を乗算し、乗算後の全信号を加算し、その加算結果を出力する判定後ディジタルフィルタ部と、
前記判定後ディジタルフィルタ部の出力信号を用いて前記ディジタルフィルタ部の出力信号の歪みを除去し、当該歪み除去後の信号を前記判定基準値算出手段および前記歪み除去後信号判定手段に対して出力する歪み除去部と、
を備え、
前記CMAタップ係数推定部が、前記歪み除去部の出力信号と前記受信信号調整手段の出力信号と前記遅延調整部の出力信号に基づいて、前記ディジタルフィルタ部および前記判定後ディジタルフィルタ部のタップ係数を推定することとし、
前記ディジタルフィルタ部の出力信号に対して、前記歪み除去部、前記歪み除去後信号判定手段、前記遅延調整部、前記判定後ディジタルフィルタ部および前記CMAタップ係数推定部の処理を繰り返し実行することによって前記調整後の受信信号の波形歪みを補償することを特徴とする請求項1に記載の歪み補償等化器。 - さらに、アナログ受信信号の振幅値が正負均等に分布した波形となるように調整するアナログ受信信号調整手段と、
前記CMAタップ係数推定部にて推定された前記ディジタルフィルタ部のタップ係数(ディジタル値)をアナログ値に変換するアナログフィルタ用D/A変換手段と、
前記調整後のアナログ受信信号と前記アナログ値に変換後のタップ係数とを用いて、前記等化手段内のディジタルフィルタ部と同様の処理をアナログ処理で実現するアナログフィルタ手段と、
前記判定しきい値をアナログ値(アナログ判定しきい値)に変換するしきい値変換手段と、
前記アナログ判定しきい値に基づいて歪み除去後のアナログ信号を判定する歪み除去後アナログ信号判定手段と、
前記歪み除去後アナログ信号判定手段にて判定後の信号に対して一定時間の遅延を与える遅延調整手段と、
前記CMAタップ係数推定部にて推定された前記判定後ディジタルフィルタ部のタップ係数(ディジタル値)をアナログ値に変換する判定後アナログフィルタ用D/A変換手段と、
前記遅延調整手段の出力信号と前記アナログ値に変換後の判定後アナログフィルタ用タップ係数とを用いて、前記等化手段内の判定後ディジタルフィルタ部と同様の処理をアナログ処理で実現する判定後アナログフィルタ手段と、
前記判定後アナログフィルタ手段の出力信号を用いて前記アナログフィルタ手段の出力信号の歪みを除去し、当該歪み除去後のアナログ信号を前記歪み除去後アナログ信号判定手段に対して出力するアナログ歪み除去手段と、
を備え、
前記アナログフィルタ用D/A変換手段、前記判定後アナログフィルタ用D/A変換手段、前記アナログフィルタ手段、前記判定後アナログフィルタ手段の処理を繰り返し実行することによって前記調整後のアナログ受信信号の波形歪みを補償することを特徴とする請求項12に記載の歪み補償等化器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159475 | 2004-05-28 | ||
JP2004159475 | 2004-05-28 | ||
PCT/JP2005/006473 WO2005117285A1 (ja) | 2004-05-28 | 2005-04-01 | 歪み補償等化器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005117285A1 true JPWO2005117285A1 (ja) | 2008-04-03 |
Family
ID=35451219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006513820A Withdrawn JPWO2005117285A1 (ja) | 2004-05-28 | 2005-04-01 | 歪み補償等化器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070223570A1 (ja) |
JP (1) | JPWO2005117285A1 (ja) |
GB (1) | GB2429382A (ja) |
WO (1) | WO2005117285A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4303760B2 (ja) | 2007-02-16 | 2009-07-29 | 富士通株式会社 | Ad変換制御装置、光受信装置および光受信方法 |
US8300114B2 (en) | 2009-01-30 | 2012-10-30 | Intersil Americas, Inc. | Mixed format media transmission systems and methods |
JP4757323B2 (ja) * | 2009-03-30 | 2011-08-24 | 富士通株式会社 | 波形歪み補償装置 |
JP5024481B2 (ja) * | 2009-05-07 | 2012-09-12 | 日本電気株式会社 | コヒーレント受信機 |
US8265133B2 (en) * | 2009-09-30 | 2012-09-11 | Silicon Laboratories Inc. | Radio receiver having a multipath equalizer |
CN102215189B (zh) * | 2010-04-02 | 2014-12-17 | 富士通株式会社 | 滤波器、相干接收机装置和相干接收方法 |
EP2487813B1 (en) * | 2011-02-01 | 2013-04-17 | Alcatel Lucent | Polarization de-multiplex for multilevel signals |
US20130230311A1 (en) * | 2012-03-02 | 2013-09-05 | Neng Bai | Systems and methods for compensating for interference in multimode optical fiber |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6718087B2 (en) * | 2000-03-22 | 2004-04-06 | University Of Maryland Baltimore County | System and method for reducing differential mode dispersion effects in multimode optical fiber transmissions |
-
2005
- 2005-04-01 GB GB0618858A patent/GB2429382A/en not_active Withdrawn
- 2005-04-01 US US11/587,372 patent/US20070223570A1/en not_active Abandoned
- 2005-04-01 JP JP2006513820A patent/JPWO2005117285A1/ja not_active Withdrawn
- 2005-04-01 WO PCT/JP2005/006473 patent/WO2005117285A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
GB0618858D0 (en) | 2006-11-08 |
GB2429382A (en) | 2007-02-21 |
WO2005117285A1 (ja) | 2005-12-08 |
US20070223570A1 (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6347126B1 (en) | Receiver with a frequency offset correcting function | |
JPWO2005117285A1 (ja) | 歪み補償等化器 | |
CN109314572B (zh) | 传输特性补偿装置、传输特性补偿方法以及通信装置 | |
JP5886984B2 (ja) | 光受信装置および位相サイクルスリップ低減方法 | |
US7339990B2 (en) | Processing a received signal at a detection circuit | |
US6952570B2 (en) | Wireless communication receiver that determines frequency offset | |
JP5482210B2 (ja) | 光受信器および光受信方法 | |
US9455847B1 (en) | Wireless communication apparatus with phase noise mitigation | |
JP5312384B2 (ja) | ディジタルサンプル処理方法、ディジタルサンプル処理装置、及びプログラム | |
US9680667B2 (en) | Adaptive equalization circuit, digital coherent receiver, and adaptive equalization method | |
CA2977620C (en) | Optical reception device and optical reception method | |
KR101363122B1 (ko) | 데이터의 고속 전송을 위한 적응 알고리즘을 적용한 등화기 및 등화 방법 | |
US20100074346A1 (en) | Channel estimation in ofdm receivers | |
WO2019142373A1 (en) | Method and receiver for decoding optical signal transmitted over optical channel | |
US9300498B2 (en) | Decision-feedback analyzer and methods for operating the same | |
US10505768B2 (en) | Partially disjoint equalization and carrier recovery | |
US8644369B1 (en) | Equalizer adaptation for heavily compressed or clipped communications signals | |
KR20060015982A (ko) | 타이밍 복구 장치 및 방법 | |
KR100442255B1 (ko) | 채널 등화 장치 | |
JP2009100357A (ja) | 波形等化器、及び、波形等化器の制御方法 | |
CN115378566B (zh) | 时间偏差校正方法、fpga和通信接收设备 | |
US11502815B2 (en) | Impairment detector for digital signals | |
KR101359691B1 (ko) | 데이터의 고속 전송을 위한 등화기 및 등화 방법 | |
JP4342208B2 (ja) | デジタル放送受信装置 | |
JP4795274B2 (ja) | 適応等化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080731 |