TWI778590B - 類比數位轉換器裝置與校正電路控制方法 - Google Patents

Abstract

一種類比數位轉換器裝置，包括複數個類比數位轉換電路、一校正電路以及一控制電路。該些類比數位轉換電路用以根據複數個時脈訊號產生複數個第一量化輸出。該校正電路用以根據該些第一量化輸出執行至少一誤差運算來產生複數個第二量化輸出，且根據該些第二量化輸出分析該些時脈訊號的複數個時間差資訊來產生複數個調整訊號。該控制電路用以分析該些第一量化輸出，以產生至少一控制訊號至該校正電路，其中該至少一控制訊號用於控制該校正電路選擇性地執行該至少一誤差運算，以及選擇性地分析該些時脈訊號的該些時間差資訊。

Description

類比數位轉換器裝置與校正電路控制方法

本揭示內容係有關於一種類比數位轉換器裝置與校正電路控制方法，且特別是指一種時間交錯式類比數位轉換器裝置與校正電路控制方法。

類比數位轉換器(analog-to-digital converter, ADC)常應用於各種電子裝置中，用於轉換類比訊號至數位訊號以進行訊號處理。在實際應用中，ADC會因為增益誤差、偏移誤差或時序誤差影響其本身的解析度或線性度。其中，當輸入訊號微弱(例如，振幅過小或功率過小)時，現有技術針對前述三種誤差所進行校正容易受到影響，使得不同通道間的相位誤差可能會不正確地收斂。

本揭示內容的一態樣為一類比數位轉換器裝置。該類比數位轉換器裝置包括複數個類比數位轉換電路、一校正電路以及一控制電路。該些類比數位轉換電路用以根據交錯的複數個時脈訊號轉換一輸入訊號，以產生複數個第一量化輸出。該校正電路用以根據該些第一量化輸出執行至少一誤差運算來產生至少一校正資訊，利用該至少一校正資訊校正該些第一量化輸出來產生複數個第二量化輸出，且根據該些第二量化輸出分析該些時脈訊號的複數個時間差資訊來產生複數個調整訊號，其中該些調整訊號用以降低該些類比數位轉換電路的一時脈偏斜。該控制電路接收該些第一量化輸出，並用以分析該些第一量化輸出，以產生至少一控制訊號至該校正電路，其中該至少一控制訊號用於控制該校正電路選擇性地執行該至少一誤差運算，以及選擇性地分析該些時脈訊號的該些時間差資訊。

本案的另一態樣為一校正電路控制方法。該校正電路控制方法包含：藉由一控制電路接收複數個類比數位轉換電路根據交錯的複數個時脈訊號所產生的複數個第一量化輸出；藉由該控制電路分析該些第一量化輸出，以產生至少一控制訊號至一校正電路；藉由該校正電路，根據該至少一控制訊號選擇性地執行至少一誤差運算來產生至少一校正資訊，以及選擇性地分析該些時脈訊號的複數個時間差資訊來產生複數個調整訊號，其中該些調整訊號用以降低該些類比數位轉換電路的一時脈偏斜；以及藉由該校正電路校正該些第一量化輸出來產生複數個第二量化輸出。

綜上，本揭示的ADC裝置以及校正電路控制方法藉由控制電路分析多個類比數位轉換電路所產生的多個第一量化輸出，以產生用於控制校正電路的至少一控制訊號。在輸入訊號微弱(例如，振幅過小或功率過小)的情況下，ADC裝置藉由至少一控制訊號控制校正電路根據先前產生的校正資訊產生多個第二量化輸出(或/及控制校正電路輸出先前產生的多個調整訊號)，以避免校正電路所進行的校正因為輸入訊號微弱而受影響的問題。如此一來，也可解決多個類比數位轉換電路之間的相位誤差不正確地收斂的問題。

下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭示之內容中與特殊內容中的平常意義。

關於本文中所使用之「耦接」或「連接」，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

請參閱第1A、1B圖，第1A圖為根據本案部分實施例繪示的一種類比數位轉換器(analog-to-digital converter, ADC)裝置100的示意圖。第1B圖為根據本案部分實施例繪示的第1A圖中多個時脈訊號CLK ₀~CLK _M-1之波形示意圖。於部分實施例中，ADC裝置100操作為具有多通道的一時間交錯式(time-interleaved)ADC。

於部分實施例中，ADC裝置100包含多個類比數位轉換電路110、校正電路120以及控制電路130。值得注意的是，每一個類比數位轉換電路110操作為單一通道。換言之，ADC裝置100包含M個通道。於部分實施例中，M為一偶數。如第1A圖所示，每一個類比數位轉換電路110用以根據多個時脈訊號CLK ₀~CLK _M-1的其中之一對輸入訊號SIN進行類比數位轉換，以產生多個量化輸出Q ₀~Q _M-1的其中之一。

如第1B圖所示，多個時脈訊號CLK ₀~CLK _M-1中兩個鄰近的時脈訊號彼此之間存在有一時間間隔，因此， 相鄰的2個通道會在不同時間執行取樣操作與類比數位轉換。舉例而言，第1個通道(即根據時脈訊號CLK ₀操作的類比數位轉換電路110)於第1個取樣時間S1對輸入訊號SIN進行取樣，並進行類比數位轉換，第2個通道(即根據時脈訊號CLK­ ₁操作的類比數位轉換電路110)於第2個取樣時間S2對輸入訊號SIN進行取樣，並進行類比數位轉換，且第3個通道(即根據時脈訊號CLK­ ₂操作的類比數位轉換電路110)於第3個取樣時間S3對輸入訊號SIN進行取樣，並進行類比數位轉換。其中，取樣時間S1與S2之間的差為取樣週期SP(其對應的取樣頻率為fs，即SP=1/fs)。依此類推，M個通道可根據多個交錯時序進行運作。

校正電路120耦接至每一個類比數位轉換電路110，以接收多個量化輸出Q ₀~Q _M-1。校正電路120可依據量化輸出Q ₀~Q _M-1執行至少一誤差運算來產生至少一校正資訊，以校正多個類比數位轉換電路110中的偏移(offset)與增益(gain)誤差，並產生校正後的多個量化輸出CQ2 ₀~CQ2 _M-1。此外，校正電路120可根據校正後的量化輸出CQ2 ₀~CQ2 _M-1分析多個類比數位轉換電路110之間存在的時脈偏斜(相當於時間差資訊)，以產生多個調整訊號T ₀~T _M-1。

如第1A圖所示，校正電路120包含偏移校正電路121、增益校正電路123以及偏斜調整電路125。偏移校正電路121電性耦接至每一個類比數位轉換電路110，以接收多個量化輸出Q ₀~Q _M-1。於部分實施例中，偏移校正電路121用以根據多個量化輸出Q ₀~Q _M-1執行一偏移誤差運算(即前述的至少一誤差運算)來產生一偏移校正資訊(即前述的至少一校正資訊)，且利用偏移校正資訊降低多個量化輸出Q ₀~Q _M-1的偏移誤差來產生多個量化輸出CQ1 ₀~CQ1 _M-1。

承上述，增益校正電路123電性耦接至偏移校正電路121，以接收多個量化輸出CQ1 ₀~CQ1 _M-1。於部分實施例中，增益校正電路123用以根據多個量化輸出CQ1 ₀~CQ1 _M-1執行一增益誤差運算(即前述的至少一誤差運算)來產生一增益校正資訊(即前述的至少一校正資訊)，且利用增益校正資訊降低多個量化輸出CQ1 ₀~CQ1 _M-1的增益誤差來產生校正後的多個量化輸出CQ2 ₀~CQ2 _M-1。

承上述，偏斜調整電路125電性耦接至增益校正電路123，以接收校正後的多個量化輸出CQ2 ₀~CQ2 _M-1。於部分實施例中，偏斜調整電路125用以分析校正後的量化輸出CQ2 ₀~CQ2 _M-1來產生多個調整訊號T ₀~T _M-1。於部分實施例中，偏斜調整電路125將多個調整訊號T ₀~T _M-1分別輸出至多個類比數位轉換電路110，多個調整訊號T ₀~T _M-1用以指示多個類比數位轉換電路110因時脈偏斜所需調整的時序。

詳細而言，由於量化輸出CQ2 _0­對應第1個取樣時間S1且量化輸出CQ2 ₁對應第2個取樣時間S2，此兩個對應時間之間的期間差為1個取樣週期SP，故分析量化輸出CQ2 _0­以及量化輸出CQ2 ₁可得知時脈訊號CLK ₀與時脈訊號CLK ₁中於1個取樣週期SP內的時間差資訊。依此類推，藉由此設置方式，偏斜調整電路125可分析出時脈訊號CLK ₀~CLK _M-1中每一對相鄰的時脈訊號於1個取樣週期SP內的時間差資訊。

上述分析時脈訊號CLK ₀~CLK _M-1中每一對相鄰的時脈訊號於1個取樣週期SP內的時間差資訊的設置方式僅用於示例，本揭示並不以此為限。於部分實施例中，偏斜調整電路125可分別分析出偶數項時脈訊號CLK ₀、CLK ₂、…、CLK _M-2中於2個取樣週期SP內的時間差資訊以及奇數項時脈訊號CLK ₁、CLK ₃、…、CLK _M-1中於2個取樣週期SP內的時間差資訊。

於部分實施例中，多個類比數位轉換電路110可根據多個調整訊號T ₀~T _M-1調整取樣操作與/或類比數位轉換操作的執行時序，以等效校正時脈偏斜。於其他部分實施例中，多個時脈訊號CLK ₀~CLK _M-1的時序可直接根據多個調整訊號T ₀~T _M-1被調整，以等效校正時脈偏斜。舉例而言，多個調整訊號T ₀~T _M-1被輸入至用於產生多個時脈訊號CLK ₀~CLK _M-1的時脈產生器、相位內插器或是一數位延遲控制線，以調整多個時脈訊號CLK ₀~CLK _M-1的相位。上述根據調整訊號T ₀~T _M-1校正時脈偏斜的設置方式僅用於示例，本揭示並不以此為限。

又如第1A圖所示，控制電路130電性耦接至每一個類比數位轉換電路110以及校正電路120，以接收多個量化輸出Q ₀~Q _M-1。於部分實施例中，控制電路130用以分析多個量化輸出Q ₀~Q _M-1，以產生至少一控制訊號(例如第1圖所示的CSo、CSg、CSs)至校正電路120。關於此處之操作將於後述段落中參照第2圖詳細說明。

請參閱第2圖，第2圖為根據本案部分實施例繪示的第1A圖中之控制電路130之電路示意圖。於部分實施例中，控制電路130包含多個絕對值電路131、平均電路133、濾波電路135以及比較電路137。

多個絕對值電路131分別電性耦接至多個類比數位轉換電路110，以分別接收多個量化輸出Q ₀~Q _M-1。於部分實施例中，每一絕對值電路131依據多個量化輸出Q ₀~Q _M-1中的一對應量化輸出執行一絕對值運算，以產生多個絕對值訊號A ₀~A _M-1中的一對應絕對值訊號。以第1個絕對值電路131為例，第1個絕對值電路131接收量化輸出Q ₀，並執行絕對值運算來取得量化輸出Q ₀的絕對值，以產生絕對值訊號A ₀。其餘絕對值電路131之設置方式與操作可以此類推，故不再重複贅述。於部分實施例中，絕對值電路131可由處理電路或整流電路實現，各種實現絕對值電路131的電路皆為本揭示所涵蓋的範圍。

平均電路133電性耦接至多個絕對值電路131，以接收多個絕對值訊號A ₀~A _M-1。於部分實施例中，平均電路133用以根據多個絕對值訊號A ₀~A _M-1執行一平均運算來平均多個絕對值訊號A ₀~A _M-1，以產生平均訊號AVG。於部分實施例中，平均電路133可由數位處理電路實現，但本揭示並不以此為限。

如第2圖所示，於部分實施例中，平均電路133包含第一運算電路331以及第二運算電路333。第一運算電路331電性耦接至多個絕對值電路131，以接收多個絕對值訊號A ₀~A _M-1。於部分實施例中，第一運算電路331用以根據多個絕對值訊號A ₀~A _M-1執行一加總運算來加總多個絕對值訊號A ₀~A _M-1，以產生加總訊號SUM。於部分實施例中，第一運算電路331可由加法器或其他具有相同功能的處理電路實現。各種實現第一運算電路331的電路皆為本揭示所涵蓋的範圍。

承上述，第二運算電路333電性耦接至第一運算電路331，以接收加總訊號SUM。於部分實施例中，第二運算電路333用以對加總訊號SUM執行一除法運算，以產生平均訊號AVG。具體而言，第二運算電路333可將加總訊號SUM除以M(即為通道的數量)來產生平均訊號AVG。於部分實施例中，第二運算電路333可由除法器或其他具有相同功能的處理電路實現。各種實現第二運算電路333的電路皆為本揭示所涵蓋的範圍。

濾波電路135電性耦接至平均電路133，以接收平均訊號AVG。於部分實施例中，濾波電路135用以對平均訊號AVG進行濾波操作。

比較電路137電性耦接至濾波電路135，以接收濾波後的平均訊號AVG。於部分實施例中，比較電路137用以比較平均訊號AVG與至少一臨界值(例如第2圖所示的TH)，以產生至少一控制訊號(例如第2圖所示的CSo、CSg、CSs)至校正電路120。

由於多個量化輸出Q ₀~Q _M-1是藉由多個類比數位轉換電路110轉換輸入訊號SIN的振幅而產生的，前述根據多個量化輸出Q ₀~Q _M-1產生的平均訊號AVG關聯於輸入訊號SIN的振幅。此外，用來與平均訊號AVG進行比較的臨界值TH也關聯於輸入訊號SIN的振幅。具體而言，平均訊號AVG可對應至當前輸入訊號SIN的振幅，而臨界值TH可對應至一預先設定好的振幅大小(例如，20%的輸入訊號SIN的最大振幅)。換言之，於第2圖所示的實施例中，控制電路130用於根據輸入訊號SIN的振幅大小來產生至少一控制訊號，但本揭示並不限於此。於其他實施例中，控制電路130也可用於根據輸入訊號SIN的功率大小來產生至少一控制訊號。

於部分實施例中，校正電路120根據至少一控制訊號可選擇性地執行至少一誤差運算來產生至少一校正資訊。此外，校正電路120根據至少一控制訊號可選擇性地分析多個類比數位轉換電路110之間存在的時脈偏斜(相當於多個時脈訊號CLK ₀~CLK _M-1的時間差資訊)來產生多個調整訊號T ₀~T _M-1。

於部分實施例中，輸入訊號SIN的振幅較大(或量化輸出Q ₀~Q _M-1中連續多者的數值變化量較大)，使得平均訊號AVG大於或等於臨界值TH。據此，控制電路130可分別產生三個第一電壓位準(例如，高電壓位準)的控制訊號CSo、CSg、CSs至校正電路120，以同時致能偏移校正電路121、增益校正電路123與偏斜調整電路125。換言之，偏移校正電路121根據高電壓位準的控制訊號CSo執行偏移誤差運算來產生偏移校正資訊，增益校正電路123根據高電壓位準的控制訊號CSg執行增益誤差運算來產生增益校正資訊，且偏斜調整電路125根據高電壓位準的控制訊號CSs分析多個時脈訊號CLK ₀~CLK _M-1的時間差資訊來產生多個調整訊號T ₀~T _M-1。

於部分實施例中，輸入訊號SIN振幅較小(或量化輸出Q ₀~Q _M-1中連續多者的數值變化量較小)，使得平均訊號AVG小於臨界值TH。據此，控制電路130可分別產生三個第二電壓位準(例如，低電壓位準)的控制訊號CSo、CSg、CSs至校正電路120，以同時禁能偏移校正電路121、增益校正電路123與偏斜調整電路125。換言之，偏移校正電路121根據低電壓位準的控制訊號CSo而不產生偏移校正資訊，增益校正電路123根據低電壓位準的控制訊號CSg而不產生增益校正資訊，且偏斜調整電路125根據低電壓位準的控制訊號CSs不去分析多個時脈訊號CLK ₀~CLK _M-1的時間差資訊。

在偏移校正電路121、增益校正電路123與偏斜調整電路125皆被禁能的情況下，校正電路120會利用先前所產生的校正資訊來校正多個量化輸出Q ₀~Q _M-1，以產生的多個量化輸出CQ2 ₀~CQ2 _M-1。此外，校正電路120會直接輸出先前所產生的調整訊號T ₀~T _M-1來校正時脈偏斜。在一些實施例中，ADC裝置110包含一記憶體電路(未繪示)，記憶體電路用於儲存先前所產生的校正資訊與先前所產生的調整訊號T ₀~T _M-1。

為便於說明，以下將對應於第N週期的多個時脈訊號CLK ₀~CLK _M-1的多個量化輸出Q ₀~Q _M-1、多個量化輸出CQ1 ₀~CQ1 _M-1以及多個量化輸出CQ2 ₀~CQ2 _M-1，分別稱為第N週期的多個量化輸出Q ₀~Q _M-1、第N週期的多個量化輸出CQ1 ₀~CQ1 _M-1以及第N週期的多個量化輸出CQ2 ₀~CQ2 _M-1，其餘訊號之命名亦依此類推。於一實際應用的例子中，多個類比數位轉換電路110輸出第N週期的多個量化輸出Q ₀~Q _M-1，其中，N為正整數。校正電路120藉由偏移校正電路121與增益校正電路123校正第N週期的多個量化輸出Q ₀~Q _M-1，以產生第N週期的多個量化輸出CQ2 ₀~CQ2 _M-1。此外，校正電路120藉由偏斜調整電路125分析第N週期的多個量化輸出CQ2 ₀~CQ2 _M-1，以產生第N週期的多個調整訊號T ₀~T _M-1。

承上述，控制電路130分析第N週期的多個量化輸出Q ₀~Q _M-1，以產生第N週期的多個控制訊號CSo、CSg、CSs至校正電路120。據此，校正電路120可根據第N週期的多個控制訊號CSo、CSg、CSs選擇性地對第N+1週期的多個量化輸出Q ₀~Q _M-1執行至少一誤差運算，且選擇性地分析第N+1週期的多個時脈訊號CLK ₀~CLK _M-1的時間差資訊。

舉例來說，若第N週期的控制訊號CSo為高電壓位準，則校正電路120中的偏移校正電路121根據第N+1週期的多個量化輸出Q ₀~Q _M-1執行偏移誤差運算來產生偏移校正資訊，且利用偏移校正資訊降低第N+1週期的多個量化輸出Q ₀~Q _M-1的偏移誤差來產生第N+1週期的多個量化輸出CQ1 ₀~CQ1 _M-1。反之，若第N週期的控制訊號CSo為低電壓位準，則偏移校正電路121不執行偏移誤差運算，且利用先前產生的偏移校正資訊(例如，根據第N週期的多個量化輸出Q ₀~Q _M-1產生的偏移校正資訊)降低第N+1週期的多個量化輸出Q ₀~Q _M-1的偏移誤差來產生第N+1週期的多個量化輸出CQ1 ₀~CQ1 _M-1。

若第N週期的控制訊號CSg為高電壓位準，則校正電路120中的增益校正電路123根據第N+1週期的多個量化輸出CQ1 ₀~CQ1 _M-1執行增益誤差運算來產生增益校正資訊，且利用增益校正資訊降低第N+1週期的多個量化輸出CQ1 ₀~CQ1 _M-1的增益誤差來產生第N+1週期的多個量化輸出CQ2 ₀~CQ2 _M-1。反之，若第N週期的控制訊號CSg為低電壓位準，則增益校正電路123不執行增益誤差運算，且利用先前產生的增益校正資訊(例如，根據第N週期的多個量化輸出CQ1 ₀~CQ1 _M-1產生的增益校正資訊)降低第N+1週期的多個量化輸出CQ1 ₀~CQ1 _M-1的增益誤差來產生第N+1週期的多個量化輸出CQ2 ₀~CQ2 _M-1。

若第N週期的控制訊號CSs為高電壓位準，則校正電路120中的偏斜調整電路125分析第N+1週期的多個量化輸出CQ2 ₀~CQ2 _M-1，以產生第N+1週期的多個調整訊號T ₀~T _M-1至多個類比數位轉換電路110。反之，若第N週期的控制訊號CSs為低電壓位準，則偏斜調整電路125不對第N+1週期的多個量化輸出CQ2 ₀~CQ2 _M-1進行分析，且輸出先前產生的多個調整訊號T ₀~T _M-1(例如，根據第N週期的多個量化輸出CQ2 ₀~CQ2 _M-1產生的第N週期的多個調整訊號T ₀~T _M-1)至多個類比數位轉換電路110。

於上述實施例中，控制電路130中的比較電路137根據濾波後的平均訊號AVG與一個臨界值TH的比較結果來產生多個控制訊號CSo、CSg、CSs，以同時禁/致能校正電路120中的偏移校正電路121、增益校正電路123與偏斜調整電路125。然而，本揭示並不限於此。於其他實施例中，控制電路130中的比較電路137可根據濾波後的平均訊號AVG與多個臨界值的比較結果來產生不同電壓位準的多個控制訊號CSo、CSg、CSs，以分別禁/致能校正電路120中的偏移校正電路121、增益校正電路123與偏斜調整電路125。

例如，比較電路137將平均訊號AVG與第一臨界值TH1以及第二臨界值TH2進行比較，其中，第二臨界值TH2大於第一臨界值TH1。若平均訊號AVG小於第一臨界值TH1，則控制電路130輸出一個高電壓位準的控制訊號CSo以及二個低電壓位準的控制訊號CSg、CSs，以致能偏移校正電路121，且禁能增益校正電路123與偏斜調整電路125。若平均訊號AVG大於第一臨界值TH1但小於第二臨界值TH2，則控制電路130輸出二個高電壓位準的控制訊號CSo、CSg以及一個低電壓位準的控制訊號CSs，以致能偏移校正電路121與增益校正電路123，且禁能偏斜調整電路125。若平均訊號AVG大於第二臨界值TH2，則控制電路130輸出三個高電壓位準的控制訊號CSo、CSg、CSs，以致能偏移校正電路121、增益校正電路123與偏斜調整電路125。換言之，輸入訊號SIN的振幅愈小，被控制電路130禁能的電路數量可愈多。

請參閱第3圖，第3圖為根據本案部分實施例繪示的一種校正電路控制方法300的流程圖。為易於理解，校正電路控制方法300將參照前述各圖式進行描述。在部分實施例中，校正電路控制方法300可由第1A圖的ADC裝置100執行。於一實施例中，校正電路控制方法300首先執行步驟S310，藉由校正電路120接收多個類比數位轉換電路110根據多個時脈訊號CLK ₀~CLK _M-1所產生的多個量化輸出Q ₀~Q _M-1。

校正電路控制方法300接著執行步驟S320，藉由控制電路130分析多個量化輸出Q ₀~Q _M-1，以產生至少一控制訊號(例如前述的多個控制訊號CSo、CSg、CSs)至校正電路120。

校正電路控制方法300接著執行步驟S330，藉由校正電路120根據至少一控制訊號選擇性地執行至少一誤差運算來產生至少一校正資訊，以及選擇性地分析多個時脈訊號CLK ₀~CLK _M-1的時間差資訊來產生多個調整訊號T ₀~T _M-1。

校正電路控制方法300接著執行步驟S340，藉由校正電路120校正多個量化輸出Q ₀~Q _M-1來產生多個量化輸出CQ2 ₀~CQ2 _M-1。前述各個步驟之說明與其實施方式可參考前述各實施例的描述，故於此不再重複贅述。

綜上，本揭示的ADC裝置100以及校正電路控制方法300藉由控制電路130分析多個類比數位轉換電路110所產生的多個量化輸出Q ₀~Q _M-1，以產生用於控制校正電路120的至少一控制訊號。在輸入訊號SIN微弱(例如，振幅過小或功率過小)的情況下，ADC裝置100藉由至少一控制訊號控制校正電路120根據先前產生的校正資訊產生多個量化輸出CQ2 ₀~CQ2 _M-1(或/及控制校正電路120輸出先前產生的多個調整訊號T ₀~T _M-1)，以避免校正電路120所進行的校正因為輸入訊號微弱而受影響的問題。如此一來，也可解決多個類比數位轉換電路110之間的相位誤差不正確地收斂的問題。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100:類比數位轉換器裝置 110:類比數位轉換電路 120:校正電路 121:偏移校正電路 123:增益校正電路 125:偏斜調整電路 130:控制電路 131:絕對值電路 133:平均電路 135:濾波電路 137:比較電路 300:校正電路控制方法 331:第一運算電路 333:第二運算電路 CLK ₀~CLK _M-1:時脈訊號 CSo,CSg,CSs:控制訊號 Q ₀~Q _M-1,CQ1 ₀~CQ1 _M-1,CQ2 ₀~CQ2 _M-1:量化輸出 A ₀~A _M-1:絕對值訊號 T ₀~T _M-1:調整訊號 SIN:輸入訊號 AVG:平均訊號 SUM:加總訊號 TH:臨界值 fs:取樣頻率 SP:取樣週期 S1,S2,S3:取樣時間 S310~S340:步驟

第1A圖係根據本案部分實施例繪示的一種類比數位轉換器裝置的示意圖。 第1B圖係根據本案部分實施例繪示的第1A圖中多個時脈訊號的波形示意圖。 第2圖係根據本案部分實施例繪示的一種類比數位轉換器裝置中的控制電路的示意圖。 第3圖係根據本案部分實施例繪示的一種校正電路控制方法的流程圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:類比數位轉換器裝置

110:類比數位轉換電路

120:校正電路

121:偏移校正電路

123:增益校正電路

125:偏斜調整電路

130:控制電路

CLK₀~CLK_M-1:時脈訊號

CSo,CSg,CSs:控制訊號

Q₀~Q_M-1,CQ1₀~CQ1_M-1,CQ2₀~CQ2_M-1:量化輸出

T₀~T_M-1:調整訊號

SIN:輸入訊號

Claims (20)

1. 一種類比數位轉換器裝置，包含：複數個類比數位轉換電路，用以根據交錯的複數個時脈訊號轉換一輸入訊號，以產生複數個第一量化輸出；一校正電路，用以根據該些第一量化輸出執行至少一誤差運算來產生至少一校正資訊，利用該至少一校正資訊校正該些第一量化輸出來產生複數個第二量化輸出，且根據該些第二量化輸出分析該些時脈訊號的複數個時間差資訊來產生複數個調整訊號至該些類比數位轉換電路，其中該些調整訊號用以降低該些類比數位轉換電路的一時脈偏斜；以及一控制電路，接收該些第一量化輸出，並用以分析該些第一量化輸出，以產生至少一控制訊號至該校正電路，其中該至少一控制訊號用於控制該校正電路選擇性地執行該至少一誤差運算，以及選擇性地分析該些時脈訊號的該些時間差資訊。
2. 如請求項1所述之類比數位轉換器裝置，其中該控制電路分析第N週期的該些第一量化輸出，以產生第N週期的該至少一控制訊號，該校正電路根據第N週期的該至少一控制訊號選擇性地對第N+1週期的該些第一量化輸出執行該至少一誤差運算，以及選擇性地分析第N+1週期的該些時脈訊號的該些時間差資訊，其中N為正整數。
3. 如請求項2所述之類比數位轉換器裝置，其中當該校正電路對第N+1週期的該些第一量化輸出執行該至少一誤差運算時，該校正電路利用根據第N+1週期的該些第一量化輸出產生的該至少一校正資訊校正第N+1週期的該些第一量化輸出，來產生第N+1週期的該些第二量化輸出。
4. 如請求項3所述之類比數位轉換器裝置，其中當該校正電路未對第N+1週期的該些第一量化輸出執行該至少一誤差運算時，該校正電路利用先前產生的該至少一校正資訊校正第N+1週期的該些第一量化輸出，來產生第N+1週期的該些第二量化輸出。
5. 如請求項2所述之類比數位轉換器裝置，其中當該校正電路分析第N+1週期的該些時脈訊號的該些時間差資訊時，該校正電路分析第N+1週期的該些第二量化輸出來產生第N+1週期的該些調整訊號。
6. 如請求項5所述之類比數位轉換器裝置，其中當該校正電路未分析第N+1週期的該些時脈訊號的該些時間差資訊時，該校正電路輸出第N週期的該些調整訊號。
7. 如請求項1所述之類比數位轉換器裝置，其中該控制電路包含：複數個絕對值電路，用以接收該些第一量化輸出以輸出複數個絕對值訊號，其中每一該些絕對值電路用以根據該些第一量化輸出中的一對應第一量化輸出執行一絕對值運算，以產生該些絕對值訊號中的一對應絕對值訊號；一平均電路，用以執行一平均運算來平均該些絕對值訊號，以產生一平均訊號；一濾波電路，用以對該平均訊號進行濾波操作；以及一比較電路，用以比較濾波後的該平均訊號與至少一臨界值，以產生該至少一控制訊號。
8. 如請求項1所述之類比數位轉換器裝置，其中，該校正電路包含：一偏斜調整電路，用以分析該些第二量化輸出來產生該些調整訊號至該些類比數位轉換電路。
9. 如請求項1所述之類比數位轉換器裝置，其中該至少一校正資訊包含一增益校正資訊，該至少一誤差運算包含一增益誤差運算，該校正電路更包含：一增益校正電路，用以根據該些第一量化輸出執行該增益誤差運算來產生該增益校正資訊，且利用該增益校正資訊產生該些第二量化輸出。
10. 如請求項9所述之類比數位轉換器裝置，其中該至少一校正資訊更包含一偏移校正資訊，該至少一誤差運算更包含一偏移誤差運算，該校正電路更包含：一偏移校正電路，接收該些第一量化輸出，用以根據該些第一量化輸出執行該偏移誤差運算來產生該偏移校正資訊，且利用該偏移校正資訊校正該些第一量化輸出來產生複數個第三量化輸出，其中該增益校正電路利用該增益校正資訊校正該些第三量化輸出來產生該些第二量化輸出。
11. 一種校正電路控制方法，包含：藉由一控制電路接收複數個類比數位轉換電路根據交錯的複數個時脈訊號所產生的複數個第一量化輸出；藉由該控制電路分析該些第一量化輸出，以產生至少一控制訊號至一校正電路；藉由該校正電路，根據該至少一控制訊號選擇性地執行至少一誤差運算來產生至少一校正資訊，以及選擇性地分析該些時脈訊號的複數個時間差資訊來產生複數個調整訊號至該些類比數位轉換電路，其中該些調整訊號用以降低該些類比數位轉換電路的一時脈偏斜；以及藉由該校正電路校正該些第一量化輸出來產生複數個第二量化輸出。
12. 如請求項11所述之校正電路控制方法，其中該控制電路分析第N週期的該些第一量化輸出，以產生 第N週期的該至少一控制訊號，該校正電路根據第N週期的該至少一控制訊號選擇性地對第N+1週期的該些第一量化輸出執行該至少一誤差運算，以及選擇性地分析第N+1週期的該些時脈訊號的該些時間差資訊，其中N為正整數。
13. 如請求項12所述之校正電路控制方法，其中當該校正電路對第N+1週期的該些第一量化輸出執行該至少一誤差運算時，該校正電路利用根據第N+1週期的該些第一量化輸出產生的該至少一校正資訊校正第N+1週期的該些第一量化輸出，來產生第N+1週期的該些第二量化輸出。
14. 如請求項13所述之校正電路控制方法，其中當該校正電路未對第N+1週期的該些第一量化輸出執行該至少一誤差運算時，該校正電路利用先前產生的該至少一校正資訊校正第N+1週期的該些第一量化輸出，來產生第N+1週期的該些第二量化輸出。
15. 如請求項12所述之校正電路控制方法，其中當該校正電路分析第N+1週期的該些時脈訊號的該些時間差資訊時，該校正電路分析第N+1週期的該些第二量化輸出來產生第N+1週期的該些調整訊號。
16. 如請求項15所述之校正電路控制方法，其中當該校正電路未分析第N+1週期的該些時脈訊號的該些時間差資訊時，該校正電路輸出第N週期的該些調整訊號。
17. 如請求項11所述之校正電路控制方法，其中產生該至少一控制訊號包含：根據該些第一量化輸出中的一對應第一量化輸出執行一絕對值運算，以產生複數個絕對值訊號中的一對應絕對值訊號；執行一平均運算來平均該些絕對值訊號，以產生一平均訊號；對該平均訊號進行濾波操作；以及比較濾波後的該平均訊號與至少一臨界值，以產生該至少一控制訊號。
18. 如請求項11所述之校正電路控制方法，其中產生該些調整訊號包含：藉由該校正電路的一偏斜調整電路分析該些第二量化輸出來產生該些調整訊號至該些類比數位轉換電路。
19. 如請求項11所述之校正電路控制方法，其中該至少一校正資訊包含一增益校正資訊，該至少一誤差運算包含一增益誤差運算，產生該些第二量化輸出包含： 藉由該校正電路的一增益校正電路根據該些第一量化輸出執行該增益誤差運算來產生該增益校正資訊，且利用該增益校正資訊產生該些第二量化輸出。
20. 如請求項19所述之校正電路控制方法，其中該至少一校正資訊更包含一偏移校正資訊，該至少一誤差運算更包含一偏移誤差運算，產生該些第二量化輸出更包含：藉由該校正電路的一偏移校正電路接收該些第一量化輸出；以及藉由該偏移校正電路根據該些第一量化輸出執行該偏移誤差運算來產生該偏移校正資訊，且利用該偏移校正資訊校正該些第一量化輸出來產生複數個第三量化輸出，其中該增益校正電路利用該增益校正資訊校正該些第三量化輸出來產生該些第二量化輸出。

Images