JP2003258606A - 分散等化フィルタ回路 - Google Patents
分散等化フィルタ回路Info
- Publication number
- JP2003258606A JP2003258606A JP2002051196A JP2002051196A JP2003258606A JP 2003258606 A JP2003258606 A JP 2003258606A JP 2002051196 A JP2002051196 A JP 2002051196A JP 2002051196 A JP2002051196 A JP 2002051196A JP 2003258606 A JP2003258606 A JP 2003258606A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter circuit
- output
- amplifier
- distributed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Communication System (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 遅延時間の分解能を任意に設定することが容
易であり、また、大きな出力振幅を確保することが容易
である分散等化フィルタ回路を提供することを目的とす
るものである。 【解決手段】 集中定数型の回路構成を採用し、遅延時
間の設定を、レベルシフト回路で実行するとともに、排
他的論理和ゲートによって、増幅器を構成し、各増幅器
の出力ノードを共通化し、この共通化されたノードに共
通の負荷抵抗ＺＬを設け、この共通の負荷抵抗ＺＬで各
出力電流を加算するとともにこの加算された電流を電圧
に変換する。
易であり、また、大きな出力振幅を確保することが容易
である分散等化フィルタ回路を提供することを目的とす
るものである。 【解決手段】 集中定数型の回路構成を採用し、遅延時
間の設定を、レベルシフト回路で実行するとともに、排
他的論理和ゲートによって、増幅器を構成し、各増幅器
の出力ノードを共通化し、この共通化されたノードに共
通の負荷抵抗ＺＬを設け、この共通の負荷抵抗ＺＬで各
出力電流を加算するとともにこの加算された電流を電圧
に変換する。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信において、
波長分散と偏波分散とによって生じる信号波形の劣化を
補償する信号処理回路である。
波長分散と偏波分散とによって生じる信号波形の劣化を
補償する信号処理回路である。
【０００２】
【従来の技術】高速な光伝送システムにおける分散補償
技術として、光学的な補償と、電気的な補償とを行う手
法が多く用いられている。
技術として、光学的な補償と、電気的な補償とを行う手
法が多く用いられている。
【０００３】光デバイスを用いた構成では、伝送速度に
依存しない等の利点を有する反面、波長分散と偏波分散
とを分けて補正を行う必要がある。また、動作の安定性
と装置の小型化とを行う上で課題が残る。
依存しない等の利点を有する反面、波長分散と偏波分散
とを分けて補正を行う必要がある。また、動作の安定性
と装置の小型化とを行う上で課題が残る。
【０００４】一方、電子デバイスを用いた分散補償とし
て、光伝送によって劣化した光信号をフォトダイオード
で光電気変換し、電気信号に変換し、この電気信号を分
散等化フィルタによって波形整形し、補償する。したが
って、波長分散と偏波分散とによる波形歪みを、区別す
ることなく補償することができる。
て、光伝送によって劣化した光信号をフォトダイオード
で光電気変換し、電気信号に変換し、この電気信号を分
散等化フィルタによって波形整形し、補償する。したが
って、波長分散と偏波分散とによる波形歪みを、区別す
ることなく補償することができる。
【０００５】分散等化フィルタは、重み付き遅延等化フ
ィルタ（トランスバーサルフィルタ）によって実現され
る。
ィルタ（トランスバーサルフィルタ）によって実現され
る。
【０００６】図２は、従来のトランスバーサルフィルタ
Ｆ１１の概念を示す図である。
Ｆ１１の概念を示す図である。
【０００７】トランスバーサルフィルタＦ１１は、ｎ個
の遅延器とｎ個の利得の重み付け可能な増幅器とによっ
て構成され、その入力信号は、各遅延器によって所望の
遅延が与えられ、各増幅器で所望の利得を与えられ、そ
れらを加算することによって、波形歪みを補正し、波形
等化を行うフィルタ回路である。
の遅延器とｎ個の利得の重み付け可能な増幅器とによっ
て構成され、その入力信号は、各遅延器によって所望の
遅延が与えられ、各増幅器で所望の利得を与えられ、そ
れらを加算することによって、波形歪みを補正し、波形
等化を行うフィルタ回路である。
【０００８】トランスバーサルフィルタＦ１１の出力ｘ
outは、次の式で表される。
outは、次の式で表される。
【０００９】
【数１】
図３は、従来の分布増幅器型トランスバーサルフィルタ
回路Ｆ１２を示す図である。
回路Ｆ１２を示す図である。
【００１０】従来のトランスバーサルフィルタを実現す
る場合に、分布増幅器を使用することを、A.Borjak等が
提案している。
る場合に、分布増幅器を使用することを、A.Borjak等が
提案している。
【００１１】つまり、参考文献「A. Borjak, et al.,
“High-Speed Generalized Distributed-Amplifier-Bas
ed Transversal-Filter Topology for Optical Communi
cation Systems,” IEEE Trans. Microwave Theory Tec
h., vol. 45, No.8, pp. 1453-1457」に、トランスバー
サルフィルタを実現する場合に分布増幅器を使用して、
トランスバーサルフィルタＦ１２を構成する点が記載さ
れている。
“High-Speed Generalized Distributed-Amplifier-Bas
ed Transversal-Filter Topology for Optical Communi
cation Systems,” IEEE Trans. Microwave Theory Tec
h., vol. 45, No.8, pp. 1453-1457」に、トランスバー
サルフィルタを実現する場合に分布増幅器を使用して、
トランスバーサルフィルタＦ１２を構成する点が記載さ
れている。
【００１２】すなわち、従来のトランスバーサルフィル
タＦ１２を実現する場合に、図３に示すように、分布増
幅器Ａ１、Ａ２、……、Ａｉ、……、Ａｎを使用してい
る。
タＦ１２を実現する場合に、図３に示すように、分布増
幅器Ａ１、Ａ２、……、Ａｉ、……、Ａｎを使用してい
る。
【００１３】分布形増幅器を使用した回路構成では、伝
送線路に遅延器、利得調整端子付き増幅器を設け、この
利得調整端子付き増幅器に重み付けし、トランスバーサ
ルフィルタを形成する。
送線路に遅延器、利得調整端子付き増幅器を設け、この
利得調整端子付き増幅器に重み付けし、トランスバーサ
ルフィルタを形成する。
【００１４】
【発明が解決しようとする課題】分布増幅器Ａ１、Ａ
２、……、Ａｉ、……、Ａｎの構成を採用する従来のト
ランスバーサルフィルタＦ１２において、遅延時間の分
解能τは、各増幅器をつなぐ入力側の伝送線路の遅延時
間τinと、出力側の伝送線路の遅延時間τoutとの和に
よって、決まる。
２、……、Ａｉ、……、Ａｎの構成を採用する従来のト
ランスバーサルフィルタＦ１２において、遅延時間の分
解能τは、各増幅器をつなぐ入力側の伝送線路の遅延時
間τinと、出力側の伝送線路の遅延時間τoutとの和に
よって、決まる。
【００１５】分布増幅器Ａ１２では、各段の増幅器の入
力、出力容量を、それに接続される伝送線路のインダク
タ成分でキャンセルさせることによって、広帯域化を計
っている。したがって、格段の増幅器の容量に応じて、
最適な伝送線路長が決定される。このために、遅延時間
の分解能を任意に設定することが困難であるという問題
がある。
力、出力容量を、それに接続される伝送線路のインダク
タ成分でキャンセルさせることによって、広帯域化を計
っている。したがって、格段の増幅器の容量に応じて、
最適な伝送線路長が決定される。このために、遅延時間
の分解能を任意に設定することが困難であるという問題
がある。
【００１６】また、出力端子Ｖｏｕｔには、５０Ω負荷
が接続され、さらに、回路の出力端子での反射を防ぐた
めに、出力端子Ｖｏｕｔから見た回路側のインピーダン
スを、５０Ωに設計する必要があり、出力伝送線路の他
端に、インピーダンス整合用終端抵抗Ｚ0（＝５０Ω）
を接続している。したがって、分布増幅器Ａ１、Ａ２、
……、Ａｉ、……、Ａｎの実効的な負荷抵抗は、２５Ω
になり、大きな出力振幅を確保することが困難であると
いう問題がある。
が接続され、さらに、回路の出力端子での反射を防ぐた
めに、出力端子Ｖｏｕｔから見た回路側のインピーダン
スを、５０Ωに設計する必要があり、出力伝送線路の他
端に、インピーダンス整合用終端抵抗Ｚ0（＝５０Ω）
を接続している。したがって、分布増幅器Ａ１、Ａ２、
……、Ａｉ、……、Ａｎの実効的な負荷抵抗は、２５Ω
になり、大きな出力振幅を確保することが困難であると
いう問題がある。
【００１７】本発明は、遅延時間の分解能を任意に設定
することが容易であり、また、大きな出力振幅を確保す
ることが容易である分散等化フィルタ回路を提供するこ
とを目的とするものである。
することが容易であり、また、大きな出力振幅を確保す
ることが容易である分散等化フィルタ回路を提供するこ
とを目的とするものである。
【００１８】
【課題を解決するための手段】本発明は、集中定数型の
回路構成を採用し、遅延時間の設定を、レベルシフト回
路で実行するとともに、排他的論理和ゲートによって、
増幅器を構成し、各増幅器の出力ノードを共通化し、こ
の共通化されたノードに共通の負荷抵抗ＺＬを設け、こ
の共通の負荷抵抗ＺＬで各出力電流を加算するとともに
この加算された電流を電圧に変換する。
回路構成を採用し、遅延時間の設定を、レベルシフト回
路で実行するとともに、排他的論理和ゲートによって、
増幅器を構成し、各増幅器の出力ノードを共通化し、こ
の共通化されたノードに共通の負荷抵抗ＺＬを設け、こ
の共通の負荷抵抗ＺＬで各出力電流を加算するとともに
この加算された電流を電圧に変換する。
【００１９】
【発明の実施の形態および実施例】図１は、本発明の一
実施例である分散等化フィルタ回路Ｆ１を示す回路図で
ある。
実施例である分散等化フィルタ回路Ｆ１を示す回路図で
ある。
【００２０】分散等化フィルタ回路Ｆ１は、４段構成の
集中定数型トランスバーサルフィルタである。また、分
散等化フィルタ回路Ｆ１は、ＦＥＴを用い、遅延線に
は、縦続接続されたソースフォロワ回路を使用し、信号
に重みを与える利得調整端子付き増幅器には、排他的論
理利回路（ＥＸ−ＯＲ）を適用し、これによって、トラ
ンスバーサルフィルタを実現している。
集中定数型トランスバーサルフィルタである。また、分
散等化フィルタ回路Ｆ１は、ＦＥＴを用い、遅延線に
は、縦続接続されたソースフォロワ回路を使用し、信号
に重みを与える利得調整端子付き増幅器には、排他的論
理利回路（ＥＸ−ＯＲ）を適用し、これによって、トラ
ンスバーサルフィルタを実現している。
【００２１】入力信号ｄｔ（ｔ）は、ソースフォロワ回
路ｓｆ１のゲート遅延によって、遅延時間τ１が与えら
れ、入力信号ｄｔ１＝ｄｔ（ｔ＋τ１）として出力され
る。
路ｓｆ１のゲート遅延によって、遅延時間τ１が与えら
れ、入力信号ｄｔ１＝ｄｔ（ｔ＋τ１）として出力され
る。
【００２２】ソースフォロワ回路ｓｆ１の出力端子であ
るＦＥＴのソース端子は、排他的論理和ゲートＥＸ−Ｏ
Ｒ１の入力端子と、次段のソースフォロワ回路ｓｆ２の
入力端子とに接続されている。
るＦＥＴのソース端子は、排他的論理和ゲートＥＸ−Ｏ
Ｒ１の入力端子と、次段のソースフォロワ回路ｓｆ２の
入力端子とに接続されている。
【００２３】次段のソースフオロワ回路ｓｆ２では、ｄ
ｔ１に対しさらに遅延時間τ２が加えられるので、その
出力信号の遅延時間は、入力信号ｄｔ２＝ｄｔ（ｔ＋τ
１＋τ２）になる。
ｔ１に対しさらに遅延時間τ２が加えられるので、その
出力信号の遅延時間は、入力信号ｄｔ２＝ｄｔ（ｔ＋τ
１＋τ２）になる。
【００２４】上記と同様に、ソースフオロワ回路ｓｆ２
の出力であるＦＥＴのソース端子は、排他的論理和ゲー
トＥＸ−ＯＲ２の入力端子と、次段のソースフオロワ回
路ｓｆ３の入力端子とに接続されている。
の出力であるＦＥＴのソース端子は、排他的論理和ゲー
トＥＸ−ＯＲ２の入力端子と、次段のソースフオロワ回
路ｓｆ３の入力端子とに接続されている。
【００２５】上記のようにして、各ソースフオロワ回路
によって遅延が、順次、加算され、対応した排他的論理
和ゲートと、次段のソースフオロワ回路とに出力され
る。
によって遅延が、順次、加算され、対応した排他的論理
和ゲートと、次段のソースフオロワ回路とに出力され
る。
【００２６】各排他的論理和ゲートでは、利得調整端子
Ｖｇｌ〜Ｖｇ４のバイアスを変化させることによって、
利得を、正または負に調整することができ、遅延された
信号ｄｔ１〜ｄｔ４に、重みを与えることができる。
Ｖｇｌ〜Ｖｇ４のバイアスを変化させることによって、
利得を、正または負に調整することができ、遅延された
信号ｄｔ１〜ｄｔ４に、重みを与えることができる。
【００２７】各段の排他的論理和ゲートの出力電流は、
共通の負荷抵抗ＺＬに接続されたノードで加算され、負
荷抵抗ＺＬによって、電圧に変換される。フィルタ回路
の出力投にバッファ回路を付加することによって、フィ
ルタ回路の負荷抵抗を自由に設定することができ、出力
振幅を増加することができる。
共通の負荷抵抗ＺＬに接続されたノードで加算され、負
荷抵抗ＺＬによって、電圧に変換される。フィルタ回路
の出力投にバッファ回路を付加することによって、フィ
ルタ回路の負荷抵抗を自由に設定することができ、出力
振幅を増加することができる。
【００２８】さらに、ＦＦＴのサイズ等を変更すること
によって、各段のソースフォロワ回路による遅延を、任
意に設定することができる。
によって、各段のソースフォロワ回路による遅延を、任
意に設定することができる。
【００２９】ところで、従来の分布増幅器構成のトラン
スバーサルフィルタＦ１１では、各増幅器の伝送線路上
で、出力信号を合成している。これに対して、上記実施
例では、集中定数型の回路構成を採用し、各増幅器の出
力ノードを共通化し、この共通化されたノードにおい
て、各出力電流を加算し、共通の負荷抵抗ＺＬによって
電流を電圧に変換する。
スバーサルフィルタＦ１１では、各増幅器の伝送線路上
で、出力信号を合成している。これに対して、上記実施
例では、集中定数型の回路構成を採用し、各増幅器の出
力ノードを共通化し、この共通化されたノードにおい
て、各出力電流を加算し、共通の負荷抵抗ＺＬによって
電流を電圧に変換する。
【００３０】上記実施例によれば、特性インピーダンス
ヘの整合が不要になり、フィルタ回路の負荷を自由に設
定することによって、出力振幅を増加させることができ
る。また、上記実施例によれば、遅延器としてソースフ
ォロワ回路等を用いることができ、これによって、フィ
ルタ回路を構成する増幅器とは無関係に、遅延量を設定
することができる。
ヘの整合が不要になり、フィルタ回路の負荷を自由に設
定することによって、出力振幅を増加させることができ
る。また、上記実施例によれば、遅延器としてソースフ
ォロワ回路等を用いることができ、これによって、フィ
ルタ回路を構成する増幅器とは無関係に、遅延量を設定
することができる。
【００３１】なお、上記実施例において、FETの代わり
に、バイポーラトランジスタを使用してもよく、このよ
うにしても、上記実施例と同様の回路を構成することが
できる。この場合、ソースフォロワ回路は、エミッタフ
ォロワ回路になる。
に、バイポーラトランジスタを使用してもよく、このよ
うにしても、上記実施例と同様の回路を構成することが
できる。この場合、ソースフォロワ回路は、エミッタフ
ォロワ回路になる。
【００３２】
【発明の効果】本発明によれば、波長分散、偏波分散を
問わず波形整形を行うことによって分散補償を行う電子
回路において、従来の分布増幅器型トランスバーサルフ
ィルタに比べて、同機能を実現する上で、出力振幅を改
善することができ、また、遅延分解能の設計性を向上さ
せることができるという効果を奏する。
問わず波形整形を行うことによって分散補償を行う電子
回路において、従来の分布増幅器型トランスバーサルフ
ィルタに比べて、同機能を実現する上で、出力振幅を改
善することができ、また、遅延分解能の設計性を向上さ
せることができるという効果を奏する。
【図１】本発明の一実施例である分散等化フィルタ回路
Ｆ１を示す回路図である。
Ｆ１を示す回路図である。
【図２】従来のトランスバーサルフィルタの概念を示す
図である。
図である。
【図３】従来の分布増幅器型トランスバーサルフィルタ
回路Ｆ１２を示す図である。
回路Ｆ１２を示す図である。
Ｆ１…分散等化フィルタ回路、
ｓｆ１〜ｓｆ４…ソースフォロワ回路、
ＥＸ−ＯＲ…排他的論理和ゲート
ＺＬ…負荷抵抗、
τｎ…遅延時間、
Ｇｎ…重み（利得）、
Ｇｎ…重み付けを行う調整端子付き増幅器、
Ｌｉｎ…入力遅延を与える伝送線路、
τｉｎ…伝送線路Ｌｉｎによる遅延時間、
Ｌｏｕｔ…出力遅延を与える伝送線路、
τｏｕｔ…伝送線路Ｌｏｕｔによる遅延時間、
Ｚ0…伝送線路の整合用終端抵抗、
ＡＤＦ…フィルタ回路、
τ１〜τ４…ソースフォロワ回路による遅延時間、
Ｖｇ１〜Ｖｇ４…排他的論理和ゲートの利得調整端子、
Ｖｒ１、Ｖｒ２…各排他的論理和ゲートの利得調整リフ
ァレンス端子。
ァレンス端子。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J023 AA01 AB09 AC02 AD11
5K002 CA01 FA01
5K046 AA07 BA05 EE06 EF03
Claims (3)
- 【請求項１】 縦続接続されたｎ個の遅延器に、入力端
子が接続され、しかも、上記遅延器の各出力端子が、利
得調整可能なｎ個の増幅器に分岐接続され、上記増幅器
の各出力信号を加算することによって、波形を整形する
分散等化フィルタ回路において、 上記遅延器は、レベルシフト回路で構成され、 上記ｎ個の増幅器のそれぞれは、出力ノードが共通な排
他的論理和ゲートで構成されていることを特徴とする分
散等化フィルタ回路。 - 【請求項２】 請求項１において、 上記レベルシフト回路は、ソースフォロワ回路またはエ
ミッタフォロワ回路であることを特徴とする分散等化フ
ィルタ回路。 - 【請求項３】 請求項２において、 上記共通の出力ノードに接続され、上記ｎ個の増幅器の
出力電流を加算する負荷抵抗と；上記ｎ個の増幅器のそ
れぞれに設けられ、信号に重みを与える利得調整端子
と；を有し、上記排他的論理和ゲートは、ギルバートセ
ルであることを特徴とする分散等化フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051196A JP2003258606A (ja) | 2002-02-27 | 2002-02-27 | 分散等化フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051196A JP2003258606A (ja) | 2002-02-27 | 2002-02-27 | 分散等化フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258606A true JP2003258606A (ja) | 2003-09-12 |
Family
ID=28663236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051196A Pending JP2003258606A (ja) | 2002-02-27 | 2002-02-27 | 分散等化フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003258606A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028288A1 (ja) * | 2004-09-09 | 2006-03-16 | Nec Corporation | 等化フィルタ回路 |
| WO2008029643A1 (fr) * | 2006-08-31 | 2008-03-13 | Nec Corporation | Circuit de filtre d'égalisation |
| JP2008306617A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電気分散補償等化回路 |
| US7602322B2 (en) | 2007-02-16 | 2009-10-13 | Fujitsu Limited | Analog-to-digital conversion controller, optical receiving device, optical receiving method, and waveform-distortion compensating device |
| JP2012217859A (ja) * | 2011-04-12 | 2012-11-12 | Tyco Healthcare Group Lp | 電気外科用発電機内の電力測定結果を較正するためのシステムおよび方法 |
| JPWO2011118370A1 (ja) * | 2010-03-26 | 2013-07-04 | 日本電気株式会社 | 時間インターリーブ方式ａ／ｄ変換装置 |
-
2002
- 2002-02-27 JP JP2002051196A patent/JP2003258606A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028288A1 (ja) * | 2004-09-09 | 2006-03-16 | Nec Corporation | 等化フィルタ回路 |
| JPWO2006028288A1 (ja) * | 2004-09-09 | 2008-05-08 | 日本電気株式会社 | 等化フィルタ回路 |
| US7696838B2 (en) | 2004-09-09 | 2010-04-13 | Nec Corporation | Equalizing filter circuit |
| WO2008029643A1 (fr) * | 2006-08-31 | 2008-03-13 | Nec Corporation | Circuit de filtre d'égalisation |
| US8170093B2 (en) | 2006-08-31 | 2012-05-01 | Nec Corporation | Equalizing filter circuit |
| US7602322B2 (en) | 2007-02-16 | 2009-10-13 | Fujitsu Limited | Analog-to-digital conversion controller, optical receiving device, optical receiving method, and waveform-distortion compensating device |
| JP2008306617A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電気分散補償等化回路 |
| JP4522436B2 (ja) * | 2007-06-11 | 2010-08-11 | 日本電信電話株式会社 | 電気分散補償等化回路 |
| JPWO2011118370A1 (ja) * | 2010-03-26 | 2013-07-04 | 日本電気株式会社 | 時間インターリーブ方式ａ／ｄ変換装置 |
| JP2012217859A (ja) * | 2011-04-12 | 2012-11-12 | Tyco Healthcare Group Lp | 電気外科用発電機内の電力測定結果を較正するためのシステムおよび方法 |
| JP2016193259A (ja) * | 2011-04-12 | 2016-11-17 | タイコ ヘルスケア グループ，エルピー | 電気外科用発電機内の電力測定結果を較正するためのシステムおよび方法 |
| US9918775B2 (en) | 2011-04-12 | 2018-03-20 | Covidien Lp | Systems and methods for calibrating power measurements in an electrosurgical generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8006277B2 (en) | Embedded power control in a high-speed cable | |
| US10075141B1 (en) | Continuous time linear equalizer with two adaptive zero frequency locations | |
| JP4259947B2 (ja) | 可変等化増幅器 | |
| JP3431077B2 (ja) | 適応出力インピーダンスを備えたラインドライバ | |
| US9679509B2 (en) | Positive feedback enhanced switching equalizer with output pole tuning | |
| US7696838B2 (en) | Equalizing filter circuit | |
| US20150022243A1 (en) | Driver circuit for signal transmission and control method of driver circuit | |
| US7348809B2 (en) | Input buffer | |
| US20020105369A1 (en) | Clock buffer with DC offset suppression | |
| JP2003258606A (ja) | 分散等化フィルタ回路 | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| US7505520B2 (en) | Communication system between integrated circuit devices for propagating data in serial | |
| Wu et al. | Differential 4-tap and 7-tap transverse filters in SiGe for 10Gb/s multimode fiber optic link equalization | |
| US7346645B2 (en) | Architecture for transverse-form analog finite-impulse-response filter | |
| JP2005521285A (ja) | 増幅段の増幅段出力信号における非線形の歪みを低減する装置 | |
| JP4706043B2 (ja) | イコライザ回路 | |
| JP7357293B2 (ja) | 増幅回路 | |
| CN107172537B (zh) | 一种信号放大电路及功放设备 | |
| US9860086B1 (en) | Equalizer circuit and optical module | |
| US11695383B2 (en) | Termination circuits and attenuation methods thereof | |
| JP2015526979A (ja) | ドライバ回路 | |
| EP1122923A2 (en) | Line driver with transformer coupling and impedance control | |
| JP2004260396A (ja) | 前置増幅回路およびそれを用いた光受信装置 | |
| US6933763B2 (en) | Device and high speed receiver including such a device | |
| US10219215B2 (en) | Network driving circuit and method of driving network device |