CN111313903A - 逐次逼近寄存器（sar）模数转换器（adc）动态范围扩展 - Google Patents

逐次逼近寄存器（sar）模数转换器（adc）动态范围扩展 Download PDF

Info

Publication number
CN111313903A
CN111313903A CN202010146854.6A CN202010146854A CN111313903A CN 111313903 A CN111313903 A CN 111313903A CN 202010146854 A CN202010146854 A CN 202010146854A CN 111313903 A CN111313903 A CN 111313903A
Authority
CN
China
Prior art keywords
voltage
analog input
sar
input voltage
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010146854.6A
Other languages
English (en)
Other versions
CN111313903B (zh
Inventor
阿里·法里德
艾哈迈德·埃米拉
穆罕默德·阿布迪纳
哈桑·奥萨马·埃尔温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Priority to CN202010146854.6A priority Critical patent/CN111313903B/zh
Publication of CN111313903A publication Critical patent/CN111313903A/zh
Application granted granted Critical
Publication of CN111313903B publication Critical patent/CN111313903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Abstract

一种逐次逼近寄存器(SAR)模数转换器(ADC)动态范围扩展，该SARADC包括接收模拟输入电压和来自SAR逻辑电路的数字输入字以及基于模拟输入电压和数字字生成第一电压的DAC。ADC还包括比较器，其接收第一电压和参考电压，以及基于第一电压和参考电压生成第二电压。第二电压具有与第一电压和参考电压之间的差的表示对应的值。ADC还包括SAR逻辑电路，其接收来自比较器的第二电压。SAR逻辑电路基于从比较器接收的第二电压生成数字输出字。最小输入电压和最大输入电压之间的差基本等于参考电压和最小输入电压之间的差的两倍。

Description

逐次逼近寄存器(SAR)模数转换器(ADC)动态范围扩展
本申请是申请日为2018年10月31日、申请号为201880002756.6、名称为“逐次逼近寄存器(SAR)模数转换器(ADC)动态范围扩展”的发明申请的分案申请。
相关申请的交叉引用
本专利文件要求申请人深圳市汇顶科技股份有限公司于2018年5月31日提交的在先美国非临时专利申请号为15993625、发明名称为“逐次逼近寄存器(SAR)模数转换器(ADC)动态范围扩展”的优先权和权益。
技术领域
本发明总体上涉及一种逐次逼近寄存器(successive approximation register，SAR)模数转换器(analog to digital converter，ADC)，更具体地，涉及一种SAR ADC，其参考电压约为最大输入电压和最小输入电压之间的差的一半。
背景技术
传统的SAR ADC架构使用等于或基本等于最大输入电压的参考电压。由于在电容数模转换器(capacitive digital to analog converter，CDAC)中使用参考电压，因此CDAC使用的功率受参考电压的值的显著影响。
发明内容
一个发明方面是一种逐次逼近寄存器(SAR)模数转换器(ADC)。SAR ADC包括DAC、比较器和SAR逻辑电路，其中，DAC、比较器和SAR逻辑电路相互电连通，并且被共同配置为基于模拟输入电压和参考电压生成数字输出字，其中，数字输出字根据由最小模拟输入电压和最大模拟输入电压限制的模拟值的范围表示模拟输入电压的值，以及其中，最小模拟输入电压和最大模拟输入电压之间的差基本等于参考电压和最小模拟输入电压之间的差的两倍。
在一些实施例中，SAR逻辑电路被配置为确定作为模拟输入电压和参考电压的比较的结果的数字输出字的MSB。
在一些实施例中，DAC被配置为接收模拟输入电压和数字输入字，并且基于模拟输入电压和数字输入字生成第一电压，以及其中，SAR逻辑电路被配置为确定数字输入字是否使DAC生成第一电压，使得第一电压大于或小于模拟输入电压。
在一些实施例中，SAR逻辑电路被配置为基于通过比较器确定模拟输入电压是否小于或大于参考电压，确定数字输入字是否使DAC生成第一电压，使得第一电压大于或小于模拟输入电压。
在一些实施例中，SAR逻辑电路被配置为响应于模拟输入电压小于参考电压，生成数字输入字以使DAC生成第一电压，使得第一电压大于模拟输入电压。
在一些实施例中，SAR逻辑电路被配置为响应于模拟输入电压大于参考电压，生成数字输入字以使DAC生成第一电压，使得第一电压小于模拟输入电压。
在一些实施例中，SAR逻辑电路被配置为确定模拟输入电压和参考电压之间的差的数字表示。
在一些实施例中，SAR逻辑电路被配置为利用线性查找确定数字表示。
在一些实施例中，SAR逻辑电路被配置为利用二分查找确定数字表示。
在一些实施例中，SAR逻辑电路被配置为通过比较模拟输入电压和参考电压确定数字输出字的MSB，确定模拟输入电压和参考电压之间的差的数字表示，以及基于模拟输入电压和参考电压之间的差的数字表示，生成除MSB之外的数字输出字的位。
另一发明方面是一种使用包括相互电连通的DAC、比较器和SAR逻辑电路的逐次逼近寄存器SAR模数转换器ADC确定具有与模拟输入值对应的值的数字输出字的方法。该方法包括：使用SRA ADC接收模拟输入电压，接收参考电压，以及基于模拟输入电压和参考电压生成数字输出字，其中，数字输出字根据由最小模拟输入电压和最大模拟输入电压限制的模拟值的范围表示模拟输入电压的值，以及其中，最小模拟输入电压和最大模拟输入电压之间的差基本等于参考电压和最小模拟输入电压之间的差的两倍。
在一些实施例中，该方法还包括：使用SAR逻辑电路，确定作为模拟输入电压和参考电压的比较的结果的数字输出字的MSB。
在一些实施例中，该方法还包括：使用DAC，接收模拟输入电压和数字输入字，并且基于模拟输入电压和数字输入字生成第一电压，以及使用SAR逻辑电路，确定数字输入字是否使DAC生成第一电压，使得第一电压大于或小于模拟输入电压。
在一些实施例中，该方法还包括：使用SAR逻辑电路，基于通过比较器确定模拟输入电压是否小于或大于参考电压，确定数字输入字是否使DAC生成第一电压，使得第一电压大于或小于模拟输入电压。
在一些实施例中，该方法还包括：使用SAR逻辑电路，响应于模拟输入电压小于参考电压，生成数字输入字以使DAC生成第一电压，使得第一电压大于模拟输入电压。
在一些实施例中，该方法还包括：使用SAR逻辑电路，响应于模拟输入电压大于参考电压，生成数字输入字以使DAC生成第一电压，使得第一电压小于模拟输入电压。
在一些实施例中，该方法还包括：使用SAR逻辑电路，确定模拟输入电压和参考电压之间的差的数字表示。
在一些实施例中，该方法还包括：使用SAR逻辑电路，利用线性查找确定数字表示。
在一些实施例中，该方法还包括：使用SAR逻辑电路，利用二分查找确定数字表示。
在一些实施例中，该方法还包括：使用SAR逻辑电路，通过比较模拟输入电压和参考电压确定数字输出字的MSB，确定模拟输入电压和参考电压之间的差的数字表示，以及基于模拟输入电压和参考电压之间的差的数字表示，生成除MSB之外的数字输出字的位。
附图说明
图1是根据一个实施例的SAR ADC的示意图。
图2是可以在图1的SAR ADC中使用的CDAC的一个实施例的示意图。
图3是示出图1的SAR ADC的操作的波形图。
图4是示出图1的SAR ADC的操作的波形图。
具体实施方式
本文结合附图说明本发明的特定实施例。
本文阐述各种细节，因为它们涉及某些实施例。然而，本发明也可以以与本文描述的方式不同的方式实现。在不脱离本发明的情况下，本领域技术人员可以对所讨论的实施例进行修改。因此，本发明不限于本文公开的特定实施例。
本发明涉及一种SAR ADC。SAR ADC基于逐次逼近系统确定模拟输入的相应数字值。SAR ADC的特定实施例被设计为生成范围在最小输入值和最大输入值之间的模拟输入的数字值。如下文进一步详细讨论的，逐次逼近系统使用参考电压值生成数字值。在所讨论的实施例中，参考电压近似或基本等于最大输入值和最小输入值之间的差的一半。
图1是根据一个实施例的SAR ADC 100的示意图。SAR ADC 100包括CDAC 110、比较器120、SAR逻辑130和时钟发生器140。
SAR ADC 100在Vin处接收模拟输入值。响应于开始信号，SAR ADC 100计算并生成与模拟输入值Vin对应的数字值。一旦被计算，SAR ADC 100提供数字值作为输出字Dout。
为了确定数字值，SAR ADC 100确定最高有效位(most significant bit，MSB)，并随后确定数字输出字的其他位中的每一位。为了确定MSB，响应于来自时钟发生器140的一个或多个时钟信号，将模拟输入电压Vin作为电压Vcomp提供给比较器120，比较器120将电压Vcomp与参考电压Vref进行比较，并生成与比较的结果对应的输出电压。此外，响应于来自时钟发生器140的一个或多个时钟信号，SAR逻辑130接收来自比较器120的输出，并基于来自比较器120的输出确定并存储MSB。
为了确定数字输出字的其他位中的每一位，响应于来自时钟发生器140的一个或多个时钟信号中的每一个时钟信号，SAR逻辑130确定用于CDAC110的下一个数字输入字，并且CDAC 110生成下一个电压Vcomp。此外，响应于来自时钟发生器140的一个或多个时钟信号中的每一个时钟信号，比较器120将下一个电压Vcomp与参考电压Vref进行比较，并生成与比较的结果对应的输出电压。而且，响应于来自时钟发生器140的一个或多个时钟信号，SAR逻辑130接收来自比较器120的输出，并确定是否应该生成用于CDAC 110的下一个数字输入字。
在一些实施例中，确定模拟输入电压Vin是否大于或小于参考电压Vref可能是有益的。在这样的实施例中，用于确定MSB的比较可以用作模拟输入电压Vin是否大于或小于参考电压Vref的指示。
在一些实施例中，SAR逻辑130使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定用于CDAC 110的下一个数字输入字。例如，SAR逻辑130可以使用关于模拟输入电压Vin是否大于或小于参考电压Vref的信息确定每个下一个Vcomp是否应该大于模拟输入电压Vin或应该小于模拟输入电压Vin。
如果已经生成了用于CDAC 110的足够的数字输入字并且SAR逻辑130已经接收到相应的比较结果，则SAR逻辑130确定可以生成数字输出字并将其提供给输出Dout。如果SAR逻辑130已经接收到用于CDAC 110的足够的数字输入字和相应的比较结果，则SAR逻辑130生成用于CDAC 110的下一个数字输入端口。
SAR逻辑130可以包括被配置为实现多种SAR计算中的任何一种的电路。例如，SAR逻辑130可以包括被配置为实现线性SAR计算或二分SAR计算的电路，如本领域普通技术人员所理解的。可以使用本领域技术人员已知的流程，设计和构建SAR逻辑130的电路。
图2是可以在图1的SAR ADC中使用的CDAC 200的实施例的示意图。CDAC 200包括开关210和电容器阵列。电容器是二进制等待的(by binary waited)，从而包括具有值C、2×C、4×C、…2(N-1)×C的电容器，其中，N等于CDAC 200的分辨率的位数。每个电容器连接到开关，该开关被配置为选择性地将电容器连接到接地电压或参考电压Vref。
当在图1所示的SAR ADC 100中使用以确定数字输出字的MSB时，闭合开关210，使得模拟输入电压Vin作为电压Vcomp提供给比较器120。此外，当比较器120将电压Vcomp与参考电压Vref进行比较时，连接到每个电容器的开关分别连接到接地电压或参考电压Vref，并且在比较期间不改变。
当在图1中所示的SAR ADC 100中使用以确定数字输出字的其他位中的每一位时，在第一时段期间，输出节点out通过导通开关210充电到模拟输入电压Vin，同时连接到每个电容器的开关分别连接到接地电压或参考电压Vref，并且在第二时段期间，断开开关210并且切换开关中的一个或多个开关，然后，使得连接到一个或多个开关的一个或多个电容器连接到接地电压或参考电压中的另一个。
例如，在第一时段期间，输出节点可以通过闭合的开关210充电到模拟输入电压Vin。此外，在第一时段期间，连接到具有权重C的电容器的开关连接到接地电压。随后，在第二时段期间，断开开关210，并且切换连接到具有权重C的电容器的开关以连接到参考电压Vref。结果，输出节点out处的电压从模拟输入电压Vin增加了与存储在具有权重C的电容器上的电荷对应的量。
在一些实施例中，CDAC 120在模拟输入和开关210之间包括采样和保持放大器。当存在采样和保持放大器时，采样和保持放大器对模拟输入电压Vin进行采样，存储采样电压，并以基本等于存储电压的电压驱动开关210。可以使用本领域技术人员已知的采样和保持放大器。
类似地，在一些实施例中，SAR ADC 100可以在模拟输入和CDAC 120之间包括采样和保持放大器。当存在采样和保持放大器时，采样和保持放大器对模拟输入电压Vin进行采样，存储采样电压，并以基本等于存储电压的电压驱动CDAC 120。可以使用本领域技术人员已知的采样和保持放大器。
作为另一示例，在第一时段期间，输出节点可以通过闭合的开关210充电到模拟输入电压Vin。此外，在第一时段期间，连接到具有权重C的电容器的开关连接到参考电压Vref。随后，在第二时段期间，断开开关210，并且切换连接到具有权重C的电容器的开关以连接到接地电压。结果，输出节点out处的电压从模拟输入电压Vin降低了与存储在具有权重C的电容器上的电荷对应的量。
图3是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin大于参考电压Vref，并且小于最大模拟输入电压Vmax。此外，如图所示，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图3所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，CDAC 110使电压Vcomp等于或基本等于模拟电压Vin，并且比较器120生成指示模拟电压Vin大于参考电压Vref的比较值。此外，基于比较值，SAR逻辑130确定数字输出的MSB，并且确定电压Vcomp的后续值将小于模拟输入值Vin。
此外，在对模拟电压Vin进行采样的同时，响应于指示模拟电压Vin大于参考电压Vref的比较值，SAR逻辑130确定在时间段T2期间用于CDAC110的数字字全是1。结果，在时间段T2之后的时间段期间的数字字使电压Vcomp向Vref减小，因为在随后的时间段期间的数字字全部小于1。
在时间段T2期间，由于来自SAR逻辑130的数字输入字全是1，CDAC110使电压Vcomp等于或基本等于先前的电压Vcomp，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在可替换的实施例中，在时间段T2期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的1减一个lsb。而且，在这样的实施例中，比较器120和SAR逻辑130的操作可以保持不变。
在时间段T3期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的1减一个lsb。
此外，在时间段T3期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T4期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的1减两个lsb。
此外，在时间段T4期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在时间段T5期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的1减三个lsb。
此外，在时间段T5期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp，这是。
在时间段T6期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的1减四个lsb。
此外，在时间段T6期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T6之后是可用的，所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图3的示例性实施例中，在时间段T7期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的1减三个lsb。
由于在时间段T6期间电压Vcomp小于电压Vref，SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定模拟输入电压Vin大于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应，所以来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与除MSB之外的数字输出字的位对应。
例如，在图3的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.74V，则对应于模拟输入电压的4位数字字可以是1011。在时间段T1期间确定MSB的值为1。此外，因为来自SAR逻辑130的用于时间段T6的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin减去四个电压阶跃，其中，电压阶跃的幅度各自与CDAC 110的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的1011，因为0111+0100＝1011，其中，0111表示模拟输入电压Vin减去与CDAC 110的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
图4是示出如图1的SAR ADC 100的SAR ADC的实施例的操作的波形图。如图所示，模拟输入电压Vin小于参考电压Vref，并且小于最大模拟输入电压Vmax。此外，如图所示，参考电压Vref基本等于最大模拟输入电压Vmax和最小模拟输入电压Vmin之间的差的一半。
在图4所示的示例中，SAR ADC使用线性查找SAR方法。如本领域技术人员所理解的，可以使用其他SAR方法，例如二分查找。
在时间段T1期间，CDAC 110使电压Vcomp等于或基本等于模拟电压Vin，并且比较器120生成指示模拟电压Vin小于参考电压Vref的比较值。此外，基于比较值，SAR逻辑130确定数字输出的MSB，并且确定电压Vcomp的后续值将大于模拟输入值Vin。
此外，在对模拟电压Vin进行采样的同时，响应于指示模拟电压Vin小于参考电压Vref的比较值，SAR逻辑130确定在时间段T2期间用于CDAC110的数字字全是0。结果，在时间段T2之后的时间段期间的数字字使电压Vcomp向Vref增大，因为在随后的时间段期间的数字字全部大于0。
在时间段T2期间，由于来自SAR逻辑130的数字输入字全是0，CDAC110使电压Vcomp等于或基本等于先前的电压Vcomp，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在可替换的实施例中，在时间段T2期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的0加一个lsb。而且，在这样的实施例中，比较器120和SAR逻辑130的操作可以保持不变。
在时间段T3期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的0加一个lsb。
此外，在时间段T3期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T4期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的0加两个lsb。
此外，在时间段T4期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T5期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的0加三个lsb。
此外，在时间段T5期间，由于电压Vcomp小于电压Vref，比较器120生成指示电压Vcomp小于电压Vref的比较值，并且，由于电压Vcomp小于电压Vref，SAR逻辑130确定下一个Vcomp将大于当前的Vcomp。
在时间段T6期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp加上电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的0加四个lsb。
此外，在时间段T6期间，由于电压Vcomp大于电压Vref，比较器120生成指示电压Vcomp大于电压Vref的比较值，并且，由于电压Vcomp大于电压Vref，SAR逻辑130确定下一个Vcomp将小于当前的Vcomp。
在一些实施例中，因为用于确定数字输出字的所有信息在时间段T6之后是可用的，所以SAR逻辑130根据本文其他地方讨论的和/或本领域技术人员已知的原理和方面确定数字输出字。
在图4的示例性实施例中，在时间段T7期间，作为来自SAR逻辑130的下一个数字输入字的结果，CDAC 110使电压Vcomp等于或基本等于先前的电压Vcomp减去电压阶跃，其中，电压阶跃的幅度对应于CDAC 110的具有值C的电容器的电荷。在这样的实施例中，下一个数字字的值可以是所有的0加三个lsb。
来自SAR逻辑130的用于时间段T7的CDAD 110的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应。
由于在时间段T6期间电压Vcomp大于电压Vref，SAR逻辑130生成对应于模拟输入电压Vin的数字输出字。
因为在时间段T1期间，确定模拟输入电压Vin小于参考电压Vref，所以数字输出字的MSB与该确定相对应。此外，因为来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与参考电压Vref和模拟输入电压Vin之间的电压差对应，并且除MSB之外的数字输出字的位也与参考电压Vref和模拟输入电压Vin之间的电压差对应，所以来自SAR逻辑130的用于时间段T7的CDAC 110的数字输入字与除MSB之外的数字输出字的位对应。
例如，在图4的示例中，如果最大输入电压Vmax是1V，并且模拟输入电压Vin是0.26V，则对应于模拟输入电压的4位数字字可以是0100。在时间段T1期间确定MSB的值为0。此外，因为来自SAR逻辑130的用于时间段T6的CDAC 110的数字输入字使电压Vcomp等于或基本等于模拟输入电压Vin加上四个电压阶跃，其中，电压阶跃的幅度各自与CDAC 110的具有值C的电容器的电荷对应，数字输出字的其他位与模拟输入电压Vin和参考电压Vref之间的电压差对应，其数字对应于100。因此，数字输出字被确定为预期的0100，因为1000－0100＝0100，其中，1000表示模拟输入电压Vin加上与CDAC 110的具有值C的电容器的电荷对应的电压的四倍的数字化值。
一旦确定了数字输出字，SAR ADC 100表示输出Dout上的数字输出字。
尽管通过如上所述的具体实施例公开了本发明，但是那些实施例并不旨在限制本发明。基于以上公开的方法和技术方面，在不脱离本发明的精神和范围的情况下，本领域技术人员可以对公开的实施例进行改变和修改。

Claims (20)

1.一种逐次逼近寄存器模数转换器SAR ADC，包括DAC、比较器和SAR逻辑电路，其中，所述DAC、所述比较器和所述SAR逻辑电路相互电连通，并且被共同配置为基于模拟输入电压和参考电压生成数字输出字，其中，所述数字输出字根据由最小模拟输入电压和最大模拟输入电压限制的模拟值的范围表示所述模拟输入电压的值，以及其中，所述数字输出字的最高有效位MSB是根据所述模拟输入电压和所述参考电压的比较确定的。
2.根据权利要求1所述的SAR ADC，其特征在于，在第一时间段期间，所述比较器被配置为接收所述参考电压和所述模拟输入电压，并基于所述参考电压和所述模拟输入电压之间的差的符号生成第一比较值。
3.根据权利要求2所述的SAR ADC，其特征在于，所述比较器被配置为从所述DAC接收所述模拟输入电压。
4.根据权利要求2或3所述的SAR ADC，其特征在于，所述SAR逻辑电路被配置为接收所述第一比较值，并基于所述第一比较值生成所述数字输出字的MSB。
5.根据权利要求2-4中任一项所述的SAR ADC，其特征在于，在第二时间段期间，所述比较器被配置为接收所述参考电压和第二电压，并基于所述参考电压和所述第二电压之间的差的符号生成第二比较值。
6.根据权利要求5所述的SAR ADC，其特征在于，所述比较器被配置为从所述DAC接收所述第二电压，且所述DAC被配置为基于所述模拟输入电压和所述MSB生成所述第二电压。
7.根据权利要求5或6所述的SAR ADC，其特征在于，所述SAR逻辑电路被配置为接收所述第二比较值，并基于所述第二比较值生成所述数字输出字的下一比特。
8.根据权利要求5-7中任一项所述的SAR ADC，其特征在于，所述SAR逻辑电路被配置为基于所述第一比较值和所述第二比较值生成用于所述DAC的数字输入字，且所述DAC被配置为基于所述第一比较值和所述第二比较值生成用于所述比较器的比较电压。
9.根据权利要求1-8中任一项所述的SAR ADC，其特征在于，所述DAC包括N个电容器以及N个开关，所述N个电容器的电容值分别为C、2×C、…2(N-1)×C，N为大于1的整数，其中，每个开关连接到所述N个电容器中的一个特定电容器，并选择性地连接到接地电压或所述参考电压，并被配置为选择性地将所述特定电容器连接到所述接地电压或参考电压。
10.根据权利要求9所述的SAR ADC，其特征在于，所述第二电压等于所述模拟输入电压加上或减去电压阶跃，所述电压阶跃的幅度对应于所述DAC中的具有值C的电容器的电荷。
11.一种使用包括相互电连通的DAC、比较器和SAR逻辑电路的逐次逼近寄存器模数转换器SAR ADC确定具有与模拟输入值对应的值的数字输出字的方法，所述方法包括：
使用所述SAR ADC：
接收模拟输入电压；
接收参考电压；以及
基于所述模拟输入电压和所述参考电压生成数字输出字，其中，所述数字输出字根据由最小模拟输入电压和最大模拟输入电压限制的模拟值的范围表示所述模拟输入电压的值，以及其中，所述数字输出字的最高有效位MSB是根据所述模拟输入电压和所述参考电压的比较确定的。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
在第一时间段期间，使用所述比较器：
接收所述参考电压；
接收所述模拟输入电压；
基于所述参考电压和所述模拟输入电压之间的差的符号生成第一比较值。
13.根据权利要求12所述的方法，其特征在于，所述方法还包括：
使用所述比较器从所述DAC接收所述模拟输入电压。
14.根据权利要求12或13所述的方法，其特征在于，所述方法还包括：
使用所述SAR逻辑电路：
接收所述第一比较值；
基于所述第一比较值生成所述数字输出字的MSB。
15.根据权利要求12-14中任一项所述的方法，其特征在于，所述方法还包括：
在第二时间段期间，使用所述比较器：
接收所述参考电压和第二电压；
基于所述参考电压和所述第二电压之间的差的符号生成第二比较值。
16.根据权利要求15所述的方法，其特征在于，所述方法还包括：
使用所述比较器从所述DAC接收所述第二电压；
使用所述DAC基于所述模拟输入电压和所述MSB生成所述第二电压。
17.根据权利要求15或16所述的方法，其特征在于，所述方法还包括：
使用所述SAR逻辑电路：
接收所述第二比较值；
基于所述第二比较值生成所述数字输出字的下一比特。
18.根据权利要求15-17中任一项所述的方法，其特征在于，所述方法还包括：
使用所述SAR逻辑电路基于所述第一比较值和所述第二比较值生成用于所述DAC的数字输入字；
使用所述DAC基于所述第一比较值和所述第二比较值生成用于所述比较器的比较电压。
19.根据权利要求11-18中任一项所述的方法，其特征在于，所述DAC包括N个电容器以及N个开关，所述N个电容器的电容值分别为C、2×C、…2(N-1)×C，N为大于1的整数，其中，每个开关连接到所述N个电容器中的一个特定电容器，并选择性地连接到接地电压或所述参考电压，并被配置为选择性地将所述特定电容器连接到所述接地电压或参考电压。
20.根据权利要求19所述的方法，其特征在于，所述第二电压等于所述模拟输入电压加上或减去电压阶跃，所述电压阶跃的幅度对应于所述DAC中的具有值C的电容器的电荷。
CN202010146854.6A 2018-05-31 2018-10-31 逐次逼近寄存器（sar）模数转换器（adc）动态范围扩展 Active CN111313903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010146854.6A CN111313903B (zh) 2018-05-31 2018-10-31 逐次逼近寄存器（sar）模数转换器（adc）动态范围扩展

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US15/993,625 US10291252B1 (en) 2018-05-31 2018-05-31 Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension
US15/993,625 2018-05-31
PCT/CN2018/113159 WO2019227845A1 (en) 2018-05-31 2018-10-31 Successive approximation register (sar) analog to digital converter (adc) dynamic range extension
CN201880002756.6A CN109565285B (zh) 2018-05-31 2018-10-31 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展
CN202010146854.6A CN111313903B (zh) 2018-05-31 2018-10-31 逐次逼近寄存器（sar）模数转换器（adc）动态范围扩展

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880002756.6A Division CN109565285B (zh) 2018-05-31 2018-10-31 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展

Publications (2)

Publication Number Publication Date
CN111313903A true CN111313903A (zh) 2020-06-19
CN111313903B CN111313903B (zh) 2023-09-22

Family

ID=65685093

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880002756.6A Active CN109565285B (zh) 2018-05-31 2018-10-31 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展
CN202010146854.6A Active CN111313903B (zh) 2018-05-31 2018-10-31 逐次逼近寄存器（sar）模数转换器（adc）动态范围扩展

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201880002756.6A Active CN109565285B (zh) 2018-05-31 2018-10-31 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展

Country Status (4)

Country Link
US (2) US10291252B1 (zh)
EP (1) EP3607659B1 (zh)
CN (2) CN109565285B (zh)
WO (1) WO2019227845A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3432476A4 (en) * 2017-03-30 2019-05-29 Shenzhen Goodix Technology Co., Ltd. ANALOG-DIGITAL CONVERSION CIRCUIT AND METHOD
US10291252B1 (en) * 2018-05-31 2019-05-14 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension
US10476513B1 (en) * 2018-11-19 2019-11-12 Ncku Research And Development Foundation SAR ADC with high linearity

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US5675340A (en) * 1995-04-07 1997-10-07 Iowa State University Research Foundation, Inc. Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
KR20000044683A (ko) * 1998-12-30 2000-07-15 김영환 연속적 접근 방식 아날로그-디지털 변환기
KR20110104178A (ko) * 2010-03-16 2011-09-22 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
KR20120065226A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 축차 근사 레지스터 아날로그 디지털 변환기 및 그를 이용한 아날로그 디지털 변환방법
US20120242523A1 (en) * 2011-03-23 2012-09-27 Analog Devices, Inc. Charge redistribution digital-to-analog converter
CN104868916A (zh) * 2015-06-10 2015-08-26 杭州士兰微电子股份有限公司 模数转换器及其控制方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313769B1 (en) * 2000-05-03 2001-11-06 Agere Systems Guardian Corp. Baseband digital offset correction
DE10253007A1 (de) * 2002-11-14 2004-05-27 Robert Bosch Gmbh Ansteuervorrichtung für Zwei-Motoren Wischanlagen
US6844840B1 (en) * 2003-10-14 2005-01-18 Cirrus Logic, Inc. Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements
TWI240800B (en) * 2003-11-28 2005-10-01 Prolific Technology Inc Training circuit and method of digital analog convert and analog digital convert
US6958722B1 (en) * 2004-06-11 2005-10-25 Texas Instruments Incorporated SAR ADC providing digital codes with high accuracy and high throughput performance
US7199746B1 (en) * 2005-12-19 2007-04-03 Silicon Laboratories Inc. Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter
US7782234B2 (en) * 2007-05-31 2010-08-24 Analog Devices, Inc. Successive approximation analog-to-digital converter with inbuilt redundancy
US7796077B2 (en) * 2007-09-13 2010-09-14 Texas Instruments Incorporated High speed high resolution ADC using successive approximation technique
US7642946B2 (en) * 2008-04-07 2010-01-05 Broadcom Corporation Successive approximation analog to digital converter
US7741981B1 (en) * 2008-12-30 2010-06-22 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC
CN102904573A (zh) 2011-07-29 2013-01-30 联发科技（新加坡）私人有限公司 模数转换器及模数转换方法
TWI434517B (zh) 2011-11-04 2014-04-11 Ind Tech Res Inst 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
US9071261B2 (en) 2013-10-01 2015-06-30 Analog Devices, Inc. Accuracy enhancement techniques for ADCs
EP2890070B1 (en) * 2013-12-24 2019-04-10 Nxp B.V. A phase estimator
US9391632B1 (en) * 2015-01-27 2016-07-12 Omnivision Technologies, Inc. Method and system for implementing an extended range approximation analog-to-digital converter
CN106301377A (zh) * 2015-06-04 2017-01-04 智原微电子(苏州)有限公司 逐次逼近型模拟至数字转换器
JP6703814B2 (ja) * 2015-08-28 2020-06-03 ルネサスエレクトロニクス株式会社 Ａｄ変換器及びａｄ変換装置
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
JP6675882B2 (ja) * 2016-02-29 2020-04-08 エイブリック株式会社 スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器
US10256831B2 (en) * 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
EP3340472A4 (en) * 2016-10-25 2018-07-04 Shenzhen Goodix Technology Co., Ltd. Dac capacitor array and analog-to-digital converter, method for reducing power consumption of analog-to-digital converter
US9774337B1 (en) * 2017-05-12 2017-09-26 Yuan-Ju Chao High speed SAR ADC using comparator output triggered binary-search timing scheme and bit-dependent DAC settling
US10291252B1 (en) * 2018-05-31 2019-05-14 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US5675340A (en) * 1995-04-07 1997-10-07 Iowa State University Research Foundation, Inc. Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
KR20000044683A (ko) * 1998-12-30 2000-07-15 김영환 연속적 접근 방식 아날로그-디지털 변환기
KR20110104178A (ko) * 2010-03-16 2011-09-22 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
KR20120065226A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 축차 근사 레지스터 아날로그 디지털 변환기 및 그를 이용한 아날로그 디지털 변환방법
US20120242523A1 (en) * 2011-03-23 2012-09-27 Analog Devices, Inc. Charge redistribution digital-to-analog converter
CN104868916A (zh) * 2015-06-10 2015-08-26 杭州士兰微电子股份有限公司 模数转换器及其控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. SHIM: "A low-power single-ended 11-bit SA-ADC with 1 V supply voltage and 2 V input voltage range for CMOS image sensors" *
孙甜甜: "基于新型电容阵列切换方式的10 位低功耗SAR ADC" *

Also Published As

Publication number Publication date
EP3607659A4 (en) 2020-02-12
US20190372583A1 (en) 2019-12-05
CN111313903B (zh) 2023-09-22
CN109565285B (zh) 2020-03-31
EP3607659A1 (en) 2020-02-12
US10491232B1 (en) 2019-11-26
US10291252B1 (en) 2019-05-14
WO2019227845A1 (en) 2019-12-05
CN109565285A (zh) 2019-04-02
EP3607659B1 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
US11070225B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
US10250277B1 (en) SAR-type analog-digital converter using residue integration
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US10243577B1 (en) Analog-to-digital converter (ADC) having calibration
US10790842B1 (en) System and method for a successive approximation analog-to-digital converter
JP2010045723A (ja) デジタルアナログコンバータ
US20130021181A1 (en) Non-binary successive approximation analog to digital converter
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
CN109565285B (zh) 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展
CN111052612A (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
US10727857B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
US10886933B1 (en) Analog-to-digital converter
KR101056380B1 (ko) Ｓａｒ 아날로그 디지털 변환기
CN109792251B (zh) 具有可切换参考电压的逐次逼近寄存器(sar)模数转换器(adc)
KR100696945B1 (ko) 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치
CN109690954B (zh) 高效逐次逼近寄存器模数转换器
US10735017B2 (en) Efficient successive approximation register analog to digital converter
US11984904B2 (en) Analog-to-digital converter (ADC) having calibration
CN113114263B (zh) Sar模数转换器
US20230361780A1 (en) Analog-to-digital converter (adc) having calibration
CN111294050A (zh) 高线性度的循续渐近式模拟至数字转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant