CN1214158A - 模数转换器 - Google Patents

模数转换器 Download PDF

Info

Publication number
CN1214158A
CN1214158A CN97193247A CN97193247A CN1214158A CN 1214158 A CN1214158 A CN 1214158A CN 97193247 A CN97193247 A CN 97193247A CN 97193247 A CN97193247 A CN 97193247A CN 1214158 A CN1214158 A CN 1214158A
Authority
CN
China
Prior art keywords
digital
code
analog
exchange
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97193247A
Other languages
English (en)
Other versions
CN1134893C (zh
Inventor
R·J·范德普拉斯彻
A·G·W·维内斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of CN1214158A publication Critical patent/CN1214158A/zh
Application granted granted Critical
Publication of CN1134893C publication Critical patent/CN1134893C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

在模数转换中根据输入信号(IN)和至少一个参考电平(REF)之间的各次比较来获得数字码(DC)。为了改善模数转换性能,进行关于起码一次比较(A)的输入信号(IN)和相应的参考电平(REF)之间的交换。这样处理(POPR)数字码(DC)、以便获得各自的符号和数值起码就平均而言基本上与任何交换无关的数字输出码(DOC)。

Description

模数转换器
本发明涉及模数(A/D)转换装置和方法，其中根据各输入信号与起码一个参考电平之间的各次比较来获得数字码。本发明还涉及包括这种模数转换装置的信号处理装置。
US-A 4,831,379(代理人档案PHA1,137)描述了一种现有技术的模数转换器。所述现有技术模数转换器包括有64个输入放大器的阵列。假定i是从0到63的整数，每个放大器Ai放大模拟输入电压与对应的参考电压VRi之间的差，以便产生放大的输出电压VAi。放大后的输出电压VA0-VA63在折叠阵列和内插电路中处理，以便产生互补信号VD0/VDN0…VD31/VDN31，输出电路从这些信号导出数字输出码。
本发明的目的是提供一种模数转换器，相对于现有技术，它提供更好的模数转换特性。
根据本发明提供一种模数转换装置，它有根据输入信号(IN)与起码一个参考电平(REF)的各次比较来提供数字码(DC)的转换电路(CONV)，所述模数转换装置包括：开关装置(SW)，用于进行关于起码一次比较的输入信号(IN)与相应的参考电平(REF)之间的交换；以及后处理装置(POPR)，用于处理数字码(DC)来获得数字输出码(DOC)，后者的各个符号和数值起码从平均的角度看来是与任何交换基本上无关的。
安排所述后处理装置(POPR)来提供作为交换前的数字码(DC(i)+)与交换后的数字码(DC(i)-)之间的差(Δ)的函数的数字输出码(DOC(i))。
连接所述开关装置(SW)以便以随机方式进行所述交换，以及所述后处理装置(POPR)包括根据所述交换来把数字码(DC)反相或不反相的反相器(INV)。
所述后处理装置(POPR)包括：误差导出装置(DEL,ALU)，用于从交换前的数字码(DC(0)+)与交换后的数字码(DC(0)-)的和导出错码(cε)；用于存储错码(cε)的存储装置(MEM)；以及修正装置(SUB)，用于利用错码(cε)修正其后的数字码DC(i)，来获得数字输出码DOC(i)。
本发明的模数转换装置包括取样和保持装置(S&H)，后者用于把输入信号(IN)以时间离散形式(INtd)送到转换电路(CONV)。
连接所述开关装置(SW)，以便以取样和保持装置(S&H)的双倍的取样率进行所述交换。
所述转换电路(CONV)包括内插电路(INT)，它连接在执行比较的输入级阵列(..A(i),A(i+1)..)与提供数字码(DC)的锁存器阵列(..L(j)、L(j+1),L(j+2)..)之间。
本发明提供一种模数转换的方法，它包括根据输入信号(IN)与起码一个参考电平(REF)之间的各次比较来获得数字码(DC)的步骤，所述方法还包括下面的步骤：在比较前交换(SW)输入信号和相应的参考电平；处理(POPR)数字码(DC)来获得数字输出码(DOC)，后者各自的符号和数值起码从平均的角度看来是与任何交换基本上无关的。
本发明提供一种信号处理装置，它包括数字信号处理电路(DSP)和如上所述的模数转换装置(ADC)，后者用于把数字信号(DIN)提供给所述数字信号处理电路。
本发明考虑下面的几个方面。模数转换特性基本上决定于有效地与输入信号比较的一个或多个参考电平。实际上，有效地与输入信号比较的参考电平在或大或小的程度上偏离标称参考电平，而所谓标称参考电平就是如果不存在这种偏离，则利用此标称参考电平会获得最佳模数转换特性。这种偏离的原因是一起执行模数转换的元件受到公差、温度依赖性等等因素的损害。这种损害不但加到一起提供与输入信号比较的参考电平的参考电平元件上，还加到一起执行比较和其他操作、以便获得数字码的转换元件上。
根据本发明，进行关于起码一次比较的输入信号和相应的参考电平之间的交换。如果转换元件是理想的，则对于一定的输入信号电平，交换前和交换后的数字码将只在符号上而不在数值上有差别。可是，因为转换元件受到公差、温度依赖性等等因素的损害，所以，数字码将会由于交换的结果而在数值上有差别。根据本发明，对数字码进行处理来获得数字输出码，这些数字输出码的各自的符号与数值起码在平均上是与任何交换基本上无关的。这显著地减小了公差、温度依赖性等等因素可能对模数转换特性产生的不良影响。作为一个例子，在基于多个标称等距的参考电平的模数转换器中，本发明提供比现有技术好得多的线性。
本发明的其它优点如下。相对于现有技术，使用只需满足不太严厉的在公差、温度依赖性等等因素方面的要求的元件，就能获得满意的模数转换特性。结果，相对于现有技术，本发明还提供更加经济有效的实施方案，例如，只利用MOS晶体管的实施方案。另一个结果是，如果以集成电路来实施模数转换，则与现有技术相比，可以使用更小的元件。较小的元件有较小的寄生电容，这对模数转换器的高频特性有好处。此外，较小的元件会给模数转换器电路以外的其它电路留出更多的空间。这样，本发明特别适合于把模数转换与数字信号处理结合在单个信号处理装置的情况，例如以集成电路的形式。
参考下面要描述的附图，将阐述和明白本发明和有利实施本发明的可供选择采用的附加特性。
在附图中，
图1以概念图的形式说明本发明的基本原理；
图2a以概念图的形式说明获得数字输出码的第一种方式；
图2b以方框图的形式表示以图2a方式提供数字码的后处理电路的例子；
图3a和3b一起以概念图的形式说明获得数字输出码的第二种方式；
图3c以方框图的形式表示以图3a-3b方式提供数字码的后处理电路的例子；
图4a以概念图的形式说明获得数字输出码的第三种方式；
图4b以方框图的形式表示以图4a方式提供数字码的后处理电路的例子；
图5以信号图的形式说明有利于实施本发明的可供选择采用的取样和保持操作；
图6以概念图的形式说明有利于实施本发明的可供选择采用的交换方式；
图7以方框图的形式表示有利于实施本发明的可供选择采用的转换电路的一个例子；
图8以方框图的形式表示根据本发明的模数转换装置的例子；以及
图9以方框图的形式表示根据本发明的数字信号处理装置。
在所有附图中，相似的元件以相似的参考符号表示。
图1说明本发明的基本原理。转换电路CONV根据输入信号IN与起码一个参考电平REF之间的各次比较提供数字码DC。进行关于起码一次比较的输入信号IN和相应的参考电平REF之间的交换。图1以一对方向相反的箭头和可以把所述信号加到其上的转换电路的正(+)输入端+和负(-)输入端-来说明这一点。后处理电路POPR处理数字码DC，以便获得数字输出码DOC，起码从平均的角度看，所述各数字输出码的各自的符号与数值与任何交换基本上无关。
有几种方式可以用来获得数字输出码DOC。下面将参考图2a、2b、3a、3b、3c、4a和4b来讨论三种方式。
图2a说明获得所希望的数字输出码DOC的第一种方式。提供作为交换前的数字码DC(i)+和交换后的数字码DC(i)-的差Δ的函数的数字输出码DOC(i)。形成转换电路CONV的一部分的元件的任何公差、温度依赖性等等因素(今后称为转换元件非理想性质)将在基本上相同的程度上影响数字码DC(i)+和DC(i)-。在图2a，数字码DC(i)+和数字码DC(i)-有例如数值误差+ε，后者是由于转换元件非理想性质造成的。可是，这些数字码DC(i)+和DC(i)-之间的差与数值误差+ε无关，结果，只取决于相对于相应的参考电平REF的输入信号IN。这样，图2a的方式使得模数转换特性对转换元件非理想性质基本上不敏感。
图2b表示以图2a方式提供数字输出码DOC的后处理电路的一个例子。图2b的后处理电路包括延迟电路DEL和减法电路SUB。延迟电路DEL把从转换电路CONV接收到的数字码DC(i)+延迟。减法电路SUB把代码DC(i)-减去从延迟电路DEL接收到的代码DC(i)+，或者相反。此外，减法电路SUB可以任选地放大这样获得的数字码DC(i)+和DC(i)-之间的差值Δ，从而获得数字输出码DOC(i)。
图3a和3b一起说明获得所希望的数字输出码DOC的第二种方式。图3a表示一串数字码DC(i),DC(i+1)..DC(i+N)，这串数字码是当以随机的方式进行输入信号IN与各自参考电平REF交换时得到的。结果，对每个数字码，有百分之五十的机会(p=50％)取正号，而有百分之五十的机会(p=50％)取负号。在图3a，正号的数字码表示于时间轴t的+侧，而负号的数字码表示于时间轴t的-侧。所有的数字码DC(i),DC(i+1)..DC(i+N)有由于转换元件非理想性质造成的数值误差+ε。
图3b表示根据以随机的方式进行的交换、通过倒置或不倒置数字码DC(i),DC(i+1)..DC(i+N)而获得的数字输出码DOC(i),DOC(i+1)..DOC(i+N)。结果，数值误差+ε被有效地转换成白噪声，因为在数字输出码DOC(i),DOC(i+1)..DOC(i+N)中，数值误差的符号随机变化。在图3a和3b方式中，为建立数字输出码只需要一个数字码，而在图2a的方式中，为建立数字输出码需要两个数字码。这样图3a-3b方式提供比图2a方式高的转换速度。
图3c表示以图3a-3b方式提供数字输出码DOC的模数转换装置的例子。图3c的模数转换装置包括开关电路SW，后者耦合到假随机信号发生器电路PRG、用于以随机的方式交换输入信号IN和相应的参考电平REF。后处理电路POPR包括可控反相器INV。可控反相器INV也耦合到假随机信号发生器电路PRG，用于根据交换来倒置或不倒置数字码DC。
图4a说明获得所希望的数字输出码DOC的第三种方式。图4a中已经分别获得交换前和交换后的数字码DC(i)+和DC(i)-。这两个数字码都有由于转换元件非理想性质造成的数值误差+ε。数字码DC(i)+和DC(i)-的和∑基本上等于2ε。错码cε从这和∑导出，被存储并且随后被用于修正其后的数字码DC(i)，以便获得数字输出码DOC(i)。这样，图4a方式允许基本上消除每一个数字输出码的数值误差+ε，这也是图2a方式中的情况。此外，图4a方式提供比图2a方式更高的转换速度。
图4b表示以图4a方式提供数字输出码DOC的后处理电路POPR的例子。它包括选择器SEL、延迟电路DEL、算法电路ALU、存储器MEM和减法电路SUB。图4b的后处理电路POPR可工作于校正方式和转换方式。在校正方式中，选择器SEL在位置C，并把数字码DC(0)+和DC(0)-送到算法电路ALU,在那里，延迟电路DEL延迟数字码DC(0)+。算法电路ALU计算修正码cε，并把它存储在存储器MEM。在转换方式中，选择器SEL处在位置D，并且向减法电路SUB提供数字码DC(i)。存储器MEM向减法电路SUB提供错码cε，减法电路SUB把错码cε减去数字码DC(i)。结果，获得数字输出码DOC(i)。
下面解释获得数字输出码DOC的图4a方式。实际上，图4a所说明的数值误差+ε可以作为输入信号IN数值的函数而变化，尤其是使用多个参考电平时。在这种情况下，对于各种相应的数值，确定并接着存储多个错码cε(1),cε(2),…cε(K)是有好处的。为了修正某些数字码，从多个修正码cε(1),cε(2),…cε(K)中根据最佳数值匹配来选择错码。也可以任选地选择两个或更多的错码，以便在这些错码之间进行内插。然后，使用这样获得的内插后的错码来修正相关的数字码。这种内插法的好处是，为了足够精确的修正，需要相对小的存储器容量。
有利实施本发明的可供选择的方案是使用取样和保持电路来把输入信号IN以时间离散的方式送到转换电路CONV。将参考图5来解释这种方案的好处。图5是信号图，其水平轴代表时间(t)，而纵轴代表数值(M)。它以虚线表示输入信号IN，而以实线表示未示出的取样和保持电路所获得的输入信号IN的时间离散形式INtd。
图5中，输入信号IN被送到转换电路CONV，并且，在例如t1和t2之间发生与相应的参考电平REF的交换，交换前和交换后所获得的数字码在数值上将不同。这种数值差将不只是由于转换元件的非理想性质造成，也由于输入信号IN本身的变化而造成。这会减小后处理电路POPR能够抵消转换元件非理想性质的有害影响的程度。可是，如果把输入信号IN的时间离散形式INtd加到转换电路CONV，则在性能上的这种降低将不会发生。
除了上述的可供选择的方案外，另一个有利于实施本发明的可供选择的方案是对输入信号IN的时间离散形式INtd以双倍的取样率进行交换。在图6结合图5说明了这种可供选择的方案。图6有与图5的对应的时间轴t。取样周期Δt是t1和t2之间的差。因此，取样率为1/Δt。图6说明通过+行和-行来进行交换，在这些行中可以放置要比较的电平，即INtd和REF。在时间间隔Δt/2后，信号在两行上改变位置，也就是说，交换它们的位置。
再另一个有利实施本发明的可供选择的方案是：图1转换电路CONV包括内插电路，后者连接在执行比较的输入级阵列与提供数字码DC的锁存器阵列之间。将参考图7解释这种方案的好处。图7表示两个输入级A(i)和A(i+1)、内插电路INT和三个锁存器LA(j)、LA(j+1)和LA(j+2)。输入级A(i)和A(i+1)把输入信号IN与相应的参考电平REF(i)和REF(i+1)进行比较，从而提供各自的比较信号C(i)和C(i+1)。内插电路INT对比较信号C(i)和C(i+1)作出响应，提供三个锁存器输入信号L(j)、L(j+1)和L(j+2)。
如果图7中不存在内插电路INT，则将要求三个而不是两个输入级来提供三个锁存器输入信号L(j)、L(j+1)和L(j+2)。在这种情况下，将需要在REF(i)和REF(i+1)之间的附加的参考电平。结果，内插电路INT允许参考电平进一步隔开。如上所述，与输入信号IN作有效比较的参考电平偏离标称参考电平某一程度，而这种偏离部分是由于转换元件非理想性质所引起的。这偏离可能是大的，即两相邻的有效参考电平有与对应的标称参考电平的相反的高-低关系。在这种情况下，模数转换特性会是非单调的，这将引起严重的畸变。参考电平隔得越开，在模数转换特性变得非单调之前，偏离会越大。这样，在公差、温度依赖性等等因素方面，内插电路允许对转换元件有较宽松的要求。
图8表示根据本发明的包括上述可供选择的特征的模数转换装置。图8的模数转换装置包括下面的主要部分：取样保持电路S&H、开关电路阵列SW(1)…SW(N)、转换电路CONV、后处理电路POPR和时钟电路CLK。转换电路CONV包括下面的部分：放大器阵列A(1)…A(N)、折叠和内插电路F&I以及锁存和编码电路L&E。
图8中，取样保持电路S&H把输入信号IN转换成它的时间离散形式INtd。通过开关电路阵列SW(1)…SW(N)，把时间离散形式INtd与相应的参考电平REF(1)..REF(N)一起分别送到放大器阵列A(1)…A(N)。放大器阵列A(1)…A(N)把输入信号IN的时间离散形式与相应的参考电平REF(1)..REF(N)分别进行比较。这些比较结果在折叠和内插电路F&I中进行处理，从而提供锁存器输入信号L(1)…L(X)。锁存和编码电路L&E从提供给它的锁存器输入信号L(1)…L(X)导出数字码DC。后处理电路POPR处理数字码DC，从而提供数字输出码DOC。这可以如例如图2b所示的那样来实施。时钟电路CLK向开关电路阵列SW(1)…SW(N)和后处理电路POPR提供时钟信号Fck。它也分别向取样保持电路S&H与锁存和编码电路L&E提供时钟信号Fck/2和2Fck，它们的频率分别是时钟信号Fck的一半和两倍。
应该指出，国际专利申请IB96/00834,IB96/00536和IB96/00869(分别为代理人档案PHN 15,450；PHN 15,845和PHN 15,909)描述了可以有利地用于折叠和内插电路F&I的技术。在此引入这些申请与任何相应的申请一起作为本文的参考。
图9表示数字信号处理装置，它包括数字信号处理电路DSP和根据图1的基本原理的模数转换装置ADC。模数转换装置ADC对模拟输入信号AIN作出响应，把数字信号DIN送到数字信号处理电路DSP。数字信号处理电路DSP处理数字信号DIN，以获得所希望的数字输出信号DOUT。
前面的附图及其描述用来说明本发明而不是用来限制本发明。显然，有许多可供选择的办法是处在所附的权利要求书的范围内的。在这方面，作下面结束性的评论。
有几种在各种单元上物理扩展功能或功能元件的方法。在这一方面，附图是非常概略的和只是分别表示本发明的一种可能的实施例。此外，本发明可以用包括几种截然不同的元件的硬件来实施，并且起码部分地用适当编程的计算机来实施。
应该广义地解释取样和保持这一词，以便包括例如跟踪和保持的意思。可以用例如美国专利No.5,298,801(代理人档案PHN 13,834)所描述的方法来实施图8所示的取样保持电路S&H。
不应当把园括号之间的任何参考符号作为对有关的权利要求的限制。

Claims (9)

1．一种模数转换装置，它有根据输入信号(IN)与起码一个参考电平(REF)之间的各次比较来提供数字码(DC)的转换电路(CONV)，其特征在于所述模数转换装置包括：
开关装置(SW)，用于进行关于起码一次比较的输入信号(IN)与相应的参考电平(REF)之间的交换；和
后处理装置(POPR)，用于处理数字码(DC)来获得数字输出码(DOC)，后者的各个符号和数值起码从平均的角度看来是与任何交换基本上无关的。
2．权利要求1的模数转换装置，其特征在于：安排所述后处理装置(POPR)来提供作为交换前的数字码(DC(i)+)与交换后的数字码(DC(i)-)之间的差(Δ)的函数的数字输出码(DOC(i))。
3．权利要求1的模数转换装置，其特征在于：连接所述开关装置(SW)以便以随机方式进行所述交换，以及所述后处理装置(POPR)包括根据所述交换来把数字码(DC)反相或不反相的反相器(INV)。
4．权利要求1的模数转换装置，其特征在于所述后处理装置(POPR)包括：
误差导出装置(DEL,ALU)，用于从交换前的数字码(DC(0)+)与交换后的数字码(DC(0)-)的和导出错码(cε)；
用于存储错码(cε)的存储装置(MEM)；和
修正装置(SUB)，用于利用错码(cε)修正其后的数字码DC(i)，来获得数字输出码DOC(i)。
5．权利要求1的模数转换装置，其特征在于包括取样和保持装置(S&H)，后者用于把输入信号(IN)以时间离散形式(INtd)送到转换电路(CONV)。
6．权利要求5的模数转换装置，其特征在于：连接所述开关装置(SW)，以便以取样和保持装置(S&H)的双倍的取样率进行所述交换。
7．权利要求1的模数转换装置，其特征在于：所述转换电路(CONV)包括内插电路(INT)，它连接在执行比较的输入级阵列(..A(i),A(i+1)..)与提供数字码(DC)的锁存器阵列(..L(j)、L(j+1),L(j+2)..)之间。
8．一种模数转换的方法，它包括根据输入信号(IN)与起码一个参考电平(REF)之间的各次比较来获得数字码(DC)的步骤，其特征在于所述方法还包括下面的步骤：
在比较前交换(SW)输入信号和相应的参考电平；
处理(POPR)数字码(DC)来获得数字输出码(DOC)，后者各自的符号和数值起码从平均的角度看来是与任何交换基本上无关的。
9．一种信号处理装置，其特征在于包括数字信号处理电路(DSP)和权利要求1的模数转换装置(ADC)，后者用于把数字信号(DIN)提供给所述数字信号处理电路。
CNB971932476A 1996-11-29 1997-10-20 模数转换器 Expired - Fee Related CN1134893C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96203374.2 1996-11-29
EP96203374 1996-11-29

Publications (2)

Publication Number Publication Date
CN1214158A true CN1214158A (zh) 1999-04-14
CN1134893C CN1134893C (zh) 2004-01-14

Family

ID=8224641

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971932476A Expired - Fee Related CN1134893C (zh) 1996-11-29 1997-10-20 模数转换器

Country Status (7)

Country Link
US (1) US6255971B1 (zh)
EP (1) EP0950287A2 (zh)
JP (1) JP3949174B2 (zh)
KR (1) KR19990082061A (zh)
CN (1) CN1134893C (zh)
TW (1) TW337051B (zh)
WO (1) WO1998024187A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102733379A (zh) * 2012-05-10 2012-10-17 王继忠 混凝土桩的施工方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE517536C2 (sv) * 2000-03-14 2002-06-18 Ericsson Telefon Ab L M Anordning samt metod för bakgrundskalibrering av A/D- omvandlare
JP4124407B2 (ja) * 2001-09-13 2008-07-23 株式会社リコー 二値化装置
CN101640539B (zh) * 2009-06-19 2013-04-10 浙江大学 Sigma-Delta模数转换器
JP5498304B2 (ja) * 2010-01-13 2014-05-21 キヤノン株式会社 撮像システム及び撮像装置
JP5597660B2 (ja) * 2012-03-05 2014-10-01 株式会社東芝 Ａｄ変換器
JP2014036420A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 信号サンプル回路および無線受信機

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585634A (en) * 1968-07-31 1971-06-15 Tyco Instr Division Inc Cyclically operating analog to digital converter
DE3686705T2 (de) 1985-12-16 1993-04-01 Philips Nv Schaltung zur interpolation zwischen komplementaeren spannungen.
GB8703100D0 (en) * 1987-02-11 1987-03-18 Secretary Trade Ind Brit Analogue to digital converters
US5214430A (en) * 1989-01-31 1993-05-25 Zdzislaw Gulczynski Ladderless true flash analog-to-digital converter with automatic calibration
US4975700A (en) * 1989-05-24 1990-12-04 Texas Instruments, Incorporated Analog-to-digital converter with non-linear error correction
US5101206A (en) * 1989-12-05 1992-03-31 Hewlett-Packard Company Integrating analog to digital converter
US5126742A (en) * 1990-11-06 1992-06-30 Signal Processing Technologies, Inc. Analog to digital converter with double folding interpolation circuitry
JPH0522136A (ja) * 1990-11-16 1993-01-29 Hitachi Ltd アナログ／デイジタル変換器
US5200752A (en) * 1991-07-18 1993-04-06 Hewlett-Packard Company Integrating analog to digital converter run-up method and system
US5298801A (en) 1991-09-11 1994-03-29 U.S. Philips Corporation Track-and-hold circuit
GB9224238D0 (en) * 1992-11-19 1993-01-06 Vlsi Technology Inc Pipelined analog to digital converters and interstage amplifiers for such converters
FR2699025B1 (fr) * 1992-12-04 1995-01-06 Thomson Csf Semiconducteurs Convertisseur analogique numérique.
JP3122865B2 (ja) * 1992-12-09 2001-01-09 日本テキサス・インスツルメンツ株式会社 Ａ／ｄコンバータ
US5321403A (en) * 1993-04-14 1994-06-14 John Fluke Mfg. Co., Inc. Multiple slope analog-to-digital converter
US5416484A (en) * 1993-04-15 1995-05-16 Tektronix, Inc. Differential comparator and analog-to-digital converter comparator bank using the same
JP2809577B2 (ja) * 1993-09-24 1998-10-08 富士通株式会社 ゼロレベル設定回路
US5565869A (en) * 1994-08-09 1996-10-15 Fluke Corporation Multiple slope analog-to-digital converter having increased linearity
US5805091A (en) * 1996-02-12 1998-09-08 Analog Devices, Inc. Reference voltage circuit
US5861828A (en) * 1997-10-14 1999-01-19 National Semiconductor Corporation Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102733379A (zh) * 2012-05-10 2012-10-17 王继忠 混凝土桩的施工方法
CN102733379B (zh) * 2012-05-10 2013-12-04 王继忠 混凝土桩的施工方法

Also Published As

Publication number Publication date
EP0950287A2 (en) 1999-10-20
WO1998024187A3 (en) 1998-08-27
JP3949174B2 (ja) 2007-07-25
KR19990082061A (ko) 1999-11-15
CN1134893C (zh) 2004-01-14
TW337051B (en) 1998-07-21
WO1998024187A2 (en) 1998-06-04
US6255971B1 (en) 2001-07-03
JP2000504535A (ja) 2000-04-11

Similar Documents

Publication Publication Date Title
JP3962788B2 (ja) Ａ／ｄ変換アレイ及びイメージセンサ
KR970005828B1 (ko) 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US7280064B2 (en) Pipeline ADC with minimum overhead digital error correction
US7397409B2 (en) Multi-bit pipeline analog-to-digital converter having shared amplifier structure
US5929800A (en) Charge integration successive approximation analog-to-digital converter for focal plane applications using a single amplifier
US7515083B2 (en) Analog-to-digital converting system
US7187318B1 (en) Pipeline ADC using multiplying DAC and analog delay circuits
US7233276B1 (en) Pipelined analog to digital converter with capacitor mismatch compensation
US7187317B2 (en) A/D conversion apparatus
US6441765B1 (en) Analog to digital converter with enhanced differential non-linearity
CN111585574B (zh) 一种流水线模数转换器
JPH11274927A (ja) パイプライン接続ａ／ｄ変換器のためのデジタル自己較正方式
JPH06112827A (ja) セミフラッシュ型ａ／ｄ変換器
US20070008201A1 (en) Bubble error rejecter in data converter
CN1134893C (zh) 模数转换器
US7002507B2 (en) Pipelined and cyclic analog-to-digital converters
EP1085658A2 (en) Nested pipelined analog-to-digital converter
US6515611B1 (en) Multistage analog-to-digital converter with amplifier component swapping for improved linearity
US6977606B2 (en) Pipelined analog-to-digital converter
EP0782790B1 (en) Analog-to-digital converter for generating a digital n-bit gray-code
JP3782911B2 (ja) Ａｄコンバータ回路
CN1169217A (zh) 具有折叠和内插的模/数变换
US5973517A (en) Speed-enhancing comparator with cascaded inventors
CN112398475A (zh) 具有CDS功能的Cyclic ADC结构
US20050083223A1 (en) Resolution enhanced folding amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20090710

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090710

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040114

Termination date: 20121020