CN112398475A - 具有CDS功能的Cyclic ADC结构 - Google Patents
具有CDS功能的Cyclic ADC结构 Download PDFInfo
- Publication number
- CN112398475A CN112398475A CN201910739749.0A CN201910739749A CN112398475A CN 112398475 A CN112398475 A CN 112398475A CN 201910739749 A CN201910739749 A CN 201910739749A CN 112398475 A CN112398475 A CN 112398475A
- Authority
- CN
- China
- Prior art keywords
- adc
- sub
- signal
- dac
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000004122 cyclic group Chemical group 0.000 title claims abstract description 23
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 claims description 13
- 238000013139 quantization Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
具有CDS功能的Cyclic ADC结构,主要包括一个1.5bit的比较器即子ADC、一个1.5bit的数模转换电路即子DAC、一个乘二运算放大器和一个RSD编码电路,其中子DAC和乘二运算放大器共同组成了MDAC即乘法DAC,本发明所提出的CDS功能就是通过改进的MDAC电路结构来实现的;该结构旨在以尽可能小的面积和功耗来实现高速高精度的Cyclic ADC读出电路,提出的这种读出电路不仅具有基本的CDS功能,还可以通过可编程的电容阵列来实现对信号的增益调节功能。
Description
技术领域
本发明涉及CMOS(互补金属氧化物半导体)图像传感器读出电路领域,主要应用于高速高精度的数字域累加型CMOS图像传感器中,尤其涉及Cyclic ADC(循环模数转换电路)读出电路设计。
背景技术
由于工艺和温度等因素,CMOS图像传感器像素单元中晶体管之间存在着一定程度的失配,这些失配会导致像素单元内的固定模式噪声,一般通过CDS(相关双采样)结构来对像素输出的模拟信号进行处理,消除这部分噪声,再将处理后的模拟信号送入ADC(模数转换电路)内进行模数转换。目前的Cyclic ADC读出电路中大部分都是在ADC的前面单独加入一个CDS电路,完成对像素输出信号的CDS和放大处理,但是这部分电路会额外增加读出电路的面积和功耗;还有一部分电路将CDS功能加入到ADC电路中去,节省了面积和功耗,但是转换速度和精度不够高。
发明内容
针对现有技术存在的问题,本发明提出了一种具有CDS功能的Cyclic ADC结构,旨在以尽可能小的面积和功耗来实现高速高精度的Cyclic ADC读出电路。提出的这种读出电路不仅具有基本的CDS功能,还可以通过可编程的电容阵列来实现对信号的增益调节功能。
(1)整体结构框架
Cyclic ADC的整体结构如下,主要包括一个1.5bit的比较器即子ADC、一个1.5bit的数模转换电路即子DAC、一个乘二运算放大器和一个RSD编码电路,其中子DAC和乘二运算放大器共同组成了MDAC即乘法DAC,本发明所提出的CDS功能就是通过改进的MDAC电路结构来实现的;
Cyclic ADC的具体工作方式如下:在第一个循环时开关打到Vin上,采样前一级输出的模拟信号,在接下来的循环中开关打到MDAC输出的余差信号Vout上。输入的信号进入1.5bit的子ADC中与参考电压Vref进行比较,输出的码值一方面控制子DAC的输出,而子DAC的输出与总的输入信号进行作差,得到该循环的Vout,进而控制下一循环的进行。另一方面,输出的码值输入到RSD编码电路中,这样最终经过N个循环,就可以得到N位的数字输出码值。由此实现了ADC的整体功能。
(2)MDAC结构及工作原理
第一级和第二级ADC的MDAC采用相同的电路结构,由若干开关和采样保持电容组成。信号采样和量化流水进行,采样电容Cs1和Cs2交替采样信号,当Cs1采样前端输入的复位信号和曝光信号的同时,Cs2对前一组采样的信号进行放大和模数转换,实现了信号的采样和处理的交替进行。由于同时采样了像素的复位信号和曝光信号,在放大阶段对其进行了放大处理,因此实现了CDS操作。另外可以通过控制Cs1和Cs2的大小来实现增益调节的功能。
(3)运放设计
两级运算放大器均采用全差分折叠式共源共栅结构来实现,其中第一级运放在折叠式共源共栅结构的基础上另外添加增益提升结构即Gain-boosting结构来进一步增大第一级运放的增益和精度。
(4)比较器
本发明采用了一种可以降低等效输入失调电压的动态比较器结构,Latch的高低电平控制晶体管的状态,通过正反馈结构放大晶体管状态引起的电流失配,最终输出数字量。该比较器结构简单、无静态功耗且速度很快。
该发明将CDS功能集成在14位的Cyclic ADC中,不仅实现了ADC的高速和高精度,而且比传统的Cyclic ADC节省了面积和功耗。
附图说明
图1是Cyclic ADC整体结构框架图;
图2是MDAC电路结构图;
图3是全差分折叠式共源共栅结构运放电路图;
图4是Gain_boosting结构电路图;
图5是动态锁存型比较器电路图。
具体实施方式
以下根据附图和实施例对本发明进行详细说明,但是本发明的保护范围不限于此。
图1以结构框图的方式阐明Cyclic ADC的工作方式:在第一个循环时开关打到Vin上,采样前一级输出的模拟信号,在接下来的循环中开关打到MDAC输出的余差信号Vout上。输入的信号进入1.5位的子ADC中与参考电压Vref进行比较,输出的码值一方面控制子DAC的输出,而DAC的输出与总的输入信号进行作差,得到该循环的Vout,进而控制下一循环的进行。另一方面,输出的码值输入到RSD编码电路中,这样最终经过N个循环,就可以得到N位的数字输出码值。由此实现了Cyclic ADC的整体功能。
本ADC实现的位数是14位,分为两级实现,第一级ADC完成高6位的信号转换;第二级ADC完成低8位的信号转换。每一级都分别按照上述的工作方式实现。
图2为本发明的核心电路,即实现了CDS功能的MDAC电路部分。电路由若干电容和开关组成。通过时钟控制开关的交替通断,使采样电容Cs1和Cs2交替采样信号,实现了信号采样和量化的流水操作。由于同时采样了像素的复位信号和曝光信号,在放大阶段对其进行了放大处理,因此实现了CDS操作。另外可以通过控制Cs1和Cs2的大小来实现增益调节的功能。在采样阶段,连接Vrst和Vsig的开关导通,将输入信号电压存储在采样电容Cs上;而量化阶段,输入连接到DAC模块输出的余差信号端口,采样上一周期输出的余差信号,从而实现Cyclic的量化操作。
运算放大器采用全差分折叠式共源共栅结构,如图3所示。第一级运放的要求较高,经计算,需满足带宽,增益,尾电流设计为70uA。由于第一级运放增益要求较高,因此在全差分折叠式共源共栅结构的基础上加入两个Gain_boosting(增益提升)运放,通过提高输出阻抗的方式来提升增益。第二级运放增益仅需60dB即可满足要求,因此采用简单的全差分折叠式共源共栅结构即可。Gain_boosting运放的加入方式如图4所示 。
本发明中比较器采用动态锁存型比较器结构,如图5所示,当latch变为高电平时,M6—M7处于线性区,而晶体管M2—M5都处于饱和区,M2—M5的失调是产生比较器失调的主要因素,但由于其增益较大,因此可以降低比较器的等效输入失调电压。
该发明采用3.3V的Vdd电源,正参考电压Vrefp为2.3V,负参考电压Vrefn为1V,共模电压1.65V,最终可以实现-1.3V~+1.3V的差分摆幅。第一级ADC每个循环用时160ns,第二级ADC信号采样用时160ns,之后的每个循环用时100ns。第一级运放尾电流取70uA,每个Gain_boosting预计消耗10uA电流;第二级运放尾电流取35uA。在这样大致的设计参数下,预计该Cyclic ADC可以实现14位的高速高精度数据转换。
Claims (4)
1.具有CDS功能的Cyclic ADC结构,其特征在于:
Cyclic ADC的整体结构主要包括一个1.5bit的比较器即子ADC、一个1.5bit的数模转换电路即子DAC、一个乘二运算放大器和一个RSD编码电路,其中子DAC和乘二运算放大器共同组成了MDAC即乘法DAC,其CDS功能就是通过改进的MDAC电路结构来实现的;
在第一个循环时开关打到Vin上,采样前一级输出的模拟信号,在接下来的循环中开关打到MDAC输出的余差信号Vout上;输入的信号进入1.5bit的子ADC中与参考电压Vref进行比较,输出的码值一方面控制子DAC的输出,而子DAC的输出与总的输入信号进行作差,得到该循环的Vout,进而控制下一循环的进行;另一方面,输出的码值输入到RSD编码电路中,这样最终经过N个循环,就可以得到N位的数字输出码值,由此实现了ADC的整体功能。
2.根据权利要求1所述具有CDS功能的Cyclic ADC结构,其特征在于:MDAC结构及工作原理:第一级和第二级ADC的MDAC采用相同的电路结构,由若干开关和采样保持电容组成;信号采样和量化流水进行,采样电容Cs1和Cs2交替采样信号,当Cs1采样前端输入的复位信号和曝光信号的同时,Cs2对前一组采样的信号进行放大和模数转换,实现了信号的采样和处理的交替进行;由于同时采样了像素的复位信号和曝光信号,在放大阶段对其进行了放大处理,因此实现了CDS操作;另外可以通过控制Cs1和Cs2的大小来实现增益调节的功能。
3.根据权利要求1所述具有CDS功能的Cyclic ADC结构,其特征在于:乘二运算放大器均采用全差分折叠式共源共栅结构来实现,其中第一级运放在折叠式共源共栅结构的基础上另外添加增益提升结构即Gain-boosting结构来进一步增大第一级运放的增益和精度。
4.根据权利要求1所述具有CDS功能的Cyclic ADC结构,其特征在于:比较器采用一种可以降低等效输入失调电压的动态比较器结构,Latch的高低电平控制晶体管的状态,通过正反馈结构放大晶体管状态引起的电流失配,最终输出数字量;该比较器结构简单、无静态功耗且速度很快。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910739749.0A CN112398475A (zh) | 2019-08-12 | 2019-08-12 | 具有CDS功能的Cyclic ADC结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910739749.0A CN112398475A (zh) | 2019-08-12 | 2019-08-12 | 具有CDS功能的Cyclic ADC结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112398475A true CN112398475A (zh) | 2021-02-23 |
Family
ID=74602201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910739749.0A Pending CN112398475A (zh) | 2019-08-12 | 2019-08-12 | 具有CDS功能的Cyclic ADC结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112398475A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113542642A (zh) * | 2021-07-06 | 2021-10-22 | 天津大学 | 局部产生子数模转换器参考电压的模数转换器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101674084A (zh) * | 2008-09-09 | 2010-03-17 | 爱特梅尔公司 | 模-数转换器 |
CN102013883A (zh) * | 2010-11-25 | 2011-04-13 | 复旦大学 | 一种超高速快闪型模数转换器的动态比较器电路 |
CN102710262A (zh) * | 2012-07-03 | 2012-10-03 | 复旦大学 | 一种8位的算法型模数转换器 |
CN103067015A (zh) * | 2012-12-20 | 2013-04-24 | 天津大学 | 用于cmos图像传感器的循环模数转换器及转换方法 |
CN203608185U (zh) * | 2013-10-22 | 2014-05-21 | 天津大学 | 循环时间数字转换器 |
CN109009157A (zh) * | 2018-06-27 | 2018-12-18 | 重庆湃芯入微科技有限公司 | 一种基于放大器偏置电流和光强的控制电压产生电路 |
-
2019
- 2019-08-12 CN CN201910739749.0A patent/CN112398475A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101674084A (zh) * | 2008-09-09 | 2010-03-17 | 爱特梅尔公司 | 模-数转换器 |
CN102013883A (zh) * | 2010-11-25 | 2011-04-13 | 复旦大学 | 一种超高速快闪型模数转换器的动态比较器电路 |
CN102710262A (zh) * | 2012-07-03 | 2012-10-03 | 复旦大学 | 一种8位的算法型模数转换器 |
CN103067015A (zh) * | 2012-12-20 | 2013-04-24 | 天津大学 | 用于cmos图像传感器的循环模数转换器及转换方法 |
CN203608185U (zh) * | 2013-10-22 | 2014-05-21 | 天津大学 | 循环时间数字转换器 |
CN109009157A (zh) * | 2018-06-27 | 2018-12-18 | 重庆湃芯入微科技有限公司 | 一种基于放大器偏置电流和光强的控制电压产生电路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113542642A (zh) * | 2021-07-06 | 2021-10-22 | 天津大学 | 局部产生子数模转换器参考电压的模数转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chang | Design techniques for a pipelined ADC without using a front-end sample-and-hold amplifier | |
KR100824793B1 (ko) | 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터 | |
KR100827268B1 (ko) | 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기 | |
US6879277B1 (en) | Differential pipelined analog to digital converter with successive approximation register subconverter stages | |
US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
US7196563B2 (en) | Comparator and AD conversion circuit having hysteresis circuit | |
US8427355B2 (en) | Time-interleaved pipelined-SAR analog to digital converter with low power consumption | |
US7847720B2 (en) | Pipelined analog-to-digital converter | |
CN111446964B (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
US20070090984A1 (en) | Dual mode sample and hold circuit and cyclic pipeline analog to digital converter using the same | |
US8299952B1 (en) | Switched-capacitor circuit and pipelined analog-to-digital converter | |
US7382305B1 (en) | Reference generators for enhanced signal converter accuracy | |
Hamami et al. | CMOS APS imager employing 3.3 V 12 bit 6.3 MS/s pipelined ADC | |
US20070109174A1 (en) | Amplifier circuit and analog-to-digital circuit using the same | |
CN111740741B (zh) | 一种流水线型adc电容失配校准电路及方法 | |
CN112398475A (zh) | 具有CDS功能的Cyclic ADC结构 | |
CN111263090B (zh) | 读出电路结构及其工作时序控制方法 | |
US7414563B2 (en) | Analog-to-digital converter with a plurality of conversions | |
JP4681622B2 (ja) | Ad変換器 | |
Lu | A 1.2 V 10-bit 5 MS/s CMOS cyclic ADC | |
KR100976697B1 (ko) | 잔류전압 증폭기 및 이를 이용한 아날로그/디지털 변환기 | |
CN114629497B (zh) | 用于列并行单斜坡模数转换器的比较器失调电压消除电路 | |
CN113992871B (zh) | 一种用于cmos图像传感器芯片级adc的双位移位校正系统 | |
CN212210975U (zh) | 一种自校准复合结构adc | |
Wang et al. | Design of a column-parallel SAR/SS two-step hybrid ADC for sensor arrays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210223 |
|
RJ01 | Rejection of invention patent application after publication |