CN101036227A - 由mos晶体管进行开关的电容器阵列 - Google Patents

Abstract

一种具有低损耗的集成可变电容，包括开关电容器(2－8)阵列(1)。当使用开关电容器(2－8)阵列(1)形成准连续可变电容器时，作为至阵列(1)的数字控制信号的函数的阵列(1)电容的连续性导致作为电容函数的阵列(1)串联电阻的总体行为，而这些行为对于一些应用可能是不希望。因此，提出一种开关阵列(1)的拓扑布局，以允许相对独立于电容而设定串联电阻。可以将阵列(1)完全地或部分地集成到可调谐LC滤波器和TV调谐器中。

Description

由MOS晶体管进行开关的电容器阵列

技术领域

本发明涉及一种由MOS晶体管进行开关的电容器阵列。

背景技术

根据WO 2001/076067此种开关电容器阵列是公知的。电容器阵列取代了调幅无线电接收机的变容二极管(varactor diode)。集成射频级包括开关电容器。最适合实现开关功能的器件是金属氧化物半导体场效应晶体管，简写为MOSFET、MOST或MOS晶体管。作为开关，MOS晶体管包括导通电阻和截止电容。

MOS晶体管的截止电容影响阵列的总电容。阵列的串联电阻作为电容的函数而增大和减小。

发明内容

因此，本发明的目的是保持作为至阵列的数字控制信号的函数的电容的单调性或至少准单调性。

本发明的另一目的是保持作为至阵列的数字控制信号的函数的电容的比例性或至少准比例性。

此外，本发明的另一目的是构建一种阵列，其中在仍然保持电容的单调性或至少准单调性的同时，可以相对独立于电容而设定串联电阻。

为了实现这些目的，提出了一种电容器阵列，每一个电容器均具有电容，所述阵列包括用于对电容器阵列进行开关的MOS晶体管，每一个MOS晶体管的几何特性与MOS晶体管所连接的电容器的电容成比例。

在阵列中用MOS晶体管对每一个单独的电容器进行开关。通过向NMOST的栅极施加正电压，使NMOST导通。漏极和源极之间的导通电阻的简化表达式为：

$R_{\mathrm{ON}}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{GS}}-V_T)}---\left(1\right)$

其中，W和L分别是MOST的宽度和长度，V_T是阈值电压，μ_n和C_ox是IC技术相关常数。因为阵列电容器可以具有相对较高的Q，不同MOS晶体管的导通电阻组成了阵列的总串联电阻Rs的主要部分。为了使Rs最小化，赋予栅极长度L最小值，并且选择与电源电压相等的栅极-源极电压V_GS。这留下参数W以设定串联电阻的特定值。当MOST处于截止状态时，MOST形成主要由反偏n+-Psub二极管形成的从漏极到衬底(源极)的电容器。指定为Cdo的电容值与MOST的宽度W成比例：

C_do∝W                                                (2)

C_do不依赖于L。可以通过施加反向电压来减小C_do，例如，通过在MOST截止时将漏极端子上拉到电源电压来减小C_do。因为电容器C_do的一个平板由衬底形成，所以存在与C_do相关联的损耗电阻Rsp。为减小串联电阻而增加W将导致C_do成比例的增加。给定诸如最小L和VGS＝Vsupply之类的边界条件，R_on和C_do的乘积形成技术相关常数。最高可用DC电压通常是电源电压。如果IC工艺中的MOST的栅极-源极电压能够忍耐比电源高的电压，则使用DC-DC转换器或第二电源电压来进一步地减小导通电阻是有益的。

电容器阵列的总电容Cvar可以写作：

$C_{\mathrm{VAR\; j}}=\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{C}_i\·b_{\mathrm{ij}}+\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\frac{C_{\mathrm{doi}}\·C_i}{C_{\mathrm{doi}}+C_i}\·(1-b_{\mathrm{ij}})$

$C_{\mathrm{VAR\; j}}=C\·\underset{i=1}{\overset{N}{\mathrm{\Σ}}}{b}_{\mathrm{ij}}\·2^{(i-1)}+\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\frac{C_{\mathrm{doi}}\·C_i}{C_{\mathrm{doi}}+C_i}\·(1+b_{\mathrm{ij}})$

其中，C是用于最低有效位(缩写为LSB)的单位电容器值，b_ij由b_j＝(b_1j，b_2j，...，b_Nj)定义，其中b_j是j的二进制译码。

$j=\underset{i=1}{\overset{N}{\mathrm{\&Sigma;}}}{b}_{\mathrm{ij}}\&CenterDot;2^{(i-1)},(0<j<2^N-1)$

$C_{\mathrm{VAR\; j}}=C\&CenterDot;j+\underset{i=1}{\overset{N}{\mathrm{\&Sigma;}}}\frac{C_{\mathrm{doi}}\&CenterDot;C_i}{C_{\mathrm{doi}}+C_i}\&CenterDot;(1-b_{\mathrm{ij}})$

针对作为二进制字“j”的函数的电容曲线的单调性，必要条件是C_doi和C_i的串联电路遵循二进制序列：

$\underset{i=1}{\overset{N}{\mathrm{\&Sigma;}}}\frac{C_{\mathrm{doi}}\&CenterDot;C_i}{C_{\mathrm{doi}}+C_i}{b}_{\mathrm{ij}}\&Proportional;j\&DoubleRightArrow;\frac{C_{\mathrm{doi}}\&CenterDot;C_i}{C_{\mathrm{doi}}+C_i}\&Proportional;2^{(i-1)}$

定义常数k为：

$k=\frac{C\&CenterDot;2^{(i-1)}}{C_{\mathrm{doi}}}---\left(4\right)$

那么C_doi＝k·C·2^(i-1)，以及

给定第一个解，如果C_doi和C_i的串联电路共同是C_i的常数部分(constant fraction)，则电容特性将是连续和线性的。连续性对于调谐过程是重要性的。当C_doi是根据方程(4)的Ci的一部分时，满足连续性条件。如由方程(2)所表示的，电容C_doi将与MOSTi的宽度W_i成比例。所以当

W_i∝C·2^(i-1)                                      (6)

时，满足电容特征的连续性。

MOS晶体管的宽度以及因此他们的截止状态电容与阵列电容器的电容成比例。必须选择与C_i成比例的W_i的结果是串联电阻随着电容值的升高而降低。电容器特征倾向于变为常数Q而不是常数Rs。当给定每一个MOST相同的宽度，并且因此具有相同的导通电阻时，电容和串联电阻特征中均出现不连续。

计算来自阵列的可用电容比：

$C_{\mathrm{MAX}}=C\&CenterDot;(2^N-1)\&CenterDot;\frac{1}{1+k}+C\&CenterDot;(2^N-1)\&CenterDot;\frac{k}{1+k}=C\&CenterDot;(2^N-1)---\left(7\right)$

$C_{\mathrm{MIN}}=C\&CenterDot;0\&CenterDot;\frac{1}{1+k}+C\&CenterDot;(2^N-1)\&CenterDot;\frac{1}{1+k}=C\&CenterDot;(2^N-1)\&CenterDot;\frac{k}{1+k}---\left(8\right)$

这给出来自阵列的最大可用电容比：

$\mathrm{\&eta;}=\frac{C_{\mathrm{MAX}}}{C_{\mathrm{MIN}}}=\frac{1}{k}+1$

也可以写作：

$\mathrm{\&eta;}=\frac{C_{\mathrm{MAX}}}{C_{\mathrm{MIN}}}=\frac{C_{\mathrm{doi}}}{C_i}+1$

C_MIN由MOST开关所贡献的寄生电容的总和确定，而不考虑阵列电容器、互联、接合、封装和应用所贡献的寄生电容。最高有效位(缩写为MSB)贡献寄生电容的一半，MSB-1贡献约25％，等等。对于7位阵列，最低有效位(缩写为LSB)为C_MIN贡献了1/128。如果我们将位数N增加1，需要将单位电容C减半，以保持相同的C_max和C_min，C_doi只增加1/256。因此，改变阵列的位数对于电容比或串联电阻的影响是可忽略的。

电容单调性规定阵列中每一个MOST的尺寸。当用作LC可调谐滤波器中的可变电容器时，每位所需的MOST尺寸导致串联电阻作为电容的函数而进行的不希望的行为。因此，本发明还提出了开关阵列的拓扑布局，以允许在仍然保持单调性的同时与电容相对独立地设定串联电阻。为此目的，将用于较低有效位的多个MOST开关的尺寸增大。这样将减小较低电容值时的串联电阻。为了补偿处于截止状态的MOST的过高电容贡献，添加在截止状态中去除的虚支路。

如果忽略MOS开关的寄生电容，包括开关和电容器的支路的电容是C_i＝2^i-1*ΔC，其中ΔC是步长电容，i＝1，2，...，max。实际上，存在开关寄生电容，这影响作为调谐电压的函数的阵列电容之间的依赖性。如果考虑寄生电容，那么在作为调谐电压的函数的电容曲线中将观察到跳变。

为了防止这些跳变，如以下关系所示地增大开关的电容，其中C_pi是截止状态的开关寄生电容：

$C_i=2^{i-1}\&CenterDot;\mathrm{\&Delta;C}+\frac{C_i\&CenterDot;C_{\mathrm{pi}}}{C_i+C_{\mathrm{pi}}}$

这给出了：

$C_i=\frac{1}{4}\&CenterDot;(2^i\&CenterDot;\mathrm{\&Delta;C}+2^{\frac{i}{2}}\&CenterDot;\sqrt{\mathrm{\&Delta;C}}\&CenterDot;\sqrt{8\&CenterDot;C_{\mathrm{pi}}+2^i\&CenterDot;\mathrm{\&Delta;C}})$

不幸地是，电容器阵列的等效串联电阻依赖于调谐电压，具有最小值和最大值。针对作为调谐的函数的恒定带宽和电压驻波比(简写为VSWR)，等效串联电阻应该是恒定的。为了降低最大和最小值之比，可以对开关的尺寸进行优化。

可以通过将每一个开关分成并联的开关来获得进一步的改进。通过该方法，当选择性地使开关失效时(即，他们处于截止状态时)，等效电阻增大，相反地，当选择性地激活开关时(即，他们处于导通状态时)，等效电阻减小。

尽管如此，工艺扩展(process spread)可能引起电容调谐曲线中的跳变，并且影响调谐范围。当阵列中的电容变小并且/或者开关寄生变大时，将发生间隙，无法调谐到所有的电容器值。如果寄生电容增大，那么最小调谐的电容器也增加。如果阵列中的电容器变小，那么最大调谐的电容器将成比例地减小。最小的调谐的电容器值受到较小影响。为了防止调谐特征(即，调谐的电容和调谐电压之间的依赖性)中的间隙，应该通过计算最坏情况下(即，当寄生电容具有最大值C_pmax时)阵列中电容器的电容，考虑交迭。此后，阵列中电容器的值应该与比率(额定电容/最小电容阵列电容器值)相乘，这是最坏情况。调谐范围应该是对于最差情况条件足够的。

将阵列本身连同设定串联电阻的其他电子部件一起集成到单块芯片上。

在当前技术发展水平的集成电路工艺(简称为IC工艺)中的可用电阻器类型中，金属-绝缘体-金属电容器(简称为MIM电容器)提供最高的品质因子。二进制加权阵列是利用最小数目的部件产生较大电容比的最有效的实现方式。所需的电容器阵列解决方案依赖于射频滤波器(简称为RF)的带宽和调谐范围而实现。为取代传统调谐器中的离散变容二极管，需要约7或8位的阵列。

可以用所述阵列构建全部或部分集成的可调谐LC滤波器，例如用于TV调谐器中。

附图说明

结合附图，参考以下描述，可以最佳地理解本发明以及其他目的和优点。

图1是由MOS晶体管进行开关的7位二进制加权电容器阵列的实施例；

图2是图1所示阵列的等效电路的示意图；

图3示出了图1和图2所示阵列的串联电阻与输入字的关系曲线I，曲线II是图1和图2所示阵列的电容与输入字的关系曲线；

图4是具有分为有效和无效MOST的MOST开关的7位二进制加权电容器阵列的实施例；

图5是图4的等效电路的示意图；

图6示出了图4和图5所示阵列的串联电阻与输入字的关系曲线III。曲线IV是图4和图5所示阵列的电容与输入字的关系曲线；

图7是具有有效和无效MOST开关的7位二进制加权电容器阵列的实施例，其中位7的有效部分分为两个MOST；

图8是具有多重有效和无效MOST开关的7位二进制加权电容器阵列的实施例，其中位6和7的有效部分分别分为两个和四个MOST；

图9示出了图8所示阵列的串联电阻与输入字的关系曲线V，曲线VI是图7和图8所示阵列的电容与输入字的关系曲线；

图10是具有独立漏极上拉电阻器的7位二进制加权开关电容器阵列的实施例；

图11示出了在50MHz处独立上拉电阻器对串联电阻Rs的贡献与电容的关系曲线VII，曲线VIII、IX、X和XI示出了在100、200、400和500MHz处独立上拉电阻器对串联电阻Rs的贡献与电容的关系曲线；

图12是具有与信号线相连的、并用小PMOST进行开关的独立上拉电阻器的7位二进制加权开关电容器阵列的实施例；

图13示出了在50MHz处由独立开关的上拉电阻器对串联电阻Rs的贡献与电容的关系曲线XII，曲线XIII、XIV、XV和XVI示出了在100、200、400和500MHz处由开关的上拉电阻器对串联电阻器Rs的贡献与电容的关系曲线；

图14是示出了添加到电容阵列的三个最低有效位的虚支路的等效电路示意图；

图15A示出了图2所示电路的一部分，以解释操作；

图15B示出了图14所示电路的一部分，以解释操作；

图16示出了线性化的串联电阻与图14的电路产生的输入字的关系曲线XVII。曲线XVIII和XIX示出了电容与输入字的一阶倒数dC/dW的的关系曲线以及电容与输入字的关系曲线；

图17是具有一个开关电容器和一个虚支路的一个阵列部件的实施例；

图18是NMOS晶体管的截面图；

图19是PMOS晶体管的截面图；

图20是使用电容阵列的接收机的实施例；

图21是由MOS晶体管进行开关的8位电容器阵列的实施例，其中一个阵列电容器的值是加权基本值加上附加值而构成；

图22是针对图21所示的等效电路的示意图；

图23示出了电容准比例与调谐范围的关系曲线XX；

图24示出了等效串联电阻与调谐范围的关系曲线XXI；

图25示出了优化的等效串联电阻与调谐范围的关系曲线XXII；

图26示出了通过分离开关而优化的等效串联电阻与调谐范围的关系曲线XXIII；以及

图27示出了具有交迭的电容与调谐范围的关系曲线XXIV。

具体实施方式

在不同的图中，相同的参考数字表示所示的相同或类似元件。

图1示出了由MOS晶体管9至15进行开关的电容器2至8的7位二进制加权阵列1的实施例，所述MOS晶体管具有与由晶体管9至15进行开关的电容器2至8的值成比例的截止状态输出电容。晶体管9至15经由输入16至22接收它们的控制信号。阵列电容器3的电容是阵列电容器2的电容的两倍，阵列晶体管4的电容是阵列晶体管3的电容的两倍，等等。阵列电容器2至8与输出端25并联连接。晶体管9至5与电容器2至8串联。电容器2与晶体管9串联，电容器3与晶体管10串联，等等。电容器2至8通过信号线23和晶体管9至15与可以接地的输出线24相连。还将输出线24指定为第二信号线。输入16至22接收二进制编码的控制信号b1至b7，控制信号b1至b7形成阵列输入字。输入字控制阵列MOS晶体管9至15。晶体管10的宽度W是晶体管9的宽度W的两倍，晶体管11的宽度W是晶体管10的宽度W的两倍。信号端子25和26之间的阵列1取代具有电容Cvar和串联电阻Rs的变容二极管。

图2示出了阵列1的等效电路31的示意图。晶体管9用以下电路来代替，所述电路包括开关32、代表MOST导通电阻Ron1的电阻器33、分别代表寄生截止电容Cdo1和寄生串联电阻Rsp1的串联的电容器35和电阻器34。同样地，晶体管10用以下电路来代替，所述电路分别包括：开关36、代表MOST导通电阻Ron2的电阻器37、分别代表寄生截止电容Cdo2和寄生串联电阻Rsp2的串联的电容器39与电阻器38。晶体管15用以下电路来代替，所述电路分别包括：开关44、代表MOST导通电阻RonN的电阻器45，分别代表寄生截止电容CdoN和寄生串联电阻RspN的串联的电容器47与电阻器46。

下表针对每一位示出了MOS晶体管的宽度W、电容器35、39、43和47的MOST截止状态电容Cdo、电阻器33、37、41和45的MOST导通电阻Ron、体电阻器34、38、42和44的电阻Rsp、以及电容器2至8的电容Cmin。

W(μm)	Cmin(pF)	Ron(Ohm)	Cdo(pF)	Rsp(Ohm)
					2240.0	10.240	0.469	1.515	1.320
1120.0	5.120	0.938	0.757	2.641
					560.0	2.560	1.875	0.379	5.282
280.0	1.280	3.750	0.189	10.563
					140.0	0.640	7.500	0.095	21.127
70.0	0.320	15.000	0.047	42.254
					35.0	0.160	30.000	0.024	84.507

图3示出了图1和图2所示阵列1的串联电阻与输入字b1至b7的关系曲线I。曲线II是图1和图2所示阵列1的电容与输入字b1至b7的关系曲线。只有当Cdoi和Ci共同的串联电路是Ci的恒定部分时，电容特征才是连续和线性的。必须选择与Ci成比例的Wi的结果是串联电阻随着电容值的升高而降低。

图4示出了具有开关62至68的电容器阵列61的实施例，将每一个开关均分离为有效MOS晶体管69至75和另外的无效MOS晶体管76至82。MOS晶体管69至75的每一个分别和另外的MOS晶体管76至82的每一个在漏极处并联连接，并且一起与阵列电容器2至8串联连接。开关62包括有效MOS晶体管69和无效MOS晶体管76，开关63包括有效MOS晶体管70和无效MOS晶体管77，等等。利用这种拓扑布局，获得对串联电阻和电容的更加独立的控制。设置无效部分76至82以获得作为输入字b1至b7函数的电容的连续性所需的Cdo电容。无效MOST总是处于截止状态，所以可以将栅极端子永久地与信号线24相连，作为基准端子。有效部分69至75包括所选总MOST的一部分，从而整体上获得符合所需特征的串联电阻。

图5示出了阵列61的等效电路91的示意图，并且用MOS晶体管的简化等效R和C模型来绘制，仅示出了2个最低有效位。与无效MOSFT相关联的部件用下标“b”表示。晶体管69由开关92、具有导通电阻Ron1的电阻器93、具有寄生串联电阻Rsp1的电阻器94和具有寄生串联电容Csp1的电容器95来代替。无效MOS晶体管76由具有寄生串联电阻Rsp1b的电阻器96和具有寄生串联电容Csp1b的电容器97来代替。晶体管70由开关98、具有导通电阻Ron2的电阻器99、具有寄生串联电阻Rsp2的电阻器100、具有寄生串联电容Csp2的电容器101来代替。无效MOS晶体管77由具有寄生串联电阻Rsp2b的电阻器102和具有寄生串联电容Csp2b的电容器103来代替。

图6示出了图4和图5所示阵列61的串联电阻与输入字b1至b7的关系曲线III。曲线IV是图4和图5所示阵列61的电容与输入字b1至b7的关系曲线。曲线III示出了在字范围64至127中有效的位7。位6支路在32至63和96至127的范围中有效。进一步检查显示，位6的有效/无效分离的均衡效果在输入字转变31到32处尤为显著，但是在输入字转变95到96处几乎没有效果。原因在于：在后一转变点处b7的电容导通，从而遮蔽了b6的效果。95处的阵列电容是15.9pF，而在31处仅为6.94pF。

图7是具有开关62至67和112的电容器阵列111的实施例。开关112包括无效MOST 113、以及包括两个MOST 115和116的有效部分114。编码器114接收输入字b1至b7的位6和7，并控制有效MOST 74、115和116。因此，串联电阻的控制得到多重有效MOST 115和116逐位的进一步改善。将有效部分114分成两部分。通过从96开始将部分114的一个MOST 115或116截止，实现转变点31到32和95到96处的串联电阻的独立校正。

图8是具有开关9至13、122和123的电容器阵列121的实施例。开关122包括无效MOST 124和包括两个MOST 126和127的有效部分125。开关123包括无效MOST 128和包括四个MOST 130至133的有效部分129。两个编码器134和135接收输入字b1至b7的位b5、b6和b7，并且控制有效MOST 126、127和130至133。因此，串联电阻的控制得到多重有效MOST 126、127和130至133逐位的进一步改善。将有效部分125分成两部分，并且将有效部分129分成四个并联的部分，即MOST 126、127和130至133。

图9示出了使用根据图8的拓扑布局进行优化的7位电容器阵列的结果，并且示出了图8所示阵列121的串联电阻与输入字b1至b7的关系曲线V。曲线VI是图8所示阵列的电容与输入字的关系曲线。通过从31开始向前选择部分125和129的一个或几个有效MOST 126、127、130至132或133来实现对转变点31到32、47到48、63到64、79到80、95到96和121到122处的串联电阻的独立校正。

图10示出了由MOS晶体管9至15进行开关的电容器2至8的7位二进制加权阵列141的实施例。独立上拉电阻器142至148与电容器2至8和晶体管9至15之间的抽头149至155相连。上拉电阻器142与电容器2和电阻器9之间的抽头149相连，上拉电阻器143与电容器3和电阻器10之间的抽头150相连，等等。将具有并联电容Cp的电容器156固定在信号线23和24之间，以负责杂散电容。上拉电阻器142是6400kOhm，上拉电阻143是3200kOhm，上拉电阻144是1600kOhm，等等。上拉电阻148是100kOhm。只要MOS晶体管处于截止状态，独立上拉电阻器142至148就对电容器串联电阻Rs有贡献。上拉电阻器142至148与正电源157相连。

图11示出了在50MHz处上拉电阻器142至148对串联电阻Rs的贡献与电容的关系曲线VII。曲线VIII、IX、X和XI示出了在100、200、400和500MHz处上拉电阻器142至148对串联电阻Rs的贡献与电容的关系曲线。

图12示出了由MOS晶体管9至15进行开关的电容器2至8的7位二进制加权阵列161的实施例。上拉电阻器162至168与信号线23相连，并且经由附加的MOS晶体管169至175与抽头176至182相连。从信号线23进行独立上拉，并且用小PMOS 169至175对独立上拉进行开关。信号线23经由具有电阻Rpuo的电阻器23与正电源184相连。当MOS晶体管9导通时，MOS晶体管169截止。相反地，当MOS晶体管9截止时，MOS晶体管169导通，等等。结合主MOST的开关对每一个支路的漏极上拉电阻器进行开关。当NMOS导通时PMOS截止，反之亦然。

图13示出了在50MHz处由独立开关的上拉电阻器对串联电阻Rs的贡献与电容的关系曲线XII。曲线XIII、XIV、XV和XVI示出了在100、200、400和500MHz处由开关的上拉电阻器对串联电阻器Rs的贡献与电容的关系曲线。

图14是示出了具有7位二进制加权开关电容阵列191并且具有添加到三个最低有效位b1至b3(简称为LSB b1至b3)的虚支路192至194的等效电路190。阵列191包括具有7个MOST 199至202的7个串联电容器195至198，这里仅示出了所考虑的那些。MOST 199至202中每一个分别包括：阵列MOST开关203至296之一，具有导通电阻Ron1、Ron2、Ron3和Ron7的电阻器207至210之一，具有寄生串联电阻Rsp1、Rsp2、Rsp3和Rsp7的电阻器211至214之一，以及具有电容Cdo1、Cdo2、Cdo3和Cdo7的电容器215至218之一。电容器215至217的宽度W是280μm。支路192至194中每一个分别包括：虚MOST开关219至221之一，具有电容C11、C12和C13的电容器222至224之一，具有电阻Rsp11、Rsp12和Rsp13的电阻器225至227之一，以及具有电容Cdo11、Cdo12和Cdo13的电容器228至230之一。Cdo11至Cdo13由永久地处于截止状态的虚MOST晶体管231至233形成。电容器195至197和222至224全部具有相同的值，即C11＝C12＝C13＝C1＝C2＝C3。组件195至230的相关值放在下表中，其中Wdes是如前图所示的二进制加权的MOST的宽度，Wact是如该图所示的MOST 199、200、201和202的宽度，Cmin是开关电容器195、196、197和198的电容，Ron是电阻器207、208、209和210的导通电阻，Cdo是电容器215、216、217和218的截止电容，Ceff是电容器195和215、196和216、197和217、198和218的串联电容，Wdum是虚MOST231至233的宽度，Cdum是虚MOST 231至233的电容，Cdumeff是由在虚支路192至194中的电容器222和228、223和229、224和230贡献的串联电容。

位	Wdes(μm)	Wact(μm)	Cmin(pF)	Ron(ohm)	Cdo(pF)	Ceff(pF)	Wdum(μm)	Cdum(pF)	Cdumeff(pF)
										7	2240.0	2240.0	10.240	0.469	1.5147	1.3195	0.0	0.0000	0.0000
6	1120.0	1120.0	5.120	0.938	0.7573	0.6597	0.0	0.0000	0.0000
										5	560.0	560.0	2.560	1.875	0.3787	0.3299	0.0	0.0000	0.0000
4	280.0	280.0	1.280	3.750	0.1893	0.1649	0.0	0.0000	0.0000
										3	140.0	280.0	0.640	3.750	0.1893	0.1461	103.9	0.0702	0.0633
2	70.0	280.0	0.320	3.750	0.1893	0.1190	152.3	0.1030	0.0779
										1	35.0	280.0	0.160	3.750	0.1893	0.0867	165.5	0.1119	0.0658

为了减少由较低有效位b1至b3产生的较低电容范围中的阵列191的串联电阻，增加LSB位的MOS开关199至201的尺寸。这导致电容特征中的扰动的电容比C_MIM/Cdo和不连续性。为了去除不连续性，将虚支路192至194添加到前3个LSB位。

参照图15A和图15B解释操作，示出了电容阵列31和191的LSB位之一。左手侧的图15A示出了初始状态，参考图15A引入了下标a。MOST 9使用Wes＝35，这是用于产生Cdo1a相对具有电容值C1a的MiM电容器2的所需电容比而需要的位序列的所需值。在右手侧的图15B中，引入了用于虚支路的下标b，并且已经将MOST开关199的宽度增加到W＝280，以减小串联电阻。在前表中，将实际宽度W指定为Wact。具有电容C1a、C1b和C11的MiM电容器2、195和222全部具有相同的值。

为了能够补偿截止状态时的过大电容，开关32(图15A)、203和219(图15B)进行串联(tandem)操作。经由开关219添加与具有电容C11＝C1b的MiM电容器222串联并具有电容Cdo11的虚MOST 231。由图15A和图15B的电路得到的最小和最大电容是：

$\frac{C_{a,\mathrm{MAX}}}{C_{a,\mathrm{MIN}}}=\frac{C_{1a}}{\frac{C_{1a}{C}_{\mathrm{do}1a}}{C_{1a}+C_{\mathrm{do}1a}}}$

$\frac{C_{b,\mathrm{MAX}}}{C_{b,\mathrm{MIN}}}=\frac{C_{1b}+\frac{C_{11}{C}_{\mathrm{do}11}}{C_{11}+C_{\mathrm{do}11}}}{\frac{C_{1b}{C}_{\mathrm{do}1b}}{C_{1b}+C_{\mathrm{do}1b}}}$

伴随电容补偿的不利之处是在导通和截止状态均存在表示为C_1p的较小固定并联电容。为了电容的连续性，需要满足：

$\frac{C_{b,\mathrm{MAX}}}{C_{b,\mathrm{MIN}}}=\frac{C_{1p}+C_{a,\mathrm{MAX}}}{C_{1p}+C_{a,\mathrm{MIN}}}$

代入Ca：

$\frac{C_{b,\mathrm{MAX}}}{C_{b,\mathrm{MIN}}}=\frac{C_{1p}+C_{1a}}{C_{1p}+\frac{C_{1a}{C}_{\mathrm{do}1a}}{C_{1a}+C_{\mathrm{do}1a}}}$

解出Cdo11为：

$C_{\mathrm{do}11}=\frac{C_{\mathrm{MiM}}^2(C_{\mathrm{do}1b}-C_{\mathrm{do}1a})}{C_{\mathrm{MiM}}^2+2C_{\mathrm{do}1a}{C}_{\mathrm{MiM}}+C_{\mathrm{do}1a}{C}_{\mathrm{do}1b}}$

其中C_MiM＝C_1a＝C_1b＝C₁₁

虚MOST开关219、220、221的位置在阵列MOST开关203、204和205的位置之后。由开关元件219至221贡献的电容和损耗电阻形成已未考虑的附加干扰因素。总之，利用图14所示的实现已发现电容器性能的显著改善。注意为了使电容的补偿对于工艺扩展和温度不敏感，补偿电容需要由MiM和MOST电容根据待补偿的电容以适当比例组成。所以，例如，我们不能单纯地补偿Cdo而忽略Cmin或单纯地补偿MiM而忽略Cdo。

图16示出了使用图14的电路时线性化串联电阻与输入字的关系曲线XVII。曲线XVIII和XIX示出了dC/dW和电容与输入字的关系曲线。

图17是具有开关电容器241和虚支路242的一个阵列部件240的实施例。PMOST 243用于将虚NMOST 244的电容与输出26连接或断开。当Vsw＝Vcc时，MOS晶体管243和245均处于导电状态。根据NMOST 245，NMOST 244的漏极DC电压是Vcc。参考图18所示的NMOST的截面，DC偏置减小了n+到P阱的电容。当Vsw＝0V时，MOS晶体管243和245处于非导电状态。将MOST 245的漏极拉到Vcc。电阻器246和247形成分压器，从而将MOST 244的漏极拉到约Vcc/2。参考图19所示的PMOST截面，增大的p+到N阱的反向偏置减小了MOST 243贡献的电容。

图18是NMOS晶体管244、245的截面。漏极251和源极252由P阱区253中的n+接触251、252形成。P阱235与衬底254相连。

图19是PMOS晶体管243的截面。漏极256和源极257由N阱区258中的p+接触256、257形成。N阱258与衬底259相隔离。

图20示出了接收机262，具有：第一电容阵列263、低噪声放大器264、电感器265、第二电容阵列266、两个自动增益控制器267和268、混频器269、分频器270、低通/多相滤波器271、接收信号强度指示器272、调谐控制器273、三个自动增益控制器274、275和276，晶振277、合成器278和控制接口279。接收机262包括用第一电容阵列263进行调谐的环形天线280、信道解码器281和环路滤波器282。第二电容阵列266与电感器265并联，并且放在低噪声放大器264之后、自动增益控制器267之前。

图21示出了由MOS晶体管310至317进行开关的电容器302至309的8位阵列301的实施例。MOS晶体管301至317经由输入318至325接收它们的控制信号。阵列电容器302至309与输出端子320并联连接。晶体管310至317与电容器302至209串联。电容器302与晶体管310串联，电容器303与晶体管311串联，等等。电容器302至309通过信号线326和晶体管310至317与可以接地的输出线327相连。还将输出线327指定为第二信号线。输入318至325接收形成阵列输入字的二进制编码控制信号b1至b8。输入字控制阵列晶体管310至317。信号端子328和329之间的阵列301取代具有电容Cvar和串联电阻Rs的变容二极管。

图22示出了阵列301的等效电路331的示意图。晶体管310的模型电路包括：开关332、代表MOST导通电阻Ron1的电阻器333、分别代表寄生截止电容Cp1与寄生串联电阻Roff1的串联的电容器335和电阻器334。同样地，晶体管311由以下电路代替，所述电路包括：开关336、代表MOST导通电阻Ron2的电阻器337、分别代表寄生截止电容Cp2与寄生串联电阻Roff2的串联的电容器339和电阻器338。晶体管317由以下电路代替，所述电路包括：开关344、代表MOST导通电阻Ronmax的电阻器345、分别代表寄生截止电容Cpmax与寄生串联电阻Roffmax的串联的电容器347和电阻器346。

如果忽略MOS开关的寄生电容，包括开关和电容器的支路的电容是C_i＝2^i-1*ΔC，其中ΔC是步长电容，i＝1，2，...，max。实际上，开关寄生电容存在并影响作为调谐电压函数的阵列电容之间的依赖性。如果考虑寄生电容，则在作为调谐电压函数的电容图中观察到跳变。

为防止跳变，如以下关系所示地增大开关电容，其中C_pi是截止状态下开关寄生电容：

$C_i=2^{i-1}\&CenterDot;\mathrm{\&Delta;C}+\frac{C_i\&CenterDot;C_{\mathrm{pi}}}{C_i+C_{\mathrm{pi}}}$

这给出了：

$C_i=\frac{1}{4}\&CenterDot;(2^i\&CenterDot;\mathrm{\&Delta;C}+2^{\frac{i}{2}}\&CenterDot;\sqrt{\mathrm{\&Delta;C}}\&CenterDot;\sqrt{8\&CenterDot;C_{\mathrm{pi}}+2^i\&CenterDot;\mathrm{\&Delta;C}})$

图23示出了电容和调谐电压之间的依赖性XX。如所期望的，电容与调谐范围成比例。而且，电容保持相对调谐电压的单调性。

不幸地是，电容器阵列的等效串联电阻依赖于调谐电压，具有如图24所示的最小值和最大值。在图24中表示为等效串联电阻依赖性与调谐电压的关系曲线XXII。阵列的串联电阻作为调谐电压的函数增大和减小。

为了作为调谐函数的恒定带宽和电压驻波比(简写为VSWR)，等效串联电阻应该是恒定的。为了降低最大和最小值之比，可以对开关尺寸进行优化。

图25示出了描绘优化的等效串联电阻与调谐电压之间的依赖性的曲线XXII。对开关尺寸进行优化的目的是为了减小最大和最小串联电阻值之比。

可以通过将每一个开关分成并联的开关来获得进一步改进。通过该方法，当选择性地使开关无效时(即，它们处于截止状态时)，等效电阻增大，相反地，当选择性地激活开关时(即，它们处于导通状态时)，等效电阻减小。

图26示出了等效串联电阻与调谐电压之间的依赖性的曲线XXIII，其中通过将开关并联地分离而优化电阻。因为开关寄生电容器Cpi没有变化，所有不影响电容器-调谐曲线。

尽管如此，工艺扩展可能引起电容调谐曲线中的跳变，并且影响调谐范围。当阵列中的电容变小并且/或者开关寄生电容变大时，将出现间隙，并且无法调谐到所有电容器值。如果寄生电容增大，那么最小调谐的电容器也增加。如果阵列中的电容器变小，那么最大调谐的电容器将成比例地减少。最小调谐的电容器值受到的影响较少。为了防止调谐特征(即，调谐的电容和调谐电压之间的依赖性)中的间隙，将通过计算最坏情况下(即，当寄生电容具有最大值Cpmax时)阵列中电容器的电容来考虑交迭。此后，阵列中电容器的值应该与比率(额定电容/最小电容阵列电容器值)相乘，这是最坏情况。调谐范围应该针对最差情况条件是足够的。图27中示出了调谐范围上的连续调谐电容的曲线XXIV。

附图符号列表：

1电容器阵列                31等效电路

2电容器                    32开关

3电容器                    33导通电阻器

4电容器                    34并联电阻器

5电容器                    35并联电容器

6电容器                    36开关

7电容器                    37导通电阻器

8电容器                    38并联电阻器

9MOS晶体管                 39并联电容器

10MOS晶体管                40开关

11MOS晶体管                41导通电阻器

12MOS晶体管                42并联电阻器

13MOS晶体管                43并联电容器

14MOS晶体管                44开关

15MOS晶体管                45导通电阻器

16输入                     46并联电阻器

17输入                     47并联电容器

18输入                     61阵列

19输入                     62开关

20输入                     63开关

21输入                     64开关

22输入                     65开关

23信号线                   66开关

24信号线                   67开关

25输入/输出                68开关

26输入/输出                69有效MOS晶体管

70有效MOS晶体管            117编码器

71有效MOS晶体管            121阵列

72有效MOS晶体管            122开关

73有效MOS晶体管            123开关

74有效MOS晶体管            124无效MOS晶体管

75有效MOS晶体管            125有效部分

76无效MOS晶体管            126有效MOS晶体管

77无效MOS晶体管            127有效MOS晶体管

78无效MOS晶体管            128无效MOS晶体管

82无效MOS晶体管            129有效部分

91等效电路                 130有效MOS晶体管

92开关                     131有效MOS晶体管

93电阻器                   132有效MOS晶体管

94电阻器                   133有效MOS晶体管

95电容器                   134编码器

96电阻器                   135编码器

97电容器                   141阵列

98开关                     142上拉电阻器

99电阻器                   143上拉电阻器

100电阻器                  144上拉电阻器

101电容器                  145上拉电阻器

102电阻器                  146上拉电阻器

103电容器                  147上拉电阻器

111电容器阵列              148上拉电阻器

112开关                    149抽头

113无效MOS晶体管           150抽头

114有效部分                151抽头

115有效MOS晶体管           152抽头

116有效MOS晶体管           153抽头

154抽头                    191阵列

155抽头                    192虚支路

156电容器                  193虚支路

157正电源                  194虚支路

161阵列                    195电容器

162上拉电阻器              196电容器

163上拉电阻器              197电容器

164上拉电阻器              198电容器

165上拉电阻器              199MOST

166上拉电阻器              200MOST

167上拉电阻器              201MOST

168上拉电阻器              202MOST

169晶体管                  203开关

170晶体管                  204开关

171晶体管                  205开关

172晶体管                  206开关

173晶体管                  207电阻器

174晶体管                  208电阻器

175晶体管                  209电阻器

176抽头                    210电阻器

177抽头                    211电阻器

178抽头                    212电阻器

179抽头                    213电阻器

180抽头                    214电阻器

181抽头                    215电容器

182抽头                    216电容器

183晶体管                  217电容器

184正电源                  218电容器

190等效电路                219开关

220开关                    259衬底

221开关                    262收发机

222电容器                  263电容器

223电容器                  264低噪声放大器

224电容器                  265电感器

225电阻器                  266电容阵列

226电阻器                  267自动增益控制器

227电阻器                  268自动增益控制器

228电容器                  269混频器

229电容器                  270分频器

230电容器                  271低通/多相滤波器

231虚MOST                  272指示器

232虚MOST                  273调谐控制器

233虚MOST                  274自动增益控制器

240阵列部件                275自动增益控制器

241开关电容器              276自动增益控制器

242虚支路                  277晶振

243PMOST                   278合成器

244虚NMOST                 279控制接口

245NMOST                   280环形天线

248电阻器                  281信道解码器

249电阻器                  282环路滤波器

251漏极                    301电容器阵列

252源极                    302电容器

253P阱区                   303电容器

254衬底                    304电容器

256漏极                    305电容器

257源极                    306电容器

258N阱区                   307电容器

308电容器                  338寄生电阻器

309电容器                  339寄生电容器

310MOS晶体管               344开关

311MOS晶体管               345导通电阻器

312MOS晶体管               346寄生电阻器

313MOS晶体管               347寄生电容器

314MOS晶体管               351峰值

315MOS晶体管               352峰值

316MOS晶体管               353峰值

317MOS晶体管               354峰值

318输入                    355峰值

319输入                    361范围

320输入                    362范围

321输入                    363范围

322输入                    364范围

323输入                    365范围

324输入                    371交迭

325输入                    372交迭

326信号线                  373交迭

327信号线

328输入/输出

329输入/输出

331等效电路

332开关

333导通电阻器

334寄生电阻器

335寄生电容器

336开关

337导通电阻器

Claims (26)

1.一种电容器(2-8、195-198、241)阵列(1、61、111、121、141、161、191)，每一个电容器均具有电容，所述阵列包括：

MOS晶体管(9-15、69-75、115、116、126、127、130-133、199-202、245)，用于对电容器阵列进行开关，

每一个所述MOS晶体管(9-15、69-75、115、116、126、127、130-133、199-202、245)的几何特性与连接至所述MOS晶体管的电容器的电容成比例。

2.根据权利要求1所述的阵列，其中，所述几何特性是宽度。

3.根据权利要求1或2所述的电容器(2-8、195-198、241)阵列(1、61、111、121、141、161、191)，其中，所述MOS晶体管(9-15、69-75、115、116、126、127、130-133、199-202、245)的电容是二进制加权的。

4.根据前述任一权利要求所述的电容器(2-8、195-198、241)阵列(61、111、121)，其中，所述阵列(61、111、121)还包括：与MOS晶体管(69-75、113、115、116、124、126-128、130-133)并联连接的另外的MOS晶体管(76-82、113、115、116、124、126、127、128、130-133)，所述MOS晶体管(69-75、113、115、116、124、126-128、130-133)和所述另外的MOS晶体管(76-82、113、115、116、124、126、127、128、130-133)均与所述阵列的一个电容器(2-8)串联连接。

5.根据权利要求4所述的电容器阵列，其中，所述另外的MOS晶体管(76-82、113、124、128)的栅极端子与基准端子(24)连接。

6.根据权利要求4所述的电容器阵列，其中，所述并联的MOS晶体管(115、116、126、127、130-133)由编码器(117、134、135)控制。

7.根据权利要求6所述的电容器阵列，其特征在于：所述编码器(117、134、135)由输入二进制字的最高有效位控制。

8.一种电容器(2-8)阵列(141、161)，通过权利要求1所述的MOS晶体管(9-15)对其进行开关，所述阵列还包括与所述电容器(2-8)和所述MOS晶体管(9-15)之间的抽头(149-155，176-182)连接的电阻器(142-148，162-168)。

9.根据权利要求8所述的电容器阵列，其中，所述电阻器(162-168)经由附加的MOS晶体管(169-175)与所述抽头(172-182)连接。

10.根据权利要求9所述的电容器阵列，其中，所述电阻器(162-168)与信号线(23)连接。

11.根据权利要求8、9或10所述的电容器阵列，其中，所述电阻器(142-148，162-168)是二进制加权的。

12.根据权利要求10所述的电容器阵列的阵列，其中，所述信号线(23)经由电阻器装置(183)与正电源(184)连接。

13.根据权利要求1所述的电容器(195-198、241)阵列(191)，其中，所述MOS晶体管(199-201)由具有最低有效部分的二进制字控制，由所述最低有效部分控制的所述MOS晶体管包括相对较小的电阻。

14.根据权利要求13所述的电容器阵列，还包括：虚支路(192-194)，与所述由最低有效部分控制的MOS晶体管(199-201)和由所述MOS晶体管(199-201)进行开关的所述电容器(195-197)并联连接。

15.根据权利要求14所述的电容器阵列，其中，虚支路(192-194)包括电容器(222-224)，所述电容器(222-224)的电容与所述电容器(195-197)阵列中包括的电容器的电容相同。

16.根据权利要求1所述的电容器(302-309)阵列(301)，其中，所述阵列的任意电容器(302-309)的电容值包括加权的基本值和附加值。

17.根据权利要求16所述的电容器阵列，其中，所述阵列(301)还包括与所述MOS晶体管(310-317)并联连接的另外的MOS晶体管，所述MOS晶体管(310-317)和所述另外的MOS晶体管均与所述阵列(301)的一个电容器(302-309)串联连接。

18.根据权利要求17所述的电容器阵列，其中，所述并联的MOS晶体管由编码器控制。

19.根据权利要求18所述的电容器阵列，其中，所述编码器由输入二进制字的最高有效位控制。

20.根据权利要求1所述的电容器阵列，其中，另外的电容器(156)与两条信号线(23、24)连接。

21.根据前述任一权利要求所述的电容器阵列，其中，所述阵列中包括的电容器(2-8、195-198、241、301)是金属-绝缘体-金属电容器。

22.根据权利要求1、2、3、4、8和13所述的电容器阵列，其中，所述阵列(1、61、111、121、141、161、191、301)的电容器(2-8、195-198、241、302-309)的电容是二进制加权的。

23.一种可调谐滤波器，包括根据前述权利要求的一项或多项所述的电容器阵列(1、61、111、121、141、161、191、301)。

24.一种TV调谐器，包括根据前述任一权利要求所述的可调谐电容器阵列。

25.一种接收机(262)，包括根据权利要求1至24的任一项所述的电容器阵列。

26.一种收发机，包括根据权利要求1至25的任一项所述的电容器阵列。

Images