KR101338286B1 - 튜너블 커패시터 - Google Patents

튜너블 커패시터 Download PDF

Info

Publication number
KR101338286B1
KR101338286B1 KR1020120034575A KR20120034575A KR101338286B1 KR 101338286 B1 KR101338286 B1 KR 101338286B1 KR 1020120034575 A KR1020120034575 A KR 1020120034575A KR 20120034575 A KR20120034575 A KR 20120034575A KR 101338286 B1 KR101338286 B1 KR 101338286B1
Authority
KR
South Korea
Prior art keywords
terminal
signal
capacitor
transistor
variable capacitor
Prior art date
Application number
KR1020120034575A
Other languages
English (en)
Other versions
KR20130112308A (ko
Inventor
김본기
조영호
임동구
김범겸
Original Assignee
주식회사 하이딥
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이딥 filed Critical 주식회사 하이딥
Priority to KR1020120034575A priority Critical patent/KR101338286B1/ko
Priority to EP13161524.7A priority patent/EP2650919B1/en
Priority to US13/854,519 priority patent/US9318890B2/en
Publication of KR20130112308A publication Critical patent/KR20130112308A/ko
Application granted granted Critical
Publication of KR101338286B1 publication Critical patent/KR101338286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/40—Structural combinations of variable capacitors with other electric elements not covered by this subclass, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Abstract

본 발명은 튜너블 커패시터에 관한 것으로서, 제1 단자와 제2 단자 사이에 위치하는 가변 커패시터부 및, 상기 제1 단자와 접지단 사이 또는 상기 제2 단자와 접지단 사이 중 적어도 하나에 삽입되는 ESD 보호 회로를 포함한다.

Description

튜너블 커패시터{TUNABLE CAPACITOR}
본 발명은 튜너블 커패시터에 관한 것으로, 보다 상세하게는 ESD 보호 회로를 포함하는 튜너블 커패시터에 관한 것이다.
일반적으로, 정전기가 인체 또는 기계에 모이기 시작하여 정전기에 의하여 전위차가 상승하다가 갑자기 정전기가 전위가 낮은 곳으로 흐르는 현상을 정전기 방전(ElectroStatic Discharge, ESD)이라 한다. ESD는 수 kV에서 수십 kV 정도의 높은 전압을 가지며, 수 μs의 짧은 시간 동안 방전하는 특징이 있다.
이러한 ESD에 의하여 영향을 받을 수 있는 장치는 ESD에 대한 내성을 갖도록 ESD에 대한 보호 회로를 구비하여야 한다. 예를 들어, 안테나를 통해서 ESD에 의한 고전압이 입력되면, 상기 ESD에 의한 전압은 매칭 네트워크를 위한 튜너블 커패시터 내부에 있는 회로 소자의 허용전압보다 훨씬 높기 때문에 튜너블 커패시터 내부의 회로가 파괴될 수 있다. 따라서, 튜너블 커패시터의 수명을 늘리고 안정적인 동작을 위하여 ESD 보호 회로를 추가하여야 한다.
도 1은 종래의 ESD 보호 회로의 회로도이다.
도 1을 참조하면, 종래 기술에 따른 ESD 보호 회로(24)는 전원전압(VCC)이 공급되는 전원선(12)과 접지선(GND)(14)과의 사이에 입/출력단자(I/O)로부터 분기되는 2개의 다이오드(D1, D2)가 접속되는 형태로 구현된다.
입/출력단자(I/O)에서의 ESD 보호 회로(24)는 기본적으로 2개의 다이오드(D1, D2)로 이루어진다. 즉, 제1 다이오드(D1)는 캐소드단자가 전원전압(VCC)에 연결되고, 애노드단자가 입/출력단자(I/O)에 연결된다. 제2 다이오드(D2)는 캐소드단자가 입/출력단자(I/O)에 연결되고, 애노드단자가 접지전압(GND)에 연결된다. 정상 동작 조건에서는 각각의 다이오드(D1, D2)로 펄스의 방전 경로(Discharge Path)가 형성되지 않는다. 그러나, 입/출력단자(I/O)에 제1 다이오드(D1)의 턴-온 전압보다 높은 전압준위를 갖는 ESD 펄스(이하 포지티브 ESD 펄스라 한다)가 인가되면, 입/출력단자(I/O)에서 전원전압(VCC)쪽으로 포지티브 ESD펄스가 빠져나갈 수 있는 ESD 펄스의 방전 경로가 형성된다. 반대로, 입/출력단자(I/O)에 제2 다이오드(D2)의 턴-온 전압보다 낮은 전압준위를 갖는 ESD 펄스(이하 네거티브 ESD 펄스라 한다)가 인가되면, 입/출력단자(I/O)에서 접지전압(GND)쪽으로 네거티브 ESD 펄스가 빠져나갈 수 있는 ESD 펄스의 방전 경로가 형성된다.
그러나, 이러한 ESD 보호 회로(24)는 다이오드가 항복 영역에서 오랜 동안 동작함으로 인하여 다이오드 특성에 변화가 오거나 손상이 올 수 있다. 또한, 다이오드는 전자장치의 소형화에 불리하며, 정상 동작 조건에서 입력신호로 진폭이 큰 스윙신호가 인가되는 경우에 ESD 보호 회로(24)가 입력 신호를 방전시키는 문제점이 있었다.
이에 따라 최근에는 보호 회로에 소요되는 면적을 줄이고 정전기 방지의 신뢰성을 높이기 위해 전계 효과 트랜지스터(FET)를 포함하는 ESD 보호 회로가 사용되고 있으나, 진폭이 큰 스윙신호가 인가되는 경우에 ESD 보호 회로에서 전류의 누설 등이 발생하는 등 신뢰성이 부족하다.
한국등록특허 10-0764369호(2007.10. 8. 공고)
본 발명은 ESD 보호 회로를 통하여 누설되는 전류를 줄일 수 있는 튜너블 커패시터를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 정상 동작 조건에서 ESD 보호 회로에 의하여 비선형 성분 신호를 발생되지 않는 튜너블 커패시터를 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은 진폭이 큰 입력신호에 대하여 안정적으로 동작할 수 있는ESD 보호 회로를 구비하는 튜너블 커패시터를 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은, 음전압을 사용하지 않는 가변 커패시터를 포함하는 튜너블 커패시터를 제공함에 있다.
본 발명의 튜너블 커패시터는 제1 단자와 제2 단자 사이에 위치하는 가변 커패시터부 및, 상기 제1 단자와 접지단 사이 또는 상기 제2 단자와 접지단 사이 중 적어도 하나에 삽입되는 ESD 보호 회로를 포함한다.
실시예에 따르면, 상기 ESD 보호 회로는, 복수개의 MOS 트랜지스터가 직렬로 연결된 적층 트랜지스터를 포함할 수 있다.
실시예에 따르면,상기 복수개의 MOS트랜지스터는, N형 트랜지스터, P형 트랜지스터 또는 이들의 조합 중 어느 하나로 이루어질 수 있다.
실시예에 따르면, 상기 복수개의 MOS 트랜지스터는 n개의 N형 트랜지스터로 이루어지며, 상기 n개의 트랜지스터 중 제1 MOS 트랜지스터의 드레인단은 상기 제1 단자 또는 상기 제2 단자와 연결되고, 제n 트랜지스터의 소스단은 접지되며, 상기 제1 내지 제n 트랜지스터의 게이트단 또는 바디단 중 적어도 하나는 로우(low, L) 신호 또는 음전압 신호가 인가될 수 있다.
실시예에 따르면, 상기 복수개의 MOS 트랜지스터는 n개의 P형 트랜지스터로 이루어지며, 상기 n개의 트랜지스터 중 제1 MOS 트랜지스터의 드레인단은 상기 제1 단자 또는 상기 제2 단자와 연결되고, 제n 트랜지스터의 소스단은 접지되며, 상기 제1 내지 제n 트랜지스터의 게이트단 또는 바디단 중 적어도 하나는 하이(high, H) 신호가 인가될 수 있다.
실시예에 따르면, 상기 복수개의 트랜지스터의 게이트단과 바디단은 각각 저항과 직렬로 연결될 수 있다.
실시예에 따르면, 상기 가변 커패시터부는, 제1 커패시터 및, 제1 단자와 제2 단자 사이에서의 상기 제1 커패시터 연결을 온/오프 시키는 스위칭 트랜지스터를 포함할 수 있다.
실시예에 따르면, 상기 스위칭 트랜지스터가 온(on) 시에 상기 게이트단(G)에 하이(H)신호가 인가되고, 바디단(B) 및 상기 드레인단(D)과 소스단(S)에 로우(L)신호가 인가되며, 오프(off) 시는 상기 게이트단(G) 및 바디단(B)에 로우(L)신호가 인가되고, 상기 드레인단(D) 및 소스단(S)에 하이(H)신호가 인가될 수 있다.
실시예에 따르면, 상기 스위칭 트랜지스터는 복수개의 트랜지스터가 직렬로 연결된 적층 트랜지스터일 수 있다.
실시예에 따르면, 상기 스위칭 트랜지스터의 게이트단(G)과 바디단(B)은 각각 저항과 직렬로 연결될 수 있다.
실시예에 따르면, 상기 제1 커패시터는 복수개의 커패시터가 직렬 또는 병렬로 연결된 커패시터일 수 있다.
실시예에 따르면, 상기 스위칭 트랜지스터의 온/오프는 하이(high, H)신호와 로우(low, L)신호에 의해 이루어질 수 있다.
실시예에 따르면, 상기 가변 커패시터부를 복수개 포함하고 상기 복수개의 가변 커패시터부는 서로 병렬로 연결되며, 상기 복수개의 가변 커패시터부는, 제1 커패시터, 및 제1 단자와 제2 단자 사이에서의 상기 제1 커패시터 연결을 온/오프 시키는 스위칭 트랜지스터를 각각 포함할 수 있다.
실시예에 따르면, 상기 복수개의 가변 커패시터부의 등가 커패시턴스는 2m-1C1 (단, m은 n이하의 자연수)이고, 상기 복수개의 가변 커패시터부의 스위칭 트래지스터의 채널폭/길이비율(W/L)은 각각 2m-1W1 (단, m은 n이하의 자연수)이며, 상기 n은 가변 커패시터부의 개수, 상기 C1 및 W1은 각각 특정 가변 커패시터부의 등가 커패시턴스 및 스위칭 트랜지스터의 채널폭/길이비율(W/L)일 수 있다.
실시예에 따르면, 상기 복수개의 튜너블 커패시터와 병렬로 연결되는 고정 커패시터를 더 포함할 수 있다.
실시예에 따르면, 디지털 제어신호를 입력받아 상기 스위칭 트랜지스터의 온/오프를 제어하는 제어부를 더 포함할 수 있다.
실시예에 따르면, 상기 스위칭 트랜지스터의 온/오프는 하이(high, H)신호와 로우(low, L)신호에 의해 이루어질 수 있다.
본 발명에 따르면, ESD 보호 회로를 통하여 누설되는 전류를 줄일 수 있는 튜너블 커패시터를 제공할 수 있다.
본 발명에 따르면, 정상 동작 조건에서 ESD 보호 회로에 의하여 비선형 성분 신호를 발생되지 않는 튜너블 커패시터를 제공할 수 있다.
본 발명에 따르면 ESD 보호 회로가 진폭이 큰 입력신호에 대하여 안정적으로 동작할 수 있다.
본 발명에 따르면, 음전압을 사용하지 않는 가변 커패시터를 포함하는 튜너블 커패시터를 제공하여, 음전압 발생기로 인한 감도 저하, 전력 소비, 공간 활용 등의 문제점을 해결할 수 있다.
도 1은 종래의 ESD 보호 회로를 나타내는 간략도이다.
도 2a는 ESD 보호 회로에 사용되는 보호 트랜지스터의 일 예를 도시한 단면도이다.
도 2b는 도 2a에 도시된 보호 트랜지스터를 이용한 ESD 보호 회로를 나타내는 간략도이다.
도 3은 본 발명의 일 실시예에 따른 ESD 보호 회로를 포함하는 튜너블 커패시터를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 튜너블 커패시터를 나타내는 회로도이다.
도 5a는 음전압을 사용하는 가변 커패시터부를 나타내는 간략도이며, 도 5b는 음전압을 사용하지 않는 가변 커패시터부를 나타내는 간략도이다.
도 6은 본 발명의 일 실시예에 따른 가변 커패시터부를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 가변 커패시터부를 나타내는 회로도이다.
도 8은 본 발명의 일 실시예에 따른 가변 커패시터부를 나타내는 회로도이다.
도 9는 본 발명의 일 실시예에 따른 가변 커패시터부를 나타내는 회로도이다.
도 10a는 본 발명의 일 실시예에 따른 가변 커패시터부를 나타내는 회로도이며, 도 10b는 이를 구현한 회로도이다.
도 11은 본 발명의 실시예에 따른 가변 커패시터부를 나타내는 회로도이다.
도12는 본 발명의 다른 실시예에 따른 가변 커패시터부를 나타내는 회로도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
본 발명의 실시예에 따른 튜너블 커패시터를 설명하기에 앞서, 트랜지스터에 인가되는 전압 신호와 관련하여 트랜지스터가 온(on)일 때 인가되는 양의 전압을 VDD라고 하면, 하이(high, H)신호는 약 VDD/2 이상 VDD 이하의 신호를 의미하며, 로우(low, L)신호는 접지 신호인 0V 이상 약 VDD/2 이하의 신호를 의미한다. 상기 트랜지스터에 인가되는 전압 신호를 하이(H)신호와 로우(L)신호로 나누는 기준은 반드시 고정될 필요는 없으며, 인가되는 양의 전압 VDD의 크기 또는 트랜지스터의 특성 등 본 발명의 실시예에 따른 튜너블 커패시터의 구현환경에 따라 달라질 수 있다.
이하, 첨부되는 도면을 참조하여 본 발명의 제1 실시예에 따른 튜너블 커패시터를 설명한다.
[본 발명의 바람직한 실시예]
본 발명의 실시예에 따른 ESD 보호 회로와 이를 구비하는 튜너블 커패시터에 대한 설명에 앞서 트랜지스터를 이용하는 일반적인 ESD보호 회로의 원리를 간단히 설명하기로 한다.
도 2a는 FET를 이용하는 일반적인 ESD보호 회로에 사용되는 보호 트랜지스터의 일 예를 도시한 단면도이다.
도 2a를 참조하면, 참조부호 1은 실리콘 기판을, 3은 소스(source)를, 5는 드레인(drain)을, 7은 게이트(gate)를 각각 나타낸다.
도 2a에 도시된 바와 같이, 일반적인 보호 트랜지스터는 그 소스(3)가 에미터(emitter)로, 실리콘 기판(1)이 베이스(base)로, 드레인(5)이 콜렉터(collector)로 제공되는 기생 바이폴라 트랜지스터가 동작하는 것에 의해 보호 소자로서의 역할을 하게 된다. 즉, 보호 트랜지스터로 사용되는 MOS 트랜지스터의 실리콘 기판(1) 내에는, 드레인(5)에서 소스(3)로 전류가 흐를 수 있는 채널 이외의 전류경로(current path)가 상기 기생 바이폴라 트랜지스터에 의해 형성된다.
이러한 전류경로는 상기 기생 바이폴라 트랜지스터가 턴 온 되어야 형성되며, 기생 바이폴라 트랜지스터가 턴 온 되기 위해서는 에미터-베이스 접합, 즉 소스(3)-실리콘 기판(1) 접합이 순방향 바이어스(forward bias)가 되어야 한다. 예를 들어, 기생 바이폴라 트랜지스터의 베이스 전류에 해당되는 기판 전류(Isub)가 빠른 시간 내에 증가하여 상기 기생 바이폴라 트랜지스터의 턴-온 시간이 빨라지면 ESD 보호 회로의 효율이 향상된다.
도 2b는 도 2a에 도시된 보호 소자를 이용하는 일반적인 ESD 보호 회로의 개략도이다.
도 2b를 참조하면, 일반적인 ESD 보호 회로(24)는 MOS 트랜지스터로 이루어진 보호 트랜지스터(PM)를 포함한다. 상기 보호 트랜지스터(PM)의 드레인단은 입력단자(10) 및 내부회로(25)와 연결되고, 소스단 및 게이트단은 접지된다. 상기 ESD 보호 회로(24)는 출력단자(20) 접지단 사이에 연결될 수도 있음은 물론이다.
도 2b에 도시된 바와 같이, 정상 동작 조건에서 상기 ESD 보호 회로(24)는 오프(off) 상태로서 내부회로(25)의 동작에 영향을 미치지 않는다. 즉, 입/출력단(10, 20)으로 ESD 펄스가 아닌 정상적인 신호가 입/출력되면 상기 보호 트랜지스터(PM)는 게이트단으로 접지신호가 인가되므로 턴-오프 상태를 유지한다. 따라서, ESD 보호 회로(24)는 상기 내부회로(25)에 영향을 미치지 않는다.
그러나, 입/출력단(10, 20)을 통하여 ESD 펄스가 입력되면, 도 2a에서 설명한 바와 같이, 상기 보호 트랜지스터(PM)의 기생 바이폴라 트랜지스터에 의해 ESD 펄스의 방전 경로가 형성된다.
또한, 상기의 ESD 보호 트랜지스터(PM)에 고전압이 인가된다면 빠른 턴-온 속도를 얻을 수 있으나, 기생 바이폴라 정션 트랜지스터(BJT) 및 달링턴 베타 이득(Darlington beta gain)으로 인해 고온 하에 동작하는 동안에 매우 큰 누설 전류가 존재할 것이다.
또한, 기본적으로 MOS 트랜지스터는 선형소자이나, 동작점에 따라 신호의 진폭이 일정 수준을 넘어가면 비선형의 성질을 나타낸다. 예컨대, 안테나에 이용되는 매칭 네트워크는 약 35dBm의 신호를 송수신하게 되는데, 이 신호는 약 20V의 진폭을 갖게 된다. 상기와 같은 신호가 입/출력단자(10, 20)로 인가 또는 출력되는 경우에 ESD 보호 회로(24)는 턴-온 될 수 있고, 이에 따라 내부회로(25)에는 비선형적인 동작이 발생할 수 있다.
이하에서, 본 발명의 일 실시예에 따른 ESD 보호 회로와 이를 구비하는 튜너블 커패시터에 대하여 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 튜너블 커패시터를 나타낸다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 튜너블 커패시터는 제1 단자(10)와 제2 단자(20) 사이에 복수개의 커패시터가 병렬로 연결되는 가변 커패시터부(30) 및 상기 제1 단자(10)와 접지단 사이에 삽입되는 제1 ESD 보호 회로(41)를 포함한다. 도 3에 도시된 바와 같이, 출력단(20)으로의 ESD 보호를 위하여 상기 제2 단자 사이(20)와 접지단 사이에 제2 ESD 보호 회로(42)를 더 포함할 수도 있다.
제1 단자(10)는 부하와 연결되는 부하단이 될 수 있으며, 제2 단자(20)는 그라운드와 연결되어 접지단이 될 수 있다. 다른 실시예로, 제1 단자(10)는 RF 입력포트에 연결되는 RF+단자가 되고, 제2 단자(20)는 RF 출력포트에 연결되는 RF-단자가 될 수도 있다. 이 외에도 통상의 지식을 가지는 자에 의해 다른 형태의 단자로 사용될 수 있다.
도 3에 도시된 바와 같이, 제1 ESD 보호 회로(41)는 복수개의 MOS 트랜지스터를 포함할 수 있다. 상기 복수개의 MOS 트랜지스터들은 드레인단과 소스단은 서로 연결된 적층 트랜지스터일 수 있다.
상기 MOS 트랜지스터는 N형 트랜지스터, P형 트랜지스터 또는 이들의 조합이 사용될 수 있으며, 본 실시예에서는 N형 트랜지스터의 경우를 예로 들어 설명한다.
첫 번째 트랜지스터인 M1 트랜지스터의 드레인단은 제1 단자(10)와 연결되며 M1 트랜지스터의 소스단은 두 번째 트랜지스터인 M2 트랜지스터의 드레인단과 연결된다. 마찬가지로, M2 트랜지스터의 소스단은 M3 트랜지스터의 드레인단과 연결된다. 이러한 방법으로, 마지막 트랜지스터인 Mn 트랜지스터의 드레인단은 Mn-1트랜지스터의 소스단과 연결되며, Mn트랜지스터의 소스단은 접지단(GND)과 연결된다. 각 MOS 트랜지스터(M1 내지 Mn)의 게이트단과 바디단은 접지단(GND)과 연결되거나 음전압 신호가 인가될 수 있다. 또한, 각 MOS 트랜지스터(M1 내지 Mn)의 게이트단과 접지단(GND)사이 또는 바디단과 접지단 사이에는 저항이 삽입될 수 있다. 한편, 적층 트랜지스터에 포함되는 MOS 트랜지스터가 P형 트랜지스터인 경우에는 각 P형 트랜지스터의 게이트단과 바디단에 하이(H)신호가 인가되면 전술한 N형 트랜지스터로 이루어진 적층 트랜지스터와 동일한 기능을 수행할 수 있으며, 게이트단과 바디단에 저항이 연결될 수 있다.
본 발명의 실시예에 따르면, 제1 ESD 보호 회로(41)는 ESD 펄스가 인가되지 않는 정상 동작 조건에서 턴-오프 상태가 유지될 수 있다. 제1 단자(10)에 인가되는 전압보다 제1 ESD 보호 회로(41)의 적층 트랜지스터 양단간의 전압(Vth)이 크거나 같게 되면, 제1 ESD 보호 회로(41)는 턴-오프 상태를 유지한다. 적층 트랜지스터 양단간의 전압(Vth)는 적층 트랜지스터에 포함되는 각 MOS 트랜지스터의 문턱전압의 합에 비례한다. 따라서, 입력신호의 진폭이 변동되더라도 적층 트랜지스터에 포함되는 MOS 트랜지스터의 개수를 결정함으로써, 정상 동작 조건에서 제1 ESD 보호 회로(41)가 턴-오프 상태를 유지하도록 제어할 수 있다.
즉, 제1 단자(10)사이와 접지단 사이에 제1 ESD 보호 회로(41)로서 적층 트랜지스터가 삽입되면 제1 ESD 보호 회로(41)를 통한 누설 전류를 줄일 수 있다. 또한, 복수개의 트랜지스터를 적층함으로써 하나의 MOS 트랜지스터에 할당되는 전압의 크기를 줄일 수 있다. 이로써 진폭이 큰 입력신호가 인가되는 경우에 비선형 성분이 발생하는 것을 방지할 수 있다. 이로써, 제1 ESD 보호 회로(41)는 ESD 펄스 신호로부터 내부 회로를 보호하고, 입력 신호로 고전압 신호가 입력되더라도 턴-온 되지 않고 내부 회로의 동작에 영향을 미치지 않음으로써 안정적으로 ESD 보호 회로의 기능을 수행할 수 있다.
제2 ESD 보호 회로(42)의 구성과 기능은 전술한 제1 ESD 보호 회로(41)와 동일하므로 자세한 설명은 생략한다.
도 4는 본 발명의 실시예에 따른 가변 커패시터부의 구현예를 나타낸다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 튜너블 커패시터의 가변 커패시터부(30)는 일단이 제1 단자(10)와 연결되고 타단은 제2 단자(20)와 연결된다. 가변 커패시터부(30) 외부 제어신호에 따라 커패시턴스를 조절할 수 있다. 예컨대, 본 발명의 실시예에 따른 가변 커패시터부(30)는 적어도 하나의 커패시터가 병렬 또는 직렬로 연결되어 외부 제어신호에 따라 해당하는 커패시터가 선택될 수 있는 구조로 이루어질 수 있다. 그러나, 본 발명의 실시예에 따른 가변 커패시터부(30)는 반드시 이에 한정되지 않으며, 커패시턴스가 조절가능한 어떠한 구성이든지 본 발명의 가변 커패시터부(30)에 포함될 수 있다. 상기 가변 커패시터부(30)의 구체적인 구현예는 뒤에서 자세히 설명하도록 한다.
이하에서는 가변 커패시터부(30)의 구체적인 구현예를 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 가변 커패시터부를 나타낸다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 가변 커패시터부(30)는 제1 단자(10)와 제2 단자(20) 사이에 위치하는 제1 커패시터(100), 제1 단자(10)와 제2 단자(20) 사이에서의 상기 제1 커패시터(100)의 연결을 온/오프 시키는 스위칭 트랜지스터(300)를 포함한다.
구체적으로, 본 발명의 실시예에 따른 가변 커패시터부(30)의 제1 커패시터(100)는 일단이 제1 단자(10)와 연결되고 타단은 스위칭 트랜지스터(300)와 연결되고, 스위칭 트랜지스터(300)는 일단이 상기 제1 커패시터(100)와 연결되고 타단은 제2 단자(20)와 연결된다.
스위칭 트랜지스터(300)는 제어신호를 입력받아 해당 가변 커패시터부(30)를 온/오프 한다. 즉, 제1 단자(10)와 제2 단자(20) 사이에서 해당 가변 커패시터부(30)가 선택되거나 선택되지 않게 된다. 스위칭 트랜지스터(300)로는 여러 가지 반도체 소자가 사용될 수 있다.
도 5a는 음전압을 사용하는 가변 커패시터부(30)의 동작을 나타낸다.
도 5a에 도시된 바와 같이 스위칭 트랜지스터의 온/오프 동작을 위하여 온(on) 시에는 게이트-소스전압(VGS), 게이트-드레인전압(VGD)은 양전압(VDD)이며, 바디-소스전압(VBS), 바디-드레인전압(VBD)는 0V이다. 반면에, 오프(off) 시에는 게이트-소스전압(VGS), 게이트-드레인전압(VGD)이 음전압(-VDD)이고, 바디-소스전압(VBS), 바디-드레인전압(VBD)도 음전압(-VDD)이다. 이는 가변 커패시터부(30)의 높은 파워 핸들링 능력과 선형성을 향상시키기 위함이다.
구체적으로, 온(on) 시에 스위칭 트랜지스터의 드레인단(D), 소스단(S), 바디단(B)은 0V(GND) 신호가 인가되고, 게이트단(G)에는 양전압(VDD) 신호가 인가된다. 반대로, 오프(off) 시에는 드레인단(D) 및 소스단(S)에는 0V(GND) 신호가 인가되고, 게이트단(G)과 바디단(B)에는 음전압(-VDD) 신호가 인가된다. 즉, 게이트-소스전압(VGS) 및 게이트-드레인전압(VGD)이 음의 값이 된다. 따라서, 스위칭 트랜지스터(300)의 온/오프 동작을 위해서 음전압(-VDD) 신호가 전달된다.
이하에서는 본 발명의 일 실시예에 따른 가변 커패시터부(30)의 스위칭 트랜지스터(300)의 동작에 대하여 상세히 설명한다.
도 5b는 음전압을 사용하지 않는 가변 커패시터부의 스위칭 트랜지스터의 온/오프 상태를 나타낸다.
도 5b를 참조하면, 본 발명의 일 실시예에 따른 가변 커패시터부(30)의 스위칭 트랜지스터(300)는 드레인단(D)이 제1 커패시터(100)와 연결되고, 소스단(S)은 제2 단자(20)와 연결될 수 있다. 스위칭 트랜지스터(300)는 제1 커패시터(100)를 온/오프 시키는 스위칭 역할을 한다. 트랜지스터의 특성상 제1 단자(10)와 제2 단자(20) 사이에서 스위칭 트랜지스터(300)의 연결은 반대로 될 수 있다. 즉, 스위칭 트랜지스터(300)의 소스단(S)이 제1 커패시터(100)와 연결되고 드레인단(D)은 제2 단자(20)와 연결될 수 있다. 본 발명의 일 실시예에서는 설명의 편의를 위하여 스위칭 트랜지스터(300)의 드레인단(D)이 제1 커패시터(100)와 연결되는 경우를 예로 들어 설명한다.
먼저, 스위칭 트랜지스터(300)가 온(on)일 경우에는, 스위칭 트랜지스터(300)의 게이트단(G)은 하이(H)신호가 인가되고, 드레인단(D), 소스단(S) 및 바디단(B)은 로우(L)신호가 인가된다. 그러나, 스위칭 트랜지스터(300)가 오프(off)일 경우에는, 스위칭 트랜지스터(300)의 게이트단(G) 및 바디단(B)단은 로우(L)신호가 인가되고, 드레인단(D) 및 소스단(S)에는 하이(H)신호가 인가된다.
본 발명의 일 실시예에 따른 스위칭 트랜지스터(300)의 동작은 게이트단(G)과 드레인단(D) 간의 전위차인 게이트-드레인 전압(VGD), 게이트단(G)과 소스단(S) 간의 전위차인 게이트-소스 전압(VGS), 바디단(B)과 드레인단(D) 간의 전위차인 바디-드레인 전압(VBD), 바디단(B)과 소스단(S) 간의 전위차인 바디-소스 전압(VBS)에 의하여 정하여 진다.
도 4 내지 도 5b를 참조하면, 음전압을 이용하는 스위칭 트랜지스터와 음전압을 이용하지 않는 스위칭 트랜지스터(300)는 온(on) 인 경우에는 각 단에 인가되는 전압이 동일하므로 동작도 동일하다. 반면에 오프(off)인 경우에는 각 단에 인가되는 전압이 상이하다. 그러나, 오프(off)일 때의 게이트-드레인 전압(VGD)과 게이트-소스 전압(VGS)은 음의 값인 -VDD로 동일하고, 바디-드레인 전압(VBD) 및 바디-소스 전압(VBS)도 음의 값인 -VDD로 동일하다. 결국, 두 스위칭 트랜지스터의 동작은 동일하다.
즉, 음전압을 이용하지 않는 튜너블 커패시터(1)의 가변 커패시터부(30)는 스위칭 트랜지스터(300) 각 단에 인가되는 전압이 음전압을 사용하는 스위칭 트랜지스터의 각 단에 인가되는 전압과 다름에도 불구하고, 각 단자간의 전위차가 같으므로 동일한 동작을 하게 된다. 따라서, 도 5b에 도시된 본 발명의 일 실시예에 따른 튜너블 커패시터(1)는 음전압을 사용하지 않으면서, 음전압을 사용하는 튜너블 커패시터와 동일한 파워 핸들링 능력과 선형성을 유지할 수 있다.
따라서, 본 발명의 실시예에 따른 튜너블 커패시터부(1)는 음전압을 이용하는 가변 커패시터부를 포함할 수도 있으나, 파워 핸들링 능력과 선형성이 우수한 음전압을 이용하지 않는 가변 커패시터부(30)를 포함하는 것이 바람직하다.
도 6은 본 발명의 다른 실시예에 따른 가변 커패시터부를 나타낸다.
도 6을 참조하면, 가변 커패시터부(30a)의 스위칭 트랜지스터(300')는 복수개의 트랜지스터가 직렬 연결된 구조로 형성될 수 있다. 하나의 트랜지스터보다는 복수개의 트랜지스터가 직렬 연결된 적층 트랜지스터를 사용하는 것이 튜너블 커패시터의 높은 파워 핸들링 능력과 선형성을 향상시키는데 유리하다. 각 트랜지스터에 인가되는 제어신호는 동일하며, 각 트랜지스터의 온/오프는 동일하게 이루어진다. 적층 트랜지스터는 공지의 기술이므로 자세한 설명은 생략한다.
도 7은 본 발명의 또 다른 실시예에 따른 가변 커패시터부를 나타낸다.
도 7을 참조하면, 스위칭 트랜지스터(300)의 게이트단(G)과 바디단(B)은 제1 저항(401) 및 제2 저항(402)과 연결될 수 있다.
도 7에 도시된 바와 같이, 가변 커패시터부(30b)의 스위칭 트랜지스터(300)의 게이트단(G)은 제1저항(R1, 401)과 연결되며, 바디단(B)는 제2 저항(R2, 402)와 연결될 수 있다. 게이트단(G)과 연결되는 제1 저항(R1, 401)과 제2 저항(R2, 402)은 스위칭 트랜지스터(300)가 온 되었을 때 드레인 내지 소스 단에서 큰 진폭을 갖는 신호가 인가되었을 때도 항상 스위칭 트랜지스터가 꺼지지 않고 온을 시키기 위함이다. 즉, 온(on)신호가 입력될 때 신호가 스윙하는 과정에서 스위칭 트랜지스터(300)가 오프(off)되는 현상을 방지할 수 있는 효과가 있다. 마찬가지로, 오프(off)신호가 입력될 때, 스위칭 트랜지스터(300)가 온(on) 되는 것을 방지할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 가변 커패시터부를 나타낸다.
도 8을 참조하면, 제1 커패시터(100a)는 커패시터 복수개가 직렬로 연결된 적층 구조를 이루고 있다.
도 8에 도시된 바와 같이, 가변 커패시터부(30c)의 제1 커패시터(100a)는 커패시터가 직렬로 연결된 적층 커패시터일 수 있다. 이는 커패시터의 유효 파괴 전압을 향상시키기 위함이다. 본 발명의 실시예에 따른 가변 커패시터부(30c)는 소형 경량화된 전자장치 등에 사용될 수 있다. 또한, 고주파 신호를 처리함에 있어서도 유리한 효과가 있다.
도 9는 본 발명의 또 다른 실시예에 따른 가변 커패시터부를 나타낸다.
도 9를 참조하면, 가변 커패시터부(30d)의 제1 커패시터(100b)는 커패시터 복수개가 병렬로 연결된 구조를 이루고 있다.
도 9에 도시된 바와 같이, 제1 커패시터(100b)는 커패시터 복수개가 병렬로 연결되어 구현될 수 있다. 제1 커패시터(100b)는 커패시터가 병렬로 연결되어 커패시턴스가 증가하므로 대용량의 커패시턴스를 갖는 튜너블 커패시터를 구현할 구현할 수 있다.
이와 같이, 본 발명의 실시예에 따른 가변 커패시터부(30)는 제1 커패시터(100)와 스위칭 트랜지스터(300)를 포함한다. 상기 가변 커패시터부(30)에서 스위칭 트랜지스터(300)로서 적층 트랜지스터를 이용하거나 게이트단(G)과 바디단(B)에 저항을 연결하여 가변 커패시터부(30a, 30b)를 구현할 수 있다. 또한, 제1 커패시터(100)를 적층 커패시터 또는 병렬로 복수개 연결한 가변 커패시터부(30c, 30d)를 구현할 수 있다.
도 10a 및 도 10b는 본 발명의 실시예에 따른 가변 커패시터부(30)의 간략도 및 구체적으로 구현한 회로도이다.
도 10a를 참조하면, 본 발명의 실시예에 따른 가변 커패시터부(30)는 제1 단자(10)와 제2 단자(20) 사이에 위치하는 제1 커패시터(100), 제1 단자(10)와 제2 단자(20) 사이에서의 상기 제1 커패시터(100)의 연결을 온/오프 시키는 스위칭 트랜지스터(300)를 포함한다.
본 발명의 실시예에 따른 가변 커패시터부(30)의 스위칭 트랜지스터(300)의 온/오프는 음전압을 이용하지 않고, 로우(L)신호와 하이(H)신호에 의하여 이루어진다. 스위칭 트랜지스터(300)의 게이트단(G)에 인가되는 신호를 변환하여 변환된 신호를 스위칭 트랜지스터(300)의 드레인단(D)과 소스단(S)에 인가한다.
구체적으로, 본 발명의 실시예에 따른 가변 커패시터부(30)의 제1 커패시터(100)는 일단이 제1 단자(10)와 연결되고 타단은 스위칭 트랜지스터(300)와 연결되고, 스위칭 트랜지스터(300)는 일단이 상기 제1 커패시터(100)와 연결되고 타단은 제2 단자(20)와 연결된다.
본 발명의 실시예에 따른 가변 커패시터부(30)의 스위칭 트랜지스터(300)의 온/오프는 음전압을 이용하지 않고, 접지신호와 양의 전압신호에 의해 이루어진다. 이를 위하여, 상기 가변 커패시터부(30)는 상기 스위칭 트랜지스터(300)의 드레인단(D) 및 소스단(S)에 인가되는 제어 신호 생성을 위한 변환부(500)를 더 포함할 수 있다. 상기 변환부(500)는 스위칭 트랜지스터(300)의 게이트단(G)에 인가되는 입력을 변환하여 변환된 신호를 스위칭 트랜지스터(300)의 드레인단(D)과 소스단(S)에 인가한다. 스위칭 트랜지스터(300)의 바디단(B)과 게이트단(G)는 저항이 직렬로 연결될 수 있으며, 드레인단(D)과 소스단(S)은 변환부(500)와의 사이에 제3 저항(R3, 403)과 제4 저항(R4, 404)가 삽입될 수 있다. 제3 저항(R3, 403)과 제4 저항(R4, 404)는 변환부로의 신호 손실을 막을 수 있다.
도 10a에 도시된 바와 같이, 변환부(500)는 상기 스위칭 트랜지스터(300) 각각의 드레인단(D) 및 소스단(S)에 인가되는 전압을 게이트단(G)에 인가되는 전압과 상반되도록 변환시킨다. 상기 변환부(500)는 입력되는 제어신호를 변환할 수 있는 인버터 등이 사용될 수 있다.
지금부터 튜너블 커패시터(1)의 가변 커패시터부(30)에서 변환부(500)에 의하여 스위칭 트랜지스터(300)에 인가되는 전압에 의해 제1 커패시터(100)의 온/오프 제어하는 방법에 대해 설명한다.
먼저 온(on) 상태에서의 동작을 설명한다. 외부의 제어신호는 스위칭 트랜지스터(300) 각각의 게이트단(G)에 인가된다. 또한, 상기 제어신호는 변환부(500)에 의하여 변환되어 스위칭 트랜지스터(300)의 드레인단(D)과 소스단(S)에 인가될 수 있다. 즉, 제어신호가 온(on) 신호라고 하면, 스위칭 트랜지스터(300)의 게이트단(G)에는 하이(H)신호가 인가되고, 드레인단(D)과 소스단(S)에는 로우(L)신호 인가된다. 따라서, 게이트-소스전압(VGS) 및 게이트-드레인전압(VGD)은 양의 값이 되어, 스위칭 트랜지스터(300)가 온(on) 된다. 따라서, 제1 단자(10)와 제2 단자(20) 사이에서 제1 커패시터(100)가 선택된다.
다음으로, 오프(off) 상태에서의 동작을 설명한다. 외부에서 제어신호로 오프(off)신호가 인가되면, 스위칭 트랜지스터(300)의 게이트단(G)에는 로우(L)신호가 인가되고, 드레인단(D)과 소스단(S)에는 하이(H)신호가 인가된다. 이 때, 게이트-소스전압(VGS) 및 게이트-드레인전압(VGD)은 음의 값이 되므로, 스위칭 트랜지스터(300)는 오프(off)상태가 되어, 제1 단자(10)와 제2 단자(20) 사이에서 개방(open) 동작하므로, 해당 가변 커패시터부는 선택되지 않게 된다.
본 발명의 실시예에 따르면, 온/오프 스위칭 트랜지스터(300)의 바디단(B)은 온/오프 상태에서 로우(L)신호가 인가된다.
도 10b는 도 10a의 가변 커패시터부를 실제로 구현한 회로도이며, 스위칭 트랜지스터(300)는 적층 트랜지스터로 구현한 예이다.
이와 같이, 본 발명의 실시예에 따르면, 양전압 신호(VDD)만으로 스위칭 트랜지스터(300)의 온/오프 제어가 가능하며 음전압 신호가 필요하지 않으므로, 비용과 효율면에서 불리한 음전압 발생회로를 구현하지 않아도 되는 효과가 있다.
다음으로, 가변 커패시터가 복수개가 병렬로 연결된 가변 커패시터부에 대하여 설명한다.
도 11은 본 발명의 일 실시예에 따른 가변 커패시터부(30)의 전체 회로도를 나타낸다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 가변 커패시터부(30)는 제1 단자(10) 및 제2 단자(20) 사이에 위치하며 서로 병렬로 연결된 복수개의 가변 커패시터(31, 32, 33, 34, 35)를 포함할 수 있다. 또한, 상기 가변 커패시터부(30)를 제어하기 위한 제어부(50)를 더 포함할 수 있다.
본 발명의 실시예에서는 설명의 편의를 위하여 가변 커패시터가 5개인 가변 커패시터부에 대하여 설명하나, 구현하고자 하는 가변 범위에 따라 병렬로 연결되는 가변 커패시터의 개수는 달라질 수 있다. 본 실시예에서는 제1 단자(10)는 RF+단자, 제2 단자(20)는 RF-단자로서 기능할 수 있다.
가변 커패시터(31, 32, 33, 34, 35)는 각각 제1 커패시터(110, 120, 130, 140, 150), 스위칭 트랜지스터(310, 320, 330, 340, 350)를 포함한다.
도 11에 도시된 바와 같이, 각 가변 커패시터(31, 32, 33, 34, 35)의 제1 커패시터(110, 120, 130, 140, 150)의 커패시턴스와 스위칭 트랜지스터(310, 320, 330, 340, 350)의 채널폭/길이비율(W/L), 및 게이트 저항 및 바디 저항들은 서로 다른 값으로 설정될 수 있다.
이를 위해, 제1 커패시터(110, 120, 130, 140, 150)의 커패시턴스와 스위칭 트랜지스터(310, 320, 330, 340, 350)의 채널폭/길이비율(W/L) 및 게이트 저항 및 바디 저항들에 가중치가 적용될 수 있다.
예컨대, 도 11에 도시된 첫 번째 가변 커패시터(31)가 가중치가 최소인 최소 가변 커패시터(LSC, least significant capacitor)라고 하면, 그 다음 가변 커패시터(32)의 가중치는 최소 가변 커패시터(LSC, 31)의 2배로 설정할 수 있다. 가중치가 2배가 되면, 제1 커패시터(120)의 커패시턴스, 스위칭 트랜지스터(320)의 채널폭/길이비율(W/L)은 최소 가변 커패시터(LSC, 31)의 제1 커패시터(110)의 커패시턴스, 스위칭 트랜지스터(310)의 채널폭/길이비율(W/L)의 2배가 된다.
마찬가지로 그 다음 가변 커패시터(33)의 가중치는 최소 가변 커패시터(LSC, 31)의 4배로 설정할 수 있다. 이러한 방식으로 마지막 가변 커패시터인 다섯 번째 가변 커패시터(35)는 가중치가 최대인 최대 가변 커패시터(MSC, most significant capacitor)가 되며, 가중치는 2(5-1) = 16배가 된다. 따라서, 가변 커패시터의 숫자가 n개라고 하면, 각각의 가변 커패시터(31, 32, 33, 34, 35)의 가중치는 2(m-1)(단, m은 n이하의 자연수)가 될 수 있다.
예를 들어, 제어부(50)의 출력신호 중에서 최소 가변 커패시터(31)에 입력되는 제어신호만 하이(H)신호이고, 나머지 가변 커패시터(32, 33, 34, 35)에 전달되는 제어신호는 로우(L)신호라면, 최소 가변 커패시터(31)의 스위칭 트랜지스터(310)의 게이트단(G)은 하이(H)신호가 인가되고, 드레인단(D)과 소스단(S)은 제어부(50)의 하이(H)신호가 변환부(410)에 의하여 변환되어 로우(L)신호가 인가된다. 따라서, 최소 가변 커패시터(31)의 스위칭 트랜지스터(310)는 온(on) 상태가 된다. 그러나, 나머지 가변 커패시터(32, 33, 34, 35)의 스위칭 트랜지스터(320, 330, 340, 350)는 오프(off) 상태가 된다. 따라서, 제1 단자(10)와 제2 단자(20) 사이의 커패시턴스는 제 1커패시터(110)의 커패시턴스로 가변된다.
따라서, 최소 가변 커패시터(LSC, 31)의 커패시턴스가 1pF라고 한다면, 상기 가변 커패시터부(30)의 커패시턴스는 최소 1pF에서 최대 31pF까지 가변 가능하다.
한편, 상기 가변 커패시터부(30)가 제어부(50)에 의하여 제어될 때, 상기 제어부(50)에 디지털 제어신호(b0, b1, b2, b3, b4)가 인가되고 상기 제어부(50)는 이에 대응되는 제어신호를 출력할 수 있다. 이 때, 상기 가변 커패시터부(30)는 5비트(bit) 디지털 제어가 가능하게 된다. 즉, 디지털 제어 신호(b0, b1, b2, b3, b4)가 로우(low) 혹은 하이(high)로 달라짐에 따라, 각각의 스위칭 트랜지스터(310, 320, 330, 340, 350)가 온/오프 됨으로써 디지털 튜너블이 가능하게 될 수 있다. 따라서, 가변 커패시터의 개수가 n개가 되면 상기 가변 커패시터부(30)는 n비트 디지털 튜너블이 가능한 커패시터가 될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 가변 커패시터부(30')를 나타낸다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 튜너블 커패시터부(30')는 서로 병렬로 연결된 튜너블 커패시터(31, 32, 33, 34, 35)에 고정 커패시터(Cfixed, 160)가 병렬로 추가될 수 있다.
도 12에 도시된 바와 같이, 고정 커패시터(Cfixed, 36)는 병렬로 연결된 가변 커패시터(31, 32, 33, 34, 35)가 모두 선택되지 않는 경우, 즉 각 스위칭 트랜지스터(310, 320, 330, 340, 350)가 모드 오프(off)되더라도 제1 단자(10)와 제2 단자(20) 사이의 커패시터는 고정 커패시터(Cfixed, 160)가 될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 따르면, 적층 트랜지스터를 포함하는 ESD 보호 회로는 외부로부터 ESD 펄스 전압이 인가되지 않는 정상 동작 조건에서는 동작하지 않고, ESD 펄스 전압이 인가되는 경우에만 전류를 우회시키는 경로로서 작용하도록 구성된다. 즉, 본 발명의 실시예에 따른 ESD 보호 회로는 정상 동작 조건에서는 턴-오프 되고, ESD 펄스 전압이 인가되는 경우에만 턴-온 되어, 정상 동작 조건에서는 불필요한 누설전류가 발생하지 않도록 할 수 있다. 또한, 하나의 MOS 트랜지스터에 할당되는 전압의 크기를 줄임으로써 비선형 성분이 발생하는 것을 방지하여 진폭이 큰 입력신호가 인가되더라도 안정적인 ESD 보호가 가능하도록 한다.
한편, 상기와 같이 스위칭 트랜지스터의 게이트단(G)에 인가되는 전압을 변환하여 소스단(S) 및 드레인단(D)에 인가함으로써 별도의 음전압을 생성하지 않고 상기 스위칭 트랜지스터를 온/오프 제어 가능하다. 즉, 빠르고 정확한 응답을 할 수 있으며, 음전압을 사용하지 않아, 음전압 발생기를 필요로 하지 않게 된다. 따라서, 음전압 발생기로 인한 감도 저하, 전력 소비, 공간 활용 등의 문제점을 해결할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 제1 단자
12 : 전원선
14 : 접지선
20 : 제2 단자
24 : ESD 보호 회로
25 : 내부 회로
30, 30', 30a, 30b, 30c, 30d : 가변 커패시터부
31, 32, 33, 34, 35 : 가변 커패시터
40 : 임피던스 튜닝부
50 : 제어부
100, 100a, 100b : 제1 커패시터
110, 120, 130, 140, 150 : 제1 커패시터
160 : 고정 커패시터
300, 300', 310, 320, 330, 340 350 : 스위칭 트랜지스터
401 : 제1 저항
402 : 제2 저항
403 : 제3 저항
404 : 제4 저항
500, 510, 520, 530, 540, 550 : 변환부

Claims (17)

  1. 제1 단자와 제2 단자 사이에 위치하는 가변 커패시터부 및;
    상기 제1 단자와 접지단 사이 또는 상기 제2 단자와 접지단 사이 중 적어도 하나에 삽입되는 ESD 보호 회로를 포함하고,
    상기 가변 커패시터부는,
    제1 커패시터 및;
    제1 단자와 제2 단자 사이에서의 상기 제1 커패시터 연결을 온/오프 시키는 스위칭 트랜지스터를 포함하며,
    상기 스위칭 트랜지스터가 온(on) 시에 게이트단(G)에 하이(H)신호가 인가되고, 바디단(B) 및 드레인단(D)과 소스단(S)에 로우(L)신호가 인가되며, 오프(off) 시는 상기 게이트단(G) 및 바디단(B)에 로우(L)신호가 인가되고, 상기 드레인단(D) 및 소스단(S)에 하이(H)신호가 인가되는 튜너블 커패시터.
  2. 제1항에 있어서,
    상기 ESD 보호 회로는,
    복수개의 MOS 트랜지스터가 직렬로 연결된 적층 트랜지스터를 포함하는,
    튜너블 커패시터.
  3. 제2항에 있어서,
    상기 복수개의 MOS트랜지스터는,
    N형 트랜지스터, P형 트랜지스터 또는 이들의 조합 중 어느 하나로 이루어지는,
    튜너블 커패시터.
  4. 제2항에 있어서,
    상기 복수개의 MOS 트랜지스터는 n개의 N형 트랜지스터로 이루어지며,
    상기 n개의 트랜지스터 중 제1 MOS 트랜지스터의 드레인단은 상기 제1 단자 또는 상기 제2 단자와 연결되고, 제n 트랜지스터의 소스단은 접지되며, 상기 제1 내지 제n 트랜지스터의 게이트단 또는 바디단 중 적어도 하나는 로우(low, L) 신호 또는 음전압 신호가 인가되는,
    튜너블 커패시터.
  5. 제2항에 있어서,
    상기 복수개의 MOS 트랜지스터는 n개의 P형 트랜지스터로 이루어지며,
    상기 n개의 트랜지스터 중 제1 MOS 트랜지스터의 드레인단은 상기 제1 단자 또는 상기 제2 단자와 연결되고, 제n 트랜지스터의 소스단은 접지되며, 상기 제1 내지 제n 트랜지스터의 게이트단 또는 바디단 중 적어도 하나는 하이(high, H) 신호가 인가되는,
    튜너블 커패시터.
  6. 제4항 또는 제5항에 있어서,
    상기 복수개의 MOS 트랜지스터의 게이트단과 바디단은 각각 저항과 직렬로 연결된 튜너블 커패시터.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 스위칭 트랜지스터는 복수개의 트랜지스터가 직렬로 연결된 적층 트랜지스터인 튜너블 커패시터.
  10. 제1항에 있어서,
    상기 스위칭 트랜지스터의 게이트단(G)과 바디단(B)은 각각 저항과 직렬로 연결된 튜너블 커패시터.
  11. 제1항에 있어서,
    상기 제1 커패시터는 복수개의 커패시터가 직렬 또는 병렬로 연결된 커패시터인 튜너블 커패시터.
  12. 제1항에 있어서, 상기 스위칭 트랜지스터의 온/오프는 하이(high, H)신호와 로우(low, L)신호에 의해 이루어지는 튜너블 커패시터.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 가변 커패시터부를 복수개 포함하고 상기 복수개의 가변 커패시터부는 서로 병렬로 연결되며,
    상기 복수개의 가변 커패시터부는,
    제1 커패시터, 및 제1 단자와 제2 단자 사이에서의 상기 제1 커패시터 연결을 온/오프 시키는 스위칭 트랜지스터를 각각 포함하는,
    튜너블 커패시터.
  14. 제13항에 있어서,
    상기 복수개의 가변 커패시터부의 등가 커패시턴스는 2m-1×C1 (단, m은 n이하의 자연수)이고,
    상기 복수개의 가변 커패시터부의 스위칭 트래지스터의 채널폭/길이비율(W/L)은 각각 2m-1×W1 (단, m은 n이하의 자연수)이며,
    상기 n은 가변 커패시터부의 개수, 상기 C1 및 W1은 각각 특정 가변 커패시터부의 등가 커패시턴스 및 스위칭 트랜지스터의 채널폭/길이비율(W/L)인 튜너블 커패시터.
  15. 제13항에 있어서,
    상기 복수개의 가변 커패시터부와 병렬로 연결되는 고정 커패시터를 더 포함하는, 튜너블 커패시터.
  16. 제13항에 있어서,
    디지털 제어신호를 입력받아 상기 스위칭 트랜지스터의 온/오프를 제어하는 제어부를 더 포함하는 튜너블 커패시터.
  17. 제13항에 있어서, 상기 스위칭 트랜지스터의 온/오프는 하이(high, H)신호와 로우(low, L)신호에 의해 이루어지는 튜너블 커패시터.
KR1020120034575A 2012-04-03 2012-04-03 튜너블 커패시터 KR101338286B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120034575A KR101338286B1 (ko) 2012-04-03 2012-04-03 튜너블 커패시터
EP13161524.7A EP2650919B1 (en) 2012-04-03 2013-03-28 Tunable capacitor
US13/854,519 US9318890B2 (en) 2012-04-03 2013-04-01 Tunable capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120034575A KR101338286B1 (ko) 2012-04-03 2012-04-03 튜너블 커패시터

Publications (2)

Publication Number Publication Date
KR20130112308A KR20130112308A (ko) 2013-10-14
KR101338286B1 true KR101338286B1 (ko) 2013-12-06

Family

ID=47997220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120034575A KR101338286B1 (ko) 2012-04-03 2012-04-03 튜너블 커패시터

Country Status (3)

Country Link
US (1) US9318890B2 (ko)
EP (1) EP2650919B1 (ko)
KR (1) KR101338286B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338286B1 (ko) * 2012-04-03 2013-12-06 주식회사 하이딥 튜너블 커패시터
US8829981B2 (en) 2012-09-28 2014-09-09 Rf Micro Devices, Inc. Local voltage control for isolated transistor arrays
JP5812234B1 (ja) * 2014-04-03 2015-11-11 株式会社村田製作所 可変容量デバイス
JP2016082335A (ja) * 2014-10-14 2016-05-16 トヨタ自動車株式会社 半導体装置
US9627882B2 (en) * 2015-03-30 2017-04-18 Infineon Technologies Ag Serial capacitance tuner
DE102016111641A1 (de) * 2016-06-24 2017-12-28 Infineon Technologies Ag Schalter
EP4084069A4 (en) * 2020-01-23 2023-05-17 Huawei Technologies Co., Ltd. CHIP DEVICE, CIRCUIT AND WIRELESS COMMUNICATION DEVICE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123426A (ja) 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 電圧制御可変容量
US20110002080A1 (en) * 2008-02-28 2011-01-06 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
KR20110059516A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 고전력 튜너블 캐패시터

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
JP3926975B2 (ja) * 1999-09-22 2007-06-06 株式会社東芝 スタック型ｍｏｓトランジスタ保護回路
US6530062B1 (en) * 2000-03-10 2003-03-04 Rambus Inc. Active impedance compensation
US6885534B2 (en) * 2002-10-21 2005-04-26 Silicon Integrated Systems Corporation Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks
US7002220B1 (en) * 2003-01-29 2006-02-21 Marvell International Ltd. ESD protection circuit
US20090021332A1 (en) * 2004-10-08 2009-01-22 Koninklijke Philips Electronics N.V. Array of capacitors switched by mos transistors
US7974050B2 (en) * 2007-10-16 2011-07-05 Industrial Technology Research Institute Loading reduction device and method
TWI445241B (zh) * 2008-03-21 2014-07-11 Univ Chang Gung Electromagnetic pulse protection circuit with filtering function
US7825715B1 (en) * 2008-10-03 2010-11-02 Marvell International Ltd. Digitally tunable capacitor
US8760827B2 (en) * 2009-04-15 2014-06-24 International Business Machines Corporation Robust ESD protection circuit, method and design structure for tolerant and failsafe designs
KR101338286B1 (ko) * 2012-04-03 2013-12-06 주식회사 하이딥 튜너블 커패시터
KR101350461B1 (ko) * 2012-04-03 2014-01-09 주식회사 하이딥 튜너블 커패시터
KR101396630B1 (ko) * 2012-08-01 2014-05-16 삼성전기주식회사 가변 커패시턴스 제어회로 및 가변 커패시턴스 제어방법
US9270248B2 (en) * 2012-10-12 2016-02-23 Infineon Technologies Ag Impedance matching network with improved quality factor and method for matching an impedance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123426A (ja) 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 電圧制御可変容量
US20110002080A1 (en) * 2008-02-28 2011-01-06 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
KR20110059516A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 고전력 튜너블 캐패시터

Also Published As

Publication number Publication date
US9318890B2 (en) 2016-04-19
EP2650919B1 (en) 2020-02-12
KR20130112308A (ko) 2013-10-14
EP2650919A3 (en) 2014-05-21
EP2650919A2 (en) 2013-10-16
US20130258535A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
KR101338286B1 (ko) 튜너블 커패시터
US7138846B2 (en) Field effect transistor switch circuit
US7199635B2 (en) High-frequency switching device and semiconductor
US20190165572A1 (en) Electrostatic discharge protection circuit with a high turn-on speed
US20150288359A1 (en) System and Method for a Driving a Radio Frequency Switch
US20120068757A1 (en) Semiconductor switch
WO2009060095A1 (en) Electronic circuit with cascode amplifier
JP5527251B2 (ja) 可変容量回路
US8441299B2 (en) Dual path level shifter
US20100109743A1 (en) Level shifter having native transistors
GB2335076A (en) Electrostatic discharge protection in semiconductor devices
JP2009087962A (ja) 保護回路及び半導体集積回路
JP6251387B2 (ja) 複合型半導体装置
CN114899809A (zh) 端口静电释放保护电路、芯片及电子设备
US8022686B2 (en) Reference circuit with reduced current startup
US20120249227A1 (en) Voltage level generator circuit
CN108153371B (zh) 对bjt电流镜的基极电流补偿
EP2161761A2 (en) Relay circuit
JP4099343B2 (ja) 半導体装置
JP2020205568A (ja) 高周波増幅回路
JP4538016B2 (ja) 高周波スイッチ装置および半導体装置
CN112558670B (zh) 一种高精度电压电流变换器
KR100532384B1 (ko) 반도체 장치용 esd 보호회로
US11558049B2 (en) Bias circuit and electronic circuit
CN112042115B (zh) 放大电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7