CN114899809A - 端口静电释放保护电路、芯片及电子设备 - Google Patents

端口静电释放保护电路、芯片及电子设备 Download PDF

Info

Publication number
CN114899809A
CN114899809A CN202210523746.5A CN202210523746A CN114899809A CN 114899809 A CN114899809 A CN 114899809A CN 202210523746 A CN202210523746 A CN 202210523746A CN 114899809 A CN114899809 A CN 114899809A
Authority
CN
China
Prior art keywords
level
port
electrostatic discharge
chip
switching tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210523746.5A
Other languages
English (en)
Inventor
俞向荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202210523746.5A priority Critical patent/CN114899809A/zh
Publication of CN114899809A publication Critical patent/CN114899809A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/047—Free-wheeling circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种端口静电释放保护电路、芯片及电子设备，端口静电释放保护电路，包括：电平选择模块，用于获取芯片各端口的电平并进行比较，输出最低电平；静电释放模块，连接于所述电平选择模块和芯片的端口之间，所述最低电平作为所述静电释放模块的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。本申请的端口静电释放保护电路、芯片及电子设备，可以快速泄放大量的ESD静电电流，保护了芯片内部的功能电路不被ESD电流损伤，实现了端口静电保护功能。

Description

端口静电释放保护电路、芯片及电子设备
技术领域
本申请涉及半导体集成电路技术领域，具体涉及一种端口静电释放保护电路、芯片及电子设备。
背景技术
ESD(Electro-Static discharge，静电释放)中产生的静电通常瞬间电压非常高，可以达到几千伏特，所以当芯片的外引脚(端口)接触到一外部高电势的带电体时，即芯片的端口存在静电释放，该静电会对芯片内部的电路造成毁灭性和永久性的损伤，甚至直接烧毁芯片，因此预防静电损伤是芯片设计和制造的一大难题。
发明内容
鉴于此，本申请提供一种端口静电释放保护电路、芯片及电子设备，以解决现有的芯片由于静电释放对芯片内部的电路造成毁灭性和永久性的损伤，甚至直接烧毁芯片的问题。
本申请提供的一种端口静电释放保护电路，包括：电平选择模块，用于获取芯片各端口的电平并进行比较，输出最低电平；静电释放模块，连接于所述电平选择模块和芯片的端口之间，所述最低电平作为所述静电释放模块的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。
可选的，所述电平选择模块包括若干电平比较单元；
所述电平比较单元用于获取至少两个芯片端口的电平，并进行比较以输出其中数值最小的电平作为所述最低电平。
可选的，所述电平比较单元，包括：电平比较子单元；所述电平比较子单元的输入端用于获取待比较的电平，输出端用于输出所述待比较的电平中数值最小的电平；所述待比较的电平包括芯片端口的电平和其他所述电平比较单元输出的电平。
可选的，所述电平比较单元，还包括：控制子单元；所述控制子单元与所述电平比较子单元连接，用于降低所述电平比较子单元的比较阈值。
可选的，所述电平比较单元，还包括：保护子单元；所述保护子单元的输入端与所述芯片端口连接、输出端与所述电平比较子单元和所述控制子单元连接，用于抑制所述芯片端口的毛刺电压。
可选的，所述静电释放模块包括若干静电释放单元；所述静电释放单元，连接于所述电平选择模块和对应的芯片的端口之间，所述最低电平作为所述静电释放单元的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。
可选的，若干所述电平比较单元包括端口电平比较单元和对应数量的中间电平比较单元；所述端口电平比较单元，用于获取相邻两个芯片端口的电平，并选出其中数值最小的电平作为比较电平进行输出；所述中间电平比较单元，与所述端口电平比较单元连接，用于将对应的所述比较电平进行比较以输出其中数值最小的电平作为所述最低电平。
可选的，若干所述中间电平选择单元构成多级低电平选择电路；所述电平选择模块由多个所述端口电平选择单元和所述多级低电平选择电路级联而成。
可选的，所述静电释放模块还包括公共地，所述静电释放单元的地与所述公共地连接；所述公共地连接到所述电平选择模块的输出端。
可选的，所述静电释放单元包括至少一第一开关管和第一电阻；所述第一开关管的控制端通过所述第一电阻接所述最低电平、第一端与所述芯片端口连接、第二端与所述最低电平连接、衬底与所述第二端连接；所述第一开关管的第一端和第二端之间存在PN结，所述PN结的正极与所述第二端连接，所述PN结的负极与所述第一端连接。
可选的，所述电平比较子单元，包括：至少一第二开关管和第三开关管；所述第二开关管的控制端与所述第三开关管的第二端连接、所述第二开关管的第二端与所述第三开关管的控制端连接，所述第二开关管的第一端与所述第三开关管的第一端连接；所述第二开关管的第二端和第三开关管的第二端均作为所述电平比较子单元的输入端，所述第二开关管的第一端作为所述电平比较子单元的输出端。
可选的，所述控制子单元包括至少一第四开关管和第五开关管；所述第四开关管的第一端与所述第二开关管的第二端连接、所述第四开关管的控制端与第二端均与所述最低电平连接；所述第五开关管的第一端与所述第三开关管的第二端连接、所述第五开关管的控制端与第二端均与所述最低电平连接。
可选的，所述保护子单元包括至少一第二电阻和第三电阻；所述第二电阻的一端用于获取所述芯片端口中的一个端口的电平、另一端与所述第四开关管的第一端连接；所述第三电阻的一端用于获取所述芯片端口中的另一个端口的电平、另一端与所述第五开关管的第一端连接。
可选的，所述第一开关管包括第一NMOS晶体管；所述第一NMOS晶体管的栅极通过所述第一电阻接所述最低电平、漏极与所述芯片端口连接、源极与所述最低电平连接、衬底与所述源极连接；所述第一NMOS晶体管的漏极和所述衬底之间存在所述PN结；所述PN结的正极与所述源极连接，所述PN结的负极与所述漏极连接。
可选的，所述第二开关管、第三开关管、第四开关管和第五开关管均为NMOS晶体管；所述第二开关管、第三开关管、第四开关管和第五开关管中的控制端为NMOS晶体管的栅极、第一端为NMOS晶体管的漏极、第二端为NMOS晶体管的源极；所述NMOS晶体管的衬底与所述最低电平连接。
可选的，所述电平选择模块还包括比较器和控制器中的至少一种。
本申请还提供一种芯片，包括任意一项所述的端口静电释放保护电路和功能电路；所述功能电路包括若干端口；所述芯片端口静电释放保护电路与所述芯片端口连接；所述最低电平作为所述功能电路的地。
本申请还提供一种电子设备，包括所述的端口静电释放保护电路，或，所述的芯片。
本申请的端口静电释放保护电路、芯片及电子设备，端口静电释放保护电路，通过电平选择模块对芯片各端口电平进行比较，选出最低电平，该最低电平作为静电释放模块的地，静电释放模块用于在芯片端口静电释放时通过所述最低电平泄放静电电流，可以快速泄放大量的ESD静电电流，保护了芯片内部的功能电路不被ESD电流损伤，实现了端口静电保护功能。
进一步的，静电释放单元包括至少一第一开关管和第一电阻，所述第一开关管的第一端和第二端之间存在PN结，构成寄生二极管，所述PN结的正极与所述第二端连接，所述PN结的负极与所述第一端连接，静电释放单元的地接最低电平，由于该最低电平是整个芯片的最低电平，因此即便输入输出端口I/O处理负电平信号时，输入输出端口I/O和最低电平之间的寄生二极管也一直处于反偏截止状态，不会正向导通而干扰芯片的正常工作。当输入输出I/O存在ESD电压时，加载在第一开关管反偏漏极与衬底之间的PN结反向电场升高，漏极反偏的PN结会发生雪崩击穿，并产生雪崩倍增效应，从而在输入输出端口I/O和最低电平之间形成低阻旁路通路，并快速泄放大量的ESD静电电流。且衬底没有切换，电路正常工作时不消耗电流。
进一步的，通过控制子单元与所述电平比较子单元连接，降低了所述电平比较子单元的比较阈值，提高了比较电压的范围。
进一步的，通过保护子单元可以抑制端口的毛刺电压，从而保护器件不被端口的尖峰电压损坏。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例的ESD的结构示意图；
图2为本申请一实施例的端口静电释放保护电路的结构示意图；
图3为本申请一实施例的电平选择模块的结构示意图；
图4为本申请一实施例的电平选择模块的结构示意图；
图5为本申请一实施例的电平选择模块的结构示意图；
图6为本申请一实施例的电平选择模块的结构示意图；
图7为本申请一实施例的静电释放模块的结构示意图；
图8为本申请一实施例的芯片的结构示意图；
图9为本申请一实施例的开关电路芯片的结构示意图。
具体实施方式
发明人研究发现，CMOS集成电路中，为了解决现有的芯片由于静电释放对芯片内部的电路造成毁灭性和永久性的损伤，甚至直接烧毁芯片的问题，可以使用如图1所示的ESD结构，该ESD结构中I/O是芯片的输入输出端口，NMOS晶体管的栅极通过电阻R1接地、源极接地、漏极与芯片的输入输出端口I/O连接，D1是NMOS晶体管的寄生二极管。随着输入输出端口I/O的电压不断升高，加载在反偏漏极与衬底之间的寄生二极管D1的PN结反向电场也不断升高，当反偏电场大于某一值时，漏极反偏的寄生二极管D1的PN结发生雪崩击穿，并产生雪崩倍增效应，从而在输入输出端口I/O和GND之间形成低阻旁路通路，并快速泄放大量的ESD静电电流。所以采用栅极接地的NMOS晶体管可以作为ESD保护器件，实现端口的静电保护。
本申请的端口静电释放保护电路包括电平选择模块和静电释放模块，可以快速泄放大量的ESD静电电流，保护了芯片内部的功能电路不被ESD电流损伤，实现了端口静电保护功能。
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参看图2，本申请一实施例的端口静电释放保护电路的结构示意图。
本实施例的端口静电释放保护电路100，包括：电平选择模块1和静电释放模块2。
电平选择模块1，用于获取芯片各端口的电平并进行比较，输出最低电平MNV。
芯片各端口包括输入输出端口I/O1、输入输出端口I/O2…输入输出端口I/On和GND。电平选择模块1的输入端与输入输出端口I/O1、输入输出端口I/O2…输入输出端口I/On和GND均连接，可以获取到输入输出端口I/O1、输入输出端口I/O2…输入输出端口I/On和GND上的电平，经过比较后输出其中电平值最低的电平作为最低电平MNV。
静电释放模块2，连接于所述电平选择模块1和芯片的端口之间，所述最低电平MNV作为所述静电释放模块1的地，用于在芯片端口静电释放时通过所述最低电平MNV泄放静电电流。
本实施例的端口静电释放保护电路100，通过电平选择模块1对芯片各端口电平进行比较，选出最低电平MNV，该最低电平MNV作为静电释放模块2的地，静电释放模块2可以快速泄放大量的ESD静电电流，保护了芯片内部的功能电路不被ESD电流损伤，实现了端口静电保护功能。
在可选的一种实施方式中，所述电平选择模块包括若干电平比较单元；所述电平比较单元用于获取至少两个芯片端口的电平，并进行比较以输出其中数值最小的电平作为所述最低电平。电平比较单元包括集成比较器和分立器件构成的电路，通过电平比较单元可以选择出芯片输入端口的最低电平MNV，电路设计简单。
请参看图3，本申请一实施例的电平选择模块的结构示意图。
本实施例的电平选择模块1包括n个电平比较单元，该n个电平比较单元分为端口电平比较单元11和对应数量的中间电平比较单元12。端口电平比较单元11和中间电平比较单元12的电路结构相同。
所述端口电平比较单元11的输入端用于获取相邻两个芯片端口的电平，即入输出端口I/O1和输入输出端口I/O2，并选出其中数值最小的电平作为第一比较电平Q1进行输出；依次类推，其他的端口电平比较单元11的输入端用于获取相邻两个芯片端口的电平，即入输出端口I/On和GND，并选出其中数值最小的电平作为第一比较电平Qn进行输出。
中间电平比较单元12，与所述端口电平比较单元11连接，用于将对应的所述第一比较电平Q1到Qn进行比较以输出其中数值最小的电平；所述中间电平比较单元12级联以形成多级低电平选择电路以输出所述第一比较电平Q1到Qn中数值最低的电平作为最低电平MNV。
通过端口电平比较单元11和对应数量的中间电平比较单元12进行两个输入端口的电平比较，可以选择出芯片端口的最低电平，电路逻辑简单，准确性高。在其他可选的实施方式中，端口电平比较单元11和中间电平比较单元12可以包括多个输入端端口，比如三个输入端口、四个输入端口以减少比较单元的数量，减少芯片面积。
由于该芯片端口包括地端口，选择出的最低电平可以时负电平，该负电平由于数值小于地，可以代替静电释放模块的地电平，由于静电释放模块原本接地的模块此时为负电平，即当输入输出端口I/O传输负电压信号时，静电释放模块中的寄生二极管不会正向导通，输入输出端口I/O不存在从GND抽电流，保证了芯片的正常工作，因此实现处理负压信号的端口静电释放保护功能。
在可选的一种实施方式中，所述电平比较单元，包括：电平比较子单元；所述电平比较子单元的输入端用于获取待比较的电平，输出端用于输出所述待比较的电平中数值最小的电平；所述待比较的电平包括芯片端口的电平和其他所述电平比较单元输出的电平。
请参看图4，本申请一实施例的电平选择模块的结构示意图。
本实施例的电平选择模块由多个端口电平选择单元11和由中间电平选择单元12构成的多级低电平选择电路级联而成，端口电平比较单元11和中间电平比较单元12包括电平比较子单元111，电平比较子单元111包括：至少一第二开关管和第三开关管；所述第二开关管的控制端与所述第三开关管的第二端连接、所述第二开关管的第二端与所述第三开关管的控制端连接，所述第二开关管的第一端与所述第三开关管的第一端连接；所述第二开关管的第二端和第三开关管的第二端均作为所述电平比较子单元的输入端，所述第二开关管的第一端作为所述电平比较子单元的输出端。第二开关管和第三开关管包括NMOS晶体管、晶闸管和功率开关管中的至少一种。
本实施例中，所述第二开关管为NMOS晶体管M2和第三开关管为NMOS晶体管M3。具体的，以输入输出端口I/O1和I/O2为例，NMOS晶体管M2的源极与输入输出端口I/O1连接、栅极与M3的源极连接、漏极用于输出第一比较电平Q1、衬底连接最低电平MNV，NMOS晶体管M3的源极与输入输出端口I/O2连接、栅极与M2的源极连接、漏极用于输出另一个第一比较电平、衬底连接最低电平MNV。M2的栅源电压VGS2等于I/O2的电压减去I/O1的电压，M3的栅源电压VGS3等于I/O1的电压减去I/O2的电压。当I/O1小于I/O2时，VGS2>0而VGS3<0，因此M2导通而M3截止，O1的电压等于I/O1的电压，即选出了I/O1和I/O2间的低电平。
同理，以输入输出端口I/On和GND为例，NMOS晶体管M4的源极与输入输出端口I/On连接、栅极与M5的源极连接、漏极用于输出第一比较电平Qn、衬底连接最低电平MNV，NMOS晶体管M5的源极与GND连接、栅极与M4的源极连接、漏极用于输出另一个第一比较电平、衬底连接最低电平MNV。M4的栅源电压VGSn等于GND的电压减去I/On的电压，M5的栅源电压VGSg等于I/On的电压减去GND的电压。当I/On小于GND时，VGSn>0而VGSg<0，因此M4导通而M5截止，On的电压等于I/On的电压，即选出了I/On和GND间的低电平。
通过两两比较选出较低电平，再通过多级级联的低电平选择电路进行比较，即可选出I/O1、I/O2……I/On和GND之间的最低电平MNV。通过控制M2、M3、M4和M5的衬底连接最低电平MNV，可以省去衬底切换，使得电路正常工作时不消耗电流，降低了电路功耗。
在可选的一种实施方式中，所述电平比较单元，还包括：控制子单元；所述控制子单元与所述电平比较子单元连接，用于降低所述电平比较子单元的比较阈值，以提高比较电压的范围。
请参看图5，本申请一实施例的电平选择模块的结构示意图。
本实施例的电平选择模块中，所述控制子单元112包括至少一第四开关管和第五开关管；所述第四开关管的第一端与所述第二开关管的第二端连接、所述第四开关管的控制端与第二端均与所述最低电平连接；所述第五开关管的第一端与所述第三开关管的第二端连接、所述第五开关管的控制端与第二端均与所述最低电平连接。第四开关管和第五开关管包括NMOS晶体管、晶闸管和功率开关管中的至少一种。
本实施例中，第四开关管为NMOS晶体管M6，第五开关管为NMOS晶体管M7。M6的栅极和源极相连并连接最低电压MNV，M6的漏极与M2的源极相连，M7的栅极和源极相连并连接最低电压MNV，M7的漏极与M3的源极相连。当输入输出端口I/O1和I/O2间的差值小于NMOS管的阈值电压时，M2和M3处于弱导通或者关断状态，此时O1处于高阻态，无法选出低电平，通过在输入输出端口并联栅、源短接的NMOS晶体管M6和M7来进行优化，可以降低比较阈值的盲区，提高比较结果的准确性。
原理是：栅、源短接的NMOS晶体管M6和M7相当于二极管，其导通电压低于NMOS管的阈值电压，比如NMOS管的阈值电压是0.7V(伏特)，当没有NMOS晶体管M6时，输入输出端口I/O1的电压和输入输出端口I/O2的电压之间的差值要大于0.7V，才能导通M2和M3进行电平比较，当增加NMOS晶体管M6后，由于NMOS晶体管M6的栅、源短接，此时NMOS晶体管M6相当于二极管，该二极管的导通阈值是0.6V，使得输入输出端口I/O1的电压和输入输出端口I/O2的电压之间的差值大于0.6V即可进行电压比较。所以，通过增加栅、源短接的NMOS晶体管M6和M7可以降低比较阈值的盲区，提高比较结果的准确性。
在可选的一种实施方式中，所述电平比较单元，还包括：保护子单元；所述保护子单元的输入端与所述芯片端口连接、输出端与所述电平比较子单元和所述控制子单元连接，用于抑制所述芯片端口的毛刺电压。保护子单元包括电阻、钳位二极管和滤波器件中的至少一种。通过保护子单元可以抑制端口的毛刺电压，从而保护器件不被端口的尖峰电压损坏。
请参看图6，本申请一实施例的电平选择模块的结构示意图。
本实施例的电平选择模块还包括保护子单元113，所述保护子单元113包括至少一第二电阻和第三电阻；所述第二电阻的一端用于获取所述芯片端口中的一个端口的电平、另一端与所述第四开关管的第一端连接；所述第三电阻的一端用于获取所述芯片端口中的另一个端口的电平、另一端与所述第五开关管的第一端连接。
本实施例中，以输入输出端口I/O1和I/O2为例子，保护子单元113包括第二电阻R2和第三电阻R3；所述第二电阻R2的一端用于获取输入输出端口I/O1的电平、另一端与NMOS晶体管M4的源极连接；所述第三电阻R3的一端用于获取输入输出端口I/O2的电平、另一端与NMOS晶体管M5的源极连接。NMOS晶体管M4的源端串联第二电阻R2可以抑制输入输出端口I/O1的毛刺电压，从而保护器件不被输入输出端口I/O1的尖峰电压损坏。NMOS晶体管M5的源端串联第三电阻R3可以抑制输入输出端口I/O2的毛刺电压，从而保护器件不被输入输出端口I/O2的尖峰电压损坏。
同理，以输入输出端口I/On和GND为例子，通过在输入输出端口I/On和GND上串联电阻R4和R5，即第二电阻和第三电阻可以抑制输入输出端口I/On和GND的毛刺电压，从而保护器件不被输入输出端口I/On和GND的尖峰电压损坏。
在可选的一种实施方式中，所述静电释放模块包括与芯片的端口对应的静电释放单元；所述静电释放单元，连接于所述电平选择模块和对应的芯片的端口之间，所述最低电平作为所述静电释放单元的地，用于泄放端口静电释放时的静电电流。静电释放单元包括开关器件或钳位二极管。通过静电释放单元可以提供低阻旁路通路来快速泄放大量的ESD静电电流，同时保护自身以及内部电路不被ESD电流损伤，实现端口静电保护功能。
请参看图7，本申请一实施例的静电释放模块的结构示意图。
本实施例的静电释放模块包括与芯片的端口对应的静电释放单元21。该静电释放单元21包括至少一第一开关管M1和第一电阻R1；所述第一开关管M1的控制端通过所述第一电阻R1接所述最低电平MNV、第一端与所述芯片端口连接、第二端与所述最低电平连接、衬底与所述第二端连接；所述第一开关管M1的第一端和第二端之间存在PN结，构成寄生二极管D2，所述PN结的正极与所述第二端连接，所述PN结的负极与所述第一端连接。第一开关管M1包括NMOS晶体管、晶闸管和功率开关管中的至少一种。
本实施例中，第一开关管M1为NMOS晶体管，M1的栅极通过所述第一电阻R1接所述最低电平MNV、漏极与输入输出端口I/O1连接、源极与所述最低电平MNV连接、衬底与所述源极连接；M1的漏极和源极之间存在PN结，所述PN结的正极与M1的源极连接，所述PN结的负极与M1的漏极连接。
将NMOS晶体管M1的源端的电平从GND变成芯片所有端口中的最低电平MNV，由于该最低电平MNV是整个芯片的最低电平，因此即便输入输出端口I/O处理负电平信号时，输入输出端口I/O和最低电平MNV之间的寄生二极管D2也一直处于反偏截止状态，不会正向导通而干扰芯片的正常工作。当输入输出I/O存在ESD电压时，加载在M1反偏漏极与衬底之间的PN结反向电场升高，漏极反偏的PN结会发生雪崩击穿，并产生雪崩倍增效应，从而在输入输出端口I/O和最低电平MNV之间形成低阻旁路通路，并快速泄放大量的ESD静电电流。且衬底没有切换，电路正常工作时不消耗电流。
静电释放模块利用其寄生PN结的反偏过流特性来提供ESD通路能力，当该寄生PN结反向导通时可以提供低阻旁路通路来快速泄放大量的ESD静电电流，同时保护自身以及内部电路不被ESD电流损伤，实现端口静电保护功能。
请参看图8，本申请一实施例的芯片的结构示意图。
本实施例的一种芯片，包括上述的所述的端口静电释放保护电路100和功能电路200；所述功能电路200包括若干端口；所述芯片端口静电释放保护电路100与所述芯片端口连接；所述最低电平MNV作为所述功能电路200的地。功能电路200包括开关电路和信号传输电路。在其他可选的实施方式中，功能电路200还包括电平转换电路，可以将芯片内部的功能电路的地连接到最低电平MNV，以保证功能电路的正确性。芯片包括开关芯片和传输芯片等。
图1中的ESD结构，NMOS晶体管的栅极接地是为了使NMOS晶体管的在正常工作电压下一直处于关闭状态，但当输入输出端口I/O传输负电压信号时，寄生二极管D1会正向导通，输入输出端口I/O通过NMOS晶体管从GND抽电流，导致芯片不能正常工作。本实施例的芯片通过静电释放保护电路100中的最低电平选择模块对芯片各端口电压进行比较，选出最低电平MNV作为静电释放模块和内部功能电路200的地。静电释放模块利用其寄生PN结的反偏过流特性来提供ESD通路能力，保护自身以及内部功能电路200不被ESD电流损伤。由于最低电平MNV是整个芯片的最低电平，因此即便输入输出I/O接收到负电压信号时，静电释放模块中的寄生二极管D2也不会导通，芯片依然能正常工作，从而保证芯片能够处理负电压信号，实现负电平信号的传输能力。
本实施例中的静电释放保护电路100可以设置在芯片的外部，与芯片各端口连接，也可以集成在芯片的内部。
请参看图9，本申请一实施例的开关电路芯片的结构示意图。
本实施例的开关电路芯片中，静电释放保护电路集成在开关电路芯片的内部。所述静电释放模块2还包括公共地，所述静电释放单元21的地与所述公共地连接；所述公共地连接到所述电平选择模块的输出端，此时公共地的电平为最低电平MNV。
电平选择模块1的输入端与输入输出端口I/O1、输入输出端口I/O2…输入输出端口I/On和GND均连接，可以获取到输入输出端口I/O1、输入输出端口I/O2…输入输出端口I/On和GND上的电平，经过比较后输出其中电平值最低的电平作为最低电平MNV。输入输出端口I/O1、输入输出端口I/O2…输入输出端口I/On和GND上均连接一个静电释放单元21，该静电释放单元21和芯片的内部电路3的地均连接芯片端口中最低的电平，比如，该最低电平为负电压信号时，该静电释放单元21和内部电路3中地信号变成该负电压，所以静电释放单元21中的寄生二极管D2不会导通，从而保证芯片能够处理负电压信号，实现负电平信号的传输能力。并且当芯片各个端口存在ESD电压时，加载在静电释放单元21中M1的反偏漏极与衬底之间的PN结反向电场升高，漏极反偏的PN结会发生雪崩击穿，并产生雪崩倍增效应，从而在端口和最低电平MNV之间形成低阻旁路通路，并快速泄放大量的ESD静电电流。
本发明的实施例还提供一种包括上述端口静电释放保护电路，或，芯片的电子设备，例如智能终端等。该电子设备采用上述的端口静电释放保护电路，提高了电子设备的稳定性。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (18)

1.一种端口静电释放保护电路，其特征在于，包括：
电平选择模块，用于获取芯片各端口的电平并进行比较，输出最低电平；
静电释放模块，连接于所述电平选择模块和芯片的端口之间，所述最低电平作为所述静电释放模块的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。
2.如权利要求1所述的端口静电释放保护电路，其特征在于，所述电平选择模块包括若干电平比较单元；
所述电平比较单元用于获取至少两个芯片端口的电平，并进行比较以输出其中数值最小的电平作为所述最低电平。
3.如权利要求2所述的端口静电释放保护电路，其特征在于，所述电平比较单元，包括：电平比较子单元；
所述电平比较子单元的输入端用于获取待比较的电平，输出端用于输出所述待比较的电平中数值最小的电平；所述待比较的电平包括芯片端口的电平和其他所述电平比较单元输出的电平。
4.如权利要求3所述的端口静电释放保护电路，其特征在于，所述电平比较单元，还包括：控制子单元；
所述控制子单元与所述电平比较子单元连接，用于降低所述电平比较子单元的比较阈值。
5.如权利要求4所述的端口静电释放保护电路，其特征在于，所述电平比较单元，还包括：保护子单元；
所述保护子单元的输入端与所述芯片端口连接、输出端与所述电平比较子单元和所述控制子单元连接，用于抑制所述芯片端口的毛刺电压。
6.如权利要求2所述的端口静电释放保护电路，其特征在于，若干所述电平比较单元包括端口电平比较单元和对应数量的中间电平比较单元；
所述端口电平比较单元，用于获取相邻两个芯片端口的电平，并选出其中数值最小的电平作为比较电平进行输出；
所述中间电平比较单元，与所述端口电平比较单元连接，用于将对应的所述比较电平进行比较以输出其中数值最小的电平作为所述最低电平。
7.如权利要求6所述的端口静电释放保护电路，其特征在于，若干所述中间电平选择单元构成多级低电平选择电路；
所述电平选择模块由多个所述端口电平选择单元和所述多级低电平选择电路级联而成。
8.如权利要求1-7中任意一项所述的端口静电释放保护电路，其特征在于，所述静电释放模块包括若干静电释放单元；
所述静电释放单元，连接于所述电平选择模块和对应的芯片的端口之间，所述最低电平作为所述静电释放单元的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。
9.如权利要求8所述的端口静电释放保护电路，其特征在于，所述静电释放模块还包括公共地，所述静电释放单元的地与所述公共地连接；所述公共地连接到所述电平选择模块的输出端。
10.如权利要求8所述的端口静电释放保护电路，其特征在于，所述静电释放单元包括至少一第一开关管和第一电阻；
所述第一开关管的控制端通过所述第一电阻接所述最低电平、第一端与所述芯片端口连接、第二端与所述最低电平连接、衬底与所述第二端连接；
所述第一开关管的第一端和第二端之间存在PN结，所述PN结的正极与所述第二端连接，所述PN结的负极与所述第一端连接。
11.如权利要求8所述的端口静电释放保护电路，其特征在于，所述电平比较子单元，包括：至少一第二开关管和第三开关管；
所述第二开关管的控制端与所述第三开关管的第二端连接、所述第二开关管的第二端与所述第三开关管的控制端连接，所述第二开关管的第一端与所述第三开关管的第一端连接；
所述第二开关管的第二端和第三开关管的第二端均作为所述电平比较子单元的输入端，所述第二开关管的第一端作为所述电平比较子单元的输出端。
12.如权利要求11所述的端口静电释放保护电路，其特征在于，所述控制子单元包括至少一第四开关管和第五开关管；
所述第四开关管的第一端与所述第二开关管的第二端连接、所述第四开关管的控制端与第二端均与所述最低电平连接；
所述第五开关管的第一端与所述第三开关管的第二端连接、所述第五开关管的控制端与第二端均与所述最低电平连接。
13.如权利要求12所述的端口静电释放保护电路，其特征在于，所述保护子单元包括至少一第二电阻和第三电阻；
所述第二电阻的一端用于获取所述芯片端口中的一个端口的电平、另一端与所述第四开关管的第一端连接；
所述第三电阻的一端用于获取所述芯片端口中的另一个端口的电平、另一端与所述第五开关管的第一端连接。
14.如权利要求10所述的端口静电释放保护电路，其特征在于，所述第一开关管包括第一NMOS晶体管；
所述第一NMOS晶体管的栅极通过所述第一电阻接所述最低电平、漏极与所述芯片端口连接、源极与所述最低电平连接、衬底与所述源极连接；
所述第一NMOS晶体管的漏极和所述衬底之间存在所述PN结；
所述PN结的正极与所述源极连接，所述PN结的负极与所述漏极连接。
15.如权利要求13所述的端口静电释放保护电路，其特征在于，所述第二开关管、第三开关管、第四开关管和第五开关管均为NMOS晶体管；
所述第二开关管、第三开关管、第四开关管和第五开关管中的控制端为NMOS晶体管的栅极、第一端为NMOS晶体管的漏极、第二端为NMOS晶体管的源极；
所述NMOS晶体管的衬底与所述最低电平连接。
16.如权利要求1所述的端口静电释放保护电路，其特征在于，所述电平选择模块还包括比较器和控制器中的至少一种。
17.一种芯片，其特征在于，包括任意一项如权利要求1-16所述的端口静电释放保护电路和功能电路；
所述功能电路包括若干端口；
所述芯片端口静电释放保护电路与所述芯片端口连接；
所述最低电平作为所述功能电路的地。
18.一种电子设备，其特征在于，包括如权利要求1-16中任意一项所述的端口静电释放保护电路，或，如权利要求17所述的芯片。
CN202210523746.5A 2022-05-13 2022-05-13 端口静电释放保护电路、芯片及电子设备 Pending CN114899809A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210523746.5A CN114899809A (zh) 2022-05-13 2022-05-13 端口静电释放保护电路、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210523746.5A CN114899809A (zh) 2022-05-13 2022-05-13 端口静电释放保护电路、芯片及电子设备

Publications (1)

Publication Number Publication Date
CN114899809A true CN114899809A (zh) 2022-08-12

Family

ID=82721836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210523746.5A Pending CN114899809A (zh) 2022-05-13 2022-05-13 端口静电释放保护电路、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN114899809A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116565820A (zh) * 2023-07-10 2023-08-08 荣耀终端有限公司 一种防静电保护电路及电子设备
CN117154658A (zh) * 2023-09-07 2023-12-01 上海类比半导体技术有限公司 保护电路、保护芯片、待测芯片及应用系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116565820A (zh) * 2023-07-10 2023-08-08 荣耀终端有限公司 一种防静电保护电路及电子设备
CN116565820B (zh) * 2023-07-10 2023-10-31 荣耀终端有限公司 一种防静电保护电路及电子设备
CN117154658A (zh) * 2023-09-07 2023-12-01 上海类比半导体技术有限公司 保护电路、保护芯片、待测芯片及应用系统
CN117154658B (zh) * 2023-09-07 2024-02-06 上海类比半导体技术有限公司 保护电路、保护芯片、待测芯片及应用系统

Similar Documents

Publication Publication Date Title
JP5955924B2 (ja) 静電放電保護回路
KR100697750B1 (ko) 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치
US7280328B2 (en) Semiconductor integrated circuit device
US20190165572A1 (en) Electrostatic discharge protection circuit with a high turn-on speed
US10714934B2 (en) Electrostatic discharge protection device, detection circuit and protection method thereof
US20160372920A1 (en) Integrated esd protection circuits in gan
CN114899809A (zh) 端口静电释放保护电路、芯片及电子设备
CN109286181B (zh) 电源钳位esd保护电路
US20070047162A1 (en) Electrostatic protection circuit
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
US20140368958A1 (en) Electrostatic protection circuit
US20070297105A1 (en) Active ESD Protection
CN101702508B (zh) 双向阻断型浪涌保护器件
US11411395B2 (en) Electrostatic discharge protection circuit and operation method
US11876089B2 (en) Electrostatic discharge (ESD) protection for CMOS circuits
US9374074B2 (en) Voltage selection circuit and semiconductor integrated circuit device having the same
KR101338286B1 (ko) 튜너블 커패시터
US12088092B2 (en) Electrostatic discharge protection circuit for chip
EP3520191B1 (en) Esd protection charge pump active clamp for low-leakage applications
US11824349B2 (en) Electrostatic discharge protection circuit
US6618230B2 (en) Electrostatic discharge cell of integrated circuit
KR20210111980A (ko) 입출력 버퍼를 위한 ｅｓｄ 보호 회로
JP6648895B2 (ja) 出力回路
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
CN112310067B (zh) 静电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination