CN116565820A - 一种防静电保护电路及电子设备 - Google Patents

Abstract

本申请公开一种防静电保护电路及电子设备，电路包括电阻选择模块和防静电连接模块，其中：电阻选择模块包括N个电阻，电阻选择模块用于选择N个电阻中的一个或者多个电阻作为第一电阻，第一电阻在静电释放事件中处于导通状态，N为大于1的整数；防静电连接模块包括第一开关管，第一开关管的栅极连接电阻选择模块的第一端，第一开关管的源极连接电阻选择模块的第二端和接地端；第一开关管的漏极用于连接被静电保护模块的高压端。在本申请实施例中，可以提高ESD管使用灵活性，适配芯片迭代参数，加快产品生成周期，降低经济和时间成本。

Description

一种防静电保护电路及电子设备

技术领域

本申请涉及电子电路领域，尤其涉及一种防静电保护电路及电子设备。

背景技术

在电子行业的迅速发展中，集成电路（Integrated Circuit，IC）器件的体积越来越小，从而导致线间距越来越小，绝缘膜越来越薄，致使击穿电压越来越低。在电子器件生产，运输，储存和转运过程中所产生的静电电压却远超其击穿电压阈值，这就可能造成器件的击穿或者失效，影响产品的技术指标，降低其可靠性。目前的静电释放（ElectroStaticDischarge，ESD）器件可以在尚未达到损坏电路的击穿电压之前，导通静电电路，泄放电流，从而达到静电保护的作用。然而，一个ESD器件无法适应多种芯片的静电保护需要，使用局限性大。

发明内容

本申请实施例公开了一种防静电保护电路及电子设备，可以提高ESD管使用灵活性，适配产品迭代参数，加快产品生成周期，降低经济和时间成本。

第一方面，本申请提供了一种防静电保护电路，所述电路包括电阻选择模块和防静电连接模块，其中：所述电阻选择模块包括N个电阻，所述电阻选择模块用于选择所述N个电阻中的一个或者多个电阻作为第一电阻，所述第一电阻在静电释放事件中处于导通状态，所述N为大于1的整数；所述防静电连接模块包括第一开关管，所述第一开关管的栅极连接所述电阻选择模块的第一端，所述第一开关管的源极连接所述电阻选择模块的第二端和接地端；所述第一开关管的漏极用于连接被静电保护模块的高压端。

其中，被静电保护模块是指ESD管保护的对象，其可以为芯片、IO口、电子设备、PCB板等等，不限定具体物体种类。

在本申请实施例中，防静电保护电路可以保护被静电保护模块，由于电阻选择模块用于选择所述N个电阻中的一个或者多个电阻作为第一电阻，在ESD事件来临的情况下，第一开关管导通，选择第一电阻作为ESD管的工作电阻。这样，保证防静电保护电路能够适配到工作到当前的被静电保护模块，适应地选择第一电阻，保证ESD管使用灵活性，适配产品迭代参数，加快产品生成周期，降低经济和时间成本。

在一种可能的实施方式中，所述电阻选择模块包括N个保护子模块，每一个保护子模块均包括所述N个电阻中的一个电阻；每一个保护子模块的一端与所述第一端连接，每一个保护子模块的另一端与所述第二端连接。这样，由于电阻选择模块包括N个保护子模块，每一个保护子模块均包括所述N个电阻中的一个电阻，因此，保护子模块具体选择第一电阻的功能，从而可以保证ESD管使用灵活性，适配产品迭代参数，加快产品生成周期，降低经济和时间成本。

在一种可能的实施方式中，所述电阻选择模块还包括控制模块，所述控制模块包括至少N个输出端，所述N个输出端对应连接所述N个保护子模块的控制端。这样，控制模块能够将不同选择不同的保护子模块中的电阻作为第一电阻，从而适配到被静电保护模块的参数，保证ESD管使用灵活性，适配产品迭代参数，加快产品生成周期，降低经济和时间成本。

在一种可能的实施方式中，所述控制模块包括N个控制子模块，每个控制子模块包括第三开关管G1和G2，所述G1的漏极连接高压电源端，所述G1的栅极和所述G2的栅极连接所述控制子模块的输入端，所述G1的源极和所述G2的漏极连接所述控制子模块的输出端。这样，控制模块的可以用于选择不同的保护子模块中的电阻作为第一电阻，从而适配到被静电保护模块的参数，保证ESD管使用灵活性，适配产品迭代参数，加快产品生成周期，降低经济和时间成本。

其中，输入端可以连接设备的处理器等模块，用户通过电子设备能够确定控制模块所选择的保护子模块。G1是P型开关管，G2的N型开关管。

在一种可能的实施方式中，保护子模块i包括第二开关管Mi和电阻Ri，所述Ri的第一端连接所述Mi的源极，所述i为从1到N的整数；所述N个输出端对应连接所述N个保护子模块的控制端，具体包括：所述控制模块的第i输出端连接所述Mi的栅极；所述第一开关管的栅极连接所述电阻选择模块的第一端，具体包括：所述第一开关管的栅极连接所述Mi的漏极；所述第一开关管的源极连接所述电阻选择模块的第二端和接地端，具体包括：所述第一开关管的源极连接所述Ri的第二端和接地端。这样，每一个保护子模块中，开关管可以对电阻进行选择，实现第一电阻的选择过程。

在一种可能的实施方式中，所述每一个保护子模块还包括一个保险丝模块和电压模块；所述电压模块的两端连接对应所述保险丝模块的两端；保护子模块i包括保险丝模块efusei、电压模块Vcci和电阻Ri，所述i为从1到N的整数；所述Ri的第一端连接所述Vcci的第二端和所述efusei的第二端；所述第一开关管的栅极连接所述电阻选择模块的第一端，具体包括：所述第一开关管的栅极连接所述Vcci的第一端和所述efusei的第一端；所述第一开关管的源极连接所述电阻选择模块的第二端和接地端，具体包括：所述第一开关管的源极连接所述Ri的第二端和接地端。这样，用户可以烧录各个电压模块确定选择的第一电阻，没有被选中的电阻连接的保险丝被熔断，实现电阻选择的过程。

其中，保险丝模块可以包括一个保险丝器件，电压模块可以是电源端，例如图4中的器件，不赘述。

在一种可能的实施方式中，所述电阻选择模块还包括N个串联开关；所述电阻选择模块通过控制所述N个开关来选择所述N个电阻中的一个或者多个电阻作为第一电阻；所述N个串联开关包括开关S1、S2、……、SN；所述N个电阻包括R1、R2、……、RN；开关Sr串联电阻Rr；所述r为从1到N的整数。这样，电阻选择模块的第一电阻的选择可以通过其串联的开关实现调整，保证第一电阻选择的正确性。

在一种可能的实施方式中，所述电阻选择模块还包括N-1个并联开关，所述N-1个并联开关包括开关SN+1、开关SN+2、……、开关S2N-1；开关SN+n的第一端连接电阻Rn的第一端，所述开关SN+n的第二端连接电阻Rn+1的第一端；所述n为从1到N-1的整数。这样，N-1个并联开关可以在干路中对电阻网络（电阻选择模块）进行控制选择，电阻网络可以实现对各个第一开关管的支持，从而简化电路，提升功能。

其中，在图5A~图5C，以及图6中，电阻网络可以指电阻选择模块。

在一种可能的实施方式中，所述第一开关管的数量为X，所述X为大于1的整数；所述第一开关管的栅极连接所述电阻选择模块中电阻的第一端。这样，电阻网络能够简化电路结构，提高电路集成效率。

在一种可能的实施方式中，在所述X等于1的情况下，所述第一开关管的栅极连接所述电阻选择模块中电阻的第一端，具体包括：所述第一开关管的栅极连接所述RN的第一端和所述开关S2N-1的第二端。这样，电阻网络可以支持一个第一开关管，保证第一电阻的选择过程。

在一种可能的实施方式中，在所述X等于2的情况下，所述第一开关管的栅极连接所述电阻选择模块中电阻的第一端，具体包括：第一个第一开关管的栅极连接所述R1的第一端和所述开关SN+1的第一端，第二个第一开关管的栅极连接所述RN的第一端和所述开关S2N-1的第二端。这样，电阻网络可支持两个第一开关管，提供两个ESD接口来，从而可以实现对两个被静电保护模块的保护，电路简化，集成效率高。

在一种可能的实施方式中，在所述X大于2的情况下，所述X个第一开关管的栅极分别连接所述电阻选择模块中的不同电阻的第一端。这样，每个第一开关管的栅极均可以通过并联开关隔开，从而可以保证电阻选择的有效性。

在一种可能的实施方式中，所述N个电阻的阻值范围为1kΩ到10kΩ。这样，对于芯片等产品而言，上述第一电阻的参数范围，能满足不同迭代产品的需要，保证参数的灵活性和适用性。

第二方面，本申请提供了一种防静电保护方法，所述方法应用于防静电保护电路，所述电路包括电阻选择模块和防静电连接模块，其中：所述电阻选择模块包括N个电阻，所述电阻选择模块用于选择所述N个电阻中的一个或者多个电阻作为第一电阻，所述第一电阻在静电释放事件中处于导通状态，所述N为大于1的整数；所述防静电连接模块包括第一开关管，所述第一开关管的栅极连接所述电阻选择模块的第一端，所述第一开关管的源极连接所述电阻选择模块的第二端和接地端；所述第一开关管的漏极用于连接被静电保护模块的高压端。其中，被静电保护模块是指ESD管保护的对象，其可以为芯片、IO口、电子设备、PCB板等等，不限定具体物体种类。

在本申请实施例中，防静电保护电路可以保护被静电保护模块，由于电阻选择模块用于选择所述N个电阻中的一个或者多个电阻作为第一电阻，在ESD事件来临的情况下，第一开关管导通，选择第一电阻作为ESD管的工作电阻。这样，保证防静电保护电路能够适配到工作到当前的被静电保护模块，适应地选择第一电阻，保证ESD管使用灵活性，适配产品迭代参数，加快产品生成周期，降低经济和时间成本。

第三方面，本申请提供了一种电子设备，所述电子设备包括上述第一方面任一项可能的实现方式中所述的防静电保护电路。

第四方面，一种芯片，所述芯片包括上述第一方面任一项可能的实现方式中所述的防静电保护电路。

第五方面，所述PCB板，所述PCB板包括上述第一方面任一项可能的实现方式中所述的防静电保护电路。

第六方面，本申请实施例提供了一种计算机存储介质，包括计算机指令，当计算机指令在电子设备上运行时，使得电子设备执行上述第二方面任一项可能的实现方式中的防静电保护方法。

第七方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在计算机上运行时，使得计算机执行上述第二方面任一项可能的实现方式中的防静电保护方法。

附图说明

图1A是本申请实施例提供的一种GGNMOS防静电保护电路结构示意图；

图1B是本申请实施例提供的一种GRNMOS防静电保护电路结构示意图；

图2是本申请实施例提供的一种防静电保护电路结构示意图；

图3A和图3B是本申请实施例提供的一组防静电保护电路结构示意图；

图4是本申请实施例提供的另一种防静电保护电路结构示意图；

图5A-图5C是本申请实施例提供的一组防静电保护电路结构示意图；

图6是本申请实施例提供的一种防静电保护电路结构示意图。

具体实施方式

在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一芯片和第二芯片仅仅是为了区分不同的芯片，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本申请实施例中，“示例性的”或者“例如”等词用于表示例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项（个）”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。例如，a，b，或c中的至少一项（个），可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。

本申请实施例提供一种防静电保护电路及电子设备，可以提高ESD保护的灵活性，缩短芯片版本更新周期，提高芯片生成效率，节省芯片或设备生产的时间和经济成本。

静电放电（Electro Static Discharge，ESD）。静电是一种客观存在的自然现象，存在物体表面，是正负电荷在局部失衡时产生的一种现象。在电子器件生产、运输、储存和转运过程中所产生的静电电压却远超其击穿电压阈值，这就可能造成器件的击穿或者失效，影响产品的技术指标，降低其可靠性。由此可见对静电的防护是非常必要的。为了防止芯片器件的损坏，静电ESD防护需要将可能产生静电的地方进行积聚防止，让其保持在安全范围内；对已经存在的静电积聚迅速消除掉，即可通过静电电流进行泄放。由于电子行业的迅速发展，集成电路（芯片）（Integrated Circuit，IC）器件的体积越来越小，从而导致线间距越来越小，绝缘膜越来越薄，致使击穿电压越来越低。

在芯片正常工作状态下，如果ESD器件防护出现问题，会发生ESD失效，导致芯片工作异常或者器件击穿。ESD的失效往往是一个综合的问题，包含器件结构，工艺，测试方法和工作环境都有可能成为失效根因。

失效模式一般可以包含三种类型：

1）硬失效：通常为短路，开路，显著漏电流，IV曲线（电流电压特性曲线）显著漂移。一般表现为器件电参数突然劣化，失去原有功能。典型的硬失效是热损伤（出现在电流集中最大的地方）导致受热不均匀或者过热，包括互连线，contact/Via，硅和介质，介质击穿主要是栅氧击穿。

2）软失效：可能由漏电流，峰值电流异常造成。

3）潜在失效：又称“潜在性缓慢失效”。主要是器件电学性能退化，寿命降低，伴随漏电流的增加，阈值电压漂移，功率容量下降等。受到软损伤的器件，虽然当时各类电参数仍合格，然而其使用寿命却大大缩短了。含有这些器件的产品或系统，可靠性变差。

常见的ESD放电模型有三种：

1）人体放电模型（Human-Body Model，HBM），放电过程会在几百纳秒ns的时间内产生数安培的瞬间放电电流，此电流可能会把IC内的元件破坏。

2）机器放电模型的ESD（Machine Model，MM），在几十纳秒ns的时间内会有数安培的瞬间放电电流产生。

3）元件充电模型（Charged-Device Model，CDM），此种模式的放电时间更短，仅为几个纳秒ns。此模式为IC内部积累的静电会因为IC内部的等效电容的不同而改变。

ESD防护器件有多种，常见的器件有四种，分别为二极管，双极晶体管，金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）管以及可控硅（Silicon Controlled Rectifier，SCR）。上述四种器件各有优点，用在不同的应用场景。

其中，MOS管类型的ESD防护器件来可以分为栅极接地NMOS管(Gate-groundedNMOS，GGNMOS)和栅极电阻NMOS管(Gate-Resistance NMOS，GRNMOS)两种。GGNMOS管用于ESD防护时，栅极Gate接地，漏极Drain作为阳极，源极Source作为阴极。当ESD事件来临的时候，GGNMOS ESD器件通过体寄生NPN三极管来实现泄放电流。

图1A是本申请实施例示例性地示出的一种GGNMOS防静电保护电路结构示意图。示例性的，如图1A所示，GGNMOS ESD电路可以包括开关管Q1，Q1的漏极Drain连接Vdd端口连接，Q1的源极Source连接Q1的栅极Gate和Vss端口。Vss端口连接地线GND端口。其中，开关管Q1为NMOS管。Q1为N型开关管。上述电路的Q1中存在寄生三极管，在ESD事件来临的时候，可以通过寄生NPN三极管来实现泄放电流。

GRNMOS的栅极Gate连接电容或者电阻可以降低触发电压Vgs。这是因为连接的栅极电压降低了漏极的耗尽层宽度，这样增大了耗尽层中的场强，同时降低了漏极的雪崩击穿电压。

图1B是本申请实施例示例性地示出的一种GRNMOS防静电保护电路结构示意图。示例性的，如图1B所示，GRNMOS ESD电路可以包括开关管Q2和电阻R1，Q1的漏极Drain连接Vdd端口，Q2的栅极Gate连接电阻R1的第一端，Q2的源极Source连接和R1的第二端和Vss端。其中，开关管Q2为NMOS管。此外，Vss一般接地（GND端）。在图1A和图1B中，Vdd端口连接芯片。

GRNMOS晶体管常用做ESD保护管，在IC器件中起到保护内部电路，泄放电流的作用。一般情况下，如图1B所示，ESD保护管在Q2的栅极Gate和源极Source有一个电阻元件，当ESD事件发生时，Q2的栅极Gate和漏极Drain的寄生电容Cgd在快速上升沿dv/dt下产生C*dv/dt的电流，电流流经电阻R1产生C*dv/dt*R的压降，当压降大于NMOS的阈值电压时，NMOS开启（Q2从d到s极导通），同时触发NPN寄生三极管开启，泄放电流。

通常情况下，ESD GRNMOS保护管的设计如图1B所示。当上升沿dv/dt固定时，通过增大栅极电阻可以使得栅极压降增大，从而加快GRNMOS的开启。

在芯片的设计阶段，为了能够让芯片效果更佳，研发人员通常需要进行开发、测试、迭代。在迭代过程中，可能会涉及到芯片工艺变更和器件改版等。不同设计或者不同版本的芯片，其适配的ESD管的参数是不同的。

示例性地，芯片通过图1B的ESD管实现静电保护。芯片版本更新的过程中，第一版本的芯片，图1B的ESD管电阻参数应当适配2kΩ；第二版本的芯片，图1B的ESD管电阻参数应当适配2.3kΩ；第三版本的芯片，图1B的ESD管电阻参数应当适配2.7kΩ。因此，在芯片设计方案的迭代的过程中，不同版本芯片需要的ESD保护管的参数要求是不同的。

当工艺出现变更时，比如芯片中NMOS器件的栅极工作电压下降，导致栅氧化物变薄，器件更容易发生栅漏级击穿，此时需要，为了达到静电保护，ESD保护管需要更加灵敏，即将ESD保护管迅速开启，释放电流。如果ESD不能迅速开启，那么大电流聚集在器件，会照成器件击穿甚至烧毁。对此，需要将ESD保护管的栅极和接地端之间电阻增大（如图1B中选择更大阻值的R1），让NMOS的栅极压降在较短时间内达到阈值电压，实现NMOS开启，触发电压降低，从而泄放电流。

为了能够让每一个工艺发生变更芯片均得到ESD保护，每一次工艺变更之后都需要向厂商定制与其适配参数的ESD管。ESD保护管需要做调整，一般都是改版，比如说改电阻（大多是多晶硅电阻）光罩，或者改金属连线（改金属层光罩），使得GRNMOS器件的栅极和接地端之间的电阻增大，实现ESD泄放能力提升。一方面，ESD保护管的改版，改光罩，会增加经济成本。另一方面，这一过程拉长了芯片生产设计的时间，耽误了改版流程，拖延了芯片研发的周期，增加了时间成本的经济成本，进一步可能会影响产品的市场竞争力。

一个固定参数的ESD管是无法适配多种不同芯片所需要的保护参数的。上述的结果是ESD保护电路不可调控，适应性和灵活性差导致的。

针对上述问题，本申请实施例公开一种防静电保护电路、方法、芯片以及电子设备。防静电保护电路中可以包括电阻选择模块和防静电连接模块。其中，电阻选择模块可以包括多个电阻，各个电阻的阻值一般不同。防静电连接模块可以包括至少一个开关管。开关管的栅极Gate连接电阻选择模块的第一端，开关管的源极Source连接电阻选择模块的第二端和Vss端口。开关管的漏极Drain连接Vdd端。其中，Vdd端连接芯片（芯片的静电保护接口），例如，Vdd端作为ESD管的接口可以与芯片的高压端连接，Vdd端也可以与IO口的高压端连接。Vss端口接地。

在上述防静电保护电路的使用过程中，首先需要确定电阻选择模块的第一电阻，第一电阻为电阻选择模块中的一个或多个电阻，第一电阻为ESD管工作中使用到的电阻。电阻选择模块中除了第一电阻之外的其他电阻均不使用。

上述过程中，由于所选的第一电阻的阻值不同，在ESD事件发生时，防静电连接模块的开关管所导通的灵敏度也是不同的。第一电阻的阻值越高，开关管越容易导通。当ESD事件发生时，开关管的栅极Gate和漏极Drain的寄生电容Cgd在快速上升沿dv/dt下产生C*dv/dt的电流，电流流经第一电阻产生C*dv/dt*R的压降，当压降大于开关管的阈值电压时，开关管开启，同时触发寄生三极管开启，泄放电流。其中，第一电阻在静电释放（ESD）事件中处于导通状态。

因此，在通过上述电路对一个芯片进行静电防护的阶段，可以选择电阻选择模中的一个或者多个适配的电阻作为第一电阻实现静电防护的电阻，从而能够在一个芯片的防静电保护电路中确定出适配的电流泄放灵敏度，保证芯片的安全性。进一步地，由于第一电阻的选择性多，使用的ESD器件使用的灵活性也大大提升，在能够减少为了芯片静电保护的适配定制防静电保护模块的流程和时间，加快芯片的更新迭代速度，节约芯片开发的时间和经济成本，提高芯片等产品的竞争力。可见，本申请中设计一种可调控的ESD保护管非常必要，在开发设计阶段做好调控，发生工艺变更时通过电路输入控制ESD保护管的开启，在不需要改版的情况下达到ESD保护管泄放电流的目的，既节约了时间，又节约了成本。

本申请实施例中，防静电保护电路可以电阻选择模块和防静电连接模块。电阻选择模块可以包括多个电阻，各个电阻的阻值一般不同。防静电连接模块可以包括至少一个开关管。

示例性地，图2是本申请实施例示例性地公开的一种防静电保护电路。其中，电阻选择模块可以包括多个电阻（电阻之间可以是并联关系），防静电连接模块可以包括开关管Q，开关管Q的栅极Gate连接电阻选择模块的第一端，开关管Q的源极Source连接电阻选择模块的第二端和Vss端（接地端）。开关管Q的漏极Drain连接Vdd端。其中，Vdd端用于连接芯片（芯片的静电保护接口），Vss端用于接地。电阻选择模块具有选择第一电阻的功能，防静电连接模块能够将第一电阻的两端分别连接到Q的栅极Gate和漏极Drain，从而第一电阻能够在Q的栅极Gate和漏极Drain形成压降，压降大于开关管Q的阈值电压的情况下，开关管导通，泄放电流，从而可以达到静电保护的作用。电阻选择模块中除了第一电阻外的其他电阻可以相当于没有连接到电路中。

在本申请实施例中，Vdd端用于连接被静电保护模块的高压端。被静电保护模块可以芯片器件，设备或者电路的IO口等等，本申请对具体被保护的对象不限定。

一种可能的实施方式中，电阻选择模块可以包括N个保护子模块和控制模块，N个保护子模块提供多种静电保护的灵敏度，可以提供多种选择，进行静电保护的工作。防静电连接模块可以包括一个开关管。本申请实施例提供具体实施方式可以参考图3A和图3B所示。

图3A和图3B是本申请实施例公开的一组防静电保护电路结构示意图。如图3A所示，该防静电保护电路中，电阻选择模块可以包括N个保护子模块和一个控制模块。防静电连接模块包括开关管Q3。N个保护子模块可以为保护子模块1、保护子模块2、……、保护子模块N。每个保护子模块可以包括一个电阻和一个开关管M，电阻的第一端连接开关管M的源极Source。以保护子模块1为例，保护子模块1可以包括电阻R1和开关管M1，M1的源极连接R1的第一端。每个保护子模块的开关管M的漏极Drain均连接开关管Q3的栅极Gate，电阻的第二端均连接Vss端口（地端）。每个保护子模块中的电阻的阻值可以不同，可以相同。其中，N为大于1的整数。

在本申请实施例中电阻选择模块中的每个电阻的阻值范围可以为1kΩ到10kΩ的范围。

每个保护子模块可以包括三个端口，其中，第一端连接开关管Q3的栅极Gate；第二端连接开关管Q3的漏极s；第三端连接电阻的控制模块的一个控制端。控制模块可以包括至少N个控制端，每个保护子模块的第三端可以与控制模块的一个控制端连接，控制模块可以通过控制端确定第一电阻。

控制模块具有选择保护子模块（第一电阻）的功能，控制模块的N个控制端连接N个保护子模块。可选的，其中一个或多个控制端输出高电平，其余的控制端输出低电平。这样，控制模块可以控制选择一个或多个保护子模块进行工作，不同的保护子模块中的电阻阻值一般不同，选择的保护子模块不同，第一电阻的结果便不同，因此会给电路提供多种选择进行工作，保证能够有一个保护子模块对应的静电保护的工作范围能够适配芯片的要求。

图3B是本申请实施例示例性的公开的一种防静电保护电路。示例性地，如图3B所示，控制模块可以包括N个控制子模块。其中，每一个控制子模块可以包括两个开关管，其中一个N型开关管和一个P型开关管。其中，P型开关管的漏极Drain连接VDD电源端口；N型开关管的源极Source连接GND1端；N型开关管的漏极Drain和P型开关管的源极Source作为Vout端（控制端）连接保护子模块的控制端；N型开关管的栅极Gate和P型开关管的栅极Gate连接Vin端。其中，每一个控制子模块的Vin端可以与处理器相连接，用户可以通过处理器控制子模块的输出电平。每一个控制子模块的Vout端可以与保护子模块的第三端相连接。

假设控制模块包括N个控制子模块，对应N个Vin端口。其中，N个Vin端口可以与处理器相连接。通过处理器发送信号指令，处理器便能够给N个Vin端口中选择的一个或多个Vin端口施加高平信号，其余的施加低平信号。这样，高平信号对应的控制子模块中，N型开关管和P型开关管均导通，使得其Vout端（控制端）对应连接的保护子模块中开关管M从漏极Drain到源极Source导通，开关管Q3导通，实现电流泄放。上述图3B中的控制模块仅仅是示例性的说明，不限定。

上述图3A和图3B的实施方式中，随着工艺的变更，可以调整控制模块的对应输出端口施加高电平，从而确定电阻的选择，从而能够保证选择与芯片适配的防静电保护电路，保证选择的可调控性和灵活性。

另一种可能的实施方式中，电阻选择模块可以包括N个保护子模块，N个保护子模块提供多种静电保护的灵敏度，可以提供多钟选择。防静电连接模块可以包括一个开关管。本申请实施例提供具体实施方式可以参考图4所示。

图4是本申请实施例公开的另一种防静电保护电路结构示意图。如图4所示，该防静电保护电路中电阻选择模块可以包括N个保护子模块，防静电连接模块可以包括一个开关管Q4。每个保护子模块包括一个保险丝efuse、一个电阻R和电源Vcc。其中，保险丝efuse的第一端连接电源Vcc的第一端和Q4的栅极Gate，保险丝efuse的第二端连接电源的第二端和电阻R的第一端，电阻R的第二端连接Vss端和Q4的源极Source。Q4的漏极Drain连接Vdd端。

保护子模块i可以包括Ri、efusei和Vcci。其中，efusei的第一端连接Vcci的第一端和Q4的栅极Gate；efusei的第二端连接Vcci的第二端和Ri的第一端；Ri的第二端连接Vss端。i为从1依次到N的整数。Q4的栅极Gate连接Vcc1、Vcc2、Vcc3、……、VccN的第一端与efuse1、efuse2、……、efuseN的第一端。Vss端连接R1、R2、……、RN的第二端。

其中，在使用图4的防静电保护电路之前，需要先选择保护子模块，并进行烧录。将其中所选择保护子模块对应的电源不施加电压，其余的Vcc均施加电压，施加电压的efuse熔断，这一路的电阻不会选择。在烧录完成之后，所选择的保护子模块中的efuse没有被熔断，在静电保护电路使用阶段作为Q4栅极Gate和源极Source两端的分压电阻，保证Q4的导通与截止，从而实现电流泄放。

在选择对应的R（第一电阻）的情况下，采用efuse烧录方式进行电阻的选择，Vcc1、Vcc2、……、VccN对应不同的efuse烧录，烧录不同的efuse，从而使得其他电路Mn模块的开启，在此Mn模块中，efuse下面串联了不同的R1、R2、……、RN电阻，根据需要烧录不同的efuse，开启不同的电路，使得在GRNMOS（Q4）的栅极的耦合电压(C*dv/dt*R)不同，从而实现GRNMOS的触发电压可以调控。

又一种可能的实施方式中，电阻选择模块可以包括一个电阻网络，电阻网络可选择一个或多个电阻，从而可以提供多种静电保护的灵敏度，可以提供多种选择。防静电连接模块可以包括一个或多个开关管。本申请实施例提供实施方式具体可以参考图5A~图5C所示。

图5A~图5C是本申请实施例公开的一组防静电保护电路结构示意图。如图5A所示，防静电保护电路结构中的电阻选择模块可以包括一个电阻网络，防静电连接模块可以包括两个开关管可以包括电阻网络和两个开关管Q5和Q6。

其中，电阻网络可以包括K个电阻和2K-1个开关。K为大于1的整数。其中，K个电阻可以为并联关系，每一个电阻所在的支路均可串联一个开关（称为串联开关），一共包括K个串联开关。在并联干路中两电阻之间连接一个开关（称为并联开关），一共包括K-1个并联开关。如图5A所示，电阻网络可以包括K个电阻和2K-1个开关。电阻可以包括R1、R2、R3、……、RK；开关可以包括S1、S2、S3、S4、……、S2K-1。其中，从S1到SK是串联开关，从SK+1到SK-1是并联开关。

下面以电阻网络中的电阻Rn、开关Sn和开关SK+n为一个电阻子模块说明其中的连接关系，电阻网络一共包括K个电阻子模块。其中，Rn的第一端与SK+n的第一端和SK+n-1的第二端连接，Rn的第二端与Sn的第二端连接；Sn的第一端与Vss端连接（意味着S1、S2、S3、……、SK的第一端均连接Vss端）。n为从1依次到K的整数。当n为1的情况下，R1的第一端与SK+1第一端以及开关管Q6的栅极Gate（不存在S0）连接，此时；当n为K的情况下，RK的第一端仅仅与S2K-1的第二端以及开关管Q5的栅极Gate连接（不存在S2K）。

电阻网络包括三个端口，其中，第一端可以为电阻R1第一端与开关SK+1第一端连接的端口；第二端可以为电阻RK第一端与开关S2K-1第二端连接的端口；第三端为开关S1、S2、S3、……、SK共同连接的端口。其中，开关管Q6的栅极Gate连接电阻网络的第一端，开关管Q5的栅极Gate连接电阻网络的第二端。开关管Q6的漏极Drain连接Vdd2，开关管Q5的漏极Drain连接Vdd1。开关管Q5的源极Source、开关管Q6的源极Source和所有串联开关的共同一端均连接Vss端。Vss端接地。Vdd2端和Vdd1端均可以ESD管的一端与芯片或者电路的高压端连接；防静电连接模块中开关管的数量可以对应Vdd端口的数量，多个开关管共同连接电阻网络，提供多个ESD管的功能，能够减少电阻网络的数量，简化电路结构，也可提供更多的ESD管端支持。需要说明的是，开关管Q5、Q6可连接电阻网络中任意两个不同电阻的第一端，不限定。

图5A所示的实施方式中，电阻网络中的开关的闭合与打开是导致电路的连通与断开，从而可以选择不同的第一电阻。开关的打开与闭合的组合方式是多样的，因此第一电阻的选择是多种多样的，可以是选择其中一个电阻作为第一电阻，也可以选择其中几个电阻并联的结果作为第一电阻。第一电阻的选择需要根据芯片防静电的需求进行选择，本申请对此不限定。其中，电阻网络的2K-1个开关可以通过处理器进行控制，用户可以通过处理器对开关状态进行直接或者间接的状态调整。

电阻网络中各个开关的状态确定之后，可以将其当作一个电阻连接在上述电路中。其中电阻的一端。其中，若电阻网络第一端和第三端的压降达到Q6的阈值电压，Q6导通，进行电流泄放；若电阻网络第一端和第二端的压降达到Q6的阈值电压，Q6导通，进行电流泄放。同理，Q5对应电流泄放方式相同与上述Q6相同，不赘述。

如图5B所示的实施方式中，防静电连接模块可以包括一个开关管Q7和一个电阻网络。Q7以及电阻网络的连接方式可以参考图5A中电阻网络和Q5的连接方式，不再赘述。需要说明的是，开关管Q7可连接电阻网络中任意一个电阻的第一端，不限定。

如图5C所示的实施方式中，防静电连接模块可以包括三个开关管Q8、Q9、Q10和一个电阻网络。Q8、Q9以及电阻网络的连接方式可以参考图5A中电阻网络、Q5和Q6的连接方式。Q10的漏极Drain连接Vdd3端口；Q10的源极Source连接Vss端；Q10的栅极Gate连接R3的第一端、开关SK+2的第二端和SK+3的第一端。此时电路支持3个ESD管的端口。需要说明的是，开关管Q8、Q9、Q10可连接电阻网络中任意三个不同电阻的第一端，不限定。

本申请实施例中，防静电保护电路中对电阻网络连接的开关管Q以及Vdd端口的数量不限定。此外，需要说明的是，防静电连接模块中的两个开关管不可连接到同一个电阻的第一端，开关管的栅极连接电阻网络中哪一个电阻的第一端可不限定。

上述图5A~图5C的防静电保护电路中，防静电连接模块中开关管的数量可以对应Vdd端口的数量，多个开关管共同连接电阻网络，简化电路结构。

图5A~图5C中，电阻网络中的每个电阻的阻值范围可以为1kΩ到10kΩ的范围。

图6是本申请实施例公开的一种防静电保护电路结构示意图。如图6所示，防静电保护电路包括防静电连接模块和电阻网络。防静电连接模块包括开关管Q11。电阻网络包括N个电阻和N个串联开关，N个电阻包括R1、R2、……、RN，N个串联开关包括S1、S2、……、SN。

其中，电阻Rr的第一端连接开关管Q11的栅极，电阻Rr的第二端连接开关Sr的第二端，开关Sr的第一端连接Q11的源极和接地端。r为从1到N的整数。其他的连接方式可以参考图5A~图5C的相关描述，不赘述。

上述图2~图6的电路结构，与传统ESD GRNMOS防护器件（图1B）相比，本申请实施例的电路结构（GRNMOS ESD防护管的设计）增加了电阻选择模块，电阻选择模块可以 调控各个模块中的NMOS（开关管Q）的开启，从而锁定栅极Gate串联电阻，使得GRNMOS栅极压降可以调控，随着工艺的变更，随时可以做出选择，不需要改版，节省时间和经济成本。

本申请实施例提供一种印刷电路板（printed circuit board，PCB），在该PCB板中，以及上文所提供的任意一种实施方式的防静电保护电路。该防静电保护电路固定于印刷电路板PCB。比如，该集成电路可以为该电子设备的处理器或者存储器对应的集成电路。可选的，该集成电路还包括封装基板，该封装基板通过焊球固定于该印刷电路板PCB上，该集成电路通过焊固定于封装基板上。

本申请实施例提供一种芯片，该芯片可以包括上述的图2~图6所示的防静电保护电路。

本申请实施例提供一种电子设备，该电子设备可以包括上述的图2~图6所示的防静电保护电路。电子设备可以是即电子设备，可以包括智能手机、平板电脑、笔记本电脑、台式计算机、智能家居、可穿戴设备和车载设备、音响、耳机等需要进行静电保护的设备，对具体设备不限制。

以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims (15)

1.一种防静电保护电路，其特征在于，所述电路包括电阻选择模块和防静电连接模块，其中：

所述电阻选择模块包括N个电阻，所述电阻选择模块用于选择所述N个电阻中的一个或者多个电阻作为第一电阻，所述第一电阻在静电释放事件中处于导通状态，所述N为大于1的整数；

所述防静电连接模块包括第一开关管，所述第一开关管的栅极连接所述电阻选择模块的第一端，所述第一开关管的源极连接所述电阻选择模块的第二端和接地端；所述第一开关管的漏极用于连接被静电保护模块的高压端。

2.根据权利要求1所述的电路，其特征在于，所述电阻选择模块包括N个保护子模块，每一个保护子模块均包括所述N个电阻中的一个电阻；每一个保护子模块的一端与所述第一端连接，每一个保护子模块的另一端与所述第二端连接。

3.根据权利要求2所述的电路，其特征在于，所述电阻选择模块还包括控制模块，所述控制模块包括至少N个输出端，所述N个输出端对应连接所述N个保护子模块的控制端。

4.根据权利要求3所述的电路，其特征在于，所述控制模块包括N个控制子模块，每个控制子模块包括第三开关管G1和G2，所述G1的漏极连接高压电源端，所述G1的栅极和所述G2的栅极连接所述控制子模块的输入端，所述G1的源极和所述G2的漏极连接所述控制子模块的输出端。

5.根据权利要求3所述的电路，其特征在于，保护子模块i包括第二开关管Mi和电阻Ri，所述Ri的第一端连接所述Mi的源极，所述i为从1到N的整数；

所述N个输出端对应连接所述N个保护子模块的控制端，具体包括：所述控制模块的第i输出端连接所述Mi的栅极；

所述第一开关管的栅极连接所述电阻选择模块的第一端，具体包括：所述第一开关管的栅极连接所述Mi的漏极；

所述第一开关管的源极连接所述电阻选择模块的第二端和接地端，具体包括：所述第一开关管的源极连接所述Ri的第二端和接地端。

6.根据权利要求2所述的电路，其特征在于，所述每一个保护子模块还包括一个保险丝模块和电压模块；所述电压模块的两端连接对应所述保险丝模块的两端；

保护子模块i包括保险丝模块efusei、电压模块Vcci和电阻Ri，所述i为从1到N的整数；所述Ri的第一端连接所述Vcci的第二端和所述efusei的第二端；

所述第一开关管的栅极连接所述电阻选择模块的第一端，具体包括：所述第一开关管的栅极连接所述Vcci的第一端和所述efusei的第一端；

所述第一开关管的源极连接所述电阻选择模块的第二端和接地端，具体包括：所述第一开关管的源极连接所述Ri的第二端和接地端。

7.根据权利要求1所述的电路，其特征在于，所述电阻选择模块还包括N个串联开关；所述电阻选择模块通过控制所述N个开关来选择所述N个电阻中的一个或者多个电阻作为第一电阻；

所述N个串联开关包括开关S1、S2、……、SN；所述N个电阻包括R1、R2、……、RN；开关Sr串联电阻Rr；所述r为从1到N的整数。

8.根据权利要求7所述的电路，其特征在于，所述电阻选择模块还包括N-1个并联开关，所述N-1个并联开关包括开关SN+1、开关SN+2、……、开关S2N-1；开关SN+n的第一端连接电阻Rn的第一端，所述开关SN+n的第二端连接电阻Rn+1的第一端；所述n为从1到N-1的整数。

9.根据权利要求8所述的电路，其特征在于，所述第一开关管的数量为X，所述X为大于1的整数；所述第一开关管的栅极连接所述电阻选择模块中电阻的第一端。

10.根据权利要求9所述的电路，其特征在于，在所述X等于1的情况下，所述第一开关管的栅极连接所述电阻选择模块中电阻的第一端，具体包括：所述第一开关管的栅极连接所述RN的第一端和所述开关S2N-1的第二端。

11.根据权利要求9所述的电路，其特征在于，在所述X等于2的情况下，所述第一开关管的栅极连接所述电阻选择模块中电阻的第一端，具体包括：第一个第一开关管的栅极连接所述R1的第一端和所述开关SN+1的第一端，第二个第一开关管的栅极连接所述RN的第一端和所述开关S2N-1的第二端。

12.根据权利要求9所述的电路，其特征在于，在所述X大于2的情况下，所述X个第一开关管的栅极分别连接所述电阻选择模块中的不同电阻的第一端。

13.根据权利要求1-12任一项所述的电路，其特征在于，所述N个电阻的阻值范围为1kΩ到10kΩ。

14.一种电子设备，其特征在于，所述电子设备包括如权利要求1-13任一项所述的电路。

15.一种芯片，其特征在于，所述芯片包括如权利要求1-13任一项所述的电路。