JP7376059B2 - スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路 - Google Patents

スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路 Download PDF

Info

Publication number
JP7376059B2
JP7376059B2 JP2019051148A JP2019051148A JP7376059B2 JP 7376059 B2 JP7376059 B2 JP 7376059B2 JP 2019051148 A JP2019051148 A JP 2019051148A JP 2019051148 A JP2019051148 A JP 2019051148A JP 7376059 B2 JP7376059 B2 JP 7376059B2
Authority
JP
Japan
Prior art keywords
value
capacitor
switching
variable capacitor
capacitance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019051148A
Other languages
English (en)
Other versions
JP2020155527A (ja
Inventor
俊雄 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ryukoku University
Original Assignee
Ryukoku University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ryukoku University filed Critical Ryukoku University
Priority to JP2019051148A priority Critical patent/JP7376059B2/ja
Publication of JP2020155527A publication Critical patent/JP2020155527A/ja
Application granted granted Critical
Publication of JP7376059B2 publication Critical patent/JP7376059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、マイクロ波領域などの高周波領域で好適なスイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路に関する。
マイクロ波領域などの高周波領域の回路では、電力を効率良く伝送するためにインピーダンス整合を行うことが必要であり、一般に、接続する素子間若しくは回路間にインピーダンス整合回路を設けて整合を行う。しかしながら、素子又は回路によっては動作条件によりインピーダンスが変化してしまうものが多々あり、インピーダンス整合回路を特定の容量値に固定できない場合も少なくない。その場合、多くは、バラクタダイオードなどの可変容量を用いたインピーダンス整合回路が用いられているが、バラクタダイオードを用いる回路は損失が大きい。
一方、一般に、可変容量には、バラクタダイオードの他に、例えば特許文献1に開示されているように、FET(電界効果トランジスタ)をスイッチ素子として用い、FETにより複数個の固定の容量を切り替えるものが知られている。このようなスイッチ切り替え型可変容量では、ゲート幅を大きくしてFETのオン抵抗を減らすことにより、損失を低減することも可能である。
特開2015-62209号公報
しかしながら、スイッチ切り替え型可変容量では、FETがオフ時でも固定の容量が完全に切り離されるわけではなく、実際にはFETのオフ容量と固定の容量との合成容量が付加された状態となる。特に、ゲート幅を大きくしてFETのオン抵抗を減らすと、逆比例してオフ容量が増加し、スイッチ切り替え型可変容量を高周波領域で用いると、所望の容量値を実現することが容易ではない。このオフ容量を無視できるくらいに小さくするためには、ドレイン-ソース間に並列にインダクタを接続するなどの補償手段を追加する方法が可能であるが、回路が複雑になり、更には、周波数特性が狭くなったり、かえってインダクタなどによる損失の増加があったりもする。また、周波数が比較的低ければ、FETの製造のプロセスの改良によりオフ容量を減少させることも考えられるが、FETが非常に高価なものとなる。
本発明は、係る事由に鑑みてなされたものであり、その目的は、スイッチ素子がオフ容量を有していても、回路が複雑にならずに高周波領域でも所望の可変の容量値を実現可能なスイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路を提供することにある。
上記目的を達成するために、請求項1に記載のスイッチ切り替え型可変容量は、第1端子と第2端子の間に設けられた基準用固定容量と、前記第1端子と前記第2端子の間に前記基準用固定容量と並列に設けられ、オフ状態及びオン状態となり得てオフ時にオフ容量を有するスイッチ素子とそれに直列接続された切り替え用固定容量とを有するN個の直列体(ここで、Nは2以上の自然数)と、を備え、離散的な容量値を示すN桁の2進数の値に応じて前記N個の直列体の前記スイッチ素子のオフ状態及びオン状態が切り替わることで、2通りに容量値が切り替わり得、K桁目の前記切り替え用固定容量の値C は、K桁目までのビットに1が立つ毎にその差分を足し合わせたものをA としK桁目の前記オフ容量の容量値CF とすると、A よりもCF に応じて大きくなっており(ここで、Kは1~Nの自然数)、下記(式2)で示される値であることを特徴とする。
Figure 0007376059000001
請求項2に記載のスイッチ切り替え型可変容量は、第1端子と第2端子の間に設けられ基準用固定容量と、前記第1端子と前記第2端子の間に前記基準用固定容量と並列に設けられ、オフ状態及びオン状態となり得てオフ時にオフ容量を有するスイッチ素子とそれに直列接続された切り替え用固定容量とを有するN個の直列体(ここで、Nは2以上の自然数)と、を備え、離散的な容量値を示すN桁の2進数の値に応じて前記N個の直列体の前記スイッチ素子のオフ状態及びオン状態が切り替わることで、2通りに容量値が切り替わり得るスイッチ切り替え型可変容量であって、前記基準用固定容量は、その容量値C が下記(式3)で示される値であり(ここで、Kは1~Nの自然数、C はK桁目の前記切り替え用固定容量の容量値、CF はK桁目の前記オフ容量の容量値、C は前記2進数の全ての桁のビットが0のときの前記スイッチ切り替え型可変容量の容量値)、更に、前記基準用固定容量は、(式3)の右辺が負の値であり、インダクタンスで等価的に実現されることを特徴とする。
Figure 0007376059000002
請求項3に記載のスイッチ切り替え型可変容量の設計方法は、第1端子と第2端子の間に設けられた基準用固定容量と、前記第1端子と前記第2端子の間に前記基準用固定容量と並列に設けられ、オフ状態及びオン状態となり得てオフ時にオフ容量を有するスイッチ素子とそれに直列接続された切り替え用固定容量とを有するN個の直列体(ここで、Nは2以上の自然数)と、を備え、離散的な容量値を示すN桁の2進数の値に応じて前記N個の直列体の前記スイッチ素子のオフ状態及びオン状態が切り替わることで、2通りに容量値が切り替わり得るスイッチ切り替え型可変容量を設計する設計方法であって、前記2進数のK桁目のビットに1が立つときの前記スイッチ切り替え型可変容量の容量値の該2進数の値が1少ないときに比べての差分ΔCを全てのKの値について定め(ここで、Kは1~Nの自然数)、前記2進数の全ての桁のビットが0のときの前記スイッチ切り替え型可変容量の容量値Cを定め、前記N個の直列体の前記切り替え用固定容量の容量値C及び前記基準用固定容量の容量値Cは、前記差分ΔCと前記容量値Cと前記スイッチ素子の前記オフ容量の容量値CFにより導出されることを特徴とする。
請求項に記載のスイッチ切り替え型可変容量の設計方法は、請求項に記載のスイッチ切り替え型可変容量の設計方法において、前記Cは、下記(式2)(ここで、Aは下記(式1)で与えられるもの)導出されることを特徴とする。
Figure 0007376059000003
Figure 0007376059000004
請求項に記載のスイッチ切り替え型可変容量の設計方法は、請求項に記載のスイッチ切り替え型可変容量の設計方法において、前記Cは、下記(式3)導出されることを特徴とする。
Figure 0007376059000005
請求項に記載のインピーダンス整合回路は、請求項1又は2に記載のスイッチ切り替え型可変容量を有することを特徴とする。
本発明のスイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路によれば、スイッチ素子がオフ容量を有していても、回路が複雑にならずに高周波領域でも所望の可変の容量値を実現可能となる。
本発明の実施形態に係るスイッチ切り替え型可変容量を示す回路図であって、(a)は一般式(Kは1~Nの自然数)の図、(b)はNが2の場合の図、(c)はNが3の場合の図である。 同上のスイッチ切り替え型可変容量を有するインピーダンス整合回路を例示する回路図である。
以下、本発明の実施形態を、図面を参照しながら説明する。本発明の実施形態に係るスイッチ切り替え型可変容量1は、図1(a)に示すように、基準用固定容量2を備え、また、スイッチ素子3とそれに直列接続された切り替え用固定容量4を有する直列体5をN個備える(ここで、Nは2以上の自然数、Kは1~Nの自然数)ものである。基準用固定容量2とN個の直列体5は、第1端子6と第2端子7の間に設けられている。N個の直列体5は、基準用固定容量2と並列に設けられている。
基準用固定容量2は、容量値Cの固定容量である。スイッチ切り替え型可変容量1は、容量値Cよりも大きな値になる。
切り替え用固定容量4の容量値Cは、Kの値が大きくなるに従って大きくなるようにしている。
スイッチ素子3は、オフ状態及びオン状態となり得るものである。スイッチ素子3は、典型的にはFET(電界効果トランジスタ)であるが、それに限定されるものではない。また、スイッチ素子3のオン状態及びオフ状態は、制御端子8の状態によって制御される。制御端子8は、外部入力により、離散的な容量値を示すN桁の2進数の値に応じた状態にされる(スイッチ素子3がFETの場合は、2値の電位(多くは、電源電位(VDD)及び接地電位)が入力される)。スイッチ素子3は、オフ状態が2進数のビットの値の0、オン状態が1に対応する。
N個の直列体5の各々は、それが含む切り替え用固定容量4の容量値Cの大きさの順に従って、離散的な容量値を示すN桁の2進数の各桁に対応している。つまり、切り替え用固定容量4の容量値Cが最小の直列体5(つまり5)は2進数の最下位の桁(つまり1桁目)に対応し、切り替え用固定容量4の容量値Cが大きくなるに従ってその直列体5は大きい位の桁に対応し、切り替え用固定容量4の容量値Cが最大の直列体5(つまり5)は2進数の最上位の桁(つまりN桁目)に対応する。
こうして、スイッチ切り替え型可変容量1は、離散的な容量値を示すN桁の2進数の値に応じてN個の直列体5のスイッチ素子3のオフ状態及びオン状態が切り替わることで2通りの容量値が切り替え可能であり、インピーダンス整合回路などの回路に用いることができる(図2参照)。
スイッチ素子3は、オフ時にオフ容量(容量値CF)を有する。直列体5の容量値は、スイッチ素子3がオフ時には、オフ容量と切り替え用固定容量4との合成容量の容量値となり、一方、スイッチ素子3がオン時には、切り替え用固定容量4の容量値Cとなる。
スイッチ切り替え型可変容量1における2通りの容量値は、以下に詳述するように、2進数のK桁目のビットに1が立つときのスイッチ切り替え型可変容量1の容量値の該2進数の値が1少ないときに比べての差分ΔCを全てのKの値について定める(ここで、KはN以下の自然数)ことと、2進数の値が0(つまり、2進数の全ての桁のビットが0)のときのスイッチ切り替え型可変容量1の容量値(つまり、スイッチ切り替え型可変容量1の容量値の最低値)Cを定めることによって、定めることができる。
2進数のK桁目のビットに1が立つときのスイッチ切り替え型可変容量1の容量値の該2進数の値が1少ないときに比べての差分ΔCとは、換言すると、K桁目のビットが1でK-1桁目以下のビットが全て0のときのスイッチ切り替え型可変容量1の容量値とK桁目のビットが0でK-1桁目以下のビットが全て1のときのスイッチ切り替え型可変容量1の容量値との差分のことである。このとき、K+1桁目以上のビットの状態(以下、「・」で示す)は影響しない。例えば、Kの値が1の場合は、ΔCはΔCであり、ΔCは、1桁目のビットが1のとき(・・・1のとき)のスイッチ切り替え型可変容量1の容量値と1桁目のビットが0のとき(・・・0のとき)のスイッチ切り替え型可変容量1の容量値との差分である。Kの値が2の場合は、ΔCはΔCであり、ΔCは、2桁目のビットが1で1桁目のビットが0のとき(・・10のとき)のスイッチ切り替え型可変容量1の容量値と2桁目のビットが0で1桁目のビットが1のとき(・・01のとき)のスイッチ切り替え型可変容量1の容量値との差分である。Kの値が3の場合は、ΔCはΔCであり、ΔCは、3桁目のビットが1で2桁目以下のビットが全て0のとき(・100のとき)のスイッチ切り替え型可変容量1の容量値と3桁目のビットが0で2桁目以下のビットが全て1のとき(・011のとき)のスイッチ切り替え型可変容量1の容量値との差分である。Kの値が4以上の場合でも同様である。
なお、差分ΔCは、Kの値に係わらず一定値ΔCにすることも可能である。そうすると、N桁の2進数の値を1だけ変えると、常にスイッチ切り替え型可変容量1の容量値が一定値ΔCだけ変化して切り替わるようになる。
差分ΔCを全てのKの値について定め、2進数の値が0のときのスイッチ切り替え型可変容量1の容量値Cを定めることによって、例えば、2進数の値が1のときにはスイッチ切り替え型可変容量1の容量値をC+ΔCとし、2進数の値が10のときにはスイッチ切り替え型可変容量1の容量値をC+ΔC+ΔCとし、2進数の値が11のときにはスイッチ切り替え型可変容量1の容量値をC+ΔC+ΔC+ΔCとし、2進数の値が100のときにはスイッチ切り替え型可変容量1の容量値をC+ΔC+ΔC+ΔC+ΔCとし、2進数の値が101のときにはスイッチ切り替え型可変容量1の容量値をC+ΔC+ΔC+ΔC+ΔC+ΔCとし、2進数の値が110のときにはスイッチ切り替え型可変容量1の容量値をC+ΔC+ΔC+ΔC+ΔC+ΔC+ΔCというように(2進数の値が111以上の場合も同様である)、スイッチ切り替え型可変容量1における2通りの容量値を定めることができる。
次に、これらの差分ΔCと容量値Cを実現するために、これらの差分ΔCと容量値Cとスイッチ素子3のオフ容量の容量値CFによる切り替え用固定容量4の容量値C及び基準用固定容量2の容量値Cの導出について説明する。
容量値Cは以下のようにして導出することができる。すなわち、2進数のK桁目のビットに1が立ったときのスイッチ切り替え型可変容量1の容量値は、下記の方程式(式A)の左辺と右辺であらわすことができる。
Figure 0007376059000006
(式A)の左辺は、2進数の全ての桁のビットが0のときのスイッチ切り替え型可変容量1の容量値(つまり、スイッチ切り替え型可変容量1の容量値の最低値)Cを基に、2進数のi桁目(及びK桁目)のビットに1が立つ毎にその差分ΔC(及びΔC)を足し合わせたものである(ここで、iはK-1以下の自然数)。つまり、ΔCが2K-2回分、・・・、ΔCK-1が1回分、ΔCが1回分、足し合わせたものとなっている。なお、(式A)の左辺は、Kの値が1の場合は、Σによる数列の和は0になり、C+ΔCとなる。
(式A)の右辺は、1個の直列体5に着目し、2進数の全ての桁のビットが0のときのスイッチ切り替え型可変容量1の容量値(つまり、スイッチ切り替え型可変容量1の容量値の最低値)Cに、2進数のK桁目のビットが1のときと0のときの直列体5の容量値の差を足し合わせたものである
下記(式1)のようにAを定義する。
Figure 0007376059000007
を用いると、(式A)は下記の方程式(式B)のようになる。
Figure 0007376059000008
(式B)を解くと、容量値Cが下記(式2)に示すように導出される。
Figure 0007376059000009
そして、基準用固定容量2の容量値Cは、以下の(式3)に示すように、導出することができる。Σによる数列の和は、スイッチ素子3が全てオフになったときの全ての直列体5の容量値の和である。
Figure 0007376059000010
なお、スイッチ素子3のオフ容量の容量値CFは、通常は同じ特性のスイッチ素子3が用いられるということから、Kの値に係わらず一定値CFにして算出することも可能である。
以上のようにして、どのようなNの値でも容量値C及び容量値Cが導出できる。一般的に、Nの値が小さいものの方が用いられ易いと考えられるので、以下、図1(b)に示すようなNが2の場合と図1(c)に示すようなNが3の場合を具体的な数字を当てて説明する。
Nが2の場合は、(式1)は、A=ΔC、A=ΔC+ΔCとなり、(式2)は、
Figure 0007376059000011
となる。また、(式3)は、
Figure 0007376059000012
となる。
ここで、もし、差分ΔCをKの値に係わらず一定値ΔCとし、スイッチ素子3、3の全てのオフ容量の容量値CFを一定値CFとしたならば、(式2a)は、
Figure 0007376059000013
となり、(式3a)は、
Figure 0007376059000014
となる。
Nが3の場合は、(式1)は、A=ΔC、A=ΔC+ΔC、A=2ΔC+ΔC+ΔCとなり、(式2)は、
Figure 0007376059000015
となる。また、(式3)は、
Figure 0007376059000016
となる。
ここで、差分ΔCをKの値に係わらず一定値ΔCとし、スイッチ素子3、3、3の全てのオフ容量の容量値CFを一定値CFとしたならば、(式2b)は、
Figure 0007376059000017
となり、(式3b)は、
Figure 0007376059000018
となる。
以上説明したように、スイッチ切り替え型可変容量1は、切り替えの(可変の)容量値がスイッチ素子3のオフ容量の容量値CFを組み入れたものにすることができるので、スイッチ素子3がオフ容量を有していても、また、たとえオン抵抗を減らすようにスイッチ素子3のサイズ(スイッチ素子3がFETの場合は、そのゲート幅)を大きくしても、回路が複雑にならずにマイクロ波領域などの高周波領域でも所望の切り替えの(可変の)容量値を実現可能となる。また、2通りの容量値を実現するのに直列体5がN個で済むので、専有面積が大きくならなくて済み、また、高価な(高周波領域では特に高価な)スイッチ素子3の数も多くならなくて済む。例えば、4通りの容量値を実現するのに直列体5が僅か2個(つまり、スイッチ素子3と切り替え用固定容量4がそれぞれ僅か2個)で済み、8通りの容量値を実現するのに直列体5が僅か3個(つまり、スイッチ素子3と切り替え用固定容量4がそれぞれ僅か3個)で済む。
なお、式3(及び式3a、3a’、3b、3b’)の右辺がもし負の値になった場合には、基準用固定容量2の容量値Cを下記の(式C)に示すインダクタンスLにより等価的に実現することが可能である。ここで、ωは信号の角周波数である。本願では、この場合でも、インダクタンスLのインダクタをそれと等価な容量値Cの基準用固定容量(明細書中では基準用固定容量2)と表記するものとする。
Figure 0007376059000019
スイッチ切り替え型可変容量1は、上記のように、インピーダンス整合回路に用いることができる。この場合、例えば、図2に示す高周波用の出力回路9Aの出力インピーダンスを整合するインピーダンス整合回路9Bのように、スイッチ切り替え型可変容量1の第1端子6と第2端子7のうち一方を出力回路9Aの出力から負荷9Cまでの間の信号線に接続し、第1端子6と第2端子7のうち他方を接地電位に接続するようにできる。なお、図2では、インピーダンス整合回路9Bとして、インダクタ9Baを挟んで2個のスイッチ切り替え型可変容量1を設けたπ型のものを例示しており、また、図中の9Bb、9Bcはそれぞれ、スイッチ切り替え型可変容量1の制御端子8の入力電位を制御する外部スイッチであってマニュアルスイッチや電子スイッチなどが可能である。
インピーダンス整合回路9Bのようなインピーダンス整合回路は、例えば、マイクロ波加熱やマイクロ波通信などで用いることができ、また、ワイヤレス電力伝送(WPT)などでも用いることができる。また、スイッチ切り替え型可変容量1は、インピーダンス整合回路以外でも、フィルタ回路や発振回路などの回路で用いることができる。
以上、本発明の実施形態に係るスイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路について説明したが、本発明は、上述の実施形態に記載したものに限られることなく、特許請求の範囲に記載する事項の範囲内でのさまざまな設計変更が可能である。
1 スイッチ切り替え型可変容量
2 基準用固定容量
スイッチ素子
切り替え用固定容量
スイッチ素子と切り替え用固定容量の直列体
6 第1端子
7 第2端子
制御端子
9A 高周波用の出力回路
9B インピーダンス整合回路
9Ba インピーダンス整合回路内のインダクタ
9Bb、9Bc 外部スイッチ
9C 負荷

Claims (6)

  1. 第1端子と第2端子の間に設けられた基準用固定容量と
    前記第1端子と前記第2端子の間に前記基準用固定容量と並列に設けられ、オフ状態及びオン状態となり得てオフ時にオフ容量を有するスイッチ素子とそれに直列接続された切り替え用固定容量とを有するN個の直列体(ここで、Nは2以上の自然数)と、を備え、
    離散的な容量値を示すN桁の2進数の値に応じて前記N個の直列体の前記スイッチ素子のオフ状態及びオン状態が切り替わることで、2通りに容量値が切り替わり得、
    K桁目の前記切り替え用固定容量の値C は、K桁目までのビットに1が立つ毎にその差分を足し合わせたものをA としK桁目の前記オフ容量の容量値CF とすると、A よりもCF に応じて大きくなっており(ここで、Kは1~Nの自然数)、下記(式2)で示される値であることを特徴とするスイッチ切り替え型可変容量。
    Figure 0007376059000020
  2. 第1端子と第2端子の間に設けられ基準用固定容量と
    前記第1端子と前記第2端子の間に前記基準用固定容量と並列に設けられ、オフ状態及びオン状態となり得てオフ時にオフ容量を有するスイッチ素子とそれに直列接続された切り替え用固定容量とを有するN個の直列体(ここで、Nは2以上の自然数)と、を備え、
    離散的な容量値を示すN桁の2進数の値に応じて前記N個の直列体の前記スイッチ素子のオフ状態及びオン状態が切り替わることで、2通りに容量値が切り替わり得るスイッチ切り替え型可変容量であって、
    前記基準用固定容量は、その容量値C が下記(式3)で示される値であり(ここで、Kは1~Nの自然数、C はK桁目の前記切り替え用固定容量の容量値、CF はK桁目の前記オフ容量の容量値、C は前記2進数の全ての桁のビットが0のときの前記スイッチ切り替え型可変容量の容量値)、
    更に、前記基準用固定容量は、(式3)の右辺が負の値であり、インダクタンスで等価的に実現されることを特徴とするスイッチ切り替え型可変容量。
    Figure 0007376059000021
  3. 第1端子と第2端子の間に設けられた基準用固定容量と、前記第1端子と前記第2端子の間に前記基準用固定容量と並列に設けられ、オフ状態及びオン状態となり得てオフ時にオフ容量を有するスイッチ素子とそれに直列接続された切り替え用固定容量とを有するN個の直列体(ここで、Nは2以上の自然数)と、を備え、離散的な容量値を示すN桁の2進数の値に応じて前記N個の直列体の前記スイッチ素子のオフ状態及びオン状態が切り替わることで、2通りに容量値が切り替わり得るスイッチ切り替え型可変容量を設計する設計方法であって、
    前記2進数のK桁目のビットに1が立つときの前記スイッチ切り替え型可変容量の容量値の該2進数の値が1少ないときに比べての差分ΔCを全てのKの値について定め(ここで、Kは1~Nの自然数)、
    前記2進数の全ての桁のビットが0のときの前記スイッチ切り替え型可変容量の容量値Cを定め、
    前記N個の直列体の前記切り替え用固定容量の容量値C及び前記基準用固定容量の容量値Cは、前記差分ΔCと前記容量値Cと前記スイッチ素子の前記オフ容量の容量値CFにより導出されることを特徴とするスイッチ切り替え型可変容量の設計方法。
  4. 請求項3に記載のスイッチ切り替え型可変容量の設計方法において、
    前記Cは、下記(式2)(ここで、Aは下記(式1)で与えられるもの)で導出されることを特徴とするスイッチ切り替え型可変容量の設計方法。
    Figure 0007376059000022
    Figure 0007376059000023
  5. 請求項4に記載のスイッチ切り替え型可変容量の設計方法において、
    前記Cは、下記(式3)で導出されることを特徴とするスイッチ切り替え型可変容量の設計方法。
    Figure 0007376059000024
  6. 請求項1又は2に記載のスイッチ切り替え型可変容量を有することを特徴とするインピーダンス整合回路。
JP2019051148A 2019-03-19 2019-03-19 スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路 Active JP7376059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019051148A JP7376059B2 (ja) 2019-03-19 2019-03-19 スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019051148A JP7376059B2 (ja) 2019-03-19 2019-03-19 スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路

Publications (2)

Publication Number Publication Date
JP2020155527A JP2020155527A (ja) 2020-09-24
JP7376059B2 true JP7376059B2 (ja) 2023-11-08

Family

ID=72559717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019051148A Active JP7376059B2 (ja) 2019-03-19 2019-03-19 スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路

Country Status (1)

Country Link
JP (1) JP7376059B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516511A (ja) 2004-10-08 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Mosトランジスタによってスイッチングされるキャパシタのアレイ
JP2009224718A (ja) 2008-03-18 2009-10-01 Seiko Epson Corp 集積回路装置、および電子機器
US20120086519A1 (en) 2010-10-06 2012-04-12 Coherent, Inc. Impedance-matching circuits for multi-output power supplies driving co2 gas-discharge lasers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204339A (ja) * 1993-01-05 1994-07-22 Nec Corp 高周波トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516511A (ja) 2004-10-08 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Mosトランジスタによってスイッチングされるキャパシタのアレイ
US20090021332A1 (en) 2004-10-08 2009-01-22 Koninklijke Philips Electronics N.V. Array of capacitors switched by mos transistors
JP2009224718A (ja) 2008-03-18 2009-10-01 Seiko Epson Corp 集積回路装置、および電子機器
US20120086519A1 (en) 2010-10-06 2012-04-12 Coherent, Inc. Impedance-matching circuits for multi-output power supplies driving co2 gas-discharge lasers
CN103314528A (zh) 2010-10-06 2013-09-18 相干公司 驱动co2气体放电激光器的多输出电源的阻抗匹配电路
JP2013539330A (ja) 2010-10-06 2013-10-17 コヒレント, インコーポレイテッド 複数出力電源駆動式co2ガス放電レーザのためのインピーダンス整合回路

Also Published As

Publication number Publication date
JP2020155527A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
JP5996378B2 (ja) 高周波スイッチ回路
KR101866103B1 (ko) 스위칭가능한 캐패시턴스를 위한 시스템 및 방법
KR102455924B1 (ko) Hf 필터
EP2403140A2 (en) Phase shifter
US20160112226A1 (en) Systems for analog phase shifting
US7764142B2 (en) Series connected bit phase shifter having first and second impedance adjusting circuits
EP2522073A1 (en) Broadband analog radio-frequency components
RU2459349C2 (ru) Полосовой перестраиваемый lc-фильтр
KR101266955B1 (ko) 가변 변압기
JP7376059B2 (ja) スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路
US11451208B2 (en) Switching circuit and variable attenuator
Ghadiri et al. Wideband active inductor and negative capacitance for broadband RF and microwave applications
Singh et al. Fully digitally programmable generalized mixed mode universal filter configuration
KR100680738B1 (ko) 가변커패시터를 이용한 가변인덕턴스 제공장치 및 이를 적용한 가변주파수 생성장치
CN112436837A (zh) 多模压控振荡装置和无线收发机
Al Mokdad et al. Wide-band active tunable phase shifter using improved non-Foster circuit
JP2014229980A (ja) 移相回路
CN108736855B (zh) 无源滤波电路及发射电路
JPH08213802A (ja) 高周波スイッチ回路
US8963629B2 (en) Variable admittance circuit
EP3035529B1 (en) Integrated tunable impedance network
JP4410129B2 (ja) 周波数可変インピーダンス整合回路
KR100538614B1 (ko) 전압 제어 발진기
US20210083661A1 (en) Variable capacitance circuit
WO2013119788A1 (en) Improved local oscillator (lo) driver circuit for a mixer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231019

R150 Certificate of patent or registration of utility model

Ref document number: 7376059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150