KR101947365B1 - 제어 회로, ｄｃｄｃ 컨버터, 및 구동 방법 - Google Patents

제어 회로, ｄｃｄｃ 컨버터, 및 구동 방법 Download PDF

Info

Publication number
KR101947365B1
KR101947365B1 KR1020110097907A KR20110097907A KR101947365B1 KR 101947365 B1 KR101947365 B1 KR 101947365B1 KR 1020110097907 A KR1020110097907 A KR 1020110097907A KR 20110097907 A KR20110097907 A KR 20110097907A KR 101947365 B1 KR101947365 B1 KR 101947365B1
Authority
KR
South Korea
Prior art keywords
transistor
current
circuit
output
gate
Prior art date
Application number
KR1020110097907A
Other languages
English (en)
Other versions
KR20120033998A (ko
Inventor
요시아키 이토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120033998A publication Critical patent/KR20120033998A/ko
Application granted granted Critical
Publication of KR101947365B1 publication Critical patent/KR101947365B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은, 부하 회로의 소비 전력에 상관없이 최적의 전력 효율을 실현하는 DCDC 컨버터를 제공하는 것을 과제 중 하나로 한다. 또한, 샘플링 주파수의 가변 폭을 넓게 갖는 제어 회로를 제공하는 것을 과제 중 하나로 한다.
제어 회로 내의 삼각파 발생 회로가 갖는 전류 생성 회로는, 병렬 접속된 복수 단의 커런트 미러를 갖고, 상기 복수 단의 커런트 미러로부터의 출력 전류의 합계 전류가, 상기 전류 생성 회로의 출력 전류가 되도록 배치된다. 또한, 각각의 커런트 미러에는 DCDC 컨버터의 부하 전류의 크기에 따라 전류의 온/오프를 제어하는 스위칭 소자가 접속된다.

Description

제어 회로, ＤＣＤＣ 컨버터, 및 구동 방법{CONTROL CIRCUIT, DCDC CONVERTER, AND DRIVING METHOD}
본 발명은, 제어 회로에 관한 것이다. 또한, 본 발명은 상기 제어 회로로 제어되는 DCDC 컨버터, 및 그 구동 방법에 관한 것이다.
회로의 부하에 따라 출력 전력을 변화시켜, 안정된 전압을 출력하는 DCDC 컨버터의 제어 방법 중의 하나로서 PWM 제어가 알려져 있다.
“PWM(Pulse Width Modulation)”이란, 출력 펄스의 듀티비를 변화시키는 변조 방법을 가리킨다. 예를 들어, 이것을 DCDC 컨버터에 적용하는 경우는, DCDC 컨버터의 출력 측에 접속되는 회로의 부하의 크기에 의존하여 변동하는 출력 전압과 원하는 전압의 차이를 피드 백하고, 이들의 차이의 크기에 따라 출력 펄스의 듀티비를 변화시킴으로써, 출력 전압을 원하는 값에 가깝게 할 수 있다.
여기서, 종래의 DCDC 컨버터의 일례로서 도 6에 제어 회로가 접속된 승압형의 DCDC 컨버터의 일례를 도시한다. DCDC 컨버터(10)는, 제어 회로(20), 그리고 스위칭 트랜지스터(11), 인덕터(13), 다이오드(15), 용량 소자(17), 저항 소자(19a), 및 저항 소자(19b)를 갖는다. 또한, DCDC 컨버터(10)는 직류 전원이 접속되는 입력 단자(POWER)와, 부하 회로에 접속되는 출력 단자(OUTPUT)를 갖는다.
제어 회로(20)의 출력 단자는, 스위칭 트랜지스터(11)의 게이트와 접속된다. 제어 회로(20)로부터 출력되는 펄스 출력에 의하여 스위칭 트랜지스터(11)의 온(ON) 또는 오프(OFF)가 제어된다.
스위칭 트랜지스터(11)가 온 상태일 때, 인덕터(13)에는 입력 전압과 접지 전압의 전압차에 따라 전류가 흐르지만, 자기 유도(自己誘導)에 의하여 인덕터(13)에 흐르는 방향과 반대 방향의 기전력이 생기므로, 상기 전류는 서서히 증가해 간다.
다음에, 스위칭 트랜지스터(11)가 오프 상태가 되면, 그 때까지 인덕터(13)에 흐르고 있던 전류의 경로가 차단된다. 인덕터(13)에는 이 전류의 변화를 방해하는 방향, 즉, 스위칭 트랜지스터(11)가 온 상태일 때와 반대 방향의 기전력이 생긴다. 그래서, 인덕터(13)에는 이 기전력에 준한 전류가 흐른다. 이 때, 인덕터(13)와 다이오드(15) 사이의 노드 전위는, 입력 단자의 전위보다 높아지므로, DCDC 컨버터(10)의 출력 단자에는, 입력 전압(직류 전원의 전원 전압)보다 높은 전압이 출력된다. 그래서, 본 구성의 컨버터는 승압형의 컨버터라고 불린다.
여기서, 스위칭 트랜지스터(11)가 오프 상태가 되었을 때의 인덕터(13)와 다이오드(15) 사이의 노드 전위는, 상기 스위칭 트랜지스터(11)가 오프 상태가 되기 직전에 인덕터(13)에 흐르고 있던 전류에 비례하여 커진다. 즉, 스위칭 트랜지스터(11)의 온 상태의 시간이 길수록 커진다. 따라서, 제어 회로(20)의 출력 펄스 신호의 듀티비가 크면, 출력 전압과 입력 전압의 차이가 커지도록 승압시킬 수 있고, 한편으로 듀티비가 작으면, 이들의 차이가 작아지도록 승압시킬 수 있다. 이 듀티비를 조정함으로써, DCDC 컨버터(10)의 출력 전압을 원하는 전압에 가깝게 할 수 있다.
여기서, 제어 회로(20)는 삼각파 발생 회로(21), 오차 증폭기(23), 및 PWM 버퍼(25)로 이루어진다. 오차 증폭기(23)는 DCDC 컨버터(10)의 출력 전압과 원하는 전압의 전압차에 따른 레벨의 전압 신호를 출력한다. PWM 버퍼(25)는 오차 증폭기(23)로부터의 출력 전압과, 삼각파 발생 회로(21)로부터 출력되는 삼각파의 전압을 사용하여 상기 전압차에 대응한 크기의 듀티비를 갖는 펄스 파형을 스위칭 트랜지스터(11)의 게이트에 출력한다.
도 7에, PWM 버퍼(25)에 삼각파 발생 회로(21) 및 오차 증폭기(23)로부터 입력되는 2개의 입력 신호와, 상기 입력 신호를 사용하여 생성된 PWM 버퍼(25)의 출력 신호의 모식도를 도시한다. 여기서, 실선(51)은 삼각파 발생 회로(21)로부터 PWM 버퍼(25)에 입력되는 입력 신호, 실선(53)은 오차 증폭기(23)로부터 입력되는 입력 신호에 대응한다. 또한, 실선(55)은 PWM 버퍼(25)의 출력 신호이다. 본 구성의 PWM 버퍼(25)는 오차 증폭기(23)로부터의 입력 신호의 전압과 삼각파 발생 회로(21)로부터의 입력 신호의 전압을 비교하여 삼각파 발생 회로(21)의 입력 신호의 전압 쪽이 높은 경우는 하이 레벨 전압을 출력하고, 낮은 경우는 로우 레벨 전압을 출력한다. 도 7에 도시하는 바와 같이, 오차 증폭기(23)로부터의 입력 신호의 전압 값에 따라, 즉, DCDC 컨버터(10)의 출력 전압과 원하는 전압의 전압차의 크기에 따라 PWM 버퍼(25)로부터의 출력 펄스의 듀티비가 변화된다.
그런데, 일반적으로 DCDC 컨버터의 전력 효율을 생각한 경우, 부하 전류가 큰 고출력 전력 측에 있어서는 전력 효율은 제어 회로 이외(예를 들어, 인덕터나 용량 소자의 기생 저항이나, 다이오드의 양단 전압, 스위칭 트랜지스터의 온 저항 등)의 전력 손실이 지배적으로 된다. 한편, 부하 전류가 작은 저출력 전력 측에서는 제어 회로에 의한 전력 손실이 전력 효율 열화의 지배적 요인으로서 문제가 된다.
제어 회로에 의한 전력 손실의 요인으로서, 삼각파 발생 회로, 오차 증폭기, PWM 버퍼의 3개 회로 소자 중, 가장 큰 것은 PWM 버퍼로 인한 전력 손실이다. 구체적으로는, PWM 버퍼에 접속되는 스위칭 트랜지스터의 게이트 용량으로의 충방전의 영향에 기인한 전력 손실을 들 수 있다. 이 스위칭시의 전력 손실은 스위칭 트랜지스터의 게이트 용량 값의 크기에 비례하고, 또 단위 시간당의 스위칭 횟수, 즉, 샘플링 주파수에 비례한다. 여기서, 샘플링 주파수는 삼각파 발생 회로로부터 출력되는 삼각파의 발진 주파수와 같은 주파수이다.
따라서, DCDC 컨버터의 저출력 전력 측에서의 전력 효율을 향상시키기 위해서는 샘플링 주파수를 작게 하면 좋고, 이와 같은 관점에서 삼각파 발생 회로의 발진 주파수를 변화시키는 방법이 고안되고 있다(특허 문헌 1 참조).
일본국 특개2001-112251호 공보
상술한 바와 같이, DCDC 컨버터는 그 출력 전력에 의존하여 전력 효율이 변동한다. 따라서, 종래에는 DCDC 컨버터에 접속되는 부하 회로의 소비 전력의 값(또는 소비 전력의 변동 폭)에 따라, 사양이 다른 복수의 DCDC 컨버터 중에서 최적인 것을 선택하고 사용할 필요가 있었다. 그래서, 폭 넓은 출력 전력의 폭에 적응한 DCDC 컨버터가 요구된다.
그러나, 다양한 용도의 부하 회로 소자에 폭 넓게 대응한 DCDC 컨버터로 하기 위해서는, 접속하는 부하 회로 소자의 소비 전력에 따라 상기 소비 전력 부근에서 가장 효율이 높은 동작이 되도록 제어할 수 있는 제어 회로를 사용하는 것이 필요하게 된다. 특히, DCDC 컨버터의 저출력 전력 측에서 전력 효율을 향상시키기 위해서는, 상술한 바와 같이 샘플링 주파수를 낮게 하는 것이 유효하지만, 그 DCDC 컨버터를 폭 넓은 용도, 즉, 다양한 소비 전력을 갖는 부하 회로 소자에 적용시키기 위해서는, 그 샘플링 주파수의 가변 폭을 넓히거나, 또는 복수의 샘플링 주파수의 값을 선택할 수 있는 제어 회로를 사용하는 것이 유효하다.
특허 문헌 1에 의하면, 제어 회로 내의 삼각파 발생 회로 내에 있어서의 커런트 미러를 구성하는 부분에 있어서, 그 기준이 되는 전류원을 전원 회로로부터 출력되는 부하 전류에 따라 변화시킴으로써 삼각파 발생 회로의 발진 주파수를 저하시키는 방법이 고안되고 있다. 그러나, 이 방법으로는 발진 주파수의 가변 폭을 넓게 취할 수 없다는 문제가 있다. 구체적으로는, 발진 주파수를 크게, 예를 들어 한 자릿수 정도 변화시키려고 하면, 커런트 미러의 전류원의 전류를 한 자릿수 정도 변화시킬 필요가 있고, 커런트 미러를 구성하는 각 트랜지스터에 인가되는 전압이 크게 변화된다. 이와 같이, 전류를 크게 변화시키려고 하면, 예를 들어 트랜지스터의 얼리 효과(Early effect)에 기인하여 포화 영역 외에서 동작해 버린다. 따라서, 커런트 미러가 정상적으로 동작할 수 없어 기대된 발진 주파수를 얻을 수 없게 될 우려가 있다.
또는 상술한 방법과 다르게, 저항 소자와 스위치를 사용하여 삼각파 발생 회로의 출력 임피던스를 변화시킴으로써 발진 주파수를 변화시키는 방법도 고안되고 있다. 그러나, 이 방법을 사용하여 집적 회로 내부에 내장시킨 경우, 저항 소자의 저항 값의 변동에 의존하여 발진 주파수가 크게 변동될 우려가 있다. 또한, 발진 주파수는 저항 소자의 저항 값에 비례되므로, 예를 들어 발진 주파수를 수십배로 변화시키고자 하는 경우에는 상응하는 사이즈의 저항 소자를 사용할 필요가 있어 회로 사이즈의 증대를 초래하기 때문에 비용 등의 관점에서 현실적이지 않다.
본 발명은 이와 같은 기술적 배경에 의거하여 발명된 것이다. 본 발명은 부하 회로의 소비 전력에 상관없이 최적의 전력 효율을 실현하는 DCDC 컨버터를 제공하는 것을 과제 중 하나로 한다. 또한, 샘플링 주파수의 가변 폭을 넓게 갖는 제어 회로를 제공하는 것을 과제 중 하나로 한다.
상술한 과제를 달성하기 위해서는, 발진 주파수의 가변 폭이 넓은 삼각파 발생 회로를 제어 회로에 적용하면 좋다.
삼각파 발생 회로는, 전류 생성 회로와 용량 소자를 갖고, 그 발진 주파수는 상기 용량 소자로의 충방전에 걸리는 시간의 역수에 비례한다. 즉, 발진 주파수는 용량 소자의 용량 값의 역수와 전류 생성 회로가 흘리는 전류 값에 비례한다.
본 발명의 일 형태의 삼각파 발생 회로가 갖는 전류 생성 회로는, 병렬 접속된 복수 단의 커런트 미러를 갖고, 상기 복수 단의 커런트 미러로부터의 출력 전류의 합계 전류가 상기 전류 생성 회로의 출력 전류가 되도록 배치된다.
커런트 미러 접속되는 트랜지스터의 사이즈에 따라, 각 단의 커런트 미러로부터의 출력 전류가 결정된다. 또한, 각 커런트 미러에는 스위칭 소자가 접속되고, 상기 스위칭 소자의 온/오프 동작에 의하여, 각 단으로부터 출력되는 전류의 온/오프가 제어된다. 여기서 말하는 트랜지스터의 사이즈란, 트랜지스터의 W/L(W: 채널 폭, L: 채널 길이) 비를 가리킨다.
그래서, 각 단의 커런트 미러에 접속된 스위칭 소자를 제어함으로써, 전류 생성 회로의 출력 전류를 변화시킬 수 있다. 또한, 각 커런트 미러를 구성하는 트랜지스터의 사이즈를 적절히 조합함으로써, 전류 생성 회로의 출력 전류에 보다 큰 변화 폭을 갖게 할 수 있다.
본 발명의 일 형태의 DCDC 컨버터는, 상기 DCDC 컨버터의 출력 전류 레벨에 따라 최적의 PWM 제어 신호의 샘플링 주파수를 실현하는 발진 주파수가 되도록 상기 전류 생성 회로 내 각각의 커런트 미러에 접속된 스위칭 소자를 제어하여 전류 생성 회로의 출력 전류를 변화시킨다.
즉, 본 발명의 일 형태는 용량 소자와 용량 소자를 충방전하는 전류 생성 회로를 갖는 삼각파 발생 회로를 구비한 DCDC 컨버터의 제어 회로에 있어서 상기 전류 생성 회로는 병렬 접속된 복수의 커런트 미러를 갖고, 상기 복수의 커런트 미러 중 적어도 하나는 제어 신호에 따라 전류가 제어되어 용량 소자에 공급되는 전류가 변화됨으로써 삼각파의 발진 주파수가 변화되는 제어 회로이다.
또한, 본 발명의 일 형태는 상기 제어 회로를 구비하는 DCDC 컨버터이다.
또한, 본 발명의 일 형태는 부하 전류 레벨에 따라 제어 신호를 커런트 미러의 스위칭 소자에 출력하고, 샘플링 주파수를 변화시키는 DCDC 컨버터의 구동 방법이다.
이와 같은 전류 생성 회로를 구비한 삼각파 발생 회로는, 발진 주파수의 가변 폭을 넓게 가질 수 있고, 이와 같은 삼각파 발생 회로를 제어 회로에 적용함으로써, 샘플링 주파수의 가변 폭이 넓은 제어 회로로 할 수 있다. 또한, 이와 같은 제어 회로를 DCDC 컨버터에 적용함으로써 부하 회로의 소비 전력에 상관없이 최적의 전력 효율을 실현하는 DCDC 컨버터로 할 수 있다.
또한, 특별히 언급이 없는 경우, 본 명세서 등에 있어서 제어 회로란 PWM 제어 방식을 사용하여 DCDC 컨버터의 구동을 제어하는 기능을 갖는 회로를 가리킨다.
본 발명에 의하여, 부하 회로의 소비 전력에 상관없이 최적의 전력 효율을 실현하는 DCDC 컨버터를 제공할 수 있다. 또한, 샘플링 주파수의 가변 폭을 넓게 갖는 제어 회로를 제공할 수 있다.
도 1은 본 발명의 일 형태를 설명하는 블록도.
도 2a 및 도 2b는 본 발명의 일 형태를 설명하는 블록도 및 회로도.
도 3은 본 발명의 일 형태를 설명하는 회로도.
도 4는 본 발명의 일 형태를 설명하는 회로도.
도 5는 본 발명의 일 형태를 설명하는 회로도.
도 6은 종래 예를 설명하는 회로도.
도 7은 종래 예를 설명하는 입출력 신호의 모식도.
실시형태에 대하여, 도면을 사용하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 상세를 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
트랜지스터는 반도체 소자의 일종이며, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에 제시하는 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor)나 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
또한, “소스”나 “드레인”의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 바뀔 수 있다. 따라서, 본 명세서에서 “소스”나 “드레인”이라는 용어는 바꿔 사용할 수 있다.
또한, 본 명세서 등에 있어서, 트랜지스터의 소스 및 드레인 중 어느 하나를 “제 1 전극”이라고 부르고, 소스 및 드레인 중 다른 하나를 “제 2 전극”이라고부르는 경우가 있다. 또한, 이 때 게이트에 대해서는 “게이트” 또는“게이트 전극”이라고 부른다.
또한, 본 명세서 등에 있어서, “전기적으로 접속”이라는 표현에는“어떤 전기적 작용을 갖는 것”을 통하여 접속되는 경우가 포함된다. 여기서, “어떤 전기적 작용을 갖는 것”은 접속 대상 사이에서 전기 신호를 주고받고 할 수 있는 것이면 특별히 제한을 받지 않는다. 예를 들어, “어떤 전기적 작용을 갖는 것”에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 그 외 각종 기능을 갖는 소자 등이 포함된다.
또한, 본 명세서 등에 있어서, “노드”란 회로를 구성하는 소자가 전기적으로 접속할 수 있는 소자(예를 들어, 배선 등)를 가리킨다. 따라서, “A가 접속된 노드”란 A와 전기적으로 접속되고, 또 A와 같은 전위를 갖는 것으로 볼 수 있는 배선을 가리킨다. 또한, 배선 도중에 전기적으로 접속할 수 있는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드 등)가 하나 이상 배치되어도 A와 같은 전위를 갖는 것으로 볼 수 있으면 같은 노드인 것으로 한다.
또한, 본 명세서 등에 있어서, 회로를 구성하는 소자, 또는 복수의 소자로 이루어지는 구성 단위가 복수 존재하고, 또 이들이 공통의 기능을 갖는 경우에 있어서, 상기 소자 또는 구성 단위에 공통의 구성, 기능 등의 설명을 행할 때 그 부호에 (n)을 붙여 표기할 경우가 있다. 또한, 이들 공통의 기능을 갖는 소자, 또는 구성 단위 중의 일부, 또는 전부를 가리키는 경우에는 그 부호에 (1 내지 n)을 붙여 표기할 경우가 있다.
(실시형태 1)
본 실시형태에서는 발진 주파수의 가변 폭을 넓게 갖는 삼각파 발생 회로를 적용한 제어 회로, 및 DCDC 컨버터의 구성예에 대하여 도 1 내지 도 3을 사용하여 설명한다.
도 1은 DCDC 컨버터의 구성을 도시하는 블록도이다.
본 실시형태에서 예시하는 DCDC 컨버터(100)에는, 입력 측에 전원(120)이 접속되고, 출력 측에 부하 회로(130)가 접속된다. DCDC 컨버터(100)는 제어 회로(110)와, 제어 회로(110)의 출력 및 전원(120)이 접속되는 전력 변환 회로(101)와, 전력 변환 회로(101)의 출력에 접속되는 부하 전류 검지 회로(103), 및 출력 전압 검지 회로(105)를 갖는다.
전력 변환 회로(101)는, 전원(120)으로부터 입력되는 전력과 제어 회로(110)로부터 입력되는 PWM 제어 신호로부터 부하 회로(130)에 안정된 전압을 출력한다. 전력 변환 회로(101)로서는, 예를 들어 강압형 컨버터, 승압형 컨버터, 승강압형 컨버터 등, PWM 제어 신호에 의하여 스위칭 트랜지스터를 제어함으로써 출력 전압을 제어하는 변환 회로를 사용할 수 있다.
출력 전압 검지 회로(105)는 전력 변환 회로(101)의 출력 전압을 모니터링하는 기능을 갖고, 나중에 설명할 제어 회로(110) 내의 오차 증폭기(113)에 상기 출력 전압의 값에 대응한 전압 레벨 신호를 출력한다.
부하 전류 검지 회로(103)는 DCDC 컨버터(100)에 접속되는 부하 회로(130)에 흐르는 전류(이후, 부하 전류라고도 함)를 검지하는 기능을 갖는다. 또한, 부하 전류 검지 회로(103)는 검지된 부하 전류의 값에 따라 나중에 설명할 삼각파 발생 회로(111)가 출력하는 삼각파의 발진 주파수를 변경시키도록 삼각파 발생 회로(111) 내의 전류 생성 회로를 제어하는 제어 신호를 출력한다.
다음에, 제어 회로(110)의 구성에 대하여 설명한다. 상기에서 설명한 종래의 제어 회로와 마찬가지로 제어 회로(110)는 삼각파 발생 회로(111), 오차 증폭기(113), 및 PWM 버퍼(115)로 구성된다.
오차 증폭기(113)는 출력 전압 검지 회로(105)로부터 출력된 전압 레벨 신호와 DCDC 컨버터(100)의 원하는 출력 전압의 값을 비교하여, 그 차이에 따른 전압 레벨을 갖는 출력 신호를 PWM 버퍼(115)에 출력한다. 삼각파 발생 회로(111)는 DCDC 컨버터(100)의 샘플링 주파수를 규정하는 발진 주파수를 갖는 삼각파를 PWM 버퍼(115)에 출력하는 회로이다. PWM 버퍼(115)는 삼각파 발생 회로(111)로부터 입력되는 삼각파의 전압 레벨과, 오차 증폭기(113)로부터 입력되는 입력 신호의 전압 레벨을 비교하여 상기 삼각파의 발진 주파수와 같은 주파수를 갖고, 또 전압 레벨 신호에 따라 적절한 듀티비를 갖는 PWM 제어 신호를 전력 변환 회로(101)에 출력한다.
여기서, 본 구성의 삼각파 발생 회로(111)는, 발진 주파수가 상이한 복수의 삼각파를 출력할 수 있는 기능을 갖는 것을 특징으로 한다. 또한, 상기 발진 주파수는 부하 전류 검지 회로(103)가 출력하는 전류 제어 신호에 의하여 적절히 선택되는 것을 특징으로 한다.
다음에, 상기 기능을 실현하는 삼각파 발생 회로(111)의 구성의 일례에 대하여 상세하게 설명한다. 도 2a에 삼각파 발생 회로(111)의 구성의 블록도를 도시한다.
삼각파 발생 회로(111)는 전류 생성 회로(200), 비교 회로(151), 래치 회로(153), 및 용량 소자(155)로 구성된다.
전류 생성 회로(200)는 전류 생성 회로(200)로부터 용량 소자(155)를 향하여 순 방향 또는 역 방향의 전류를 출력한다. 이 전류에 의하여 용량 소자(155)는 충방전되고, 이 충방전에 따라 용량 소자(155)의 양극으로 이어지는 노드(출력 노드에 상당)의 전압이 변동한다.
비교 회로(151)는 상기 출력 노드의 전압과, 상한 전압 VREFH 및 하한 전압 VREFL를 비교하여 출력 노드의 전압이 상한 전압 VREFH를 초과하거나, 또는 하한 전압 VREFL를 하회하였을 때, 이것에 접속되는 래치 회로(153)의 출력을 반전시키는 신호를 출력한다.
예를 들어, 비교 회로(151) 및 래치 회로(153)의 구성으로서는, 도 2b에 도시하는 바와 같은 것으로 할 수 있다.
비교 회로(151)는 2개의 콤퍼레이터(comparator; 비교기)(콤퍼레이터(161a), 콤퍼레이터(161b))로 구성되고, 삼각파 발생 회로(111)의 출력 노드가 콤퍼레이터(161a)의 -입력 단자, 및 콤퍼레이터(161b)의 +입력 단자에 접속된다. 또한, 콤퍼레이터(161a)의 +입력 단자에는 상한 전압 VREFH가 입력되고, 콤퍼레이터(161b)의 -입력 단자에는 하한 전압 VREFL가 각각 입력된다. 2개의 콤퍼레이터의 각각의 출력은 NAND 플립플롭 회로로 구성된 래치 회로(153)에 입력된다.
우선, 전류 생성 회로(200)로부터 출력되는 전류의 방향이 용량 소자(155)를 충전하는 방향일 때, 출력 노드의 전압은 서서히 상승된다. 상기 노드의 전압이 상한 전압 VREFH를 초과하면, 콤퍼레이터(161a)의 출력이 High 전위로부터 Low 전위로 변화되고, 래치 회로(153)로부터 High 전위가 전류 생성 회로(200)에 입력된다. 이 전압 신호에 의하여 전류 생성 회로(200)로부터 출력되는 전류의 방향이 반전되고, 용량 소자(155)를 방전하는 방향으로 전류가 흐르며, 동시에 출력 노드의 전압이 하강되기 시작한다. 그 후, 출력 노드의 전압이 하한 전압 VREFL를 하회하면, 다음에 콤퍼레이터(161b)의 출력이 High 전위로부터 Low 전위로 변화되기 때문에, 래치 회로의 출력이 Low 전위로 반전되고, 전류 생성 회로(200)가 출력하는 전류의 방향은 다시 용량 소자(155)를 충전하는 방향으로 반전된다. 이와 같은 일련의 동작이 반복됨으로써, 삼각파 발생 회로(111)로부터는 삼각파가 출력된다.
또한, 상기 동작에서 알 수 있듯이, 삼각파 발생 회로(111)로부터 출력되는 삼각파는 상한 전압 VREFH와 하한 전압 VREFL의 전압차가 클수록, 또는 용량 소자(155)의 용량의 크기가 클수록, 또한 전류 생성 회로(200)로부터 출력되는 전류의 크기가 작을수록 그 발진 주파수가 낮아진다.
다음에, 전류 생성 회로(200)의 구성의 일례에 대하여 설명한다.
도 3은 본 실시형태에서 예시하는 전류 생성 회로(200)의 회로도이다. 전류 생성 회로(200)는, 전원 전위가 인가되는 전원선 VDD, 접지 전위가 인가되는 접지 전위선 GND를 갖는다. 또한, 입력 단자 INPUT에는 상기에서 나타낸 래치 회로(153)로부터의 출력 신호가 입력되고, 신호선 SW에는 부하 전류 검지 회로(103)로부터의 제어 신호가 입력된다. 출력 단자 OUTPUT로부터는 전류 생성 회로(200)에서 생성되는 순 방향, 또는 역 방향의 전류가 출력된다.
전류 생성 회로(200)는, 복수의 트랜지스터(트랜지스터(201), 트랜지스터(203), 트랜지스터(205), 트랜지스터(211(0)), 트랜지스터(211(1)), 트랜지스터(213(0)), 및 트랜지스터(213(1))), 복수의 스위치(스위치(215), 스위치(217), 스위치(207a), 스위치(207b)) 및 정전류원(219)으로 구성된다. 여기서, 트랜지스터(201), 트랜지스터(203), 트랜지스터(211(0)), 및 트랜지스터(211(1))는 p채널형 트랜지스터이고, 트랜지스터(205), 트랜지스터(213(0)), 및 트랜지스터(213(1))는 n채널형 트랜지스터이다.
트랜지스터(201)와, 트랜지스터(203), 트랜지스터(211(0)), 및 트랜지스터(211(1))는 커런트 미러 접속되어 있다. 즉, 트랜지스터(201)는 게이트와 소스 및 드레인 중 하나가 접속되고, 또 트랜지스터(201)의 게이트와 트랜지스터(203), 트랜지스터(211(0)), 및 트랜지스터(211(1))의 각각의 게이트가 접속된다.
여기서, 예를 들어 트랜지스터(201)를 흐르는 전류(즉, 정전류원(219)을 흐르는 전류)를 Iref로 하고, 트랜지스터(201)의 트랜지스터 사이즈를 Mref로 한 경우, 이것과 커런트 미러 접속되고, 트랜지스터 사이즈가 M인 트랜지스터에 흐르는 전류 I는 Iref에 M/Mref를 곱한 값과 동일하다. 따라서, 트랜지스터(203), 트랜지스터(211(0)), 및 트랜지스터(211(1))에 흐르는 전류는 그 트랜지스터 사이즈와 정전류원(219)이 흘리는 전류값으로 일의적으로 결정된다.
트랜지스터(211(1))를 흐르는 전류는, 스위치(215)에 의하여 제어되고, 스위치(215)는 상기에서 설명한 부하 전류 검지 회로(103)로부터 입력되는 신호에 의하여 제어된다. 스위치(215)가 온 상태일 때는 트랜지스터(211(1))에 상기에서 설명한 바와 같은 전류가 흐르고, 스위치(215)가 오프 상태일 때는 이 전류가 차단된다.
한편, 트랜지스터(205)와, 트랜지스터(213(0)) 및 트랜지스터(213(1))는 커런트 미러 접속되어 있다. 즉, 트랜지스터(205)는 게이트와 소스 및 드레인 중 하나가 접속되고, 또 트랜지스터(205)의 게이트와 트랜지스터(213(0)) 및 트랜지스터(213(1))의 각각의 게이트가 접속된다.
또한, 트랜지스터(203)와 트랜지스터(205)는 직렬 접속되기 때문에, 트랜지스터(203)를 흐르는 전류와 트랜지스터(205)를 흐르는 전류는 같다. 따라서, 트랜지스터(213(0)) 및 트랜지스터(213(1))에 흐르는 전류는 각각의 트랜지스터의 트랜지스터 사이즈와 정전류원(219)이 흘리는 전류값으로 일의적으로 결정된다.
또한, 트랜지스터(213(1))를 흐르는 전류는, 스위치(217)에 의하여 온/오프가 제어된다. 스위치(217)는 상기 설명과 마찬가지로 부하 전류 검지 회로(103)로부터 입력되는 신호에 의하여 제어된다.
여기서, 본 명세서 등에 있어서 스위치(215) 또는 스위치(217)에 상당하는 전류 제어용 스위치는, 상기에서 설명한 부하 전류 검지 회로(103)가 출력하는 신호에 의하여 각각 스위치에 전기적으로 접속되는 트랜지스터가 전류를 흘린 상태, 또는 잔류가 차단된 상태의 2가지 상태를 제어하는 기능 소자로서 사용한다. 따라서, 본 구성에서는, 이와 같은 스위치를 각각의 트랜지스터에 직렬 접속하고, 전류를 차단하는 구성으로 하지만, 이것에 한정되지 않고, 트랜지스터(211(1)) 및 트랜지스터(213(1))를 흐르는 전류를 차단할 수 있으면, 스위치의 구성이나 배치하는 위치 등을 자유로이 설정할 수 있다. 예를 들어, 트랜지스터(211(1)) 및 트랜지스터(213(1))의 게이트에 인가되는 전압을 제어하는 구성을 사용하고, 상기 트랜지스터의 온/오프를 제어함으로써 전류를 제어하여도 좋다.
스위치(207a) 또는 스위치(207b)는 각각 도 2a 및 도 2b에 도시한 래치 회로(153)로부터의 출력 신호에 의하여 교대로 온/오프 하도록 제어된다. 예를 들어, 스위치(207a)가 온 상태이고, 스위치(207b)가 오프 상태일 때는, 스위치(207a)를 흐르는 전류가 출력 단자(OUTPUT)로부터 삼각파 발생 회로(111) 내의 용량 소자(155)를 향하여, 즉, 상기 용량 소자(155)를 충전하는 방향으로 전류가 흐른다. 한편, 스위치(207a)가 오프 상태이고, 스위치(207b)가 온 상태일 때는, 상기와는 반대 방향, 즉, 용량 소자(155)를 방전하는 방향으로 전류가 흐른다.
여기서, 본 실시형태에서 나타내는 전류 생성 회로(200)는, 상기 용량 소자(155)를 충방전하는 전류의 크기를 부하 전류 검지 회로(103)로부터 신호선 SW에 입력되는 제어 신호에 의하여 변화시킬 수 있는 것을 특징으로 한다. 이하에서는, 전류 생성 회로(200)가 출력하는 전류의 크기에 대하여 설명한다.
스위치(207a)가 온 상태일 때, 용량 소자(155)를 충전하는 방향으로 흐르는 전류(충전 전류라고도 함)의 크기(전류값)를 Ip로 한다. 스위치(215)가 오프 상태일 때의 Ip는 트랜지스터(211(0))를 흐르는 전류의 전류값 Ip0와 같다. 한편, 스위치(215)가 온 상태일 때의 Ip는 트랜지스터(211(0))를 흐르는 전류의 전류값 Ip0와 트랜지스터(211(1))를 흐르는 전류의 전류값 Ip1의 합이 된다.
마찬가지로, 스위치(207b)가 온 상태일 때, 용량 소자(155)를 방전하는 방향으로 흐르는 전류(방전 전류라고도 함)의 크기(전류값)를 In로 하면, 스위치(217)가 오프 상태일 때의 In는 트랜지스터(213(0))를 흐르는 전류의 전류값 In0와 동일하고, 또한, 스위치(217)가 온 상태일 때의 In는 트랜지스터(213(1))를 흐르는 전류의 전류값 In1과 트랜지스터(213(0))를 흐르는 전류의 전류값 In0의 합이 된다.
여기서, 도 3에 점선으로 도시한 바와 같은, 트랜지스터(201) 또는 트랜지스터(205)와 커런트 미러 접속된 트랜지스터와, 이것을 제어하는 스위치를 포함하는 구성 단위를 커런트 미러(본 구성에서는, 커런트 미러(210a(1)), 커런트 미러(210b(1)))라고 부르기로 한다. 커런트 미러는 일정 전류를 출력할 수 있고, 또 상기 커런트 미러 내의 스위치에 의하여 상기 전류를 출력할지 여부를 제어할 수 있다.
또한, 본 구성에서 사용하는 스위치로서는, 온/오프 제어가 가능한 스위칭 소자라면 어떤 소자를 사용하여도 좋고, n채널형 트랜지스터, p채널형 트랜지스터, 또는 이들을 조합한 스위칭 소자(예를 들어 아날로그 스위치 등)를 사용할 수 있다.
상술한 바와 같은 구성으로 함으로써, 부하 전류 검지 회로(103)로부터 신호선 SW를 통하여 전류 생성 회로(200)에 입력되는 제어 신호에 의하여, 전류 생성 회로(200)가 출력하는 전류의 값을 변화시킬 수 있게 된다. 즉, DCDC 컨버터(100)가 출력하는 부하 전류의 크기에 따라 전류 생성 회로(200)의 출력 전류의 값을 변화시킴으로써 삼각파 발생 회로(111)가 출력하는 삼각파의 발진 주파수를 변화시킬 수 있다. 이것은, 제어 회로(110)의 샘플링 주파수를 변화시키는 것에 관련된다. 여기서, 부하 전류의 크기에 따라 적절한 샘플링 주파수가 되도록 부하 전류 검지 회로(103)의 출력 신호를 설정하면 좋다.
또한, 본 실시형태에서는 커런트 미러를 충전 전류원, 방전 전류원에 각각 하나씩 배치하는 구성으로 하지만, 이것을 병렬로 복수 배치하여도 좋다. 커런트 미러를 복수 배치하고, 이 전류를 제어하는 구성으로 함으로써 전류 생성 회로(200)의 출력 전류의 선택지가 증가되므로, 출력 전류의 값을 더 상세하게 설정할 수 있다. 따라서, 제어 회로(110)의 샘플링 주파수를 상세하게 설정할 수 있다.
또한, 각 커런트 미러가 갖는 트랜지스터에 다양한 사이즈의 트랜지스터를 사용함으로써, 전류 생성 회로(200)의 출력 전류의 가변 폭을 넓게 할 수 있다. 예를 들어, 도 3에서 도시하는 구성이면, 트랜지스터(211(0))의 사이즈를 M으로 하고, 트랜지스터(211(1))의 사이즈를 9×M으로 함으로써 스위치(215)의 온/오프 제어에 의하여 출력할 수 있는 전류값을 10배까지 변화시킬 수 있다. 이와 같이, 각 커런트 미러가 갖는 트랜지스터의 사이즈는 커런트 미러의 단수를 고려하고, 원하는 샘플링 주파수의 가변 폭에 따라 적절히 설정하면 좋다.
또한, 본 실시형태에서 나타낸 구성에서는, 정전류원(219)의 전류값을 고정한 채 전류 생성 회로(200)의 출력 전류의 값을 변화시킬 수 있다. 따라서, 가령 전류 생성 회로(200)의 출력 전류의 크기를 크게 변화시켰다고 하여도, 각각의 커런트 미러를 구성하는 트랜지스터가 흘리는 전류값은 변화되지 않고, 상기 트랜지스터는 늘 포화 영역에서의 동작이 보증되므로, 커런트 미러 회로는 정상 동작한다. 즉, 이와 같은 구성으로 함으로써 출력 전류의 가변 폭이 넓고, 안정적으로 동작하는 전류 생성 회로로 할 수 있다.
상기와 같은 전류 생성 회로를 갖는 삼각파 발생 회로로부터 출력되는 삼각파를 사용한 제어 회로는, 샘플링 주파수의 가변 폭을 넓게 갖는 제어 회로로 할 수 있다. 또한, 이와 같은 제어 회로를 사용한 DCDC 컨버터는 부하 회로의 소비 전력에 상관없이 최적의 전력 효율을 실현하는 DCDC 컨버터로 할 수 있다.
또한, 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에서 나타낸 전류 생성 회로에 대하여 더 구체적인 구성예에 대하여 도 4를 사용하여 설명한다. 또한, 본 실시형태에서 설명하는 구성이나 기능은, 실시형태 1과 공통점이 많다. 따라서, 실시형태 1에서 나타낸 구성이나 기능이 중복되는 점에 대해서는, 설명을 생략하거나 간략화하기로 한다.
도 4는, 본 실시형태에서 예시하는, 전류 생성 회로(300)의 구성을 도시하는 회로도이다. 실시형태 1에서 나타낸 전류 생성 회로(200)와 마찬가지로 전류 생성 회로(300)에는 전원선 VDD, 접지 전위선 GND, 및 입력 단자 INPUT가 접속된다. 또한, 복수의 신호선 SW(1 내지 n)에는 각각 부하 전류 검지 회로(103)로부터의 제어 신호가 입력된다. 또한, 출력 단자 OUTPUT로부터는 전류 생성 회로(300)에서 생성되는 순 방향, 또는 역 방향의 전류가 출력된다.
전류 생성 회로(300)는, 트랜지스터(301)와, 트랜지스터(301)의 게이트 및 제 2 전극에 게이트가 접속된 트랜지스터(303) 및 트랜지스터(311(0))를 갖고, 이들의 제 1 전극은 전원선 VDD와 접속된다. 트랜지스터(301)의 제 2 전극은, 정전류원(319)에 접속된다. 또한, 트랜지스터(303)의 제 2 전극은 트랜지스터(305)의 제 1 전극에 접속된다. 트랜지스터(305)의 게이트 및 제 1 전극은 트랜지스터(313(0)) 게이트와 접속되고, 트랜지스터(305)와 트랜지스터(313(0))의 제 2 전극은 접지 전위선 GND와 접속된다.
여기서, 트랜지스터(311(n))와 트랜지스터(315(n))로 구성되는 구성 단위를 커런트 미러(310a(n)), 또한, 트랜지스터(313(n))와 트랜지스터(317(n))로 구성되는 구성 단위를 커런트 미러(310b(n))라고 부르기로 한다. 전류 생성 회로(300)에는 병렬 접속된 커런트 미러(310a(1 내지 n))가 총 n단 배치된다. 마찬가지로, 병렬 접속된 커런트 미러(310b(1 내지 n))가 총 n단 배치된다. 또한, 이들에 대응하여 인버터(321(1 내지 n))가 총 n개 배치된다. 여기서 n은 1 이상의 자연수이다.
커런트 미러(310a(n))에 있어서, 트랜지스터(311(n))의 제 1 전극은 전원선 VDD와 접속되고, 제 2 전극은 트랜지스터(315(n))의 제 1 전극과 접속되고, 게이트는 트랜지스터(301)의 게이트 및 제 2 전극과 접속된다. 또한, 트랜지스터(311(0)) 및 복수의 트랜지스터(315(1 내지 n))의 각각의 제 2 전극은 트랜지스터(307a)의 제 1 전극과 접속된다. 한편, 커런트 미러(310b(n))에 있어서 트랜지스터(313(n))의 제 2 전극은 접지 전위선 GND와 접속되고, 제 1 전극은 트랜지스터(317(n))의 제 2 전극과 접속되고, 게이트는 트랜지스터(305)의 게이트 및 제 1 전극과 접속된다. 또한, 트랜지스터(313(0)) 및 복수의 트랜지스터(317(1 내지 n))의 각각의 제 1 전극은 트랜지스터(307b)의 제 2 전극과 접속된다.
트랜지스터(317(n))의 게이트는, n개의 신호선 중 하나(신호선 SW(n))와 접속되는 것과 함께, 인버터(321(n))를 통하여 트랜지스터(315(n))의 게이트에 전기적으로 접속된다.
트랜지스터(307a)의 제 2 전극은 트랜지스터(307b)의 제 1 전극과 접속되고, 그 사이의 노드가 전류 생성 회로(300)의 출력 전류를 출력하는 출력 단자 OUTPUT에 상당한다. 또한, 트랜지스터(307a) 및 트랜지스터(307b)의 게이트는 입력 단자 INPUT에 접속된다.
여기서, 트랜지스터(301), 트랜지스터(303), 트랜지스터(307a), 트랜지스터(311(0)), 복수의 트랜지스터(311(1 내지 n)), 및 복수의 트랜지스터(315(1 내지 n))는 p채널형 트랜지스터이고, 트랜지스터(305), 트랜지스터(307b), 트랜지스터(313(0)), 복수의 트랜지스터(313(1 내지 n)), 및 복수의 트랜지스터(317(1 내지 n))는 n채널형 트랜지스터이다.
트랜지스터(311(0)) 및 복수의 트랜지스터(311(1 내지 n)) 각각을 흐르는 전류는, 트랜지스터(301)의 트랜지스터 사이즈와 각각의 트랜지스터 사이즈의 비율, 및 트랜지스터(301)를 흐르는 전류(즉, 정전류원(319)이 흘리는 전류)에 비례한 값이 된다. 또한, 트랜지스터(315(n))를 흐르는 전류, 즉, 커런트 미러(310a(n))를 흐르는 전류는, 트랜지스터(315(n))에 의하여 온/오프가 제어된다.
트랜지스터(303)와 트랜지스터(305)는, 직렬로 접속되기 때문에, 트랜지스터(303)를 흐르는 전류는 모두 트랜지스터(305)를 흐른다. 또한, 트랜지스터(313(0)) 및 복수의 트랜지스터(313(1 내지 n))의 각각을 흐르는 전류는 상기와 같은 이유로 트랜지스터(305)의 트랜지스터 사이즈와 각각의 트랜지스터 사이즈의 비율, 및 트랜지스터(301)를 흐르는 전류(즉, 정전류원(319)이 흘리는 전류)에 비례한 값이 된다. 또한, 트랜지스터(313(n))를 흐르는 전류, 즉, 커런트 미러(310b(n))를 흐르는 전류는, 트랜지스터(317(n))에 의하여 온/오프가 제어된다.
복수의 신호선 SW(1 내지 n)에는, 실시형태 1에서 설명한 부하 전류 검지 회로(103)로부터 출력된 제어 신호가 입력된다. 신호선 SW(n)에 입력되는 제어 신호가 High 레벨일 때, 트랜지스터(317(n)), 및 트랜지스터(315(n))는 온 상태가 되므로 커런트 미러(310a(n)) 및 커런트 미러(310b(n))는 상기에서 설명한 바와 같은 각각의 트랜지스터 사이즈에 따른 전류를 흘린다. 한편, 제어 신호가 Low 레벨일 때, 트랜지스터(317(n)), 및 트랜지스터(315(n))는 오프 상태가 되므로 이들 커런트 미러로부터의 전류는 차단된다. 출력 단자 OUTPUT에 흐르는 전류는 제어 신호 High 레벨 신호가 입력되고, 전류가 흐른 상태가 된 커런트 미러로부터의 전류의 합이 된다. 이와 같이, 복수의 신호선 SW(1 내지 n)에 입력되는 제어 신호에 따라 전류 생성 회로(300)로부터의 출력 전류를 복수의 선택지로부터 선택할 수 있다.
병렬로 접속되는 커런트 미러의 단수가 많을수록, 그 만큼 전류 생성 회로(300)가 출력할 수 있는 전류 값의 선택지를 증가시킬 수 있다. 한편, 단수를 증가시킴으로써, 전류 생성 회로(300)뿐만이 아니라 부하 전류 검지 회로(103)를 비롯한 주변 회로의 회로 사이즈도 약간 커지므로, 이들 회로 사이즈나 원하는 샘플링 주파수의 가변 폭, 가변 단수 등을 고려하여 상기 커런트 미러의 단수는 적절히 결정하면 좋다.
또한, 트랜지스터(311(0)) 및 복수의 트랜지스터(311(1 내지 n)), 그리고 트랜지스터(313(0)) 및 복수의 트랜지스터(313(1 내지 n))의 각각의 트랜지스터 사이즈를 적절히 조정함으로써, 출력 전류의 가변 폭이 더 넓은 전류 생성 회로(300)로 할 수 있다. 예를 들어, n=2로 하고, 트랜지스터(311(0))의 사이즈가 M0, 트랜지스터(311(1))의 사이즈가 9×M0, 트랜지스터(311(2))의 사이즈가 90×M0인 경우, 상기 전류 생성 회로의 출력 전류 값은 최대 100배의 가변 폭을 갖게 할 수 있다.
여기서, 트랜지스터(311(0)) 및 트랜지스터(313(0))의 트랜지스터 사이즈는, 전류 생성 회로(300)의 출력 전류의 최소 값을 결정하기 때문에, 이들의 사이즈는 삼각파 발생 회로 외의 설계 파라미터나, 원하는 샘플링 주파수의 가변 폭 등을 고려하여 상정되는 가장 작은 부하 전류에 따라 적절히 결정하면 좋다.
본 실시형태에서 예시한 전류 생성 회로(300)는, 모두 트랜지스터로 구성되므로, 예를 들어 저항 소자의 전환에 따라 출력 전류 값을 가변으로 하는 구성과 비교하여 회로 사이즈를 작게 할 수 있다.
또한, 본 실시형태에서 예시한 전류 생성 회로(300)는, 정전류원(319)이 흘리는 전류값을 고정한 채 전류 생성 회로(300)의 출력 전류의 값을 변화시킬 수 있다. 따라서, 가령 전류 생성 회로(300)의 출력 전류의 가변 폭을 넓게 하여도, 각각의 커런트 미러를 구성하는 트랜지스터가 흘리는 전류값은 변화되지 않고, 상기 트랜지스터는 늘 포화 영역에서의 동작이 보증되므로, 커런트 미러 회로는 정상 동작한다. 즉, 이와 같은 구성으로 함으로써 출력 전류의 가변 폭이 넓은 전류 생성 회로로 할 수 있다.
상기와 같은 전류 생성 회로를 갖는 삼각파 발생 회로로부터 출력되는 삼각파를 사용한 제어 회로는, 샘플링 주파수의 가변 폭을 넓게 갖는 제어 회로로 할 수 있다. 또한, 이와 같은 제어 회로를 사용한 DCDC 컨버터는 부하 회로의 소비 전력에 상관없이 최적의 전력 효율을 실현하는 DCDC 컨버터로 할 수 있다.
또한, 본 실시형태는, 본 명세서에서 나타내는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 실시형태 2에서 나타낸 전류 생성 회로와 상이한 구성의 전류 생성 회로의 구성예에 대하여 도 5를 사용하여 설명한다. 또한, 본 실시형태에서 설명하는 구성이나 기능은, 상기 실시형태와 공통점이 많다. 따라서, 상기 실시형태에서 나타낸 구성이나 기능이 중복되는 점에 대해서는, 설명을 생략하거나 간략화하기로 한다.
도 5는, 본 실시형태에서 예시하는, 전류 생성 회로(400)의 구성을 도시하는 회로도이다. 상기 실시형태에서 나타낸 전류 생성 회로와 마찬가지로 전류 생성 회로(400)에는 전원선 VDD, 접지 전위선 GND, 및 입력 단자 INPUT가 접속된다. 또한, 복수의 신호선 SW(1 내지 n)에는 각각 부하 전류 검지 회로(103)로부터의 제어 신호가 입력된다. 또한, 출력 단자 OUTPUT로부터는 전류 생성 회로(400)에서 생성되는 순 방향, 또는 역 방향의 전류가 출력된다.
전류 생성 회로(400)는, 트랜지스터(401)와, 트랜지스터(401)의 게이트 및 제 2 전극에 게이트가 접속된 트랜지스터(403) 및 트랜지스터(411(0))를 갖고, 이들의 제 1 전극은 전원선 VDD와 접속된다. 트랜지스터(401)의 제 2 전극은, 정전류원(419)에 접속된다. 또한, 트랜지스터(403)의 제 2 전극은 트랜지스터(405)의 제 1 전극에 접속된다. 트랜지스터(405)의 게이트 및 제 1 전극은 트랜지스터(413(0)) 게이트와 접속되고, 트랜지스터(405)와 트랜지스터(413(0))의 제 2 전극은 접지 전위선 GND와 접속된다.
여기서, 트랜지스터(411(n)), 트랜지스터(415(n)), 및 트랜지스터(416(n))로 구성되는 구성 단위를 커런트 미러(410a(n)), 또한, 트랜지스터(413(n)), 트랜지스터(417(n)) 및 트랜지스터(418(n))로 구성되는 구성 단위를 커런트 미러(410b(n))로 한다. 전류 생성 회로(400)에는 병렬 접속된 커런트 미러(410a(1 내지 n))가 총 n단 배치된다. 마찬가지로 병렬 접속된 커런트 미러(410b(1 내지 n))가 총 n단 배치된다. 또한, 이들에 대응하여 인버터(421(1 내지 n)) 및 인버터(422(1 내지 n))가 각각 총 n개씩 배치된다. 여기서 n은 1 이상의 자연수이다.
커런트 미러(410a(n))에 있어서, 트랜지스터(415(n))의 제 1 전극은 트랜지스터(401)의 게이트 및 제 2 전극과 접속되고, 제 2 전극은 트랜지스터(411(n))의 게이트 및 트랜지스터(416(n))의 제 2 전극과 접속된다. 트랜지스터(416(n))의 제 1 전극 및 트랜지스터(411(n))의 제 1 전극은, 각각 전원선 VDD와 접속된다. 또한, 트랜지스터(411(0)) 및 복수의 트랜지스터(411(1 내지 n))의 각각의 제 2 전극은 트랜지스터(407a)의 제 1 전극과 접속된다. 한편, 커런트 미러(410b(n))에 있어서 트랜지스터(417(n))의 제 1 전극은 트랜지스터(405)의 게이트 및 제 1 전극과 접속되고, 제 2 전극은 트랜지스터(413(n))의 게이트, 및 트랜지스터(418(n))의 제 1 전극과 접속된다. 트랜지스터(418(n))의 제 2 전극과 트랜지스터(413(n))의 제 2 전극은 각각 접지 전위선 GND와 접속된다. 또한, 트랜지스터(413(0)) 및 복수의 트랜지스터(413(1 내지 n))의 제 1 전극은 트랜지스터(407b)의 제 2 전극과 접속된다.
트랜지스터(418(n))의 게이트는, n개의 신호선 중 하나(신호선 SW(n))와, 트랜지스터(415(n))의 게이트에 접속하는 것과 함께, 인버터(422(n))를 통하여 트랜지스터(417(n))에 전기적으로 접속되고, 또한 인버터(421(n))를 통하여 트랜지스터(416(n))의 게이트에 전기적으로 접속된다.
트랜지스터(407a)의 제 2 전극은 트랜지스터(407b)의 제 1 전극과 접속되고, 그 사이의 노드가 전류 생성 회로(400)의 출력 전류를 출력하는 출력 단자 OUTPUT에 상당한다. 또한, 트랜지스터(407a) 및 트랜지스터(407b)의 게이트는 입력 단자 INPUT에 접속된다.
여기서, 트랜지스터(401), 트랜지스터(403), 트랜지스터(407a), 트랜지스터(411(0)), 복수의 트랜지스터(411(1 내지 n)), 복수의 트랜지스터(415(1 내지 n)) 및 복수의 트랜지스터(416(1 내지 n))는 모두 p채널형 트랜지스터이고, 트랜지스터(405), 트랜지스터(407b), 트랜지스터(413(0)), 복수의 트랜지스터(413(1 내지 n)), 복수의 트랜지스터(417(1 내지 n)), 및 복수의 트랜지스터(418(1 내지 n))는 모두 n채널형 트랜지스터이다.
커런트 미러(410a(n))에 있어서, 트랜지스터(415(n))의 게이트와, 트랜지스터(416(n))의 게이트에는, 인버터(421(n))에 의하여 각각 반전된 레벨의 신호가 입력된다. 즉, 트랜지스터(415(n))가 온 상태일 때, 트랜지스터(416(n))는 오프 상태가 되고, 반대로 트랜지스터(415(n))가 오프 상태일 때, 트랜지스터(416(n))는 온 상태가 된다.
트랜지스터(415(n))가 온 상태일 때, 트랜지스터(411(n))의 게이트에는 트랜지스터(401)의 게이트 및 제 2 전극과 접속되는 노드의 전압이 인가되고, 트랜지스터(401)와 트랜지스터(411(n))의 커런트 미러 접속이 실현되기 때문에 트랜지스터(411(n))에는 그 트랜지스터 사이즈에 따른 전류가 흐른다. 한편, 트랜지스터(416(n))가 온 상태일 때는, 트랜지스터(411(n))의 게이트에는 전원 전압이 입력되므로, 트랜지스터(411(n))는 오프 상태가 되어 커런트 미러(410a(n))로부터의 전류는 차단된다.
한편, 커런트 미러(410b(n))에 있어서, 트랜지스터(417(n))의 게이트와, 트랜지스터(418(n))의 게이트에는, 인버터(422(n))를 통하여 각각 반전된 레벨의 신호가 입력된다. 즉, 트랜지스터(417(n))가 온 상태일 때, 트랜지스터(418(n))는 오프 상태가 되고, 반대로 트랜지스터(417(n))가 오프 상태일 때, 트랜지스터(418(n))는 온 상태가 된다.
트랜지스터(417(n))가 온 상태일 때, 트랜지스터(413(n))의 게이트에는 트랜지스터(405)의 게이트 및 제 1 전극과 접속되는 노드의 전압이 인가되고, 트랜지스터(405)와 트랜지스터(413(n))의 커런트 미러 접속이 실현되기 때문에 트랜지스터(413(n))에는 그 트랜지스터 사이즈에 따른 전류가 흐른다. 한편, 트랜지스터(418(n))가 온 상태일 때는, 트랜지스터(413(n))의 게이트에는 전원 전압이 입력되므로, 트랜지스터(413(n))는 오프 상태가 되어 커런트 미러(410b(n))로부터의 전류는 차단된다.
여기서, 신호선 SW에는, 실시형태 1에서 설명한 부하 전류 검지 회로(103)로부터 출력된 제어 신호가 입력된다. 신호선 SW(n)에 입력되는 제어 신호가 High 레벨일 때, 트랜지스터(418(n)) 및 트랜지스터(416(n))는 온 상태가 되고, 트랜지스터(415(n)) 및 트랜지스터(417(n))는 오프 상태가 되므로 2개의 커런트 미러(커런트 미러(410a(n)) 및 커런트 미러(410b(n)))로부터의 전류는 차단된다. 한편, 제어 신호가 Low 레벨일 때, 트랜지스터(418(n)), 및 트랜지스터(416(n))가 오프 상태가 되고, 트랜지스터(417(n)) 및 트랜지스터(415(n))는 온 상태가 되므로 2개의 커런트 미러(커런트 미러(410a(n)) 및 커런트 미러(410b(n))로부터는 전류가 흐른다.
상술한 바와 같이, 신호선 SW에 입력되는 제어 신호에 의하여 각 커런트 미러로부터의 전류를 적절히 차단할 수 있다. 따라서, 상기 제어 신호에 따라 전류 생성 회로(400)의 출력 전류를 변화시킬 수 있다.
본 실시형태에서 나타낸 구성에서는, 커런트 미러를 구성하는 트랜지스터의 개수가 실시형태 2에서 나타낸 구성보다 하나 많은 구성이 된다. 이와 같은 구성으로 함으로써 예를 들어, 저전류 구동을 시킨 경우 등에 있어서 트랜지스터 자체의 온 저항의 영향을 무시할 수 없게 될 경우, 이 영향을 억제하는 효과를 갖는다. 즉, 본 실시형태에서 나타낸 전류 생성 회로(400)와 같이, 커런트 미러 접속되는 트랜지스터에 직렬로 제어용 트랜지스터를 배치하지 않는 구성으로 함으로써, 트랜지스터의 온 전류의 영향을 없앨 수 있어, 더 효과적인 저전류 구동을 실현할 수 있다.
상술한 바와 같은 전류 생성 회로를 갖는 삼각파 발생 회로로부터 출력되는 삼각파를 사용한 제어 회로는, 샘플링 주파수의 가변 폭을 넓게 갖는 제어 회로로 할 수 있다. 또한, 이와 같은 제어 회로를 사용한 DCDC 컨버터는 부하 회로의 소비 전력에 상관없이 최적의 전력 효율을 실현하는 DCDC 컨버터로 할 수 있다.
또한, 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
10: DCDC 컨버터 11: 스위칭 트랜지스터
13: 인덕터 15: 다이오드
17: 용량 소자 19a: 저항 소자
19b: 저항 소자 20: 제어 회로
21: 삼각파 발생 회로 23: 오차 증폭기
25: PWM 버퍼 51: 입력 신호
53: 입력 신호 55: 출력 신호
100: DCDC 컨버터 101: 전력 변환 회로
103: 부하 전류 검지 회로 105: 출력 전압 검지 회로
110: 제어 회로 111: 삼각파 발생 회로
113: 오차 증폭기 115: PWM 버퍼
120: 전원 130: 부하 회로
151: 비교 회로 153: 래치 회로
155: 용량 소자 161a: 콤퍼레이터
161b: 콤퍼레이터 200: 전류 생성 회로
201: 트랜지스터 203: 트랜지스터
205: 트랜지스터 207a: 스위치
207b: 스위치 210: 커런트 미러
211: 트랜지스터 213: 트랜지스터
215: 스위치 217: 스위치
219: 정전류원 300: 전류 생성 회로
301: 트랜지스터 303: 트랜지스터
305: 트랜지스터 307a: 트랜지스터
307b: 트랜지스터 310: 커런트 미러
311: 트랜지스터 313: 트랜지스터
315: 트랜지스터 317: 트랜지스터
319: 정전류원 321: 인버터
400: 전류 생성 회로 401: 트랜지스터
403: 트랜지스터 405: 트랜지스터
407a: 트랜지스터 407b: 트랜지스터
410: 커런트 미러 411: 트랜지스터
413: 트랜지스터 415: 트랜지스터
416: 트랜지스터 417: 트랜지스터
418: 트랜지스터 419: 정전류원
421: 인버터 422: 인버터

Claims (16)

  1. 용량 소자와 상기 용량 소자를 충방전하는 전류 생성 회로를 포함하는 삼각파 발생 회로를 포함하고,
    상기 전류 생성 회로는 서로 전기적으로 병렬 접속된 커런트 미러를 포함하고,
    상기 커런트 미러의 각각은 제 1 트랜지스터와 제 2 트랜지스터와 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 3 트랜지스터의 소스 및 드레인 중 하나와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 커런트 미러에 흐르는 전류 중 적어도 하나의 전류는 상기 제 1 트랜지스터의 게이트에의 제어 신호 입력에 따라 제어되고,
    상기 삼각파 발생 회로로부터 출력된 삼각파의 발진 주파수는 상기 용량 소자에 공급되는 전류가 변화됨으로써 변화되는, 제어 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 용량 소자와 상기 용량 소자를 충방전하는 전류 생성 회로를 포함하는 삼각파 발생 회로를 포함하고,
    상기 전류 생성 회로는 서로 전기적으로 병렬 접속된 커런트 미러를 포함하고,
    상기 커런트 미러의 각각은 제 1 트랜지스터와 제 2 트랜지스터와 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 3 트랜지스터의 소스 및 드레인 중 하나와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 커런트 미러에 흐르는 전류 중 적어도 하나의 전류가 상기 제 1 트랜지스터의 게이트에의 제어 신호 입력에 따라 제어되고,
    상기 삼각파 발생 회로로부터 출력된 삼각파의 발진 주파수는 상기 용량 소자에 공급되는 전류가 변화됨으로써 변화되고,
    상기 삼각파의 발진 주파수는 상기 용량 소자를 충방전하는 데에 걸리는 시간의 역수에 비례하는, 제어 회로.
  8. 제 1 항 또는 제 7 항에 있어서,
    상기 제어 신호는 DCDC 컨버터에 전기적으로 접속된 부하 회로를 통하여 흐르는 부하 전류에 따라, 부하 전류 검지 회로로부터 출력되는, 제어 회로.
  9. 삭제
  10. 제 1 항 또는 제 7 항에 있어서,
    상기 커런트 미러 중의 하나의 트랜지스터의 W/L비는, 상기 커런트 미러 중 다른 하나의 W/L비와 상이한, 제어 회로.
  11. 제 1 항 또는 제 7 항에 있어서,
    상기 커런트 미러는 p채널형 트랜지스터 및 n채널형 트랜지스터를 포함하는, 제어 회로.
  12. 제 1 항 또는 제 7 항에 따른 상기 제어 회로를 포함하는, DCDC 컨버터.
  13. 부하 전류의 레벨에 따라 제어 신호를 커런트 미러에 공급하고, 샘플링 주파수를 변화시키는 단계를 포함하고,
    상기 커런트 미러는 제 1 트랜지스터와 제 2 트랜지스터와 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 3 트랜지스터의 소스 및 드레인 중 하나와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 커런트 미러에 흐르는 전류는 상기 제 1 트랜지스터의 게이트에의 상기 제어 신호 입력에 따라 제어되는, DCDC 컨버터의 구동 방법.
  14. 삭제
  15. 부하 전류의 레벨에 따라 제어 신호를 커런트 미러에 공급하고, 상기 커런트 미러를 포함하는 삼각파 발생 회로로부터 출력되는 삼각파의 발진 주파수인 샘플링 주파수를 변화시키는 단계를 포함하고,
    상기 커런트 미러는 제 1 트랜지스터와 제 2 트랜지스터와 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 3 트랜지스터의 소스 및 드레인 중 하나와 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 커런트 미러에 흐르는 전류는 상기 제 1 트랜지스터의 게이트에의 상기 제어 신호 입력에 따라 제어되는, DCDC 컨버터의 구동 방법.
  16. 제 13 항 또는 제 15 항에 있어서,
    상기 부하 전류의 레벨을 검지하는 단계를 더 포함하는, DCDC 컨버터의 구동 방법.
KR1020110097907A 2010-09-30 2011-09-28 제어 회로, ｄｃｄｃ 컨버터, 및 구동 방법 KR101947365B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010222036 2010-09-30
JPJP-P-2010-222036 2010-09-30

Publications (2)

Publication Number Publication Date
KR20120033998A KR20120033998A (ko) 2012-04-09
KR101947365B1 true KR101947365B1 (ko) 2019-04-25

Family

ID=45889242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097907A KR101947365B1 (ko) 2010-09-30 2011-09-28 제어 회로, ｄｃｄｃ 컨버터, 및 구동 방법

Country Status (4)

Country Link
US (1) US9543933B2 (ko)
JP (2) JP5883603B2 (ko)
KR (1) KR101947365B1 (ko)
TW (1) TWI540818B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559578B2 (en) * 2011-12-23 2017-01-31 Intel Corporation Apparatus and system for generating a signal with phase angle configuration
CN102655706B (zh) * 2012-05-04 2015-03-11 成都芯源系统有限公司 发光元件驱动器及其控制电路和控制方法
JP6209975B2 (ja) * 2014-01-21 2017-10-11 富士通株式会社 カレントミラー回路、チャージポンプ回路およびｐｌｌ回路
US9661695B1 (en) * 2015-11-12 2017-05-23 Hong Kong Applied Science and Technology Research Institute Company Limited Low-headroom constant current source for high-current applications
KR102500806B1 (ko) * 2016-08-30 2023-02-17 삼성전자주식회사 전류 제어 회로 및 이를 포함하는 바이어스 생성기
US10673385B2 (en) * 2017-11-08 2020-06-02 Mediatek Inc. Supply modulator, modulated power supply circuit, and associated control method
KR102477829B1 (ko) 2019-04-12 2022-12-15 삼성전자 주식회사 인쇄 회로 기판을 포함하는 컨버터 및 상기 컨버터를 포함하는 전력 변환 모듈
JPWO2021085486A1 (ko) * 2019-10-30 2021-05-06
US20240072651A1 (en) * 2022-08-25 2024-02-29 Apple Inc. Power supply noise reduction by current cancellation circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248374A (ja) * 2003-02-12 2004-09-02 Fuji Electric Device Technology Co Ltd スイッチングレギュレータ
JP2004282714A (ja) * 2003-02-28 2004-10-07 Yamaha Corp パルス幅変調増幅器
JP2008066970A (ja) 2006-09-06 2008-03-21 Dianjing Science & Technology Co Ltd オートレンジカレントミラー回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348506A (ja) * 1989-04-19 1991-03-01 Nec Corp 電流可変回路
US5767736A (en) * 1995-11-27 1998-06-16 Lucent Technologies Inc. Charge pump having high switching speed and low switching noise
JPH10248238A (ja) 1997-03-03 1998-09-14 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
JPH1141914A (ja) 1997-07-22 1999-02-12 Matsushita Electric Ind Co Ltd Ｄｃ−ｄｃコンバータ
JP2000013204A (ja) * 1998-06-18 2000-01-14 Fujitsu Ltd 遅延回路及び該遅延回路を用いた発振回路
JP3659084B2 (ja) 1999-10-05 2005-06-15 富士電機デバイステクノロジー株式会社 スイッチング電源装置
US6628109B2 (en) * 2000-06-26 2003-09-30 Texas Instruments Incorporated Integrated low ripple, high frequency power efficient hysteretic controller for dc-dc converters
US6448752B1 (en) 2000-11-21 2002-09-10 Rohm Co., Ltd. Switching regulator
JP2002341959A (ja) * 2001-05-15 2002-11-29 Rohm Co Ltd クロック信号発生方法及び装置
US6700365B2 (en) 2001-12-10 2004-03-02 Intersil Americas Inc. Programmable current-sensing circuit providing discrete step temperature compensation for DC-DC converter
JP2003298394A (ja) 2002-04-05 2003-10-17 Fujitsu Ltd 相互コンダクタンス型増幅回路、相互コンダクタンス型フィルタ回路及びフィルタ処理方法
US7400121B2 (en) * 2002-08-06 2008-07-15 Texas Instruments Incorporated Soft-start system for voltage regulator and method of implementing soft-start
JP4835009B2 (ja) 2005-03-15 2011-12-14 ミツミ電機株式会社 発振回路及び発振制御方法
JP4629648B2 (ja) * 2006-11-28 2011-02-09 ザインエレクトロニクス株式会社 コンパレータ方式ｄｃ−ｄｃコンバータ
JP5055083B2 (ja) 2007-10-19 2012-10-24 日立コンピュータ機器株式会社 デジタル制御電源装置
US7898825B2 (en) * 2008-03-24 2011-03-01 Akros Silicon, Inc. Adaptive ramp compensation for current mode-DC-DC converters
TWI387192B (zh) * 2009-09-09 2013-02-21 Anpec Electronics Corp 用來降低直流轉換器之能量損失的方法與相關控制裝置及直流轉換器
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
WO2011052357A1 (en) 2009-10-28 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Pwm limiter circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248374A (ja) * 2003-02-12 2004-09-02 Fuji Electric Device Technology Co Ltd スイッチングレギュレータ
JP2004282714A (ja) * 2003-02-28 2004-10-07 Yamaha Corp パルス幅変調増幅器
JP2008066970A (ja) 2006-09-06 2008-03-21 Dianjing Science & Technology Co Ltd オートレンジカレントミラー回路

Also Published As

Publication number Publication date
JP5883603B2 (ja) 2016-03-15
JP2012095524A (ja) 2012-05-17
TW201233016A (en) 2012-08-01
US9543933B2 (en) 2017-01-10
JP2016119700A (ja) 2016-06-30
TWI540818B (zh) 2016-07-01
KR20120033998A (ko) 2012-04-09
US20120081091A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101947365B1 (ko) 제어 회로, ｄｃｄｃ 컨버터, 및 구동 방법
KR100927882B1 (ko) Ｄｃ-ｄｃ 컨버터 및 ｄｃ-ｄｃ 컨버터의 제어 방법
JP5214221B2 (ja) チャージポンプ回路ならびにその制御回路および制御方法
US7388422B2 (en) Charge pump circuit for high side drive circuit and driver driving voltage circuit
JP5877074B2 (ja) コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
JP4756138B2 (ja) 低電圧トランジスタを使用する高電圧電力スイッチ
US9806616B2 (en) Control circuit for multiple high side switches
JP6056128B2 (ja) 駆動回路
JPWO2006059501A1 (ja) チャージポンプ回路の駆動回路および電源装置ならびに発光装置
US6972973B2 (en) Voltage booster having noise reducing structure
JP2008060492A (ja) 発光素子駆動装置
JP2009124824A (ja) チャージポンプ回路ならびにその制御回路、制御方法
KR102076991B1 (ko) 차지 펌프 장치
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
JP7294084B2 (ja) 短絡判定装置
CN110663164B (zh) 具有多个功率模式的功率转换器预驱动器系统
JP5290565B2 (ja) チャージポンプ回路ならびにその制御回路
KR102406348B1 (ko) 벅-부스트 dc/dc 컨버터
JP2016063648A (ja) 駆動装置
JP2010166749A (ja) 昇圧回路及びｐｗｍ信号生成回路
JP2016189670A (ja) 生成装置及び変圧装置
JP4281360B2 (ja) チャージポンプ回路
JP6263898B2 (ja) 降圧装置、昇圧装置及び変圧装置
CN115800700A (zh) 一种驱动电源的生成电路和方法
JP2008048573A (ja) 電源装置およびそれを備える電子機器

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)