CN115800700A - 一种驱动电源的生成电路和方法 - Google Patents

Abstract

一种驱动电源的生成电路，包括：脉冲宽度调制模块，被配置为接收输出电压和基准电压，生成脉冲宽度调制信号并输出；短脉冲生成模块，被配置为接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出；驱动模块，被配置为接收所述脉冲宽度调制信号和所述短脉冲信号，生成电平信号来控制调节模块的导通与关闭状态；所述调节模块，被配置为接收所述电平信号，输出负载电流和输出电压；以及所述驱动电源生成模块，被配置为接收所述负载电流，生成第一驱动电源信号和第二驱动电源信号。本申请还提供一种驱动电源的生成方法，当Buck‑Boost DCDC在Buck和Boost两种模式切换更方便，更迅速，易于实现。

Description

一种驱动电源的生成电路和方法

技术领域

本申请涉及开关电源领域，特别是涉及一种驱动电源的生成电路和方法。

背景技术

随着可充电电源的普及，开关电源以其变换灵活，得到了广泛的应用，具有Buck、Buck-Boost、Boost等多种结构来实现降压升压等功能。

常见的Buck-Boost DCDC，一般在内部用两个charge pump 电荷泵，也称为开关电容式电压变换器模拟电路，来生成内部恒定驱动电源来满足驱动电路的需求，驱动电路需要高压来驱动，常用做法是需要单独做两个charge pump 模拟电路，就会增加电容、开关等很多器件，会增加额外的面积和成本，并且DCDC在Buck、Buck-Boost、Boost不同模式下, 相应的高边驱动电源模式切换相对复杂，不适合动态模式的切换。

发明内容

为了解决现有技术中存在的至少一个问题，本申请的目的在于提供一种驱动电源的生成电路和方法，只增加部分数字电路模块，即短脉冲生成模块，当Buck-Boost DCDC在Buck mode 和Boost mode互相转换时，生成驱动高边调节模块的驱动电源信号VBST1、VBST2。

为实现上述目的，本申请提供的驱动电源的生成电路，包括：

脉冲宽度调制模块，被配置为接收输出电压和基准电压，生成脉冲宽度调制信号和控制信号并输出；

短脉冲生成模块，被配置为接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出；

驱动模块，被配置为接收所述脉冲宽度调制信号和所述短脉冲信号，生成电平信号并输出，来控制调节模块的导通与关闭状态；

所述调节模块，被配置为接收所述电平信号，输出负载电流和输出电压；以及

所述驱动电源生成模块，被配置为接收所述负载电流，生成第一驱动电源信号和第二驱动电源信号，为所述驱动模块提供高压电源，实现对所述调节模块的控制。

进一步地，所述脉冲宽度调制模块，具体被配置为将所述输出电压和所述基准电压的误差进行运算放大、补偿后，与采样电压进行比较，通过组合逻辑将比较结果生成所述脉冲宽度调制信号和所述控制信号并输出。

进一步地，所述短脉冲生成模块，具体被配置为根据所述工作模式信号选择工作模式，根据所述时间窗选择信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，通过组合逻辑，生成短脉冲宽度信号并输出。

进一步地，所述驱动模块包括：第一高边驱动模块、第二高边驱动模块、第一低边驱动模块和第二低边驱动模块，所述第一高边驱动模块、所述第一高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块的第一输入端分别与所述脉冲宽度调制模块的输出端连接，所述第一高边驱动模块、所述第一高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块的第二输入端分别与所述短脉冲生成模块的输出端连接。

进一步地，所述调节模块包括：第一高边调节模块、第二高边调节模块、第一低边调节模块和第二低边调节模块，所述第一高边调节模块的控制端与所述第一高边驱动模块的输出端连接，所述第二高边调节模块的控制端与所述第二高边驱动模块的输出端连接，所述第一低边调节模块的控制端与所述第一低边驱动模块的输出端连接，所述第二低边调节模块的控制端与所述第二低边驱动模块的输出端连接，所述第一高边调节模块的第一端被配置为接收片外供电电压所述第一高边调节模块的第二端与所述第一低边调节模块的第一端连接，所述第二高边调节模块的第一端被配置为连接输出电压，所述第二高边调节模块的第二端与所述第二低边调节模块的第一端连接，所述第一低边调节模块的第二端被配置为接地，所述第二低边调节模块的第二端被配置为接地。

进一步地，所述驱动电源生成模块的第一端与所述第一高边调节模块的第二端连接，所述高压驱动电源生成模块的第二端与所述第二高边调节模块的第二端连接，所述高压驱动电源生成模块的第三端被配置为接收片内供电电压；

所述第一驱动电源信号与所述第一高边驱动模块的第三输入端连接，用于为所述第一高边驱动模块提供高压电源；

所述第二驱动电源信号与所述第二高边驱动模块的第三输入端连接，用于为所述第二高边驱动模块提供高压电源。

进一步地，所述驱动电源生成模块包括：第一电容、第二电容、第一二极管、第二二极管和电感；

所述电感的第一端与所述第一高边调节模块的第二端连接，所述电感的第二端与第二高边调节模块的第二端连接；

所述第一电容的一端与所述第一高边调节模块的第二端连接，另一端与所述第一二极管的阴极连接；

所述第一二极管的阳极被配置为接收所述片内供电电压；

所述第二电容的一端与所述第二高边调节模块的第二端连接，另一端与所述第二二极管的阴极连接；

所述第二二极管的阳极被配置为接收所述片内供电电压。

进一步地，当所述工作模式为Buck降压模式时，

所述脉冲宽度调制模块，生成脉冲宽度调制信号并分别发送给所述第一高边驱动模块、所述第一低边驱动模块，生成控制信号发送给短脉冲生成模块；

所述短脉冲生成模块，生成短脉冲宽度信号并输出，发送给所述第二高边驱动模块和所述第二低边驱动模块；

所述第一高边驱动模块收到所述脉冲宽度调制信号后，生成所述高边驱动电平信号发送给所述第一高边调节模块；

所述第一低边驱动模块收到所述脉冲宽度调制信号后，生成所述低边驱动电平信号发送给第一低边调节模块；

所述第二高边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加低电平短脉冲信号的高电平信号发送给所述第二高边调节模块；

所述第二低边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加高电平短脉冲信号的低电平信号发送给所述第二低边调节模块；

所述第二高边调节模块根据收到的所述叠加低电平短脉冲信号的高电平信号进行开关操作，即在所述叠加低电平短脉冲信号为高电平时进行打开操作，所述叠加低电平短脉冲信号为低电平时进行关闭操作；

所述第二低边调节模块根据输入的所述叠加高电平短脉冲信号的低电平信号进行开关操作，即所述叠加高电平短脉冲信号为高电平时进行打开操作，在所述叠加高电平短脉冲信号为低电平时进行关闭操作；

在所述第二高边调节模块关闭状态，并且所述第二低边调节模块打开状态时，所述第二二极管打开，所述第二电容被被所述片内供电电压充电，生成所述第二驱动电源；

在所述第二高边调节模块打开状态，并且所述第二低边调节模块关闭状态时，所述第二二极管关闭，生成所述第二驱动电源信号，所述第二驱动电源信号的电压等于输出电压与所述片内供电电压之和。

进一步地，当所述工作模式为Boost升压模式时，

所述脉冲宽度调制模块，生成所述脉冲宽度调制信号分别发送给所述第二高边驱动模块、所述第二低边驱动模块，生成所述控制信号发送给所述短脉冲生成模块；

所述短脉冲生成模块，生成所述短脉冲宽度信号并发送给所述第一高边驱动模块和所述第一低边驱动模块；

所述第二高边驱动模块收到所述脉冲宽度调制信号后，生成高边驱动电平信号发送给所述第二高边调节模块；

所述第二低边驱动模块收到所述脉冲宽度调制信号后，生成低边驱动电平信号发送给所述第二低边调节模块；

所述第一高边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加低电平短脉冲信号的高电平信号发送给所述第一高边调节模块；

所述第一低边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加高电平短脉冲信号的低电平信号发送给所述第一低边调节模块；

所述第一高边调节模块根据收到的所述叠加低电平短脉冲信号的高电平信号进行开关操作，即在所述叠加低电平短脉冲信号为高电平时进行打开操作，在所述叠加低电平短脉冲信号为低电平时进行关闭操作；

所述第一低边调节模块根据输入的所述叠加高电平短脉冲信号的低电平信号进行开关操作，即在所述叠加高电平短脉冲信号为高电平时进行打开操作，在所述叠加高电平短脉冲信号为低电平时进行关闭操作；

在所述第一高边调节模块关闭状态，并且所述第一低边调节模块打开状态时，所述第一二极管打开，所述第一电容被所述片内供电电压充电，生成所述第一驱动电源信号；

在所述第一高边调节模块打开状态，并且所述第一低边调节模块关闭状态时，所述第一二极管关闭，生成所述第一驱动电源信号，第一驱动电源信号的电压等于所述片外供电电压与所述片内供电电压之和。

更进一步地，所述第一高边调节模块、第二高边调节模块、第一低边调节模块、第二低边调节模块为以下中的一种：

晶体管和场效应管。

为实现上述目的，本申请还提供一种驱动电源的生成方法，应用于驱动电源的生成电路，包括：

接收输出电压和基准电压，生成脉冲宽度调制信号并输出；

接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出；

接收所述脉冲宽度调制信号和所述短脉冲信号，生成电平信号输出；

接收所述电平信号，输出负载电流和输出电压；

接收所述负载电流，接收所述负载电流，生成第一驱动电源信号和第二驱动电源信号，为驱动模块提供高压电源，实现对调节模块的控制。

进一步地，所述接收输出电压、基准电压和脉冲宽度调制信号，生成脉冲宽度调制信号并输出的步骤，包括：

将所述输出电压和所述基准电压的误差进行放大、补偿后，与采样电压进行比较，再通过组合逻辑将比较结果生成所述脉冲宽度调制信号和所述控制信号并输出。

更进一步地，所述接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出的步骤，包括：

根据所述工作模式信号选择工作模式，根据所述时间窗选择信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，生成短脉冲宽度信号并输出。为实现上述目的，本申请还提供的芯片，其上集成有如上所述的驱动电源的生成电路。

为实现上述目的，本申请还提供的电路板，包括如上所述的芯片。

为实现上述目的，本申请还提供的车机，包括如上所述的芯片。

为实现上述目的，本申请还提供的电子设备，包括，存储器和处理器，所述存储器中存储有计算机指令，所述处理器被设置为运行所述指令以执行如上所述的驱动电源的生成方法的步骤。

为实现上述目的，本申请还提供的计算机可读存储介质，其上存储有计算机指令，当计算机指令运行时执行如上所述的驱动电源的生成方法的步骤。

本申请的一种驱动电源的生成电路和方法，能够实现不需要内部做charge pump电路生成恒定驱动电源，只增加部分数字电路模块，即短脉冲生成模块，当Buck-BoostDCDC在Buck mode 和Boost mode互相转换时，生成驱动高边调节模块的驱动电源信号VBST1、VBST2，使得模式切换更方便，更迅速，易于实现，以及具有相对较小的面积。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1为根据本申请一个实施例的驱动电源的生成电路结构框图；

图2为根据本申请另一个实施例的驱动电源的生成电路结构框图；

图3为根据本申请另一个实施例的Buck模式下的波形示意图；

图4为根据本申请另一个实施例的Boost模式下的波形示意图；

图5为根据本申请另一个实施例的驱动电源的生成方法流程图；

图6为根据本申请实施例的芯片结构示意图；

图7为根据本申请实施例的电路板结构示意图；

图8为根据本申请实施例的车机结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。

应当理解，本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本申请中提及的“第一”、“第二”等仅用于对不同的装置、模块、单元或数据进行区分，并非用于限定这些装置、模块、单元或数据所执行的功能的顺序或者相互依存关系。

需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

DC-DC，Direct Current，直流转直流电源；

DC-DC Converter：直流变换器，将直流电变为另一固定电压或可调电压的直流电。

Buck mode：降压模式。

Boost mode：升压模式。

Buck-Boost mode: 升压降压模式。

charge pump：电荷泵，也称为开关电容式电压变换器，是一种利用“快速”（flying）或“泵送”电容（非电感或变压器）来储能的DC-DC变换器。

VDD：Pre-driver Voltage，片内供电电压；

VDDP：Post-driver Voltage，片外供电电压；

芯片内部的工作电压和芯片外的信号电压水平不一样，IO作为芯片内部与外部的接口，需要进行电压水平的转换，例如：VDD可以是1.2V，VDDP根据不同的要求可以是1.8V，2.5V或者3.3V。

下面，将参考附图详细地说明本申请的实施例。

实施例1

图1为根据本申请一个实施例的生成高压驱动电源的降压升压直流转换电路结构示意图，如图1所示，所述生成高压驱动电源的降压升压直流转换电路10包括：脉冲宽度调制模块11、短脉冲生成模块12、驱动模块13、调节模块14和高压驱动电源生成模块15，其中，

脉冲宽度调制模块11，被配置为接收输出电压、基准电压和脉冲宽度调制信号，生成脉冲宽度调制信号和控制信号并输出；

短脉冲生成模块12，被配置为接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出；

驱动模块13，被配置为接收所述脉冲宽度调制信号和所述短脉冲信号，生成电平信号并输出，来控制调节模块的导通与关闭状态；

进一步地，本申请实施例中，所述驱动模块13包括：第一高边驱动模块、第二高边驱动模块、第一低边驱动模块和第二低边驱动模块，所述第一高边驱动模块、所述第一高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块的第一输入端分别与所述脉冲宽度调制模块的输出端连接，所述第一高边驱动模块、所述第一高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块的第二输入端分别与所述短脉冲生成模块的输出端连接；

调节模块14，被配置为接收所述电平信号，输出负载电流和输出电压VOUT，所述负载电流用于为驱动模块13提供电流；

进一步地，本申请实施例中，所述调节模块14包括：第一高边调节模块、第二高边调节模块、第一低边调节模块和第二低边调节模块，所述第一高边调节模块的控制端与所述第一高边驱动模块的输出端连接，所述第二高边调节模块的控制端与所述第二高边驱动模块的输出端连接，所述第一低边调节模块的控制端与所述第一低边驱动模块的输出端连接，所述第二低边调节模块的控制端与所述第二低边驱动模块的输出端连接，所述第一高边调节模块的第一端被配置为接收片外供电电压VDDP，所述第一高边调节模块的第二端与所述第一低边调节模块的第一端连接，所述第二高边调节模块的第一端被配置为连接输出电压VOUT，所述第二高边调节模块的第二端与所述第二低边调节模块的第一端连接，所述第一低边调节模块的第二端被配置为接地，所述所述第二低边调节模块的第二端被配置为接地；以及

驱动电源生成模块15，被配置为接收所述负载电流，生成第一驱动电源信号VBST1和第二驱动电源信号VBST2，为所述驱动模块13提供电源，实现对所述调节模块14的控制；

进一步地，本申请实施例中，所述驱动电源生成模块的第一端与所述第一低边驱动模块的第一端连接，所述驱动电源生成模块的第二端与所述第二低边驱动模块的第一端连接，所述驱动电源生成模块的第三端被配置为接收片内供电电压VDD；

所述第一驱动电源信号VBST1与所述第一高边驱动模块的第三输入端连接，用于为所述第一高边驱动模块提供高压电源；

所述第二驱动电源信号VBST2与所述第二高边驱动模块的第三输入端连接，用于为所述第二高边驱动模块提供高压电源。

具体地，在数字电子系统中，所有传输的信号都是通或断的，即只有两种电信号。这种电信号称为脉冲信号，是所有数字电路中的基本电信号。脉冲通常是指电子技术中经常运用的一种像脉搏似的短暂起伏的电冲击电压或电流，主要特性有波形、幅度、宽度和重复频率，脉冲是相对于连续信号在整个信号周期内短时间发生的信号，大部分信号周期内没有信号，就像人的脉搏一样，它已经是一个周期内有一半时间有信号，把脉冲信号从低电压到高电压的沿称为上升沿，从高电压到低电压的沿称为下降沿，有些数据也称为前沿和后沿，低电压叫低电平，高电压叫高电平。

具体地，所述脉冲宽度调制模块11，具体被配置为将输出电压和外部输入的基准电压的误差进行放大、补偿后，与采样电压进行比较，通过组合逻辑将比较结果生成脉冲宽度调制信号和控制信号，具体地，将脉冲宽度调制信号分别发送给所述第一高边驱动模块、所述第二高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块将控制信号发送给短脉冲生成模块12，所述脉冲宽度调制模块11的一个输出端与所述短脉冲生成模块12的一个输入端连接，脉冲宽度调制模块11在每个周期的duty on 或duty off期间生成所述控制信号。

运算放大器是一种可以进行数学运算的放大电路。运算放大器不仅可以通过增大或减小模拟输入信号来实现放大。

本申请实施例中所述放大是指将输出电源与外部输入的基准电压的误差按照设定比例进行放大。

所述补偿，具体是通过加了电阻电容做为超前补偿，目的是增强DCDC loop 的稳定性和瞬态响应。

一般会有电感电流采样（Current Sense) 电路，产生相应的采样电压。

所述脉冲宽度调制（PWM）是指通过控制方式就是对逆变电路开关器件的通断进行控制，使输出端得到一系列幅值相等但宽度不一致的脉冲，用这些脉冲来代替正弦波或所需要的波形。也就是在输出波形的半个周期中生成多个脉冲，使各脉冲的等值电压为正弦波形，所获得的输出平滑且低次谐波少。按一定的规则对各脉冲的宽度进行调制，既可改变逆变电路输出电压的大小，也可改变输出频率。

在一些实施例中，所述脉冲宽度调制模块11还可以包括：duty微调电路，用于补偿插入短脉冲信号后电感和电流的变化，使得输出电压VOUT趋近不变。

具体地，所述短脉冲生成模块12，具体被配置为根据工作模式信号选择工作模式，根据时间窗选择信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，生成短脉冲信号并分别发送给所述第一高边驱动模块、所述第一高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块；

具体地，工作模式包括：Buck模式，即降压模式，和Boost模式，即升压模式。通过工作模式信号对Buck模式和Boost模式进行切换。

时间窗选择信号TW_SEL用于选择短脉冲信号的脉宽。

所述短脉冲生成模块12，根据工作模式信号选择工作模式，根据时间窗选择信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，生成短脉冲宽度信号并输出，发送给所述第一高边驱动模块和所述第一低边驱动模块，或者发送给所述第二高边驱动模块和所述第二低边驱动模块，具体地，在Buck模式时，发送给所述第二高边驱动模块和所述第二低边驱动模块，在Boost模式时，发送给所述第一高边驱动模块和所述第一低边驱动模块。

在一些具体实施例中，由于在Buck mode或Boost mode， VBST1、VBST2只驱动高边晶体管常通，因此短脉冲信号只需要每20个PWM周期以上产生一次，也就是脉冲宽度调制模块11只需要每20个PWM周期以上产生一次控制信号发送给短脉冲生成模块12，进而可以忽略对效率的影响，并且这个间隔时间可以配置为随机产生，以使对输出电压的影响类似随机噪声。

在一些具体实施例中，短脉冲生成模块12中可以增加短脉冲时长的调节电路, 以适应不同的输入电压、输出电压及电感值所引起电感电流上升或下降的时长，达到对输出电压影响最小。

本申请实施例中，Buck-Boost电路有4个调节模块，起开关作用，通过增加短脉冲生成模块这个数字电路模块来控制4个调节模块的通断，无论是Buck还是Boost模式，工作的时候只有其中2个调节模块是导通的，另外两个调节模块是关闭的，本申请实施例，实现了在Buck模式或Boost模式时，通过增加短脉冲生成模块这个数字电路模块，并利用另外两个关闭的调节模块和高压驱动电源生成模块，实现生成驱动电路的高压。高压的目的是实现晶体管完全导通，导通时链路导通电阻最小，效率最高。

具体地，所述第一高边调节模块、所述第二高边调节模块、所述第一低边调节模块和所述第一低边调节模块均是在导通状态时可以输出调节电流。

具体地，所述驱动电源生成模块15中采用自举电路，自举电路也叫升压电路，利用自举升压二极管，自举升压电容等电子元件，使电容放电电压和电源电压叠加，从而使电压升高。

在本申请实施例中，进一步的，所述第一高边调节模块、第二高边调节模块、第一低边调节模块、第二低边调节模块可以是晶体管，具体地，所述晶体管可以是NMOS晶体管，在一些具体实施例中，所述第一高边调节模块、第二高边调节模块、第一低边调节模块、第二低边调节模块可以均是NMOS晶体管，在一些具体实施例中，所述第一高边调节模块和第二高边调节模块是PMOS晶体管，第一低边调节模块和第二低边调节模块是NMOS晶体管，但采用NMOS晶体管相比采用PMOS晶体管，芯片面积更小，成本更低。

下面以所述第一高边调节模块、第二高边调节模块、第一低边调节模块、第二低边调节模块均为NMOS晶体管为例进行说明，但本申请中的调节模块不限于NMOS晶体管。

图2为根据本申请一个实施例的生成高压驱动电源的降压升压直流转换电路结构示意图，参考图2所示，第一高边NMOS晶体管的栅极与所述第一高边驱动模块的输出端连接，所述第二高边NMOS晶体管的栅极与所述第二高边驱动模块的输出端连接，所述第一低边NMOS晶体管的栅极与所述第一低边驱动模块的输出端连接，所述第二低边NMOS晶体管的栅极与所述第二低边驱动模块的输出端连接，所述第一高边NMOS晶体管的源极被配置为接收片外供电电压VDDP，所述第一高边NMOS晶体管的漏极与所述第一低边驱动模块的源极连接，所述第二高边NMOS晶体管的源极连接输出电压VOUT，所述第二高边NMOS晶体管的漏极与所述第二低边NMOS晶体管的源极连接，所述第一低边NMOS晶体管的第二端被配置为接地，所述所述第二低边NMOS晶体管的第二端被配置为接地。

具体地，本申请实施例中，所述高压驱动电源生成模块15包括：第一电容C1、第二电容C2、第一二极管、第二二极管和电感L；

所述电感L的第一端与所述第一高边NMOS晶体管的漏极连接，所述电感L的第二端与第二高边NMOS晶体管的漏极连接；

所述第一电容C1的一端与所述第一高边NMOS晶体管的漏极连接，另一端与所述第一二极管的阴极连接；

所述第一二极管的阳极被配置为接收VDD；

所述第二电容C2的一端与所述第二高边NMOS晶体管的漏极连接，另一端与所述第二二极管的阴极连接；

所述第二二极管的阳极被配置为接收VDD。

具体地，所述第一高边NMOS晶体管、所述第二高边NMOS晶体管、所述第一低边NMOS晶体管和所述第一低边NMOS晶体管在导通状态时输出调节电流。

电路中，晶体管常常被用来当做开关使用。晶体管用作开关时有两种不同的接线方式：高边（high side）和低边(low side)。

高边和低边是由晶体管在电路中的位置决定的。晶体管可以是双极性晶体管（BJT）或者场效应管（MOSFET），场效应管包括NMOS和PMOS。

高边和低边是由晶体管在电路中的位置决定的。

低边晶体管接地，也就是说晶体管在负载和地之间。由于晶体管正在开关接地线路或位于负载的低电压端，因此称为低边晶体管。

低边调节模块切换的是对地的导通，高边调节模块切换的是对电源的导通。有时候，你想保持接地并且控制对电源的导通与否。

所述duty on是指在所述第一高边NMOS晶体管处于打开状态，并且第一低边NMOS晶体管处于关闭状态，此时通过所述电感L上的电流IL升高；

所述duty off是指在所述第一高边NMOS晶体管处于关闭状态，并且第一低边NMOS晶体管处于打开状态时，此时通过所述电感L上的电流IL下降。

具体地，当所述工作模式为“Buck降压模式”时，

所述脉冲宽度调制模块11，将基准电压VREF和输出电压VOUT的误差进行放大、补偿后，与采样电压进行比较，再通过组合逻辑将比较结果生成脉冲宽度调制信号并分别发送给所述第一高边驱动模块、所述第一低边驱动模块，并生成控制信号发送给短脉冲生成模块12；

具体地，脉冲宽度调制模块11在每个周期duty off期间生成控制信号发送给短脉冲生成模块12；

所述短脉冲生成模块12根据工作模式信号，即MODE信号选择工作模式，根据时间窗选择信号，即TW_SEL信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，生成短脉冲宽度信号并输出，发送给所述第二高边驱动模块和所述第二低边驱动模块；

所述第一高边驱动模块收到所述脉冲宽度调制模块11发送的所述脉冲宽度调制信号后，生成第一高边驱动脉冲宽度调制信号发送给所述第一高边NMOS晶体管；

所述第一低边驱动模块收到所述脉冲宽度调制模块发送的所述脉冲宽度调制信号后，生成第一低边驱动脉冲宽度调制信号发送给第一低边NMOS晶体管；

所述第一高边驱动模块收到的第一高边驱动脉冲宽度调制信号的高电平信号与第一低边驱动模块收到的第一低边驱动脉冲宽度调制信号的低电平信号同步，所述第一高边驱动模块收到的第一高边驱动脉冲宽度调制信号的低电平信号与第一低边驱动模块收到的第一低边驱动脉冲宽度调制信号的高电平同步。

所述第一高边NMOS晶体管收到所述第一高边驱动脉冲宽度调制信号，在所述第一高边驱动脉冲宽度调制信号处于高电平时，所述NMOS晶体管打开，在所述第一高边驱动脉冲宽度调制信号处于低电平时，所述NMOS晶体管关闭；

所述第一低边NMOS晶体管收到所述第一低边驱动脉冲宽度调制信号，在所述第一低边脉冲宽度调制信号处于高电平时，所述NMOS晶体管打开，在所述第一低边脉冲宽度调制信号处于低电平时，所述NMOS晶体管关闭；

所述第二高边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加低电平短脉冲信号的高电平信号发送给所述第二高边NMOS晶体管；

所述第二低边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加高电平短脉冲信号的低电平信号发送给所述第一低边NMOS晶体管；

在duty off期间，所述第二高边驱动模块与第二低边驱动模块同时收到短脉冲信号；

所述第二高边NMOS晶体管根据收到的所述叠加低电平短脉冲信号的高电平信号进行开关操作，即在所述叠加低电平短脉冲信号为高电平时进行打开操作，在所述叠加低电平短脉冲信号为低电平时进行关闭操作；

所述第二低边NMOS晶体管根据输入的所述叠加高电平短脉冲信号的低电平信号进行开关操作，即在所述叠加高电平短脉冲信号为高电平时进行打开操作，在所述叠加高电平短脉冲信号为低电平时进行关闭操作；

在所述第二高边NMOS晶体管关闭状态，并且所述第二低边NMOS晶体管打开状态时，对地导通，此时第二二极管打开，第二电容C2重新被VDD充电，生成所述第二电压VBST2；

在所述第二高边调节模块打开状态，并且所述第二低边调节模块关闭状态时，对VDD导通，此时第二二极管关闭，生成的所述第二驱动电源信号VBST2，VBST2等于输出电压VOUT与VDD之和，即VBST2=VOUT+VDD。

VBST2与所述第二高边驱动模块的第三输入端连接，用于为所述第二高边驱动模块提供高压电源。

通过每个周期的短脉冲信号，会使得在每个周期，第二电容C2均可以重新被VDD充电，从而生成高于VDD的VBST2。

每当duty off时，短脉冲生成模块12生成短脉冲信号，利用调节模块14和高压驱动电源生成模块15，在短脉冲信号期间，在第一高边NMOS晶体管和第二高边NMOS晶体管关闭，第一低边NMOS晶体管和第二低边NMOS晶体管导通时，第二电容C2重新被收片内供电电压VDD充电，在第一高边NMOS晶体管和第二高边NMOS晶体管导通，第一低边NMOS晶体管和第二低边NMOS晶体管关闭时，生成第二驱动电源信号VBST2，VBST2=VDD+VOUT。

图3为本申请一个实施例在Buck模式下的波形示意图。如图3所示，在Buck mode,不同于传统高边驱动电源生成方式，在duty off 时，由短脉冲生成模块12生成SW_MN2、SW_MN3插入短暂的短脉冲信号，利用调节模块14和高压驱动电源生成模块15，在短脉冲信号期间，SW_MN2=0、SW_MN3=1 时，第二电容C2重新被VDD充电，SW_MN2=1、SW_MN3=0 时，生成VBST2，VBST2=VOUT+VDD。

具体地，当所述工作模式为“Boost升压模式”时，

所述脉冲宽度调制模块11，将基准电压VREF和输出电压VOUT的误差进行放大、补偿后，与采样电压进行比较，再通过组合逻辑将比较结果生成脉冲宽度调制信号并分别发送给所述第二高边驱动模块、所述第二低边驱动模块，并生成控制信号发送给短脉冲生成模块12；

具体地，脉冲宽度调制模块11在每个周期的duty on期间生成控制信号发送给短脉冲生成模块12；

所述短脉冲生成模块12根据工作模式信号，即MODE信号选择工作模式，根据时间窗选择信号，即TW_SEL信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，生成短脉冲宽度信号并输出，发送给所述第一高边驱动模块和所述第一低边驱动模块；

所述第二高边驱动模块收到所述脉冲宽度调制模块发送的所述脉冲宽度调制信号后，生成第二高边驱动脉冲宽度调制信号发送给所述第二高边NMOS晶体管；

所述第二低边驱动模块收到所述脉冲宽度调制模块发送的所述脉冲宽度调制信号后，生成第二低边驱动脉冲宽度调制信号发送给第二低边NMOS晶体管；

所述第二高边驱动模块收到的第二高边驱动脉冲宽度调制信号的高电平信号与第二低边驱动模块收到的第二低边驱动脉冲宽度调制信号的低电平信号同步，所述第二高边驱动模块收到的第二高边驱动脉冲宽度调制信号的低电平信号与第二低边驱动模块收到的第二低边驱动脉冲宽度调制信号的高电平同步。

所述第二高边NMOS晶体管收到所述第二高边驱动脉冲宽度调制信号，在所述第二高边驱动脉冲宽度调制信号处于高电平时，所述NMOS晶体管打开，所述第二高边驱动脉冲宽度调制信号处于低电平时，所述NMOS晶体管关闭；

所述第二低边NMOS晶体管收到所述第二低边驱动脉冲宽度调制信号，在所述第二低边驱动脉冲宽度调制信号处于高电平时，所述NMOS晶体管打开，所述第二低边驱动脉冲宽度调制信号处于低电平时，所述NMOS晶体管关闭；

所述duty off是指在所述第二高边NMOS晶体管处于打开状态，并且第二低边NMOS晶体管处于关闭状态时，此时通过所述电感L上的电流IL下降；

所述duty on是指在所述第二高边NMOS晶体管处于关闭状态，并且第二低边NMOS晶体管处于打开状态，此时通过所述电感L上的电流IL上升。

所述第一高边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加低电平短脉冲信号的高电平信号发送给所述第一高边NMOS晶体管；

所述第一低边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加高电平短脉冲信号的低电平信号发送给所述第一低边NMOS晶体管；

所述第一高边驱动模块和所述第一低边驱动模块生成的短脉冲信号后的周期保持同步状态，即所述第一高边驱动模块生成高电平信号与第一低边驱动模块生成的低电平同步，所述第一高边驱动模块生成低电平短脉冲信号与第一低边驱动模块生成的高电平短脉冲信号同步；

在duty on期间，所述第一高边驱动模块与第一低边驱动模块同时收到短脉冲信号；

所述第一高边NMOS晶体管根据收到的所述叠加低电平短脉冲信号的高电平信号进行开关操作，即在所述叠加低电平短脉冲信号为高电平时进行打开操作，在所述叠加低电平短脉冲信号为低电平时进行关闭操作；

所述第一低边NMOS晶体管根据输入的所述叠加高电平短脉冲信号的低电平信号进行开关操作，即在所述叠加高电平短脉冲信号为高电平时进行打开操作，在所述叠加高电平短脉冲信号为低电平时进行关闭操作；

在所述第一高边NMOS晶体管关闭状态，并且所述第一低边NMOS晶体管打开状态时，对地导通，此时第一二极管导通，第一电容C1重新被VDD充电，生成所述VBST1，即VBST1=VDD；

在所述第一高边调节模块打开状态，并且所述第一低边调节模块关闭状态时，对VDD导通，此时第一二极管关闭，生成VBST1，VBST1等于VDDP与VDD之和，即VBST1=VDDP+VDD。

VBST1与所述第一高边驱动模块的第三输入端连接，用于控制所述第一高边驱动模块的导通和断开。

通过每个周期的短脉冲信号，会使得每个周期VBST1可以重新被VDD充电，从而生成高于VDD的VBST1。

每当duty on时，短脉冲生成模块12生成短脉冲信号，利用调节模块14和高压驱动电源生成模块15，在短脉冲信号期间，在第一高边NMOS晶体管和第二高边NMOS晶体管关闭，第一低边NMOS晶体管和第二低边NMOS晶体管导通时，第一电压VBST1被VDD充电，在第一高边NMOS晶体管和第二高边NMOS晶体管导通，第一低边NMOS晶体管和第二低边NMOS晶体管关闭时，生成VBST1，VBST1等于VDDP+VDD。

图4为本申请一个实施例在Boost模式下的波形示意图。如图4所示，在Boostmode, 不同于传统高边驱动电源生成方式，在duty on 时，由短脉冲生成模块12生成SW_MN0、SW_MN1插入短暂的短脉冲信号，利用调节模块14和高压驱动电源生成电路15，在短脉冲信号期间，SW_MN0=0/SW_MN1=1 时，第一电容C1重新被VDD充电，SW_MN0=1、SW_MN1=0 时，生成VBST1，VBST1=VDDP+VDD。

具体地，本申请实施例中，所述短脉冲生成模块12通过数字电路实现。

根据本申请实施例的驱动电源的生成电路，能够实现不需要内部做charge pump电路生成恒定驱动电源，只增加部分数字电路模块，即短脉冲生成模块，当Buck-BoostDCDC在Buck mode 和Boost mode互相转换时，生成驱动高边调节模块的驱动电源信号VBST1、VBST2，使得模式切换更方便，更迅速，易于实现，以及具有相对较小的面积。

实施例2

图5为根据本申请实施例的驱动电源的生成方法流程示意图。参考图5所示，该方法包括以下步骤：

在步骤501，接收输出电压和基准电压，生成脉冲宽度调制信号并输出；

在步骤502，接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出；

在步骤503，接收所述脉冲宽度调制信号和所述短脉冲信号，生成电平信号输出；

在步骤504，接收所述电平信号，输出负载电流和输出电压；

在步骤505，接收所述负载电流，生成第一驱动电源信号VBST1和第二驱动电源信号VBST2，为驱动模块提供高压电源，实现对调节模块的控制。

进一步地，本申请实施例中，所述接收输出电压和基准电压，生成脉冲宽度调制信号并输出的步骤，包括：

将所述输出电压和所述基准电压的误差进行放大、补偿后，与采样电压进行比较，再通过组合逻辑将比较结果生成所述脉冲宽度调制信号和所述控制信号并输出。

进一步地，本申请实施例中，所述接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出的步骤，包括：

根据所述工作模式信号选择工作模式，根据所述时间窗选择信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，生成短脉冲宽度信号并输出。

需要说明的是，上述实施例中的驱动电源的生成系统的解释说明也适用于上述实施例中的的驱动电源的生成方法，此处不再赘述。

根据本申请实施例的驱动电源的生成方法，能够实现不需要内部做charge pump电路生成恒定驱动电源，只增加部分数字电路模块，即短脉冲生成模块，当Buck-BoostDCDC在Buck mode 和Boost mode互相转换时，生成驱动高边调节模块的驱动电源信号VBST1、VBST2，使得模式切换更方便，更迅速，易于实现，以及具有相对较小的面积。

实施例3

图6为根据本申请实施例的芯片结构示意图。参考图6所示，该芯片60上集成有如上所述的驱动电源的生成电路10。

实施例4

图7为根据本申请实施例的电路板结构示意图。参考图7所示，该电路板70上包括如上所述的芯片60。

实施例5

图8为根据本申请实施例的车机结构示意图。参考图8所示，该车机80包括如上所述的芯片60。

实施例6

本申请一个实施例中，还提供了一种电子设备，包括：存储器和处理器，所述存储器中存储有计算机指令，所述处理器被设置为运行所述指令以执行上述实施例的驱动电源的生成方法的步骤。

实施例7

本申请一个实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的系统中所包含的；也可以是单独存在，而未装配入该系统中。上述计算机可读存储介质承载有一个或者多个计算机指令，当上述一个或者多个计算机指令被执行时，实现上述实施例的驱动电源的生成方法的步骤。

本申请的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质，例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

本领域普通技术人员可以理解：以上仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (18)

1.一种驱动电源的生成电路，其特征在于，包括：

脉冲宽度调制模块，被配置为接收输出电压和基准电压，生成脉冲宽度调制信号和控制信号并输出；

短脉冲生成模块，被配置为接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出；

驱动模块，被配置为接收所述脉冲宽度调制信号和所述短脉冲信号，生成电平信号并输出，来控制调节模块的导通与关闭状态；

所述调节模块，被配置为接收所述电平信号，输出负载电流和输出电压；以及

所述驱动电源生成模块，被配置为接收所述负载电流，生成第一驱动电源信号和第二驱动电源信号，为所述驱动模块提供高压电源，实现对所述调节模块的控制。

2.根据权利要求1所述的驱动电源的生成电路，其特征在于，所述脉冲宽度调制模块，具体被配置为将所述输出电压和所述基准电压的误差进行运算放大、补偿后，与采样电压进行比较，通过组合逻辑将比较结果生成所述脉冲宽度调制信号和所述控制信号并输出。

3.根据权利要求1所述的驱动电源的生成电路，其特征在于，所述短脉冲生成模块，具体被配置为根据所述工作模式信号选择工作模式，根据所述时间窗选择信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，通过组合逻辑，生成短脉冲宽度信号并输出。

4.根据权利要求1所述的驱动电源的生成电路，其特征在于，所述驱动模块包括：第一高边驱动模块、第二高边驱动模块、第一低边驱动模块和第二低边驱动模块，所述第一高边驱动模块、所述第一高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块的第一输入端分别与所述脉冲宽度调制模块的输出端连接，所述第一高边驱动模块、所述第一高边驱动模块、所述第一低边驱动模块和所述第二低边驱动模块的第二输入端分别与所述短脉冲生成模块的输出端连接。

5.根据权利要求4所述的驱动电源的生成电路，其特征在于，所述调节模块包括：第一高边调节模块、第二高边调节模块、第一低边调节模块和第二低边调节模块，所述第一高边调节模块的控制端与所述第一高边驱动模块的输出端连接，所述第二高边调节模块的控制端与所述第二高边驱动模块的输出端连接，所述第一低边调节模块的控制端与所述第一低边驱动模块的输出端连接，所述第二低边调节模块的控制端与所述第二低边驱动模块的输出端连接，所述第一高边调节模块的第一端被配置为接收片外供电电压所述第一高边调节模块的第二端与所述第一低边调节模块的第一端连接，所述第二高边调节模块的第一端被配置为连接输出电压，所述第二高边调节模块的第二端与所述第二低边调节模块的第一端连接，所述第一低边调节模块的第二端被配置为接地，所述所述第二低边调节模块的第二端被配置为接地。

6.根据权利要求5所述的驱动电源的生成电路，其特征在于，所述驱动电源生成模块的第一端与所述第一高边调节模块的第二端连接，所述高压驱动电源生成模块的第二端与所述第二高边调节模块的第二端连接，所述高压驱动电源生成模块的第三端被配置为接收片内供电电压；

所述第一驱动电源信号与所述第一高边驱动模块的第三输入端连接，用于为所述第一高边驱动模块提供高压电源；

所述第二驱动电源信号与所述第二高边驱动模块的第三输入端连接，用于为所述第二高边驱动模块提供高压电源。

7.根据权利要求6所述的驱动电源的生成电路，其特征在于，所述驱动电源生成模块包括：第一电容、第二电容、第一二极管、第二二极管和电感；

所述电感的第一端与所述第一高边调节模块的第二端连接，所述电感的第二端与第二高边调节模块的第二端连接；

所述第一电容的一端与所述第一高边调节模块的第二端连接，另一端与所述第一二极管的阴极连接；

所述第一二极管的阳极被配置为接收所述片内供电电压；

所述第二电容的一端与所述第二高边调节模块的第二端连接，另一端与所述第二二极管的阴极连接；

所述第二二极管的阳极被配置为接收所述片内供电电压。

8.根据权利要求7所述的驱动电源的生成电路，其特征在于，当所述工作模式为Buck降压模式时，

所述脉冲宽度调制模块，生成脉冲宽度调制信号并分别发送给所述第一高边驱动模块、所述第一低边驱动模块，生成控制信号发送给短脉冲生成模块；

所述短脉冲生成模块，生成短脉冲宽度信号并输出，发送给所述第二高边驱动模块和所述第二低边驱动模块；

所述第一高边驱动模块收到所述脉冲宽度调制信号后，生成所述高边驱动电平信号发送给所述第一高边调节模块；

所述第一低边驱动模块收到所述脉冲宽度调制信号后，生成所述低边驱动电平信号发送给第一低边调节模块；

所述第二高边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加低电平短脉冲信号的高电平信号发送给所述第二高边调节模块；

所述第二低边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加高电平短脉冲信号的低电平信号发送给所述第二低边调节模块；

所述第二高边调节模块根据收到的所述叠加低电平短脉冲信号的高电平信号进行开关操作，即在所述叠加低电平短脉冲信号为高电平时进行打开操作，所述叠加低电平短脉冲信号为低电平时进行关闭操作；

所述第二低边调节模块根据输入的所述叠加高电平短脉冲信号的低电平信号进行开关操作，即所述叠加高电平短脉冲信号为高电平时进行打开操作，在所述叠加高电平短脉冲信号为低电平时进行关闭操作；

在所述第二高边调节模块关闭状态，并且所述第二低边调节模块打开状态时，所述第二二极管打开，所述第二电容被被所述片内供电电压充电，生成所述第二驱动电源；

在所述第二高边调节模块打开状态，并且所述第二低边调节模块关闭状态时，所述第二二极管关闭，生成所述第二驱动电源信号，所述第二驱动电源信号的电压等于输出电压与所述片内供电电压之和。

9.根据权利要求7所述的驱动电源的生成电路，其特征在于，当所述工作模式为Boost升压模式时，

所述脉冲宽度调制模块，生成所述脉冲宽度调制信号分别发送给所述第二高边驱动模块、所述第二低边驱动模块，生成所述控制信号发送给所述短脉冲生成模块；

所述短脉冲生成模块，生成所述短脉冲宽度信号并发送给所述第一高边驱动模块和所述第一低边驱动模块；

所述第二高边驱动模块收到所述脉冲宽度调制信号后，生成高边驱动电平信号发送给所述第二高边调节模块；

所述第二低边驱动模块收到所述脉冲宽度调制信号后，生成低边驱动电平信号发送给所述第二低边调节模块；

所述第一高边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加低电平短脉冲信号的高电平信号发送给所述第一高边调节模块；

所述第一低边驱动模块接收到所述脉冲宽度调制信号和所述短脉冲信号后，生成叠加高电平短脉冲信号的低电平信号发送给所述第一低边调节模块；

所述第一高边调节模块根据收到的所述叠加低电平短脉冲信号的高电平信号进行开关操作，即在所述叠加低电平短脉冲信号为高电平时进行打开操作，在所述叠加低电平短脉冲信号为低电平时进行关闭操作；

所述第一低边调节模块根据输入的所述叠加高电平短脉冲信号的低电平信号进行开关操作，即在所述叠加高电平短脉冲信号为高电平时进行打开操作，在所述叠加高电平短脉冲信号为低电平时进行关闭操作；

在所述第一高边调节模块关闭状态，并且所述第一低边调节模块打开状态时，所述第一二极管打开，所述第一电容被所述片内供电电压充电，生成所述第一驱动电源信号；

在所述第一高边调节模块打开状态，并且所述第一低边调节模块关闭状态时，所述第一二极管关闭，生成所述第一驱动电源信号，第一驱动电源信号的电压等于所述片外供电电压与所述片内供电电压之和。

10.根据权利要求5所述的驱动电源的生成电路，其特征在于，所述第一高边调节模块、第二高边调节模块、第一低边调节模块、第二低边调节模块为以下中的一种：

晶体管和场效应管。

11.一种驱动电源的生成方法，应用于驱动电源的生成电路，包括：

接收输出电压和基准电压，生成脉冲宽度调制信号并输出；

接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出；

接收所述脉冲宽度调制信号和所述短脉冲信号，生成电平信号输出；

接收所述电平信号，输出负载电流和输出电压；

接收所述负载电流，接收所述负载电流，生成第一驱动电源信号和第二驱动电源信号，为驱动模块提供高压电源，实现对调节模块的控制。

12.根据权利要求11所述的方法，其特征在于，所述接收输出电压、基准电压和脉冲宽度调制信号，生成脉冲宽度调制信号并输出的步骤，包括：

将所述输出电压和所述基准电压的误差进行放大、补偿后，与采样电压进行比较，再通过组合逻辑将比较结果生成所述脉冲宽度调制信号和所述控制信号并输出。

13.根据权利要求11所述的方法，其特征在于，所述接收工作模式信号、时间窗选择信号和所述控制信号，生成短脉冲信号并输出的步骤，包括：

根据所述工作模式信号选择工作模式，根据所述时间窗选择信号选择脉宽，在所述控制信号的控制下，按照已选的所述工作模式和所述脉宽，生成短脉冲宽度信号并输出。

14.一种芯片，其特征在于，所述芯片上集成有权利要求1-10任一项所述的驱动电源的生成电路。

15.一种电路板，其特征在于，包括权利要求14所述的芯片。

16.一种车机，其特征在于，包括权利要求14所述的芯片。

17.一种电子设备，包括，存储器和处理器，其特征在于，所述存储器中存储有计算机指令，所述处理器被设置为运行所述指令以执行权利要求11至13任一项所述的驱动电源的生成方法的步骤。

18.一种计算机可读存储介质，其特征在于，其上存储有计算机指令，当计算机指令运行时执行权利要求11至13任一项所述的驱动电源的生成方法。

Images