JP4780176B2 - スペクトラム拡散回路 - Google Patents
スペクトラム拡散回路 Download PDFInfo
- Publication number
- JP4780176B2 JP4780176B2 JP2008282891A JP2008282891A JP4780176B2 JP 4780176 B2 JP4780176 B2 JP 4780176B2 JP 2008282891 A JP2008282891 A JP 2008282891A JP 2008282891 A JP2008282891 A JP 2008282891A JP 4780176 B2 JP4780176 B2 JP 4780176B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- khz
- signal
- frequencies
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
また、特許文献2には、PLL回路を用いて周波数変調された基準信号と同期するように三角波を生成し、生成した三角波に基づいて入力信号をPWM増幅することにより出力信号を得る技術が開示されている。
また、従来の技術では、出力信号のスペクトラムを拡散させるために、周波数変調回路やPLL回路が必要となるため、回路構成が複雑になるといった問題があった。
以上の事情に鑑みて、本発明は、簡単な構成で、不要電磁輻射を確実に低減するという課題の解決を目的としている。
前記4種類以上の周波数が、低い方から高い方に向けて順番に配列する4種類の周波数f1〜f4である場合、前記制御手段は、周波数f1〜f4の何れかを起点として、周波数f2→周波数f4→周波数f3→周波数f1→周波数f2というサイクル、又は、周波数f2→周波数f1→周波数f3→周波数f4→周波数f2というサイクルで、周波数f1〜f4を順次選択する。
図1を参照して、本発明の実施形態に係るスペクトラム拡散回路の構成を説明する。同図に示されるスペクトラム拡散回路100は、第1クロック信号CK1及び第2クロック信号CK2を発生する信号発生部10と、信号発生部10で発生する第1クロック信号CK1及び第2クロック信号CK2の周波数を制御する制御部20を備える。
次に、クロック信号生成回路14は、インバータ141、ナンド回路142及び143、Dフリップフロップ144を備える。インバータ141、ナンド回路142及び143はSRフリップフロップを構成する。SRフリップフロップの出力信号はナンド回路142の出力端子から第1クロック信号CK1として取り出される。SRフリップフロップは、インバータ141の入力信号がローレベルからハイレベルに遷移すると第1クロック信号CK1の論理レベルをハイレベルにセットし、ナンド回路143に入力信号がハイレベルからローレベルに遷移すると第1クロック信号CK1の論理レベルをローレベルにリセットする。また、Dフリップフロップ144はデータ入力端子Dとデータ出力端子QN(反転出力端子)が接続されているので、クロック入力端子に供給される第1クロック信号CK1を2分周して第2クロック信号CK2として出力する。Dフリップフロップ144は2分周回路として機能する。このように2分周して第2クロック信号CK2を生成するので、第1クロック信号CK1のデューティ比は50%でなくても、第2クロック信号CK2のデューティ比は50%にすることができる。したがって、上述した電流供給ユニットU1〜U5において放電の電流値と充電の電流値が不一致であってもデューティ比が50%の第2クロック信号CK2を出力することができる。
時刻t3において三角波TRIが上限電圧ULMTを上回ると、コンパレータ131の出力信号Y1はローレベルからハイレベルに遷移する。そして、時刻t4において三角波TRIが上限電圧ULMTを下回ると、出力信号Y1がハイレベルからローレベルに遷移する。出力信号Y1はインバータ141によって論理レベルが反転され、信号Y2としてナンド回路142に供給される。信号Y2がローレベルになると、第1クロック信号CK1の論理レベルがハイレベルにセットされる。これによって、三角波TRIが下限電圧DLMTを下回るか、あるいは上限電圧ULMTを上回ると、第1クロック信号CK1の論理レベルが反転する。
上述した実施形態においては、1シーケンスで5つ周波数を選択したが、選択の対象となる周波数は、3以上であればよい。例えば、選択の対象となる周波数が図8(A)に示すようにfa、fb、fc、…、fx、fy、fzである場合を想定する。この場合、最も高い周波数はfzであり、最も低い周波数はfaである。ここで、最高周波数fz及び最低周波数faを第1周波数f1、第1周波数f1に隣接する周波数を第2周波数f2(fb及びfy)、第2周波数f2に隣接する周波数のうち第1周波数f1を除いた周波数を第3周波数f3(fc及びfx)とする。この周波数の配置において、複数の周波数を、低い方から高い方に向けて又は高い方から低い方に向けて一つおきに順次選択する。最高周波数fz及び最低周波数faの近傍の選択は以下のように行う。
(1)選択の対象となる周波数が3個の場合
図9に選択の対象となる周波数が3個の場合の選択順序を示す。図9(A)に示す例では、510KHz→490KHz→500KHz→510KHz…の順で周波数を選択する。この場合、490KHzは第1周波数f1、500KHzは第2周波数f2、510KHzは第3周波数f3に相当する。この例では、第1〜第3周波数f1〜f3のうち、第3周波数f3(510KHz)を最初に選択するので、次に、第1周波数f1(490KHz)を選択し、その次に第2周波数(500KHz)を選択する。また図9(B)に示す例では、490KHz→510KHz→500KHz→490KHz…の順で周波数を選択する。この場合、510KHzは第1周波数f1、500KHzは第2周波数f2、510KHzは第3周波数f3に相当する。
図10に選択の対象となる周波数が4個の場合の選択順序を示す。図10(A)に示す例では、500KHz→520KHz→510KHz→490KHz→500KHz…の順で周波数を選択する。この場合、520KHzは第1周波数f1、510KHzは第2周波数f2、500KHzは第3周波数f3に相当する。この例では、第1〜第3周波数f1〜f3のうち、第3周波数f3(500KHz)を最初に選択するので、次に、第1周波数f1(520KHz)を選択し、その次に第2周波数(510KHz)を選択する。また図9(B)に示す例では、500KHz→490KHz→510KHz→520KHz→500KHz…の順で周波数を選択する。この場合、490KHzは第1周波数f1、500KHzは第2周波数f2、510KHzは第3周波数f3に相当し、第2周波数f2(500KHz)を最初に選択するので、次に、第1周波数f1(490KHz)を選択し、その次に第2周波数(510KHz)を選択する。
この場合は、上述した実施形態において図5を参照して説明した通りである。
(4)選択の対象となる周波数が6個の場合
図11に選択の対象となる周波数が6個の場合の選択順序を示す。図11(A)に示す例では、500KHz→520KHz→530KHz→510KHz→490KHz→480KHz→500KHz…の順で周波数を選択する。この場合、530KHzは第1周波数f1、520KHzは第2周波数f2、510KHzは第3周波数f3に相当する。この例では、第1〜第3周波数f1〜f3のうち、第2周波数f2(520KHz)を最初に選択するので、次に、第1周波数f1(530KHz)を選択し、その次に第3周波数(510KHz)を選択する。また図11(B)に示す例では、500KHz→480KHz→490KHz→510KHz→530KHz→520KHz→500KHz…の順で周波数を選択する。この場合、480KHzは第1周波数f1、490KHzは第2周波数f2、500KHzは第3周波数f3に相当し、第3周波数f3(500KHz)を最初に選択するので、次に、第1周波数f1(480KHz)を選択し、その次に第2周波数(490KHz)を選択する。
図12に選択の対象となる周波数が7個の場合の選択順序を示す。図12(A)に示す例では、500KHz→520KHz→530KHz→510KHz→490KHz→470KHz→480KHz→500KHz…の順で周波数を選択する。この場合、530KHzは第1周波数f1、520KHzは第2周波数f2、510KHzは第3周波数f3に相当する。この例では、第1〜第3周波数f1〜f3のうち、第2周波数f2(520KHz)を最初に選択するので、次に、第1周波数f1(530KHz)を選択し、その次に第3周波数(510KHz)を選択する。また図12(B)に示す例では、500KHz→480KHz→470KHz→490KHz→510KHz→530KHz→520KHz→500KHz…の順で周波数を選択する。この場合、470KHzは第1周波数f1、480KHzは第2周波数f2、490KHzは第3周波数f3に相当し、第2周波数f2(480KHz)を最初に選択するので、次に、第1周波数f1(470KHz)を選択し、その次に第3周波数(490KHz)を選択する。
以下、同様に選択の対象となる周波数を拡大することができる。
Claims (4)
- 一回のシーケンスにおいて、N種類(Nは3以上の自然数)の周波数の中から既に指定した周波数と異なる周波数を所定の順序で選択して前記N種類の周波数を全て指定する指定信号を生成し、前記シーケンスを繰り返す制御手段と、
前記指定信号に基づいて、指定された周波数を有するクロック信号を順次発生する信号発生手段とを備え、
前記クロック信号を用いた信号処理の対象となる信号帯域の最高周波数fmaxと前記クロック信号の中心周波数fcとは、fmax<fc/Nを満たす
スペクトラム拡散回路。 - 1シーケンスの周波数fnは、fmax<fnを満たす
請求項1のスペクトラム拡散回路。 - 前記自然数Nは4以上であり、
前記制御手段は、
前記N種類の周波数のうち最も高い周波数又は最も低い周波数を第1周波数とし、前記第1周波数に隣接する周波数を第2周波数、前記第2周波数に隣接する周波数のうち前記第1周波数を除いた周波数を第3周波数としたとき、
前記第1乃至第3周波数のうち前記第3周波数を最先に選択した場合は、次に前記第1周波数を選択し、その次に前記第2周波数を選択し、さらに一つおきに、低い方から高い方又は高い方から低い方に向けて周波数を順次選択し、
前記第1乃至第3周波数のうち前記第2周波数を最先に選択した場合は、次に前記第1周波数を選択し、その次に前記第3周波数を選択し、さらに一つおきに、低い方から高い方又は高い方から低い方に向けて周波数を順次選択する、
請求項1または請求項2のスペクトラム拡散回路。 - 前記信号発生手段は、
複数の前記指定信号に応じた傾きの三角波を発生する三角波発生手段と、
前記三角波を基準電圧と比較する比較手段と、
前記比較手段による比較の結果に基づいて前記クロック信号を生成するクロック信号生成手段とを含み、
前記三角波発生手段は、
複数の前記指定信号に対応する複数の電流供給ユニットと、容量素子とを含み、前記容量素子の電圧を前記三角波として出力し、
前記複数の電流供給ユニットの各々は、
前記容量素子に電流を供給するオン状態と当該電流を遮断するオフ状態とが前記指定信号に応じて制御される第1定電流源と、
前記容量素子から電流を流し出すオン状態と当該電流を遮断するオフ状態とが前記指定信号に応じて制御される第2定電流源とを含む
請求項1から請求項3の何れかのスペクトラム拡散回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282891A JP4780176B2 (ja) | 2008-11-04 | 2008-11-04 | スペクトラム拡散回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282891A JP4780176B2 (ja) | 2008-11-04 | 2008-11-04 | スペクトラム拡散回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006188196A Division JP4240072B2 (ja) | 2006-07-07 | 2006-07-07 | スペクトラム拡散回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027757A JP2009027757A (ja) | 2009-02-05 |
JP4780176B2 true JP4780176B2 (ja) | 2011-09-28 |
Family
ID=40399044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282891A Expired - Fee Related JP4780176B2 (ja) | 2008-11-04 | 2008-11-04 | スペクトラム拡散回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4780176B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0964923A (ja) * | 1995-08-28 | 1997-03-07 | Sanyo Electric Co Ltd | ディジタル変調装置及びスペクトル拡散変調装置 |
FI974646A (fi) * | 1997-12-30 | 1999-07-01 | Nokia Networks Oy | Häiriöiden tasoittaminen matkaviestinjärjestelmässä |
JP3913447B2 (ja) * | 2000-06-14 | 2007-05-09 | 三菱電機株式会社 | 周波数ホッピング通信システムおよびその方法 |
JP4141247B2 (ja) * | 2002-12-24 | 2008-08-27 | 富士通株式会社 | スペクトラム拡散クロック発生回路 |
-
2008
- 2008-11-04 JP JP2008282891A patent/JP4780176B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009027757A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4240072B2 (ja) | スペクトラム拡散回路 | |
JP5785814B2 (ja) | スイッチング電源の制御回路、制御方法ならびにそれを用いたスイッチング電源および電子機器 | |
KR101135871B1 (ko) | 액정표시장치의 부스트 컨버터 | |
US8716995B2 (en) | Control circuit for switching power supply | |
US10199931B2 (en) | Device and method for hybrid feedback control of a switch-capacitor multi-unit voltage regulator | |
JP6210565B2 (ja) | チャージ・ポンプレギュレータおよびその制御方法 | |
US9143095B2 (en) | DC-DC converter and audio output unit | |
US8400103B2 (en) | Clock signal generator | |
JP2008079274A (ja) | 周波数比較器、周波数合成器及び関連方法 | |
CN107204744B (zh) | 使用扩展频谱减少基本及调制杂散的电路及方法 | |
US20100289548A1 (en) | Frequency Generator for Generating Signals with Variable Frequencies | |
US11601053B2 (en) | Spectral shaping of spread spectrum clocks/frequencies through post processing | |
US20190115986A1 (en) | SWITCH MODE DIRECT CURRENT-TO-DIRECT CURRENT (DC-to-DC) CONVERTERS WITH REDUCED SPURIOUS NOISE EMISSION | |
JP4780176B2 (ja) | スペクトラム拡散回路 | |
JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
JP2014113011A (ja) | スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器 | |
JP2004247828A (ja) | 発振回路 | |
JP2012115039A (ja) | スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器 | |
JP6952444B2 (ja) | 発振回路 | |
US11881767B2 (en) | Reduction of low frequency noise in a discrete spread spectrum timebase | |
JP2007135275A (ja) | スイッチング制御回路及びそれを用いた昇降圧dc−dcコンバータ | |
JP5941244B2 (ja) | クロック発生回路、電源供給システム及びクロック信号の周波数変更方法 | |
JP2021144570A (ja) | クロック発生装置 | |
US20120306539A1 (en) | Fractional-n clock generator and method thereof | |
JP4400145B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4780176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |