JP7193504B2 - スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 - Google Patents

スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 Download PDF

Info

Publication number
JP7193504B2
JP7193504B2 JP2020123781A JP2020123781A JP7193504B2 JP 7193504 B2 JP7193504 B2 JP 7193504B2 JP 2020123781 A JP2020123781 A JP 2020123781A JP 2020123781 A JP2020123781 A JP 2020123781A JP 7193504 B2 JP7193504 B2 JP 7193504B2
Authority
JP
Japan
Prior art keywords
signal
modulation
slope
frequency shift
modulation waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020123781A
Other languages
English (en)
Other versions
JP2022020343A (ja
Inventor
達也 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2020123781A priority Critical patent/JP7193504B2/ja
Priority to US17/332,071 priority patent/US11283481B2/en
Priority to CN202110605784.0A priority patent/CN114024873B/zh
Publication of JP2022020343A publication Critical patent/JP2022020343A/ja
Application granted granted Critical
Publication of JP7193504B2 publication Critical patent/JP7193504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B2001/6912—Spread spectrum techniques using chirp

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、基準信号のスペクトラムを拡散してスペクトラム拡散クロック信号を発生するスペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法に関する。
近年、ＩｏＴやクラウドコンピューティングの普及により通信システムは膨大なデータを扱うようになり、通信システムを構成する各種の通信機器のインタフェースは高速化とシリアル伝送化が進んでいる。例えば、ＵＳＢ（登録商標）（Universal Serial Bus）やＰＣＩｅ（登録商標）（Peripheral Component Interconnect Express）などのハイスピードシリアルバス（High Speed Serial Bus）の規格では、ＬＴＳＳＭ（Link Training and Status State Machine、以下、「リンク状態管理機構」と称する）と呼ばれるステートマシンにより、デバイス間の通信の初期化やリンク速度の調整などが管理されている。また、上記の規格では、電磁両立性（Electro-Magnetic Compatibility：ＥＭＣ）対策として、基準信号のスペクトラムを拡散したスペクトラム拡散クロック（Spread-Spectrum Clocking：ＳＳＣ）によるＳＳＣ変調が採用されている。
そして、通信機器における信号の品質評価の指標の一つとして、受信データのうちビット誤りが発生した数と受信データの総数との比較として定義されるビット誤り率（Bit Error Rate：ＢＥＲ）が知られている。ＢＥＲを測定する従来の誤り率測定装置は、パルスパターン発生装置（Pulse Pattern Generator：ＰＰＧ）から規格が定める特定パターンを高速に切り替えて出力することによって、被試験対象（Device Under Test：ＤＵＴ）が備えるリンク状態管理機構を制御し、特定のステートに遷移させる機能（シーケンスパターン機能）を備えている。なお、ＤＵＴをステート遷移させるパターンは規格で定められており、誤り率測定装置は、それらのパターンの出力順をシーケンスパターン機能により組み合わせて、ＰＰＧからパターンを出力するようになっている。
図１１は、リンク状態管理機構のステート遷移の一例を示しており、ステートとして、L0、L0s、L1、L2、Detect、Polling、Configuration、Disabled、Hot Reset、Loopback、Recoveryが定義されている。
ここで、この種の誤り率測定装置では、ＤＵＴの誤り率測定を行う際に、スペクトラム拡散されたスペクトラム拡散クロック信号（以下、「ＳＳＣ変調信号」とも称する）とデータ信号を用いて所望のパルスパターン信号を発生させてＤＵＴに入力させる必要がある。そのため、所望のスプレッド方式でＳＳＣ変調信号を発生することができるＳＳＣ発生器やパルスパターン発生装置が要求されている。
そして、従来のＳＳＣ発生器やパルスパターン発生装置の内部では、ＳＳＣ変調信号を発生させるために、所定の変調周波数を有する三角波を発生し、この三角波によって所定の基準周波数を有する基準信号を周波数掃引して周波数変調を掛けていた（例えば、特許文献１参照）。
ところで、ＵＳＢ４の規格においては、図１１に示したLoopback（ループバック）ステートなどの定常状態と、定常状態の間の途中の遷移状態であるトレーニング中の状態とでは動作要求が異なる。
図１２（ａ）は、定常状態におけるダウンスプレッド方式のＳＳＣ変調信号を発生するための変調用波形（三角波）の波形を示しており、縦軸は基準信号の基準周波数に対する周波数偏移を表している。この例では、基準周波数に対する周波数偏移の中心周波数は、基準周波数よりも２５００ｐｐｍほど低くなっている。また、変調用波形の周波数偏移の傾きは、三角波の１／２周期でその正負が切り替わるが、絶対値は常に一定である。
図１２（ｂ）は、トレーニング中の状態におけるダウンスプレッド方式のＳＳＣ変調信号を発生するための変調用波形を示しており、縦軸は基準信号の基準周波数に対する周波数偏移を表している。この変調用波形の前半部分における周波数偏移の傾きは、定常状態と異なり時間変動している。このため、基準周波数に対する周波数偏移の中心周波数は、図１２（ａ）の定常状態の場合よりもδｐｐｍだけ大きく（絶対値が小さく）なっている。なお、トレーニング中の変調用波形の後半部分は、定常状態の三角波と同様である。
近年、通信システムを構成する各種の通信機器の多くは、同期用のクロック信号を伝送せず、データ信号のみを伝送するようになっており、受信側の通信機器は、受信したデータ信号からクロック信号を再生するクロック再生回路を備えている。
トレーニング前の状態において、ＳＳＣ変調が掛かっていない基準信号に基づくパルスパターン信号をＤＵＴに入力している状態から、いきなり定常状態と同等のＳＳＣ変調が掛かった基準信号に基づくパルスパターン信号をＤＵＴに入力してしまうと、ＤＵＴ内のクロック再生回路の入力周波数変動が大きくなる。このため、クロック再生回路内でロックが外れて再生クロックが出力されなくなってしまい、正しくリンクトレーニングが行えなくなる。そこで、ＵＳＢ４などの規格では、ＳＳＣ変調が掛かっていない基準信号にまず、図１２（ｂ）に示すような定常状態でのＳＳＣ変調よりも周波数偏移の少ないＳＳＣ変調を掛けることにより、ＤＵＴ内のクロック再生回路の入力周波数変動を抑えることが要求されている。トレーニングが完了して定常状態へ移行した後は、定常状態でのＳＳＣ変調を基準信号に掛けることが可能になる。
特許第６６０６２１１号公報
しかしながら、特許文献１に開示されたような従来のＳＳＣ発生器は、定常状態のＳＳＣ変調を行うことは可能だが、ＵＳＢ４などの規格で要求されるトレーニング中のＳＳＣ変調のように、部分的に変調用波形の周波数偏移の傾きを変えることはできないという問題があった。
本発明は、このような従来の課題を解決するためになされたものであって、規格に応じた任意の周波数偏移のＳＳＣ変調を行うことができるスペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法を提供することを目的とする。
上記課題を解決するために、本発明に係るスペクトラム拡散クロック発生器は、基準信号を発生する基準信号発生源と、変調用波形を発生する変調用波形発生器と、前記変調用波形で前記基準信号を周波数変調してスペクトラム拡散クロック信号を発生する変調部と、前記変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能である変調制御部と、を備え、前記変調用波形発生器は、前記変調用波形の１／４周期ごとにパルス信号を出力するパルス信号出力部と、前記パルス信号のタイミングで前記変調用波形の周波数偏移の傾きの正負を表す周波数偏移方向情報を出力する周波数偏移方向情報出力部と、前記変調用波形の周波数偏移の傾きの絶対値を出力する傾き絶対値出力部と、前記周波数偏移方向情報と前記絶対値を掛け合わせて得られる前記傾きを出力する傾き出力部と、前記傾き出力部から出力された前記傾きに所定のクロック周期を掛けた値を、前記所定のクロック周期ごとの周波数偏移として算出する周波数偏移算出部と、前記周波数偏移算出部により算出された前記周波数偏移を前記所定のクロック周期ごとに累積加算することで、前記変調用波形を発生する累積加算回路と、を含み、前記変調制御部は、前記傾き絶対値出力部から出力される前記絶対値を制御する構成である。
この構成により、本発明に係るスペクトラム拡散クロック発生器は、変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能であるため、変調用波形の傾きを適切なタイミングで時間変動させて、規格に応じた任意の周波数偏移のＳＳＣ変調を行うことができる。さらに、本発明に係るスペクトラム拡散クロック発生器は、変調用波形の周波数偏移とその傾きを時間区間ごとに変化させることができるため、ＵＳＢ４に限らず、今後策定される様々なハイスピードシリアルバス規格への応用も可能である。
また、この構成により、本発明に係るスペクトラム拡散クロック発生器は、変調用波形の１／４周期ごとに出力されるパルス信号のタイミングで変調用波形の周波数偏移の傾きの正負を切り替えるため、所望のスプレッド方式（ダウンスプレッド、センタースプレッド、アッパースプレッドの何れかのスプレッド方式）に応じた変調用波形を生成することができる。
また、本発明に係るスペクトラム拡散クロック発生器においては、前記累積加算回路は、前記パルス信号のタイミングにおける前記変調用波形の１周期ごとの先頭の値を所定値にリセットする構成であってもよい。
この構成により、本発明に係るスペクトラム拡散クロック発生器は、変調用波形の１周期ごとの先頭の値を所定値にリセットするため、累積加算回路の累積加算処理において、変調用波形の１周期ごとに生じるずれが積算されて、変調用波形の周波数偏移の中心周波数が変化してしまうことを防止できる。
また、本発明に係るスペクトラム拡散クロック発生方法は、基準信号を発生する基準信号発生ステップと、変調用波形を発生する変調用波形発生ステップと、前記変調用波形で前記基準信号を周波数変調してスペクトラム拡散クロック信号を発生する変調ステップと、前記変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能である変調制御ステップと、を含み、前記変調用波形発生ステップは、前記変調用波形の１／４周期ごとにパルス信号を出力するパルス信号出力ステップと、前記パルス信号のタイミングで前記変調用波形の周波数偏移の傾きの正負を表す周波数偏移方向情報を出力する周波数偏移方向情報出力ステップと、前記変調用波形の周波数偏移の傾きの絶対値を出力する傾き絶対値出力ステップと、前記周波数偏移方向情報と前記絶対値を掛け合わせて得られる前記傾きを出力する傾き出力ステップと、前記傾き出力ステップから出力された前記傾きに所定のクロック周期を掛けた値を、前記所定のクロック周期ごとの周波数偏移として算出する周波数偏移算出ステップと、前記周波数偏移算出ステップにより算出された前記周波数偏移を前記所定のクロック周期ごとに累積加算することで、前記変調用波形を発生する累積加算ステップと、を含み、前記変調制御ステップは、前記傾き絶対値出力ステップから出力される前記絶対値を制御する構成である。
この構成により、本発明に係るスペクトラム拡散クロック発生方法は、変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能であるため、変調用波形の傾きを適切なタイミングで時間変動させて、規格に応じた任意の周波数偏移のＳＳＣ変調を行うことができる。さらに、本発明に係るスペクトラム拡散クロック発生方法は、変調用波形の周波数偏移とその傾きを時間区間ごとに変化させることができるため、ＵＳＢ４に限らず、今後策定される様々なハイスピードシリアルバス規格への応用も可能である。
また、この構成により、本発明に係るスペクトラム拡散クロック発生方法は、変調用波形の１／４周期ごとに出力されるパルス信号のタイミングで変調用波形の周波数偏移の傾きの正負を切り替えるため、所望のスプレッド方式（ダウンスプレッド、センタースプレッド、アッパースプレッドの何れかのスプレッド方式）に応じた変調用波形を生成することができる。
また、本発明に係るスペクトラム拡散クロック発生方法においては、前記累積加算ステップは、前記パルス信号のタイミングにおける前記変調用波形の１周期ごとの先頭の値を所定値にリセットする構成であってもよい。
この構成により、本発明に係るスペクトラム拡散クロック発生方法は、変調用波形の１周期ごとの先頭の値を所定値にリセットするため、累積加算回路の累積加算処理において、変調用波形の１周期ごとに生じるずれが積算されて、変調用波形の周波数偏移の中心周波数が変化してしまうことを防止できる。
また、本発明に係るパルスパターン発生装置は、上記のいずれかのスペクトラム拡散クロック発生器により発生された前記スペクトラム拡散クロック信号を用いてパルスパターン信号を発生する構成である。
この構成により、本発明に係るパルスパターン発生装置は、スペクトラム拡散クロック発生器からのＳＳＣ変調信号と外部から入力されるデータ信号とから所望の繰り返しパターンによるパルスパターン信号を発生することができる。
また、本発明に係るパルスパターン発生方法は、上記のいずれかのスペクトラム拡散クロック発生方法により発生された前記スペクトラム拡散クロック信号を用いてパルスパターン信号を発生するステップを含む構成である。
この構成により、本発明に係るパルスパターン発生方法は、スペクトラム拡散クロック発生器からのＳＳＣ変調信号と外部から入力されるデータ信号とから所望の繰り返しパターンによるパルスパターン信号を発生することができる。
また、本発明に係る誤り率測定装置は、上記のパルスパターン発生装置と、被試験対象を試験するための試験信号の入力に伴って前記被試験対象から出力される被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を算出する誤り率算出部と、を備え、前記試験信号は、前記パルスパターン発生装置により発生された前記パルスパターン信号である構成である。
この構成により、本発明に係る誤り率測定装置は、ＳＳＣ変調信号により変調されたパルスパターン信号を試験信号として用いて、被試験対象の誤り率測定を行うことができる。
また、本発明に係る誤り率測定方法は、上記のパルスパターン発生方法と、被試験対象を試験するための試験信号の入力に伴って前記被試験対象から出力される被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を算出する誤り率算出ステップと、を含み、前記試験信号は、前記パルスパターン発生方法により発生された前記パルスパターン信号である構成である。
この構成により、本発明に係る誤り率測定方法は、ＳＳＣ変調信号により変調されたパルスパターン信号を試験信号として用いて、被試験対象の誤り率測定を行うことができる。
本発明は、規格に応じた任意の周波数偏移のＳＳＣ変調を行うことができるスペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法を提供するものである。
本発明の第１の実施形態に係るＳＳＣ発生器の構成を示すブロック図である。 本発明の第１の実施形態に係るＳＳＣ発生器が備える変調用波形発生器による定常状態のＳＳＣ変調用の三角波の生成を示す説明図である。 本発明の第１の実施形態に係るＳＳＣ発生器が備える変調用波形発生器により発生される変調用波形の一例を示すグラフである。 （ａ）は時間区間ごとの変調用波形の周波数偏移の傾きの絶対値の一例を示す表であり、（ｂ）は可変区間（第２区間）における変調用波形の周波数偏移の傾きの絶対値の一例を示す表である。 本発明の第１の実施形態に係るＳＳＣ発生器が備える変調用波形発生器によるトレーニング中のＳＳＣ変調用の変調用波形の生成を示す説明図であって、（ａ）は第１区間におけるＳＳＣ変調用の変調用波形の生成を示しており、（ｂ）は第２区間におけるＳＳＣ変調用の変調用波形の生成を示している。 （ａ）は従来の累積加算回路における周期ごとの出力のずれを示す説明図であり、（ｂ）は本発明の第１の実施形態における累積加算回路における周期ごとの出力のずれの補正処理を示す説明図である。 本発明の第１の実施形態に係るＳＳＣ発生器を用いるＳＳＣ発生方法の処理を示すフローチャートである。 本発明の第２の実施形態に係る誤り率測定装置の構成を示すブロック図である。 本発明の第２の実施形態に係る誤り率測定装置が備えるパルスパターン発生装置の構成を示すブロック図である。 本発明の第２の実施形態に係るパルスパターン発生方法及び誤り率測定方法の処理を示すフローチャートである。 リンク状態管理機構のステート遷移を示す図である。 （ａ）は定常状態におけるダウンスプレッド方式のＳＳＣ変調信号を発生するための三角波の波形を示すグラフであり、（ｂ）はトレーニング中の状態におけるダウンスプレッド方式のＳＳＣ変調信号を発生するための変調用波形を示すグラフである。
以下、本発明に係るスペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法の実施形態について図面を用いて説明する。以下では、ＵＳＢ４の規格を例に挙げて説明する。
（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係るスペクトラム拡散クロック発生器（以下、「ＳＳＣ発生器」とも称する）１は、基準信号発生源１０と、変調用波形発生器２０と、変調部３０と、操作部４０と、表示部４１と、制御部４２と、を備える。
基準信号発生源１０は、基準周波数Ｆｃの基準信号（クロック信号）を発生するようになっている。基準周波数Ｆｃは、例えば数ＧＨｚ程度の周波数である。
変調用波形発生器２０は、基準信号に対してＳＳＣ変調を行うための変調用波形を発生するものであり、パルス信号出力部２１と、周波数偏移方向情報出力部２２と、傾き絶対値出力部２３と、傾き出力部２４と、周波数偏移算出部２５と、累積加算回路２６と、を含む。
パルス信号出力部２１は、変調用波形の１／４周期ごとに、変調周波数情報としてのパルス信号を出力するようになっている。ここで、変調用波形の変調周波数は、ＵＳＢ４の場合、３０～３３ｋＨｚの範囲で設定可能である。
周波数偏移方向情報出力部２２は、パルス信号出力部２１から出力されたパルス信号のタイミング、すなわち変調用波形の１／４周期ごとに、変調用波形の周波数偏移の傾きの正負を表す＋１又は－１の値からなる周波数偏移方向情報を出力するようになっている。例えば、ＵＳＢ４のダウンスプレッドの場合の周波数偏移方向情報は、－１，－１，＋１，＋１となる。
傾き絶対値出力部２３は、変調用波形の周波数偏移の傾きの絶対値を出力するようになっている。この傾きは、ユーザによる操作部４０への操作入力により指定される変調周波数や任意の時間区間ごとの周波数偏移の振幅に応じて決まる。
傾き出力部２４は、周波数偏移方向情報出力部２２から出力された周波数偏移方向情報と、傾き絶対値出力部２３から出力された変調用波形の周波数偏移の傾きの絶対値を掛け合わせて得られる値、すなわち、変調用波形の周波数偏移の傾きを出力するようになっている。
周波数偏移算出部２５は、傾き出力部２４から出力された変調用波形の周波数偏移の傾きに所定のクロック周期Ｔｃｌｋを掛けた値を、所定のクロック周期Ｔｃｌｋごとの周波数偏移として算出するようになっている。
累積加算回路２６は、周波数偏移算出部２５により算出された周波数偏移を所定のクロック周期Ｔｃｌｋごとに累積加算することで、変調用波形を発生するようになっている。なお、パルス信号出力部２１、周波数偏移方向情報出力部２２、傾き絶対値出力部２３、傾き出力部２４、周波数偏移算出部２５、及び累積加算回路２６には、上記の所定のクロック周期Ｔｃｌｋを与える動作クロックが外部から入力される。
図２は、変調用波形発生器２０による定常状態の変調用波形（三角波）の生成手順を示している。以下、変調用波形発生器２０がＵＳＢ４のダウンスプレッド方式のＳＳＣ変調信号を発生する場合を例に挙げて説明する。また、変調周波数を３２ｋＨｚ、周波数偏移の振幅を５０００ｐｐｍとする。この場合、周波数偏移の傾きの絶対値は、０．３２ｐｐｍ／ｎｓとなる。
まず、図２の最上段に示すように、パルス信号出力部２１は、変調用波形の１／４周期ごとに、変調周波数情報としてのパルス信号を出力する。ここで、変調用波形の１周期は３１２５０ｎｓである。
次に、図２の２段目に示すように、周波数偏移方向情報出力部２２は、変調用波形の１／４周期ごとに－１，－１，＋１，＋１となるダウンスプレッド方式の周波数偏移方向情報を出力する。
次に、傾き絶対値出力部２３は、変調用波形の周波数偏移の傾きの絶対値として、０．３２ｐｐｍ／ｎｓを出力する。これにより、図２の３段目に示すように、傾き出力部２４は、変調用波形の周波数偏移の傾きとして、－０．３２ｐｐｍ／ｎｓ又は＋０．３２ｐｐｍ／ｎｓを出力する。
次に、周波数偏移算出部２５は、－０．３２×Ｔｃｌｋ又は＋０．３２×Ｔｃｌｋを、所定のクロック周期Ｔｃｌｋごとの周波数偏移として累積加算回路２６に出力する。累積加算回路２６は、－０．３２×Ｔｃｌｋ又は＋０．３２×Ｔｃｌｋを所定のクロック周期Ｔｃｌｋごとに累積加算することで、図２の最下段に示すような変調用波形（三角波）を発生する。
次に、変調用波形発生器２０によるトレーニング中の変調用波形の生成について説明する。例えば、ＵＳＢ４の規格で求められているトレーニング中の変調用波形は、変調周波数３２ｋＨｚにおいて図３に示すようなものである。
ＵＳＢ４の規格では、周波数偏移は、ＳＳＣ変調が開始されるまで－３００～３００ｐｐｍ、ＳＳＣ変調の開始から２００ｎｓ経過したときに－１４００ｐｐｍ、ＳＳＣ変調の開始から１０００ｎｓ経過したときに－２２００ｐｐｍとなっている。
図３の例において、０～３１２５０ｎｓの時間区間を第１区間、３１２５０～６２５００ｎｓの時間区間を第２区間、６２５００～９３７５０ｎｓの時間区間を第３区間、９３７５０～１２５０００ｎｓの時間区間を第４区間と呼ぶことにすると、各時間区間の周波数偏移の傾きの絶対値は、図４（ａ）のように与えられる。
すなわち、第１区間の周波数偏移の傾きの絶対値は０ｐｐｍ／ｎｓである。第２区間の周波数偏移の傾きの絶対値は、０～２／４周期で可変、２／４～４／４周期で０．３２ｐｐｍ／ｎｓである。第３区間及び第４区間の周波数偏移の傾きの絶対値は０.３２ｐｐｍ／ｎｓである。つまり、第２区間の２／４周期から第４区間までは、定常状態と同様のＳＳＣ変調が行われる。なお、トレーニング中は、上記の第１区間から第４区間までの波形が繰り返されることになる。
図４（ｂ）は、可変区間である第２区間の０～２／４周期の周波数偏移の傾きの絶対値の一例を示している。すなわち、第２区間の０～２００ｎｓの周波数偏移の傾きの絶対値は７ｐｐｍ／ｎｓである。第２区間の２００ｎｓ～１０００ｎｓの周波数偏移の傾きの絶対値は１ｐｐｍ／ｎｓである。第２区間の１０００ｎｓ～２／４周期の周波数偏移の傾きの絶対値は約０.１９１ｐｐｍ／ｎｓである。ここで、０．１９１は、小数点第４位で四捨五入をした値である。
図５（ａ）は、変調用波形発生器２０によるトレーニング中の第１区間の変調用波形の生成手順を示している。
まず、図５（ａ）の最上段に示すように、パルス信号出力部２１は、変調用波形の１／４周期ごとに、変調周波数情報としてのパルス信号を出力する。
次に、図５（ａ）の２段目に示すように、周波数偏移方向情報出力部２２は、変調用波形の１／４周期ごとに－１，－１，＋１，＋１となるダウンスプレッド方式の周波数偏移方向情報を出力する。
次に、傾き絶対値出力部２３は、変調用波形の周波数偏移の傾きの絶対値として、０ｐｐｍを出力する。これにより、図５（ａ）の３段目に示すように、傾き出力部２４は、変調用波形の周波数偏移の傾きとして、０ｐｐｍを出力する。
次に、周波数偏移算出部２５は、０×Ｔｃｌｋを、所定のクロック周期Ｔｃｌｋごとの周波数偏移として累積加算回路２６に出力する。累積加算回路２６は、０×Ｔｃｌｋを所定のクロック周期Ｔｃｌｋごとに累積加算することで、図５（ａ）の最下段に示すような変調用波形を発生する。
図５（ｂ）は、変調用波形発生器２０によるトレーニング中の第２区間の変調用波形の生成手順を示している。
まず、図５（ｂ）の最上段に示すように、パルス信号出力部２１は、変調用波形の１／４周期ごとに、変調周波数情報としてのパルス信号を出力する。
次に、図５（ｂ）の２段目に示すように、周波数偏移方向情報出力部２２は、変調用波形の１／４周期ごとに－１，－１，＋１，＋１となるダウンスプレッド方式の周波数偏移方向情報を出力する。
次に、傾き絶対値出力部２３は、変調用波形の周波数偏移の傾きの絶対値として、図４に示した値、すなわち、０～２００ｎｓで７ｐｐｍ／ｎｓ、２００ｎｓ～１０００ｎｓで１ｐｐｍ／ｎｓ、１０００ｎｓ～２／４周期で約０.１９１ｐｐｍ／ｎｓ、２／４～４／４周期で０．３２ｐｐｍ／ｎｓを出力する。これにより、図５（ｂ）の３段目に示すように、傾き出力部２４は、変調用波形の周波数偏移の傾きとして、それぞれ－７ｐｐｍ／ｎｓ，－１ｐｐｍ／ｎｓ，約－０．１９１ｐｐｍ／ｎｓ，０．３２ｐｐｍ／ｎｓを出力する。
次に、周波数偏移算出部２５は、－７×Ｔｃｌｋ，－１×Ｔｃｌｋ，約－０．１９１×Ｔｃｌｋ，０．３２ｐｐｍ×Ｔｃｌｋを、所定のクロック周期Ｔｃｌｋごとの周波数偏移として累積加算回路２６に出力する。累積加算回路２６は、－７×Ｔｃｌｋ，－１×Ｔｃｌｋ，約－０．１９１×Ｔｃｌｋ，０．３２ｐｐｍ×Ｔｃｌｋを所定のクロック周期Ｔｃｌｋごとに累積加算することで、図５（ｂ）の最下段に示すような変調用波形を発生する。なお、累積加算回路２６は、第３区間及び第４区間においては、定常状態の三角波と同じ変調用波形を出力する。
図１に示す制御部４２は、変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能な変調制御部４２ａを含む。例えば、変調制御部４２ａは、傾き絶対値出力部２３から出力される変調用波形の周波数偏移の傾きの絶対値を任意の時間区間において任意に制御する。また、変調制御部４２ａは、変調用波形発生器２０を構成する上記各部の動作を制御するようになっている。
例えば、変調制御部４２ａは、ユーザによる操作部４０への操作入力により指定される変調周波数に応じたパルス信号を、パルス信号出力部２１から出力させる。また、変調制御部４２ａは、ユーザによる操作部４０への操作入力により指定されるスプレッド方式（ダウンスプレッド、センタースプレッド、アッパースプレッドの何れかのスプレッド方式）に応じて、パルス信号のタイミングで周波数偏移方向情報出力部２２から周波数偏移方向情報を出力させる。また、変調制御部４２ａは、ユーザによる操作部４０への操作入力により指定される変調周波数や任意の時間区間ごとの周波数偏移の振幅に応じた、時間区間ごとの変調用波形の周波数偏移の傾きの絶対値を傾き絶対値出力部２３から出力させる。
また、変調制御部４２ａは、変調用波形の先頭における周波数偏移の値を累積加算回路２６に設定するようになっている。既に述べたように、ＵＳＢ４の規格の要求では、第１区間における周波数偏移を－３００～３００ｐｐｍの範囲で任意に設定可能であるが、本実施形態ではこの範囲に限定されず、例えば、周波数偏移を－１０００～１０００ｐｐｍの範囲で設定可能としてもよい。
ところで、累積加算回路２６においては、動作クロックの分解能や、使用可能なビット数の制限などによって、変調用波形の１周期ごとの先頭（若しくは最後尾）で出力が元の値に正しく戻らないことが起こり得る。このような場合、図６（ａ）に示すように、時間の経過とともに元の値からのずれが積算されて、周波数偏移の中心周波数が変化してしまうという問題がある。そこで、累積加算回路２６は、図６（ｂ）に示すように、パルス信号出力部２１から出力されるパルス信号のタイミングにおける変調用波形の１周期ごとの値を所定値にリセットするようになっている。例えば、累積加算回路２６は、変調用波形の１周期ごとの先頭（若しくは最後尾）の値を－１０００～１０００ｐｐｍの範囲の一定の所定値（例えば、０ｐｐｍ）にリセットしてもよい。
図１に示す変調部３０は、変調用波形発生器２０の累積加算回路２６から出力された変調用波形で基準信号発生源１０から出力された基準信号を周波数変調してＳＳＣ変調信号を発生するものであり、加算器３１を含んで構成される。
加算器３１は、基準信号発生源１０から入力される基準信号と、変調用波形発生器２０から入力される変調用波形とを加算することにより、周波数をスペクトラム拡散したＳＳＣ変調信号を出力する。
操作部４０は、ユーザによる操作入力を受け付けるためのものであり、例えば表示部４１の表示画面に対応する入力面への接触操作による接触位置を検出するためのタッチセンサを備えるタッチパネルで構成される。操作部４０は、ユーザが表示画面に表示されている特定の項目の位置を指やスタイラス等で触れた際に、タッチセンサが表示画面上で検出した位置と項目の位置との一致を認識することにより、各項目に割り当てられた機能を実行するための信号を制御部４２に出力する。
また、操作部４０は、所望の規格に応じたスペクトラム拡散が施されたＳＳＣ変調信号を発生するために必要な設定情報として、スプレッド方式の選択、変調周波数（例えば３２ｋＨｚ）、基準信号発生源１０から出力される基準信号の基準周波数Ｆｃ、任意の時間区間ごとの周波数偏移（基準周波数Ｆｃに対する変調の割合）などの設定を行う。
表示部４１は、液晶ディスプレイやＣＲＴ等の表示機器で構成され、制御部４２による表示制御に基づき、ＳＳＣ発生器１に関する設定項目画面や、設定項目画面において各種条件を設定するためのボタン、ソフトキー、プルダウンメニュー、テキストボックスなどの操作対象の表示を行うようになっている。
制御部４２は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ、ＨＤＤなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、ＳＳＣ発生器１を構成する上記各部の動作を制御するものであって、上述の変調制御部４２ａを含む。また、制御部４２は、ＲＯＭ等に記憶された所定のプログラムをＲＡＭに移して実行することにより、変調用波形発生器２０の少なくとも一部をソフトウェア的に構成することが可能である。なお、変調用波形発生器２０の少なくとも一部は、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）などのデジタル回路で構成することも可能である。あるいは、変調用波形発生器２０の少なくとも一部は、デジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。
以下、本実施形態のＳＳＣ発生器１を用いるスペクトラム拡散クロック発生方法について、図７のフローチャートを参照しながらその処理の一例を説明する。
まず、ユーザによる操作部４０への操作入力により、ＳＳＣ変調に関する各種情報、すなわち、所望の規格、スプレッド方式、基準周波数Ｆｃ、変調用波形の変調周波数、任意の時間区間ごとの変調用波形の周波数偏移の振幅などの情報が入力される（ステップＳ１）。
次に、変調制御部４２ａは、ステップＳ１でユーザにより入力された各種情報を、基準信号発生源１０や変調用波形発生器２０に設定する（変調制御ステップＳ２）。この変調制御ステップＳ２は、ステップＳ４以降の処理によって生成される変調用波形の周波数偏移とその傾きを、任意の時間区間において任意に制御可能とするためのステップである。例えば、変調制御ステップＳ２は、後述する傾き絶対値出力ステップＳ６から出力される変調用波形の周波数偏移の傾きの絶対値を任意の時間区間において任意に制御する。
次に、基準信号発生源１０は、基準周波数Ｆｃの基準信号を発生する（基準信号発生ステップＳ３）。
次に、パルス信号出力部２１は、変調制御部４２ａにより設定された変調周波数の変調用波形の１／４周期ごとに、変調周波数情報としてのパルス信号を出力する（パルス信号出力ステップＳ４）。
次に、周波数偏移方向情報出力部２２は、パルス信号出力部２１から出力されるパルス信号のタイミングで、変調用波形の１／４周期ごとに変調用波形の周波数偏移の傾きの正負を表す周波数偏移方向情報を出力する（周波数偏移方向情報出力ステップＳ５）。
次に、傾き絶対値出力部２３は、変調用波形の周波数偏移の傾きの絶対値を出力する（傾き絶対値出力ステップＳ６）。
次に、傾き出力部２４は、周波数偏移方向情報出力部２２から出力された周波数偏移方向情報と、傾き絶対値出力部２３から出力された変調用波形の周波数偏移の傾きの絶対値を掛け合わせて得られる、変調用波形の周波数偏移の傾きを出力する（傾き出力ステップＳ７）。
次に、周波数偏移算出部２５は、傾き出力ステップＳ７から出力された変調用波形の周波数偏移の傾きに所定のクロック周期Ｔｃｌｋを掛けた値を、所定のクロック周期Ｔｃｌｋごとの周波数偏移として算出する（周波数偏移算出ステップＳ８）。
次に、累積加算回路２６は、周波数偏移算出ステップＳ８により算出された周波数偏移を所定のクロック周期Ｔｃｌｋごとに累積加算することで、変調用波形を発生する（累積加算ステップＳ９）。なお、この累積加算ステップＳ９は、パルス信号出力部２１から出力されるパルス信号のタイミングにおける変調用波形の１周期ごとの先頭の値を所定値にリセットするようになっている。
次に、変調部３０は、累積加算回路２６から出力された変調用波形で基準信号発生源１０から出力された基準信号を周波数変調してＳＳＣ変調の掛かった信号（ＳＳＣ変調信号）を発生する（変調ステップＳ１０）。
次に、制御部４２は、ＳＳＣ変調を停止する指示が操作部４０に入力されたか否かを判断する（ステップＳ１１）。ＳＳＣ変調を停止する指示が操作部４０に入力されていない場合には、引き続きステップＳ５以降の処理が実行される。一方、ＳＳＣ変調を停止する指示が操作部４０に入力された場合には、制御部４２は、上記一連のスペクトラム拡散クロック発生処理を終了する。
なお、ステップＳ４～Ｓ９は、変調用波形を発生する変調用波形発生ステップに相当する。所望の規格がＵＳＢ４である場合、変調用波形発生ステップは、ダウンスプレッド方式のＳＳＣ変調信号を変調ステップＳ１０により発生させるための変調用波形を発生する。
以上説明したように、本実施形態に係るＳＳＣ発生器１は、変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能であるため、変調用波形の傾きを適切なタイミングで時間変動させて、規格に応じた任意の周波数偏移のＳＳＣ変調を行うことができる。
さらに、本実施形態に係るＳＳＣ発生器１は、変調用波形の周波数偏移とその傾きを時間区間ごとに変化させることができるため、ＵＳＢ４に限らず、今後策定される様々なハイスピードシリアルバス規格への応用も可能である。
また、本実施形態に係るＳＳＣ発生器１は、変調用波形の１／４周期ごとに出力されるパルス信号のタイミングで変調用波形の周波数偏移の傾きの正負を切り替えるため、所望のスプレッド方式（ダウンスプレッド、センタースプレッド、アッパースプレッドの何れかのスプレッド方式）に応じた変調用波形を生成することができる。
また、本実施形態に係るＳＳＣ発生器１は、変調用波形の１周期ごとの先頭の値を所定値にリセットするため、累積加算回路２６の累積加算処理において、変調用波形の１周期ごとに生じるずれが積算されて、変調用波形の周波数偏移の中心周波数が変化してしまうことを防止できる。
（第２の実施形態）
続いて、本発明の第２の実施形態に係るパルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法について、図面を参照しながら説明する。なお、第１の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第１の実施形態と同様の動作についても適宜説明を省略する。
図８に示すように、第２の実施形態に係る誤り率測定装置１００は、ＤＵＴ２００から送信される被測定信号のＢＥＲを測定するものであって、パルスパターン発生装置５０と、データ記憶部５１と、信号受信部５２と、同期検出部５３と、誤り率算出部５４と、操作部５５と、表示部５６と、制御部５７と、を備える。
データ記憶部５１は、ＲＡＭなどのメモリによって構成され、基準になるデータ信号（低レベル電圧：「０」と高レベル電圧：「１」のデータ）をあらかじめ記憶している。
図９に示すように、パルスパターン発生装置５０は、スペクトラム拡散されたＳＳＣ変調信号を用いて所望のパルスパターン信号を発生するものであり、第１の実施形態のＳＳＣ発生器１と、パルスパターン発生部２と、を備える。
パルスパターン発生装置５０は、データ記憶部５１から読み込んだデータ信号を、ＳＳＣ発生器１により発生されたＳＳＣ変調信号を用いて変調することにより、パルスパターン信号を生成する。そして、パルスパターン発生装置５０は、このようにして生成されたパルスパターン信号を試験信号としてＤＵＴ２００に送信するようになっている。このとき、ＤＵＴ２００は、パルスパターン発生装置５０から送信されたパルスパターン信号を受信して、受信したパルスパターン信号を被測定信号として信号受信部５２に送信する。
パルスパターン発生部２は、ＳＳＣ発生器１により発生されたＳＳＣ変調信号と、データ記憶部５１から入力されるデータ信号を入力とし、データ信号をＳＳＣ変調信号で変調した所望の繰り返しパターンによるパルスパターン信号を発生するようになっている。例えば、パルスパターン発生部２は、ＤＵＴ２００に入力する既知パターンのパルスパターン信号（試験信号）として、ＳＳＣ変調信号により変調されたＰＲＢＳ（Pseudo-Random Bit Sequence：擬似ランダム・ビット・シーケンス）パターン、繰り返し信号としての０，１の連続パターン、任意のパターンからなるプログラマブルパターンを発生する。
信号受信部５２は、ＤＵＴ２００から送信された被測定信号を受信し、受信した被測定信号を同期検出部５３に出力するようになっている。
同期検出部５３は、データ記憶部５１から読み込んだデータ信号と、信号受信部５２から出力された被測定信号との同期を取るようになっている。そして、同期検出部５３は、同期が取れた状態の被測定信号を誤り率算出部５４に出力する。
誤り率算出部５４は、ＤＵＴ２００を試験するための試験信号の入力に伴ってＤＵＴ２００から出力される被測定信号と試験信号とを比較して、被測定信号の誤り率を算出するものである。例えば、誤り率算出部５４は、同期検出部５３から出力された被測定信号と、データ記憶部５１に記憶されているデータ信号とを順次比較することにより、被測定信号の誤りビットを検出するとともに、被測定信号のＢＥＲを算出するようになっている。
操作部５５は、ユーザによる操作入力を受け付けるためのものであり、第１の実施形態における操作部４０と同様に構成され、ユーザによる表示部５６の表示画面に対応する入力面への接触操作が制御部５７に通知されるようになっている。
表示部５６は、第１の実施形態における表示部４１と同様に構成され、制御部５７による表示制御に基づき、誤り率算出部５４により算出された被測定信号のＢＥＲなどの各種表示内容を表示するようになっている。
制御部５７は、第１の実施形態における制御部４２と同様に構成され、誤り率測定装置１００を構成する上記各部の動作を制御するようになっている。また、制御部５７は、ＲＯＭ等に記憶された所定のプログラムをＲＡＭに移して実行することにより、誤り率算出部５４の少なくとも一部をソフトウェア的に構成することが可能である。なお、誤り率算出部５４の少なくとも一部は、ＦＰＧＡやＡＳＩＣなどのデジタル回路で構成することも可能である。あるいは、誤り率算出部５４の少なくとも一部は、デジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。
なお、本実施形態における操作部５５、表示部５６、及び制御部５７は、それぞれ第１の実施形態における操作部４０、表示部４１、及び制御部４２を兼ねていてもよい。
ＤＵＴ２００は、リンク状態管理機構を搭載しており、リンク状態管理機構が例えば図１１に示すような任意のステートに遷移した状態で、誤り率測定装置１００から入力された試験信号を誤り率測定装置１００の被測定信号として出力する（折り返す）ようになっている。ＤＵＴ２００が対応する規格の例としては、ＰＣＩｅ Ｇｅｎ１～４、ＵＳＢ３．１～４、ＣＥＩ（Common Electrical Interface）、Ethernet（登録商標）、InfiniBandなどが挙げられる。
ＤＵＴ２００は、信号受信部２１０と、信号送信部２２０と、を含む。さらに、信号受信部２１０は、クロック再生回路２１１と、データ抽出部２１２と、を含む。
クロック再生回路２１１は、誤り率測定装置１００から送信された試験信号から再生クロック信号を生成する。データ抽出部２１２は、クロック再生回路２１１から出力される再生クロック信号を動作クロックとして使用して、誤り率測定装置１００から入力された試験信号のデータを抽出し、抽出したデータを信号送信部２２０に出力する。例えば、データ抽出部２１２は、少なくとも１つの０／１判定器を有しており、各０／１判定器にクロック再生回路２１１からの再生クロック信号が入力されることで、誤り率測定装置１００から送信された試験信号のレベルの判定を再生クロック信号のタイミングで行うことができる。
信号送信部２２０は、データ抽出部２１２により抽出された試験信号のデータを被測定信号として誤り率測定装置１００に出力するようになっている。
以下、本実施形態のパルスパターン発生方法及び誤り率測定方法について、図１０のフローチャートを参照しながらその処理の一例を説明する。
まず、パルスパターン発生装置５０のＳＳＣ発生器１は、ＳＳＣ変調信号を発生する（ステップＳ２１）。
次に、パルスパターン発生装置５０のパルスパターン発生部２は、データ記憶部５１から読み込んだデータ信号をＳＳＣ変調信号で変調して、所望の繰り返しパターンによるパルスパターン信号を発生する（ステップＳ２２）。
次に、誤り率算出部５４は、ＤＵＴ２００を試験するための試験信号の入力に伴ってＤＵＴ２００から出力される被測定信号と試験信号とを比較して、被測定信号の誤り率を算出する（誤り率算出ステップＳ２３）。ここで、試験信号は、ステップＳ２２により発生されたパルスパターン信号である。
以上説明したように、本実施形態に係るパルスパターン発生装置５０は、ＳＳＣ発生器１からのＳＳＣ変調信号とデータ記憶部５１から入力されるデータ信号とから所望の繰り返しパターンによるパルスパターン信号を発生することができる。
また、本実施形態に係る誤り率測定装置１００は、ＳＳＣ変調信号により変調されたパルスパターン信号を試験信号として用いて、ＤＵＴ２００の誤り率測定を行うことができる。
１ ＳＳＣ発生器
２ パルスパターン発生部
１０ 基準信号発生源
２０ 変調用波形発生器
２１ パルス信号出力部
２２ 周波数偏移方向情報出力部
２３ 傾き絶対値出力部
２４ 傾き出力部
２５ 周波数偏移算出部
２６ 累積加算回路
３０ 変調部
４２ａ 変調制御部
５０ パルスパターン発生装置
５１ データ記憶部
５２ 信号受信部
５３ 同期検出部
５４ 誤り率算出部
１００ 誤り率測定装置
２００ ＤＵＴ
２１０ 信号受信部
２１１ クロック再生回路
２１２ データ抽出部
２２０ 信号送信部

Claims (8)

  1. 基準信号を発生する基準信号発生源（１０）と、
    変調用波形を発生する変調用波形発生器（２０）と、
    前記変調用波形で前記基準信号を周波数変調してスペクトラム拡散クロック信号を発生する変調部（３０）と、
    前記変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能である変調制御部（４２ａ）と、を備え、
    前記変調用波形発生器は、
    前記変調用波形の１／４周期ごとにパルス信号を出力するパルス信号出力部（２１）と、
    前記パルス信号のタイミングで前記変調用波形の周波数偏移の傾きの正負を表す周波数偏移方向情報を出力する周波数偏移方向情報出力部（２２）と、
    前記変調用波形の周波数偏移の傾きの絶対値を出力する傾き絶対値出力部（２３）と、
    前記周波数偏移方向情報と前記絶対値を掛け合わせて得られる前記傾きを出力する傾き出力部（２４）と、
    前記傾き出力部から出力された前記傾きに所定のクロック周期を掛けた値を、前記所定のクロック周期ごとの周波数偏移として算出する周波数偏移算出部（２５）と、
    前記周波数偏移算出部により算出された前記周波数偏移を前記所定のクロック周期ごとに累積加算することで、前記変調用波形を発生する累積加算回路（２６）と、を含み、
    前記変調制御部は、前記傾き絶対値出力部から出力される前記絶対値を制御することを特徴とするスペクトラム拡散クロック発生器。
  2. 前記累積加算回路は、前記パルス信号のタイミングにおける前記変調用波形の１周期ごとの先頭の値を所定値にリセットすることを特徴とする請求項１に記載のスペクトラム拡散クロック発生器。
  3. 基準信号を発生する基準信号発生ステップ（Ｓ３）と、
    変調用波形を発生する変調用波形発生ステップ（Ｓ４～Ｓ９）と、
    前記変調用波形で前記基準信号を周波数変調してスペクトラム拡散クロック信号を発生する変調ステップ（Ｓ１０）と、
    前記変調用波形の周波数偏移とその傾きを任意の時間区間において任意に制御可能である変調制御ステップ（Ｓ２）と、を含み、
    前記変調用波形発生ステップは、
    前記変調用波形の１／４周期ごとにパルス信号を出力するパルス信号出力ステップ（Ｓ４）と、
    前記パルス信号のタイミングで前記変調用波形の周波数偏移の傾きの正負を表す周波数偏移方向情報を出力する周波数偏移方向情報出力ステップ（Ｓ５）と、
    前記変調用波形の周波数偏移の傾きの絶対値を出力する傾き絶対値出力ステップ（Ｓ６）と、
    前記周波数偏移方向情報と前記絶対値を掛け合わせて得られる前記傾きを出力する傾き出力ステップ（Ｓ７）と、
    前記傾き出力ステップから出力された前記傾きに所定のクロック周期を掛けた値を、前記所定のクロック周期ごとの周波数偏移として算出する周波数偏移算出ステップ（Ｓ８）と、
    前記周波数偏移算出ステップにより算出された前記周波数偏移を前記所定のクロック周期ごとに累積加算することで、前記変調用波形を発生する累積加算ステップ（Ｓ９）と、を含み、
    前記変調制御ステップは、前記傾き絶対値出力ステップから出力される前記絶対値を制御することを特徴とするスペクトラム拡散クロック発生方法。
  4. 前記累積加算ステップは、前記パルス信号のタイミングにおける前記変調用波形の１周期ごとの先頭の値を所定値にリセットすることを特徴とする請求項３に記載のスペクトラム拡散クロック発生方法。
  5. 前記請求項１又は請求項２に記載のスペクトラム拡散クロック発生器により発生された前記スペクトラム拡散クロック信号を用いてパルスパターン信号を発生することを特徴とするパルスパターン発生装置。
  6. 前記請求項３又は請求項４に記載のスペクトラム拡散クロック発生方法により発生された前記スペクトラム拡散クロック信号を用いてパルスパターン信号を発生するステップ（Ｓ２２）を含むことを特徴とするパルスパターン発生方法。
  7. 前記請求項５に記載のパルスパターン発生装置（５０）と、
    被試験対象（２００）を試験するための試験信号の入力に伴って前記被試験対象から出力される被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を算出する誤り率算出部（５４）と、を備え、
    前記試験信号は、前記パルスパターン発生装置により発生された前記パルスパターン信号であることを特徴とする誤り率測定装置。
  8. 前記請求項６に記載のパルスパターン発生方法と、
    被試験対象（２００）を試験するための試験信号の入力に伴って前記被試験対象から出力される被測定信号と前記試験信号とを比較して、前記被測定信号の誤り率を算出する誤り率算出ステップ（Ｓ２３）と、を含み、
    前記試験信号は、前記パルスパターン発生方法により発生された前記パルスパターン信号であることを特徴とする誤り率測定方法。
JP2020123781A 2020-07-20 2020-07-20 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 Active JP7193504B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020123781A JP7193504B2 (ja) 2020-07-20 2020-07-20 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
US17/332,071 US11283481B2 (en) 2020-07-20 2021-05-27 Spread spectrum clock generator and spread spectrum clock generation method, pulse pattern generator and pulse pattern generation method, and error rate measuring device and error rate measuring method
CN202110605784.0A CN114024873B (zh) 2020-07-20 2021-05-31 扩频时钟发生器、脉冲波形发生装置以及误码率测量装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020123781A JP7193504B2 (ja) 2020-07-20 2020-07-20 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法

Publications (2)

Publication Number Publication Date
JP2022020343A JP2022020343A (ja) 2022-02-01
JP7193504B2 true JP7193504B2 (ja) 2022-12-20

Family

ID=79292906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020123781A Active JP7193504B2 (ja) 2020-07-20 2020-07-20 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法

Country Status (3)

Country Link
US (1) US11283481B2 (ja)
JP (1) JP7193504B2 (ja)
CN (1) CN114024873B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7169500B2 (ja) * 2021-02-25 2022-11-11 アンリツ株式会社 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
US11966354B1 (en) * 2022-11-04 2024-04-23 Aeonsemi, Inc. Spread spectrum clocking for sensor interface

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217539A (ja) 2005-02-07 2006-08-17 Fujitsu Ltd スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法
JP2018156647A (ja) 2017-03-17 2018-10-04 アンリツ株式会社 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法とパターン発生器及びパターン発生方法
JP2020098988A (ja) 2018-12-18 2020-06-25 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3323824B2 (ja) * 1999-02-22 2002-09-09 松下電器産業株式会社 クロック生成回路
US6347233B1 (en) * 2000-05-12 2002-02-12 Motorola, Inc. Digital waveform generator apparatus and method therefor
US6975148B2 (en) * 2002-12-24 2005-12-13 Fujitsu Limited Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
EP1473861B1 (en) * 2003-04-28 2006-12-13 ACCENT S.p.A. A spread-spectrum clock signal generator
US7346095B1 (en) * 2004-02-20 2008-03-18 Zilog, Inc. Spread spectrum clock generator with controlled delay elements
US7355461B2 (en) * 2004-12-15 2008-04-08 Asahi Kasei Microsystems Co., Ltd. Waveform generating circuit and spread spectrum clock generator
US7221704B2 (en) * 2005-08-01 2007-05-22 Marvell World Trade Ltd. All digital implementation of clock spectrum spreading (dither) for low power/die area
JP4240072B2 (ja) * 2006-07-07 2009-03-18 ヤマハ株式会社 スペクトラム拡散回路
US7656214B1 (en) * 2008-11-18 2010-02-02 Faraday Technology Corp. Spread-spectrum clock generator
US8389908B2 (en) * 2009-02-10 2013-03-05 Honeywell International Inc. Systems and methods for sourcing a heater
JP2011055118A (ja) * 2009-08-31 2011-03-17 Brother Industries Ltd スペクトラム拡散クロック生成装置
JP5579099B2 (ja) * 2011-02-21 2014-08-27 三菱電機株式会社 クロック生成装置及びＤＬＬ（ＤｉｇｉｔａｌＬｏｃｋｅｄＬｏｏｐ）回路及びクロック生成方法
US20150033062A1 (en) * 2013-07-26 2015-01-29 Mediatek Inc. Apparatus and method for controlling controllable clock source to generate clock signal with frequency transition
CN105634485A (zh) * 2015-12-22 2016-06-01 华为技术有限公司 扩频时钟产生装置和生成扩频时钟信号的方法
FR3046856B1 (fr) * 2016-01-15 2020-06-05 Continental Automotive France Procedes et dispositifs de comptage d’une duree de service pour un signal d’horloge etale ainsi que de determination ou generation d’une duree reelle de temps
KR101898585B1 (ko) * 2017-03-14 2018-09-14 주식회사 하이빅스 디지털 제어 발진기 기반 확산 스펙트럼 클럭 발생 장치
KR102484873B1 (ko) * 2017-12-06 2023-01-05 엘지디스플레이 주식회사 확산 스펙트럼 클럭 발생기, 확산 스펙트럼 클럭 발생 방법 및 이를 이용한 표시장치와 터치 표시장치
JP6672345B2 (ja) * 2018-01-24 2020-03-25 アンリツ株式会社 トリガ生成回路及びトリガ生成方法とサンプリングオシロスコープ及びサンプリング方法
JP6606211B2 (ja) 2018-03-14 2019-11-13 アンリツ株式会社 スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法
US10938440B2 (en) * 2018-05-17 2021-03-02 Cisco Systems Canada Co. Efficient methods for generating chirp spread spectrum signals
CN110492903B (zh) * 2019-08-22 2020-05-12 上海磐启微电子有限公司 线性调频信号扩频因子获取方法及装置、可读存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217539A (ja) 2005-02-07 2006-08-17 Fujitsu Ltd スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法
JP2018156647A (ja) 2017-03-17 2018-10-04 アンリツ株式会社 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法とパターン発生器及びパターン発生方法
JP2020098988A (ja) 2018-12-18 2020-06-25 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Also Published As

Publication number Publication date
US20220021412A1 (en) 2022-01-20
CN114024873A (zh) 2022-02-08
JP2022020343A (ja) 2022-02-01
US11283481B2 (en) 2022-03-22
CN114024873B (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
JP7122426B1 (ja) スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
JP7193504B2 (ja) スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
US9255966B2 (en) Receiver circuit, semiconductor integrated circuit, and test method
US11588479B2 (en) Spread spectrum clock generator and spread spectrum clock generation method, pulse pattern generator and pulse pattern generation method, and error rate measuring device and error rate measuring method
WO2007099971A1 (ja) 測定装置、試験装置、電子デバイス、プログラム、及び記録媒体
JP5658601B2 (ja) 通信試験回路及び半導体集積回路、電子機器
WO2010100955A1 (en) Method and apparatus for time vernier calibration
US20070250743A1 (en) Test apparatus, adjustment apparatus, adjustment method and adjustment program
JP6606211B2 (ja) スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法
JP4792340B2 (ja) 試験装置および試験方法
US10353917B2 (en) Method and apparatus for analyzing a transmission signal
JP7185713B2 (ja) スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
JP6818064B2 (ja) 誤り率測定装置及び誤り率測定方法
JP7132964B2 (ja) パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法
JP7169500B2 (ja) スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
JP7026154B2 (ja) パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法
JP7399146B2 (ja) 誤り検出装置および誤り検出方法
US11165552B2 (en) Clock recovery device, an error rate measurement device, a clock recovery method, and an error rate measurement method
JP5410454B2 (ja) パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法
JP2022034645A (ja) スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法
JP7260605B2 (ja) 波形観測装置及び透過特性取得方法
JP2021158415A (ja) 誤り率測定装置、及び誤り率測定方法
US20090299719A1 (en) Circuit simulation apparatus and method,medium containing circuit simulation program
CN109857687A (zh) 量测系统及数据传输接口
JPH05288805A (ja) ディジタルｉｃ評価用測定装置とディジタルｉｃ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20221007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221208

R150 Certificate of patent or registration of utility model

Ref document number: 7193504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150