JP2005318797A - スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 - Google Patents

Abstract

【課題】 最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路を提供する
【解決手段】本発明の回路（１８）は、可変信号を生成する信号発生器であって、時間の経過とともに信号波形を形成するために可変信号を変化させるように構成されている、信号発生器（２０）と、可変信号を用いてクロック信号を生成することにより、周波数変調波形に従ってクロック信号の周波数を変調させる発振器（２２）を備える。その周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同期している形状を有する、
【選択図】図８

Description

本発明は、スイッチングレギュレータのピークスペクトルノイズを抑制する拡散スペクトラム周波数変調のための方法と回路に関する。

スイッチングレギュレータはスイッチ素子のＯＮ−ＯＦＦ時間を変えることにより、出力に接続されるロードをかかる電圧を調節し、電力がスイッチ素子を介して、エネルギー蓄積素子に送信される。エネルギー蓄積素子は、そのときこの電力をロードに供給する。スイッチングレギュレータは、一部、発振器により生成されるクロック信号に応答して、スイッチ素子のＯＮ−ＯＦＦ時間を変更する。後述に詳細の様態で、スイッチングレギュレータの出力時のノイズは、クロック信号のスイッチング周波数に依り、それはまたスイッチングレギュレータの動作周波数として参照される。

スイッチングレギュレータは電子機器に電磁ノイズを導入した。さまざまな技術が発散された、およびコモンモードノイズの抑制に用いられうるが、ディファレンシャルモードノイズは、シールドされることも遮断されることもない。そのかわり、それは配電パスに沿って直接送られる。一般の固定周波数スイッチングレギュレータは図１のとおり、スイッチング周波数（ｆ_ｓ）およびそのハーモニックに集中する高ピークの所望されないエネルギーを有するディファレンシャルモードのノイズスペクトルを有する。

一般に、ディファレンシャルモードノイズを抑制するには２種類の技術が用いられる。フィルタリングとスペクトル拡散である。フィルタリングは付加的なコンポーネントを加えることにより、ノイズを減弱するが、それは十分な供給電流を伝導するか、あるいは十分な供給電圧をサポートしなければならない。このような高い電力送信を与えるために、それら付加的なコンポーネントは、物理的に大きくなる。逆に、スペクトル拡散はクロックソースからのノイズ問題を処理する。ハイパワー伝導のための付加的なパワーコンポーネントの使用なしには、スペクトル拡散は、スイッチング周波数のスパンにかかるスイッチングレギュレータの瞬間動作周波数を変調し、エネルギーをスイッチング周波数のスパンにわたって配給することにより、ピークノイズ振幅を減弱する。このことが、そのスイッチングレグギュレータによるダウンストリームデバイス伝導妨害を抑制し、しばしばフィルタリングよりもよいノイズ抑制に帰結する。

スペクトル拡散がディファレンシャルモードノイズを抑制する異なる方法がある。スイッチング周波数が経時的に変調される方法に依り、それらの現在の方法は周波数変調の２つの主要カテゴリーに分類されうる。正弦周波数変調とリニア周波数変調である。

スイッチモード電力供給のための周波数変調についての初期の研究は、正弦変調を用いており、それにおいては動作周波数は正弦変調波形（たとえば図２Ａ参照）に応じて、変調される。正弦周波数変調は、（１）スイッチング周波数が平坦あるいは段階的継続正弦曲線にそって時とともに増加、および減少する、連続正弦周波数変調、ならびに（２）スイッチング周波数が、スイッチング周波数の時系列の値が、番号順にソートされた場合、ほぼ正弦曲線の近似形を形成する擬似ランダム様式の異なる周波数の中で「ホップ」する擬似ランダム正弦周波数変調を含む。正弦波形の時間的導関数はその中間点で最大になり、山と谷でゼロ値をとり（それらは、それぞれ最大周波数と最小周波数に相当する）、結果として生じるノイズ拡散は周波数極限において、ピーク、つまり「ホーン（ｈｏｒｎ）」を有し、ノイズ抑制の効率に悪影響を与える。スイッチングレギュレータの周波数が正弦周波数変調波形に従って変調されるとき、スイッチングングレギュレータの出力コンデンサによって、結果として生じるディファレンシャルモードノイズスペクトルが、図２に示されている。

直線周波数変調は、スイッチング周波数が（１）時間とともに、平坦あるいは段階的継続線形曲線で増加あるいは減少する連続線形周波数変調、および、スイッチング周波数の時系列の値が、番号順にソートされた場合、最小および最高スイッチング周波数の間の直線を形成する擬似ランダム様式において、スイッチング周波数が異なる周波数の間で「ホップ」する。線形周波数変調は正弦法よりもよりよいノイズ抑制をもたらすが、依然として周波数極限において、より高いノイズ振幅（あるいは「ホーン」）を被る。たとえば図２Ｃ−Ｄを参照。それぞれは、図による線形周波数変調波形と、レギュレータのスイッチング周波数が線形周波数変調波形に従って変調されるとき、その結果生じるスイッチングレギュレータの出力コンデンサにかかるディファレンシャルモードノイズ拡散を図示している。

ＵＳ特許第５、４８８、６２７号、Ｈａｒｄｉｎ氏ら（「ｔｈｅ Ｈａｒｄｉｎ Ｐａｔｅｎｔ」）およびＨａｒｄｙ他による「Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｉｏｎ ｆｏｒ ｔｈｅ Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｒａｄｉａｔｅｄ Ｅｍｉｓｓｉｏｎｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＥＥＥ ＥＭＣ Ｃｏｎｆｅｒｅｎｃｅ（１９９４）（「ｔｈｅ Ｈａｒｄｉｎ ａｒｔｉｃｌｅ」）は、ディファレンシャルモードノイズよりもむしろ、発散ノイズを抑制するために主に開発された第３の周波数変調波形（「Ｈａｒｄｉｎ周波数変調波形」）を説明している。しかしながら、スイッチングレギュレータの周波数がＨａｒｄｉｎ変調波形に類似の波形に従って変調されるとき、ディファレンシャルモードノイズ振幅もまた周波数極限で抑制される。

図２ＥはＨａｒｄｉｎ周波数変調波形を示す（Ｈａｒｄｉｎの論文のまま）。スイッチング周波数がＨａｒｄｉｎ周波数変調波形に従って変調されるとき、図２Ｆに示されている放散ノイズスペクトル（Ｈａｒｄｉｎの論文のまま）は、簡単な周期的な直角波が、持続的な振幅を有する簡単な直角波形を出力するクロック出力時に生成されている。逆に、図３はスイッチング周波数がＨａｒｄｉｎ周波数変調波形に類似の波形に市が立って変調されるとき、スイッチングレギュレータの出力時に生成されるディファレンシャルモードノイズスペクトルの図である。図３は、Ｈａｒｄｉｎ変調波形に類似の波形は、ディファレンシャルモードノイズスペクトルにおける「ホーン」を抑制し、固定周波数動作から生じる振幅、線形周波数変調および正弦周波数変調と比較して、最大ノイズ振幅を抑制しうることを示している。図２Ｂ、２Ｄおよび図３に示すノイズスペクトルは、同じパワーコンバータを用いて生成されている。

持続的な振幅を有する単純で周期的な直角波形を発生するクロックの出力時に、図２Ｆに示す放散ノイズスペクトルと異なり、スイッチングレギュレータの出力時のディファレンシャルモードノイズスペクトルは、上記のいずれの変調波形が拡散スペクトラム周波数変調において用いられるとき、傾斜スペクトルエンベロープを発生する。たとえば、図３に示すように、スイッチングレギュレータの出力コンデンサにわたるディファレンシャルモードノイズスペクトルは、スイッチング周波数がＨａｒｄｉｎの周波数変調波形に類似の波形に従って変調されるとき、不都合にもスペクトルのエンベロープ１５（つまりスペクトル天井１７）の頂上において、最大のスイッチング周波数に向かって最小のスイッチング周波数から傾く。

前述に照らして、スイッチングレギュレータの出力時に、スペクトルノイズエンベロープの傾斜を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調の為の方法と回路が提供されうることが望ましい。

また、スイッチングレギュレータの出力時に、周波数変調スパンの極限での「ホーン」を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路が提供されうることが望ましい。

前述に照らして、本発明の目的は、スイッチングレギュレータの入力時あるいは出力時に、スペクトルノイズエンベロープの傾斜を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路を提供することである。

また、本発明の目的は、スイッチングレギュレータの入力時あるいは出力時に、周波数変調スパンの極限で「ホーン」を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路を提供することである。

さらに、本発明の目的は、固定周波数動作、あるいは外部クロック信号を有するスイッチングレギュレータのクロック信号の同期を優先して、ユーザに拡散スペクトラム周波数変調を無効にする方法と回路を提供することである。

本発明のこれらの、および他の目的は、本発明の周波数変調波形に従って変調される変化する周波数を有するクロック信号を生成するために構成される周波数変調回路によって実現される。本発明のそれぞれの周波数変調波形の形状は、スイッチレギュレータのスイッチング周波数を、拡散スペクトラム周波数変調のないレギュレータの入力あるいは出力での相当するピークノイズに相関させるピークノイズ振幅波形に同調（ｃｏｏｒｄｉｎａｔｅ）される。ピークノイズ振幅波形は、アプリケーションごとに異なり、実験的に、あるいは理論的微分導関数によって決定されうる。

本発明の周波数変調回路は、信号発生器による変化する電圧、あるいは電流信号出力に応答してクロック信号を生成する発振器に結合された信号発生器を含む。一実施形態において、信号発生器は、線形入出力伝達特性を有する発振器に、数字を昇順にソートした場合、本発明の周波数変調波形の形状に近い曲線を形成する大きさを有する信号波形を供給するよう構成されている。

代替的に、発振器は、本発明の周波数変調波形に近い非線形入出力伝達関数とともに構成される。

ユーザに、より多くの柔軟性を提供するために、ユーザは、拡散スペクトル周波数動作を無効にし、固定周波数動作、あるいは外部クロック信号同期に関連する代替信号ソースに応答して、クロック信号を発生させるために、発振器を導く。

本発明のさらなる特徴、その性質、およびさまざまな利点が添付の図および以下の詳細な記載により、より明白である。

（項目１）
スイッチングレギュレータのピークスペクトルノイズを抑制するための回路であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該回路は、
可変信号を生成する信号発生器であって、該信号発生器は、時間の経過とともに信号波形を形成するために該可変信号を変化させるように構成されている、信号発生器と、
該可変信号を用いてクロック信号を生成することにより、周波数変調波形に従って該クロック信号の周波数を変調させる、発振器と
を備え、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調している形状を有する、回路。

（項目２）
上記周波数変調波形は、負である時間に対して第２の導関数を有する、項目１に記載の回路。

（項目３）
上記周波数変調波形は、正である時間に対して第１の導関数を有する、項目２に記載の回路。

（項目４）
上記周波数変調波形は、対数関数によって近似される、項目１に記載の回路。

（項目５）
上記周波数変調波形は、平方根関数によって近似される、項目１に記載の回路。

（項目６）
上記周波数変調波形は、逆関数によって近似される、項目１に記載の回路。

（項目７）
上記周波数変調波形は、指数関数によって近似される、項目１に記載の回路。

（項目８）
上記周波数変調波形は、非線形部と、線形部とを有する、項目１に記載の回路。

（項目９）
上記非線形部は、以下の関数：対数関数、指数関数、平方根関数、または逆関数のうちの１つによって近似される、項目８に記載の回路。

（項目１０）
上記非線形部は、正である時間に対して第１の導関数を有し、負である時間に対して第２の導関数を有する、項目８に記載の回路。

（項目１１）
上記周波数変調波形は、上記スペクトルシーリングを実質的に平坦化する形状を有する、項目１に記載の回路。

（項目１２）
上記信号波形は、擬似ランダム信号を含む、項目１に記載の回路。

（項目１３）
上記信号発生器は、擬似ランダムコード発生器と、デジタルアナログ変換器とを含む、項目１２に記載の回路。

（項目１４）
上記擬似ランダムコード発生器は、均一確率密度を有し、上記デジタルアナログ変換器は、上記周波数変調波形の形状に近似する形状を有する入力出力伝達関数を有する、項目１３に記載の回路。

（項目１５）
上記擬似ランダムコード発生器は、上記周波数変調波形の形状に近似する形状を有する確率密度を有する、項目１３に記載の回路。

（項目１６）
上記信号波形は、シーケンシャル信号を含む、項目１に記載の回路。

（項目１７）
上記信号波形は、昇順でソートされるとき、上記周波数波形の形状に近似する大きさを含む、項目１に記載の回路。

（項目１８）
上記発振器は、上記周波数変調波形の形状に近似する入力出力伝達関数を有する、項目１に記載の回路。

（項目１９）
上記信号波形は、昇順でソートされるとき、直線に近似する大きさを含む、項目１８に記載の回路。

（項目２０）
上記発振器は、電圧制御である、項目１に記載の回路。

（項目２１）
上記発振器は、電流制御である、項目１に記載の回路。

（項目２２）
ほぼ一定信号を供給するように構成されている固定周波数回路をさらに含み、
ほぼ一定値で、上記クロック信号の周波数を固定するために、上記発振器は該一定信号を用いて該クロック信号を生成するように上記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効にされるように構成されている、項目１に記載の回路。

（項目２３）
外部クロック信号に応答して、同期信号を生成するように構成されている同期回路をさらに含み、
上記クロック信号の周波数を該外部クロック信号の周波数と同期させるために、上記発振器は該同期信号を用いて該クロック信号を生成するように上記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効されるように構成されている、項目１に記載の回路。

（項目２４）
スイッチングレギュレータのピークスペクトルノイズを抑制するための方法であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該方法は、
周波数を有するクロック信号を生成することと、
拡散スペクトルモードにおける周波数変調波形に従って該クロック信号の周波数を変調することと
を包含し、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調されている形状を有する、方法。

（項目２５）
上記クロック信号の周波数を変調することは、負である時間に対して第２の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目２４に記載の方法。

（項目２６）
上記クロック信号の周波数を変調することは、正である時間に対して第１の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目２５に記載の方法。

（項目２７）
上記クロック信号の周波数を変調することは、対数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することをを包含する、項目２４に記載の方法。

（項目２８）
上記クロック信号の周波数を変調することは、平方根関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目２４に記載の方法。

（項目２９）
上記クロック信号の周波数を変調することは、逆関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目２４に記載の方法。

（項目３０）
上記クロック信号の周波数を変調することは、指数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目２４に記載の方法。

（項目３１）
上記クロック信号の周波数を変調することは、非線形部と、線形部とを有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目２４に記載の方法。

（項目３２）
上記クロック信号の周波数を変調することは、以下の関数：対数関数、指数関数、平方根関数または逆関数のうちの１つによって近似される非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含む、項目３１に記載の方法。

（項目３３）
上記クロック信号の周波数を変調することは、非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含み、時間に対する第１の導関数は正であり、時間に対する第２の導関数は負である、項目３１に記載の方法。

（項目３４）
上記クロック信号の周波数を変調することは、上記スペクトルシーリングを実質的に平坦化する周波数変調波形を有する該クロック信号の周波数の変調を包含する、項目２４に記載の方法。

（項目３５）
上記クロック信号を変調することは、擬似ランダム周波数変調を用いることを包含する、項目２４に記載の方法。

（項目３６）
上記クロック信号の周波数を変調することは、シーケンシャル周波数変調を用いることを包含する、項目２４に記載の方法。

（項目３７）
上記拡散スペクトルモードを無効にすることと、
固定周波数モードにおける固定周波数で上記クロック信号の周波数を維持することと
をさらに包含する、項目２４に記載の方法。

（項目３８）
上記拡散スペクトルモードを無効にすることと、
上記クロック信号の周波数を外部クロック信号の周波数と同期させることと
をさらに包含する、項目２４に記載の方法。

（項目３９）
上記クロック信号の周波数を外部クロック信号の周波数と同期させることは、フェーズロックドループ同期を用いて該クロック信号の周波数を外部クロック信号の周波数と同期させることを包含する、項目３８に記載の方法。
（摘要）
本発明は、スイッチングレギュレータの出力時あるいは入力時に、ピーク拡散ノイズを抑制する拡散スペクトラム周波数変調のための方法と回路を含む。より詳細に、本発明は拡散周波数変調不在のレギュレータの入出力時に、スイッチングレギュレータの動作周波数およびピークノイズ増幅の間の相関を示すピークノイズ増幅波形に統合された形を有する周波数変調波形に従って、スイッチングレギュレータの動作周波数を変調する。

スイッチングレギュレータにおいて、レギュレータからの出力時のノイズスペクトルの傾斜は、図３に示すとおり、インダクタ電流および出力電圧レギュレータのスイッチング周波数への依存に起因する。たとえば、ｂｕｃｈレギュレータにおいて、インダクタ電流リプル（ΔＩ_Ｌ）および出力電圧リプル（ΔＶ_ＯＵＴ）は以下の様態でスイッチング周波数（ｆｓ）に反比例する。

ここで、Ｖ_ＩＮはレギュレータの入力電圧、Ｌはレギュレータの導関数原のインダクタンスである。

出力リプル電圧ΔＶ_ＯＵＴは、以下の式によって計算される。

ここでＣ_ＯＵＴは出力コンデンサの容量、ＥＳＲは出力コンデンサの等価直列抵抗、ＥＳＬは出力コンデンサの等価直列インダクタンスである。ＥＳＬがわずかで、インダクタカレントリプルΔＩ_Ｌの周波数コンポーネントは、主にスイッチング周波数（ｆｓ）と仮定すると、出力リプル電圧ΔＶ_ＯＵＴは

で算出されうる。

工学的推測では、ＥＱ．３Ｂはさらに

に簡略化される。

インダクタカレントリプルおよび出力電圧リプルの類似の式が、異なるトポロジー、たとえば、ブースト、バックブースト、ＳＥＰＩＣなどのレギュレータのために導かれうる。

任意のスイッチングレギュレータの出力コンデンサにかかるノイズ信号の振幅は、ｓｗｅｐｔ−ｔｅｒｎｅｄスーパーヘテロダインレシーバとして働くスペクトルアナライザによる電力として測定される。任意のスイッチングレギュレータの出力におけるピークノイズ振幅Ａ０の電力を決定するために、スペクトルアナライザが直接測定のために用いられうる、あるいは以下の式が近似値を提供しうる。

ここで、ピークノイズ振幅Ａ_０のユニットは「ｄＢｍ」およびＲ_ＴＥＲＭはスペクトルアナライザの終端抵抗で、それは一般に５０Ωである。

図４はｂｕｃｋ型スイッチングレギュレータの出力コンデンサにかかるピークノイズ振幅Ａ_０を拡散スペクトラム周波数変調不在のレギュレータの動作周波数の一関数としてグラフで示している。ここで使われているように、この波形はピークノイズ振幅波形として参照される。図４のそれに類似の形状を有するピークノイズ振幅波形もまた、他のトポロジー、たとえば、ブースト、バックブースト、ＳＥＰＩＣなどのスイッチングレギュレータのために生成され得る。従って、図４のピークノイズ振幅波形はｂｕｃｋ型レギュレータからの出力時のピークノイズを示すが、その波形はまた任意のスイッチングレギュレータトポロジーあるいはアプリケーションのためのピークノイズ振幅波形の近似形を示す。特定のレギュレータトポロジーおよびアプリケーションのためのピークノイズ振幅波形により近い形が経験的測定おあるいは理論的微分導関数によって取得されうる。

スイッチングレギュレータの出力コンデンサでのノイズ振幅が減少する動作周波数とともに非線形で増加する。これが、スイッチングレギュレータの動作周波数が図２Ａ、２Ｃ、２Ｅに関連して説明させるそれに類似の変調波形に従って変調される時、これらの変調波形は最大ノイズ振幅と動作周波数の間のこの相関を補償しないので、レギュレータの出力時のスペクトルノイズエンベロープの傾斜を引き起こす。

本発明の原理に従って、スイッチングレギュレータの出力時のスペクトルノイズエンベロープへの傾斜は、スイッチングレギュレータアプリケーションのピークノイズ振幅波形に同期される周波数変調波形に従って、スイッチングレギュレータの動作周波数を変調することによって、除去されないまでも、抑制される。ここで用いられているように、本発明の周波数変調波形は、変調波形が少なくとも一部ピークノイズ振幅の形を補償する形を有するとき、スイッチングレギュレータアプリケーションに適合する。このような補償が傾斜を抑制し、好ましくはまた極限スイッチング周波数における「ホーン」をもまた抑制する。

本発明の第１の周波数変調波形の図が線形周波数波形１２とともに図５に示されている。本発明の周波数変調波形１０の図は、図４のピークノイズ振幅波形の水平ミラーに類似の形を有する。極限スイッチング周波数における「ホーン」をさらに補償するために、周波数変調波形１０の周波数極限におけるスロープが徐々に増加し、図６Ａに示す本発明の第２の周波数変調波形１４を形成する。図６Ａは、第１の波形１０および線形変調波形１２とともに、第２の周波数変調波形１４を併記する。

図６Ｂは、動作周波数が波形１４に従って変調されるスイッチングレギュレータの出力コンデンサにかかるノイズスペクトルを説明する。変調波形１４は実質的に、スペクトルシーリング１７の傾斜を除去する。波形１４はまた、スイッチングレギュレータが正弦あるいは線形周波数変調波形に従って変調される場合に存在する、周波数変調範囲の周波数極限におけるノイズスペクトルの「ホーン」を抑制する。波形１４はまた、同様のスイッチングレギュレータが線形、正弦、Ｈａｒｄｉｎ変調波形に類似の波形に従って変調されるときに生じるピークノイズ信号の最大値を抑制する。

図６Ｂに示すノイズスペクトルは、図３に示すノイズスペクトルを生成するために用いられるのとは異なるパワーコンバータとともに生成された。もし同様のスイッチングレギュレータが用いられる場合、本発明の周波数変調波形に相当する最大ピークノイズ振幅は一般に、図２Ａ、２Ｃ、２Ｅも示す変調波形に類似の波形に相当するそれよりも小さくなる。たとえば、図６Ｃは図６Ｂのノイズスペクトルを生成するために用いられたのと同様のパワーコンバータと用いて生成されたが、本発明の周波数変調波形の替わりに線形周波数変調波形に従って変調されたノイズスペクトルを示す。図６Ｃは、線形周波数変調波形に従って変調されるスイッチレギュレータの出力コンデンサにおける最大ピークノイズ振幅が本発明の周波数変調波形に従う変調に起因するそれよりも大きいことを示す。利点として、本発明の周波数変調波形は、ディファレンシャルモードの伝導ノイズ抑制に効果的であるだけでなく、その波形はまたレギュレータのスイッチング周波数が固定されているときに経験されるレベルからの発散ノイズをも抑制し得る。

波形１４の正確な数学的解説は（不可能ではなくても）定義するのが困難である。スイッチングレギュレータからの出力信号のスペクトルが信号の波形の形（レギュレータの入力および出力電圧に依る）、レギュレータのトポロジー、出力の際に配置されるコンデンサのタイプによって、決定される。スイッチングレギュレータの出力波形の形は、一般に三角形の波形と、それの等価連続インダクタンスとの積分波形との統合に類似し、従って対称的であったり、あるいは均一であることはまれで、分析的な導出はより困難である。しかしながら、技術的には、図６Ａの波形１０と波形１４は以下の対数関数、つまり指数関数によって近似値が求められうる。
ｆｓ＝ｆ_Ａ１＋Ｋ_２ｌｎ（ｔ）、ｔ∈［Ｔ_１Ｔ_２］ ＥＱ．５Ａ

ここでＫ２とＫ３はスイッチングレギュレータトポロジーとアプリケーションに依存する定数であり、ｆ_Ａ１とｆ_Ａ２はアプリケーション特定の基礎周波数である。より詳細に、拡散スペクトル変調が無効である場合、ｆ_Ａ１とｆ_Ａ２は、持続的な動作周波数である。定数Ｋ_２とＫ_３はまた、他の設計を説明するために変化し得る。

代わりに、変調波形１０および１４はまた、以下の平方根および転換関数により近似値が求められる。

ここで、ｆ_ＭＩＮおよびｆ_ＭＡＸは、スペクトル周波数変調が無効である場合に、スイッチングレギュレータが動作する一定の基礎周波数である。
Ｋ_４、Ｋ_５およびＫ_６はスイッチングレギュレータトポロジーおよびアプリケーションに依る定数であり、他の設計により変化しうる。本発明の周波数変調波形は、上記の計算に限定されない。これらの近似値に共通であるのは、時間に関するこれらの波形の第２の導関数（つまりｄ^２ｆ_ｓ／ｄｔ^２）は、当該のスイッチング周波数の範囲内でマイナスである。当業者は、同様な特徴を持つ他の波形もまた、本発明の範囲から逸脱することなく、用いられ得ることを認識する。たとえば、本発明の周波数変調波形は以下の条件が満たされる波形によって、近似値を得られ得る。
ｙ＝０｜_ｘ＝０ ＥＱ．８
ｙ＝１００％｜_{ｘ＝１００％} ＥＱ．９

ここで、ｘおよびｙは以下の等式による定義される。

ここでｆ_ｓはスイッチング周波数、Ｆ_ＭＩＮはクロック信号が変化する周波数範囲における最小スイッチング周波数、Ｆ_ＭＡＸは、周波数範囲内の最大スイッチング周波数、Ｔ_{ＣＹＣＬＥ}は周波数変調波形の一サイクルの期間であり、ｔは周波数変調波形のそれぞれのサイクル内の相当するスイッチング周波数と関連する時間である。

図７Ａに示すように、漸近線Ｆ_ＡおよびＦＢは、本発明による、すべてではなくてもほとんどの周波数変調波形がその中に存在するエリアＡ_１を決定する。

Ｆ_Ｂ： ｙ＝ｘ ＥＱ．１５
漸近線Ｆ_ＡはＸ＝０およびＸ＝１のときのＥＱ．１０〜１１という条件を満たしていないけれども、本発明の周波数変調波形もまた、ＥＱ．１４によって算出され得、それがサークルの４分円を決定する。しかしながら、本発明の周波数変調波形は直線を定義するＥＱ．１５によって算出され得ない。

本発明の周波数変調波形はまた、非線形および線形部分の両方を有する波形によって求められ得る。たとえば図７に示されるように、周波数変調波形１６は高周波数において線形周波数変調部分１６Ｂおよび、低周波数において非線形周波数変調部分１６Ｂを有し、またその逆も真なりである。非線形部分１６Ａは、ＥＱ．５〜７あるいはＥＱ．８〜１３によって算出され得る。部分１６ＡがＥＱ．８〜１３によって決定される場合、Ｆ_ＭＩＮおよびＦ_ＭＡＸは、非線形周波数変調部分１６Ａによって決定される周波数範囲内での最小および最大周波数（それぞれ）となる場合、Ｔ_{ＣＹＣＬＥ}は非線形部分１６Ａの期間に等しく、ｔは非線形波形１６Ａのそれぞれのサイクル内の相当するスイッチング周波数（ｆ_ｓ）に関連する時間である。代替的に、周波数変調波形１６は、非線形周波数部分間に挿入される線形周波数変調部分（ｓ）を含み得、逆もまた真なりである。

ここで用いられている、「擬似ランダム周波数変調」という言葉は、クロック信号の周波数が擬似ランダム様式において異なる周波数の中で「はねる（ｈｏｐ）」周波数変調のことをいう。ここで用いられている「連続周波数変調」は、クロック信号の周波数が所望される周波数変調波形に近い曲線に沿って時とともに番号順に増加あるいは／または減少する周波数変調をいう。信号周波数が所望される周波数変調波形に従って変調されるとき、擬似ランダム、あるいは連続変調は、結果として生じる信号周波数波形が、昇順にソートされた場合、所望される周波数変調波形に近い曲線を形成するよう、信号周波数を変更するために用いられる（周波数変調回路に依る）。当業者は、段階的および平坦な持続的波形は所定の時間差に対する一連の個別の値を含むと考えられうることを認識する。

さて図８を参照にして、本発明の周波数変調回路１８の簡略なブロック図を説明する。その中で、発振器２２が信号発生器２０からの信号２１を受信し、それに応答してクロック信号２３を生成する。クロック信号２３は本発明の周波数変調波形に従って変調された変化する周波数を有する。以下のさらに詳細を説明するが、信号発生器２０は、擬似ランダムあるいはシーケンシャルな変調テクニックを用いて、昇順にソートした場合本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する信号発生器波形を出力することによりクロック信号２３の周波数を変調するよう構成され得る。その場合、発振器２２は線形入出力伝達特性を有するよう構成されるので、生成されたクロック信号の周波数は非線形信号２１に応答して制御される。しかしながら、信号発生器２０が、番号順にソートした場合線に近似する曲線を形成する大きさを有する信号発生器波形を出力する場合、発振器２２は、本発明の周波数変調波形の形に近似する非線形入出力伝達関数を有するよう構成され得る。代替的に、信号発生器２０は、それもまた非線形入出力伝達関数とともに構成されている発振器への非線形出力信号を出力するために構成され得る。同時に、周波数変調回路１８のこれらの実施形態のそれぞれの信号発生器および発振器は、本発明の周波数変調波形に従って変調される周波数を有するクロック信号を発生する。

スイッチングレギュレータの動作周波数が本発明の周波数変調波形に従って変調されるとき、動作周波数は最小値および最大値によって制限されるスイッチング周波数の範囲内で変化する。平均周波数値によって除算される最小および最大周波数値の差として定義されて、２０〜４０％の拡散範囲が多くのアプリケーションを満たす。より広い拡散範囲が擬似ランダム周波数変調には好ましい一方、広すぎる拡散範囲は、パフォーマンスを下げる（たとえば過度のリプル電圧、効率の低下、など）。ユーザは、以下に詳述するようにローパスフィルタ（以降、「ローパス信号コントロールフィルタ」）の電気容量を調整することによって、あるいは、ローパス信号コントロールフィルタの電気容量と並行して配置されうる抵抗の抵抗値を調整することによって、拡散範囲を抑制しうる。ローパス信号コントロールフィルタもまたコンデンサと直列した抵抗を内臓している場合、ユーザはまた拡散範囲を抑制するために直列抵抗の抵抗値を調整しうる。

図９および図１０に示す本発明の周波数変調回路１８の第１の実施形態において、信号発生器２０は、デジタルアナログ変換器（「ＤＡＣ」）２６への均一な確率密度分布を有するデジタル信号Ｑ_０−Ｑ_ｉを供給する擬似乱数発生器２４を含む。擬似乱数発生器２４はフィードバック回路３０を有する自給式のシフトレジスタを含む。フィードバック回路３０はレジスタ２８から出力信号を受信し、そこから導き出されたデータ信号を生成するというロジック回路を有し得る。そのデータ信号は、レジスタのＤＡＴＡ＿ＩＮ入力にフィードバックされる。フィードバック回路３０はレジスタ２８によってすべての信号出力を受信しているように示されているが、当業者はフィードバック回路３０もまた、より少ない信号を受信するよう構成され得ることを認識する。一般に、わずかのビットだけが必要である。当業者は、ロジック回路を内蔵するよりはむしろ、フィードバック回路３０もまたメモリー参照テーブルあるいは擬似ランダム発生器２４からの所望される確率密度分布を提供する他の回路を含むことを認識する。

信号発生器２０の一実施形態において、クロック信号２３はシフトレジスタ２８のクロック（ＣＬＫ）入力に送り込まれ得る。この場合、ＤＡＣ２６はクロック信号２３の周波数変調に起因する確率関数における任意の非統一性を補償するために構成される必要がある。さらに、レギュレータがクロック信号２３の周波数の段階変化についていけない場合、スイッチングレギュレータはルーズな（ｌｏｏｓｅ）レギュレーションを呈しうる。擬似ランダム発生器変調信号の高周波数コンポーネントが、スイッチングレギュレータにルーズなレギュレーションを呈する原因とならないよう、クロック信号２３の周波数をスイッチングレギュレータの帯域ｆ_ｃの値よりも小さい値まで抑制するために、擬似ランダム発生器２４が周波数分周器３２に組み込まれうる。すべてとはいわないまでも、ほとんどの実際の設計をカバーするために、帯域ｆｃは以下の関係によって推測されうる。

ここでｆｓはスイッチングレギュレータの動作周波数であり、値「１００」は高い安全要因を組み入れる。従って、周波数分周器３２は以下の関係を満たすｎ−ｂｉｔのカウンターを含み得る。

２^ｎ＞１００ ＥＱ．１７
図１０が擬似ランダム発生器２４内に組み込まれるものとして周波数分周器３２を示しているが、当業者は周波数分周器もまた擬似ランダム発生器の外に配置され得る。

以下により詳細を述べるが、本発明の拡散スペクトラム周波数変調回路もまた、擬似ランダム発生器信号の高周波コンポーネントからフィルタアウトするための周波数から次の周波数までのスルー・レートを制御するためのローパス信号制御フィルタを内蔵し得る。上記のとおり、ローパス信号コントロールフィルタのために選ばれたコンポーネントの値もまた、スイッチングレギュレータが変調される動作周波数の範囲に悪影響を及ぼし得る。スイッチングレギュレータにルーズなレギュレーションを引き起こすことに加え、擬似ランダム発生器変調信号の高周波コンポーネントはまた可聴ノイズの原因となる。可聴ノイズを抑制するために、シフトレジスタ２８が以下の式を満たすよう設計され得る。

ここでｆ_ｓは本発明の拡散スペクトラム周波数変調を内蔵するスイッチングレギュレータが動作するように設計されている周波数の範囲の平均周波数として算出され得、ｍはシフトレジスタ２８のビットの数であり、ｂはシフトレジスタ２８がロックロックアップする状態の数である。たとえば、フィードバック回路３０が、シフトレジスタがすべて０の状態でロックするよう設計されていれば、ｂは１に等しい（１）。しかしながら、フィードバック回路３０が、シフトレジスタをいかなる任意の状態においてもロックさせなければ、ｂはゼロ（１）に等しくなる。上述のローパス信号制御フィルタはまた擬似ランダム発生器の高周波コンポーネントを減弱し、それにより可聴ノイズを抑制するために用いられ得る。ローパス信号制御フィルタのコーナ周波数は変調範囲を維持するためにシフトレジスタのクロック速度よりも高く、しかし高周波数高調波を維持するためにクロック速度の２倍よりは低く選択され得る。

擬似ランダム発生器２４の代替的実施形態において、シフトレジスタ２８が内部生成したクロック信号２３とは独立した基準クロック信号を受信する。擬似ランダム発生器信号の高周波数コンポーネントが、スイッチレギュレータにルーズなレギュレーションを呈させ、可聴ノイズを発生させないよう、基準クロック信号はスイッチングレギュレータが内蔵されているアプリケーションの帯域ｆ_ｃよりも小さい周波数を含むべきである。図１１を参照して、ＤＡＣ２６のための入出力伝達関数を示す。それにおいて、伝達機能は本発明の周波数変調波形に近似する。

図１１は擬似ランダム発生器２４からのデジタル信号２５およびソートされた信号２１（つまり、信号２１が時系列で昇順でソートされた後、ＤＡＣ２６によって出力された信号２１）の間の相関関係を示す。ＤＡＣ２６が信号Ｕ_０を受信するとき、それは擬似ランダム発生器出力信号Ｑ_０〜Ｑ_ｉの組み合わせであるが、ＤＡＣ２６は信号、（たとえばスイッチングレギュレータが動作するよう設計される最小の周波数に相当する最小の値を有する）を出力する。同様にＤＡＣ２６が信号Ｕ_ｐを受信するとき、それは擬似ランダム発生器出力信号Ｑ_０〜Ｑ_ｉの異なる組み合わせであるが、ＤＡＣ２６は信号、たとえばスイッチングレギュレータが変調されるよう設計されている最大周波数に一致する最高値、を出力する。信号２１の大きさが時系列で昇順にソートされる場合、結果として生じる段階的連続曲線は、本発明の周波数変調波形に近づく。図１１はソートされた信号２１におけるステップの左の頂点に近い本発明の周波数変調波形１４を示すが、当業者はソートされた信号２１はまた段階的連続曲線の他の位置において波形１４と近似しうることを認識する。たとえば、波形１４は右頂点と近似しうる、あるいは曲線のステップに相当する平均値に近似しうる。

信号ＤＡＣの数は、おそらく介入するデコーダ不在の擬似ランダム発生器２４によって出力される信号の数と同じ、あるいはそれよりも少ない数を受信するよう構成されている。当業者は、ｍ−ｂｉｔ擬似ランダム発生器２４が２^ｍ−ｂまでの信号、あるいはアプリケーション要求およびデザイナーの好みに依存してより少ない数の信号をを出力するよう構成され得ることを認識する。しかしながら、本発明の周波数変調波形をより近似させるために、擬似ランダム発生器が出力するよう構成されているビットの数を増加することによって、擬似ランダム発生器２４が、ＤＡＣ２６により多くの数の信号を供給するよう設計されうる。そのことは、シフトレジスタ２８がより多くのビットを処理するよう設計される、あるいはデコーダが擬似ランダム発生器およびＤＡＣ（後に詳述）の間に介入される場合、ＡＣ２６が擬似ランダム発生器２４によって出力されるビットよりも多いビットを受信するよう構成される必要がある。

当業者は、クロック信号２３の周波数変調は、それがクロックシフトレジスタ２８に用いられる時、付加的な非線形性を生むのでＤＡＣ２６の入出力伝達関数がそのかわりにそれを補償するために設計され得る。

図１２を参照して、ＤＡＣ２６の第１の実施形態を説明する。ＤＡＣ３４は基準電圧Ｖ_１でノード３８のためにサーボ制御するフィードバックループを有するオペレーショナルアンプ３６、オペレーショナルアンプ３６の出力に結合されるゲート、抵抗４０と結合されたソース、およびダイオード接続トランジスタ４４に結合されたドレインを有するトランジスタ４２とを含む。抵抗４０は、製造中に取り込まれた周波数誤差の修正のためにトリミングされうる抵抗値を有するよう構成され得る。

ノード３８を基準電圧Ｖ_１で働かせるために、供給源Ｖ_ｃｃは抵抗４０によって適切な電圧降下を達成するためにダイオード接続トランジスタ４４を介して必要なだけの電流を供給する。この電流は比例的な電流Ｉ_ＭＩＮを生成するためにミラートランジスタ４６によってミラーされる。最小電流Ｉ_ＭＩＮは拡散スペクトル周波数動作中、最小の周波数値を有するクロック信号２３を生成するための発振器２２の持続的な電流源を提供する。ここで用いられているように大きさにおいて「比例的」である電流は電流が大きさにおいて等しい状態を含む。

ミラートランジスタ４６に加えて、トランジスタ４４もまた並列の複数のカレントミラーを形成するためにミラートランジスタ５０〜５５に結合され、対応するスイッチ６２〜６７がカレントミラーを出力ノード４８に接続するときそのそれぞれが個々に活性化され得る。擬似ランダム発生器２４は信号Ｑ_０〜Ｑ_ｉを供給することによってスイッチ６２〜６７のそれぞれを制御し、それは好ましくは発生器２４およびスイッチ６２〜６７の間に挿入されたデコーダ６８によってデコードされる。デコーダ６８は、好ましくは、非線形および線形部分の組み合わせである周波数変調波形のための、非線形あるいはサーモメータと線形デコーダの組み合わせである周波数変調波形のためのサーモメータを内蔵する。デコーダ６８は擬似ランダム発生器信号Ｑ_０〜Ｑ_ｉを受信し_、制御スイッチ６２〜６７にデコーダ信号Ｂ_０〜Ｂ_ｉを直接供給する。たとえば、擬似ランダム発生器がデコーダ６８にスイッチ６６へ「１」を与えさせる信号を出力する時、スイッチ６６は閉じ、ミラートランジスタ５４にトランジスタ４４を流れる電流をミラーさせる。しかしながら、擬似ランダム発生器２４が、デコーダ６８にスイッチ６６へ「０」を与えさせる信号を出力する時、スイッチは開き、いかなる電流もトランジスタ５４によってミラーされない。すべての発生電流Ｉ_ＭＩＮおよびＩ_０〜Ｉ_ｉはＤＡＣ出力電流Ｉ_ＤＡＣを形成するために出力ノード４８において統合される。後に詳述のとおり、発振器２２は拡散スペクトラム周波数変調が不可能であるときＤＡＣ出力電流Ｉ_ＤＡＣの大きさに一致する周波数を有するクロック信号２３を発生するために構成される。本発明の周波数変調波形に従って、クロック信号２３の周波数を変調するために、擬似ランダム発生器２４、デコーダ６８、トランジスタ５０〜５５の幅長さ（Ｗ／Ｌ）比（アスペクト比としても知られる）は、ＤＡＣ３４が図１１の説明に類似の入出力伝達関数を有するよう設計される。擬似ランダム発生器２４はトランジスタ４４およびミラートランジスタ５０〜５５によって形成される一つ以上のカレントミラーを同時に作動させるよう構成され得る。ＤＡＣ３４はまた、デコーダ信号、たとえばＢ０＋Ｂ１に等しい信号を組み合わせることにより活性化されうる付加的なカレントミラーを含む。デコーダ信号を組み合わせるために、ロジックゲートが用いられ得る。

非線形性はまた、補完的なミラートランジスタが飽和領域において動作するとき、ＤＡＣ２６および発振器２２におけるカレントミラーを形成する一つ以上のトランジスタを線形領域で動作させることにより実現されうる。従って、ＤＡＣ３４に図１１に示されるのと類似の入出力伝達関数を提供するために擬似ランダム発生器２４、デコーダ６８の出力およびトランジスタ５０〜５５の幅長さ比を設定するよりもむしろ、所望される非線形性が、ＤＡＣ２６、発振器２２、あるいは周波数変調回路の別の部分におけるカレントミラーを形成する一つ以上のトランジスタに、その補償的ミラートランジスタが飽和領域において動作するとき、線形領域において動作させることによって実現され得る。その場合、ＤＡＣ２６は好ましくは、線形入出力伝達関数で構成され、発生器出力信号Ｑ_０〜Ｑ_ｉがスイッチ６２〜６７を直接制御し得る。

以下に詳述のとおり、ＤＡＣ３４はまたトランジスタ４４および６１によって形成され、ユーザがプログラムできる信号ＳＳＭ＿ＥＮに応答して活性化されうる付加的なカレントミラーを含む。固定周波数動作において、この付加的なカレントミラーは、最小スイッチング周波数を、拡散スペクトル動作における最小の電流Ｉ_ＭＩＮによって確立される最小スイッチング周波数とは異なる値にバイアスする。ここで用いられる「ユーザプログラマブル」という言葉は、外部コンポーネントを有する回路、あるいはユーザが供給される信号のパラメータを変更する能力を指す。

ここでの諸図に示されるカレントミラーは、その目的上基本的なカレントミラー構成のみであり、本発明の範囲を限定するものではない。当業者は、カレントミラーもまた、カレントミラーの出力時に、ミラーリングするトランジスタを、負荷誘導電圧変化から隔離させるためのカスケードされた設計を含む。カレントミラーの代替的構成もまた、用いられ得る。たとえばＷｉｌｓｏｎ構成ミラーおよび修正Ｗｉｌｓｏｎ構成ミラーである。ここに示す図は、ＭＯＳＦＥＴを含むカレントミラーを含むが、当業者は任意の型のトランジスタ、あるいはトランジスタの組み合わせが用いられる、たとえば、バイポーラトランジスタ、あるいは絶縁ゲートバイポーラトランジスタなど、が用いられることを認識する。

図１３Ａは、たとえば図１２のＤＡＣ３４とともに発振器２２を使用する場合の第一の実施形態を示す。発振器７４は入力ノード７６でＤＡＣ出力電流Ｉ_ＤＡＣを受け取る。一連のオプショナルなカレントミラー７８および８０はＤＡＣ出力電流Ｉ_ＤＡＣに比例する大きさを有する充電電流Ｉ_ＣＨＲＧを生成する。充電電流Ｉ_ＣＨＲＧがタイミングコンデンサ８４を充電し、それは電圧のグラウンドに結合され、ノード８２で電圧を増加する。ノード８２での電圧が基準電流Ｉ_１によって確立される基準電圧および基準抵抗ＲＲＥＦ（あるいは代替的に基準電圧Ｖ_１によって直接確立される）に達するか、あるいは超える時、コンパレータ８６は信号ＨＩＧＨを出力し、それはインバータ８８、９０、９１を介してスイッチ９２に配向される。スイッチ９２が閉じると、それはタイミングコンデンサ８４をグラウンドに短絡し、コンデンサを放電する。ノード８２での電圧が基準電流Ｉ_１および基準抵抗Ｒ_ＲＥＦにより確立される基準電圧よりも少なくなるよう、いったん、タイミングコンデンサ８４が十分に放電されると、コンパレータ８６はスイッチ９２を開く信号ＬＯＷを出力し、充電電流Ｉ_ＣＨＲＧにタイミングコンデンサ８４を再度充電させる。代替的実施形態において、発振器７４がノード８２において、直接ＤＡＣ出力電流Ｉ_ＤＡＣを受け取り得る。

タイミングコンデンサ８４の充電および放電は、ランプクロック信号として用いられ得る減少波形をノード８２において確立する。ノード８２でランプ波形と同じ周波数を有する、パルス状で、矩形のクロック信号はコンパレータ８６の出力から直接引かれうる、あるいはＡＮＤゲート９４の出力によって生成され得、それはインバータ８８、９０、および９１と並列して接続される。インバータ８８、９０、および９１は、タイミングコンデンサが放電されているとき、残る回路網における遅延のために供給され、たとえば、タイマーなどの他の遅延回路網と置換され得る。

スイッチングレギュレータが１つのフェーズ（つまりｋ−フェーズ）以上を供給する場合、タイミングコンデンサ８４の充電および放電から生成されるクロック信号の周波数は、たとえばＫ周波数分周器として構成されるカウンターなどの、周波数分周器９６によって分周される。周波数分周器９６の出力はクロック信号２３である。

クロック信号２３の周波数は充電電流Ｉ_ＣＨＲＧの大きさに一致する。充電電流Ｉ_ＣＨＲＧの大きさの増加につれて、タイミングコンデンサ８４はより速い率で充電し、従ってノード８２での電圧は、基準電流Ｉ_１および基準抵抗Ｒ_ＲＥＦによって構成される基準電圧に、より少ない時間で達する。これは周波数増加を有するクロック信号を生成する。同様に、充電電流Ｉ_ＣＨＲＧの大きさが減少するとき、クロック信号２３の周波数もまた減少する。従って、ＤＡＣ３４からの出力電流Ｉ_ＤＡＣの波形が本発明の周波数変調波形に従って変調されるとき、クロック信号２３の周波数もまた変調される。

ここで用いられるように、昇順にソートされた場合、本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する信号波形を、信号が経時的に発生させるとき、信号は本発明の周波数変調波形に従って変調される。ここで用いられるように、クロック信号の周波数が、昇順にソートされた場合、本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する信号波形を経時的に発展させるとき、信号は本発明の周波数変調波形に従ってクロック信号２３の周波数を変調する。

図１３Ｂを参照にして、発振器７４の代替的実施形態を示す。そこでは、タイミングコンデンサ８４を放電するために設計された回路がわずかに修正されている。発振器８９は、コンパレータ８６の出力およびノード８２での電圧をモニターするラッチ９１を含む。充電電流Ｉ_ＣＨＲＧが、基準電圧Ｖ_１と等しい、あるいはそれを超える電圧レベルにまでタイミングコンデンサ８４を充電したとき、ラッチ９１がセットし、スイッチ９３に信号ＨＩＧＨを出力する。スイッチ９３はその時閉じ、電流シンク９５をグラウンドに連結することによって、タイミングコンデンサ８４を放電する。一般に電流源９５は、充電電流Ｉ_ＣＨＲＧがタイミングコンデンサを充電するのと同じ率で、あるいはより速い率でタイミングコンデンサ８４を放電するよう設計され得る。しかしながら、電流源９５はまた、充電電流Ｉ_ＣＨＲＧがタイミングコンデンサ８４を充電するのと同じ率で、あるいはより遅い率でタイミングコンデンサ８４を放電するために設計される。タイミングコンデンサがノード８２での電圧が基準電圧Ｖ_２を下回る地点まで放電されると、コンパレータ８７がラッチ９１をリセットする信号ＬＯＷを出力し、それは信号ＬＯＷをスイッチ９３に出力する。これはカレントシンク９５をグラウンドから切り離すためにスイッチを開き、それにより充電電流Ｉ_ＣＨＲＧがコンデンサ８４を再充電することを許可する。

ユーザによりフレキシブルであるために、本発明の周波数変調回路を内蔵するスイッチングレギュレータは、ユーザに拡散スペクトラム周波数変調を停止する許可を与えたり、固定周波数動作を可能にすることを許可するよう構成され得る。図１４は、このような機能性を提供するために構成された回路９８を示す。ユーザが拡散スペクトル周波数変調の停止を所望する時、ユーザは入力ピンＳＳＭ＿ＥＮに信号ＬＯＷを供給し、ピンＦＬＴＲを入力するためにＤＣ電圧を供給する。入力ピンＳＳＭ＿ＥＮに供給された信号ＬＯＷは、ＤＡＣ３４のスイッチ６２〜６７が開いたままであるよう擬似ランダム発生器２４を不能にする（図１２参照）。

入力ピンＳＳＭ＿ＥＮへの信号ＬＯＷはまた、ミラートランジスタ６１にトランジスタ４４を介して流れる電流に比例した定電流Ｉ_{ＦＩＸＥＤ}を生成することを許可するためにＤＡＣ３４のスイッチ７３を閉じる。ＤＡＣ３４は、その時、定電流Ｉ_{ＦＩＸＥＤ}およびＩ_ＭＩＮの総和を回路９８の入力ノード１００に出力する。

回路９８は、発振器７４が、所定の入力信号を入力ピンＦＬＴＲに印加することによって、３つの固定周波数のうちの一つを有するクロック信号を生成することを、ユーザに許可する。ロジック検出器１０４は信号ＬＯＷが入力ピンＳＳＭ＿ＥＮに供給されるとき、これらの入力信号を検出し、それに従って検出器出力Ｆ１およびＦ２からの信号を出力する。たとえば、入力ピンＦＬＴＲが第１のユーザプログラマブルな固定周波数状態においてグラウンドと連結するとき、検出器１０４は出力Ｆ２から信号ＨＩＧＨを出力し、出力Ｆ１から信号ＬＯＷを出力する。これが、両方が電流Ｉ_ＤＡＣに比例した電流を生成するために、ダイオード接続トランジスタ１０２を流れる電流をミラーする、ミラートランジスタ１０８および１１０と直列に連結されているスイッチ１０６を閉じる。その生成された電流はスイッチ１１４を介して導かれ、スイッチ１１４は信号がインバータ１１２によって反転された後、入力ピンＳＳＭ＿ＥＮの信号ＬＯＷに応答して閉じる。タイミングコンデンサ８４を充電するために、発振器７４のカレントミラー８０が、ミラートランジスタ１０８および１１０によって生成される電流に比例した大きさを有する充電電流Ｉ_ＣＨＲＧを生成する。当業者は、トランジスタ１０８および１１０がシングルトランジスタに統合されうることを認識する。

入力ピンＦＬＴＲがたとえば、第２のユーザプログラマブル固定周波数状態において、電圧ソースＶ_ｃｃあるいはスイッチングレギュレータの入力電圧に連結され、信号ＬＯＷが入力ピンＳＳＭ＿ＥＮに供給されるとき、固定周波数検出器１０４は、検出器出力Ｆ１から信号ＨＩＧＨを、および検出器出力Ｆ２からの信号ＬＯＷを出力する。これが、スイッチ１０６ならびにトランジスタ１０８および１１０を不能にするが、ミラートランジスタ１１８を活性化し、スイッチ１１４および１１６を閉じ、それによりトランジスタ１１８に電流Ｉ_ＤＡＣに比例する電流を生成することを許可する。タイミングコンデンサ８４を充電するために、発振器７４のカレントミラー８０は、ミラートランジスタ１１８によって生成される電流に比例した大きさを有する充電電流Ｉ_ＣＨＲＧを生成する。トランジスタ１１８が、トランジスタ１０８〜１１０によって生成される電流より多くの電流を生成するＷ／Ｌ比（縦横比）を有するよう構成される場合、クロック信号２３は第１の固定周波数状態において発生するクロック信号の周波数よりも大きい第２の固定周波数状態における周波数を有する。

入力ピンＦＬＴＲが浮遊したままで、入力ピンＳＳＭ＿ＥＮが第３のユーザプログラマブルな固定周波数状態において信号ＬＯＷを供給される場合、固定周波数検出器１０４は、検出器出力Ｆ１およびＦ２の両方から信号ＬＯＷを出力する。これはスイッチ１０６および１１６を開いたままにし、トランジスタ１０８、１１０、および１１８を停止するが、トランジスタ１２２を作動し、スイッチ１１４および１２０を閉じ、それによりミラートランジスタが電流Ｉ_ＤＡＣをミラーすることを許可する。トランジスタ１２２がミラートランジスタ１０８および１１によって生成されるよりも多くの電流を生成するが、ミラートランジスタ１１８によって生成されるよりも少ない電流を生成するＷ／Ｌ率（縦横比）を有するよう構成される場合、クロック信号２３は第１固定周波数状態において生成されるクロック信号の周波数よりも高いが、第２周波数状態において生成されるクロック信号の周波数よりも低い、第３固定周波数状態における周波数を有する。当業者は、付加的な固定周波数状態を可能にするために回路９８がわずかに修正されうることを認識する。

ユーザが拡散スペクトラム周波数変調を可能にすることを所望する時、信号ＨＩＧＨが入力ピンＳＳＭ＿ＥＮに供給される。これは擬似ランダム発生器２４を有効にし、（１）ＤＡＣ３４のトランジスタ４４および６１によって形成されるカレントミラー、および（２）回路９８のスイッチ１１４を無効にするので、入力ピンＦＬＴＲでの電圧にかかわらず、スイッチ１０６、１１６および１２０が、トランジスタ１０８、１００、１１８、および１２２を介して電流が流れるのを防ぐ。

スイッチングレギュレータによるルーズなレギュレーションに対する防御、および可聴ノイズを抑制するために、ローパス信号フィルタが入力ピンＦＬＴＲ、たとえばグラウンドに結合されたコンデンサに、結合され得る。入力ピンＳＳＭ＿ＥＮへの信号ＨＩＧＨがスイッチ１２４を閉じるとき、ローパス信号制御フィルタがダイオード接続トランジスタ１０２のゲートに結合される。

充電電流Ｉ_ＣＨＲＧを生成するために、入力ピンＳＳＭ＿ＥＮへの信号ＨＩＧＦもまたスイッチ１２６を閉じて、ミラートランジスタ１２８および１３０を有効にし、それらは、単一のトランジスタに統合され得る。これがミラートランジスタ１２８および１３０にＤＡＣ出力電流Ｉ_ＤＡＣをミラーすることを許可し、それを、信号発生器２０が本発明の周波数変調波形に従って変調する。

ユーザのためによりフレキシブルであるために、本発明の周波数変調回路を内蔵するスイッチングレギュレータが、ユーザに拡散スペクトラム周波数変調を停止し、固定周波数動作あるいは、入力ピンＰＬＬＩＮに供給される外部クロック信号に同期するクロック信号２３を有効にすることを許可する回路１３２（図１５参照）を組み込みうる。図１４の回路９８と共通する参照番号を有する回路１３２の諸コンポーネントは類似のコンポーネントを呈する。

回路１３２は、ユーザプログラマブルな複数状態入力ピンＰＬＬＩＮおよびＦＬＴＲにおいて、二つのユーザプログラマブルな入力を受け取る。それぞれの入力ピンは、ＰＬＬＩＮピンおよびＦＬＴＲピンにおいて入力信号を検出し、それに従って、ＳＳＭ＿ＥＮ、ＳＹＮＣ、Ｆ２およびＦ１の検出器出力において信号を出力するために構成されるロジック検出器１３４に結合される。たとえば、ユーザが拡散スペクトル周波数動作を停止し、クロック信号２３を外部クロック信号に同期させたいとき、外部クロック信号が入力ピンＰＬＬＩＮに供給され、フェーズロックドループ（ＰＬＬ）のためのローパスフィルタが、入力ピンＦＬＴＲ、たとえばグラウンドに結合されたＲＣフィルタに結合される。検出器１３４がピンＰＬＬＩＮで外部クロック信号を検出するとき、検出器１３４は検出器出力ＳＳＭ＿ＥＮから信号ＬＯＷを出力し、検出器出力ＳＹＮＣから信号ＨＩＧＨを出力する。図１４の回路９８同様に、これは擬似ランダム発生器を停止し、固定電流Ｉ_{ＦＩＸＥＤ}を生成するために、ＤＡＣ３４（図１２参照）のトランジスタ４４および６１によって形成されるカレントミラーを有効にする。ＤＡＣ３４は、ＤＡＣ出力電流Ｉ_ＤＡＣとして定電流Ｉ_{ＦＩＸＥＤ}およびＩ_ＭＩＮの総和を出力し、回路１３２はそれを電流ステアリングコンパレータ１３６のテール（ｔａｉｌ）電流に供給する。電流ステアリング（ｓｔｅｅｒｉｎｇ）コンパレータ１３６は、基準電圧Ｖ２とノード１３８における電圧と比較する、それは、位相検出器１４０の出力および、入力ピンＦＬＴＲに結合されるローパスフィルタの出力によって実現される。電流ステアリングコンパレータ１３６からの出力電流は、カレントミラー１４２によってミラーされる。

検出器出力ＳＹＮＣがＨＩＧＨの時、スイッチ１２６および１２７は閉じ、ダイオード接続トランジスタ１０２ならびにミラートランジスタ１２８および１３０によって形成されるカレントミラーはＤＡＣ出力電流Ｉ_ＤＡＣをミラーするために有効になる。この電流は、カレントミラー１４２によって生成される電流とともに、充電電流Ｉ_ＣＨＲＧを形成するためにノード１４４において統合する。フェーズロックドループ（ＰＬＬ）において、位相検出器１４０は充電電流Ｉ_ＣＨＲＧの大きさを決定し、充電電流Ｉ_ＣＨＲＧはクロック信号２３の周波数を決定する。

ユーザが上述のとおり同期を停止し、プログラム化された固定周波数を有効にすることを所望する時、入力ピンＰＬＬＩＮは第１の既知の電圧状態、たとえば、スイッチングレギュレータのフィードバックピンでの電圧を供給される。これにより検出器１３４はＳＳＭ＿ＥＮおよびＳＹＮＣの両方からＬＯＷ信号を出力する。回路９８に類似の様態で、Ｆ１およびＦ２出力が、ピンＦＬＴＲを入力するためにユーザプログラマブルな入力条件によって決定される。検出器１３４は入力ピンＦＬＴＲにおける入力条件を検出し、発振器７４がたとえば３つの固定周波数のうちの一つを有するクロック信号を発生するよう導く。

ユーザが本発明の周波数変調波形に従ってクロック信号２３の周波数を変調することを所望する時、入力ピンＰＬＬＩＮは第２の既知の電圧状態、たとえばスイッチングレギュレータと入力ピンＰＬＬＩＮのパワーサプライの間の所定の抵抗の連結によって構成される電圧、を供給される。スイッチングレギュレータによるルーズなレギュレーションの保護と、可聴ノイズを抑制するために、ローパス信号制御フィルタが入力ピンＰＬＴＲ、たとえばグラウンドに結合されたコンデンサ、に結合されうる。入力ピンＰＬＬＩＮにおける信号に応答して、検出器１３４は検出器出力ＳＳＭ＿ＥＮに信号ＨＩＧＨを出力し、検出器出力ＳＹＮＣに信号ＬＯＷを出力する。これは、そのテール電流Ｉ_ＴＡＩＬを閉ざすことにより電流ステアリングコンパレータ１３６を無効にし、入力ピンＦＬＴＲに結合され得るローパス信号制御フィルタをダイオード接続トランジスタ１０２のゲートに結合する。入力ノード１００および発振器７４の間の電流パスを提供するために、検出器１３４は検出器出力Ｆ１およびＦ２上に信号ＬＯＷを出力し、スイッチ１２０をじ、ミラートランジスタ１２２を有効にする。代替的に、検出器１３４が（１）スイッチ１１６を閉ざし、ミラートランジスタ１１８を有効にする、あるいは（２）スイッチ１０６を閉し、ミラートランジスタ１０８および１１０を有効にする。

回路１３２が、クロック信号２３の周波数を変調するために、ＤＡＣ出力電流ＩＤＡＣを発振器７４に直接導く一方、クロック信号２３の周波数もまた擬似ランダム変調クロック信号を位相検出器１４０の入力に供給することによって、変調され得る。しかしながら、代替的な構成は、拡散スペクトラム周波数変調がユーザセレクタブルな特性である場合、回路からバウンドアウト（ｂｏｕｎｄ ｏｕｔ）するため、余分なユーザがアクセス可能なに入力ピンを必要とする。ＤＡＣ信号を回路１３２におけるように、発振器に供給することによって、いかなる付加的なユーザーアクセス可能なピンもバウンドアウトされない。なぜならＤＡＣ信号が入力ピンＦＬＴＲに結合され、それはすでＰＬＬ動作におけるフェーズエラーフィルタを提供し、固定周波数動作において、スイッチングレギュレータの動作周波数をプログラムするためにユーザのためにバウンドアウトされているからである。

本発明の図１６を参照して、ＤＡＣ２６の第２の実施形態を示す。ＤＡＣ１５０は、バイアス電流Ｉ_{ＢＩＡＳ１}および基準抵抗Ｒ_ＲＥＦによって、その非反転入力で確立された基準電圧において反転入力１５４をサーボ制御するフィードバックループを有する増幅器１５２を含む。増幅器１５２の非反転入力で確立される基準電力でノード１５４をサーボ制御するために、カレントミラー１５６がノード１５４およびグラウンドの間に結合された一つ以上の抵抗において適切な電圧降下を達成するために必要なだけ十分の電流Ｉ_{ＳＥＲＶＯ}を供給する。より詳細に、ＤＡＣ１５０は、ノード１５４およびグラウンドの間に直列で配置された抵抗１５８、１６０．１〜１６０．１５を含む。抵抗１５８および１６０は集合的に可変抵抗１６２と呼ばれる。

可変抵抗１６２の抵抗値はカレントミラー１５６によってサーボノード１５４に供給される電流Ｉ_{ＳＥＲＶＯ}の大きさに反比例する。カレントミラー１５６が電流Ｉ_{ＳＥＲＶＯ}に比例して電流Ｉ_ＤＡＣを生成し、電流Ｉ_ＤＡＣはクロック信号２３を生成するための発振器７４への出力であるので、抵抗１６２の抵抗値はまたクロック信号２３の周波数に反比例する。より詳細には、抵抗１６２の抵抗値が増加するにつれて、カレントミラー１５６からサーボノード１５４に供給される電流は減少し、電流Ｉ_ＤＡＣの比例的減少を引き起こす。これが上記に詳細を記述したと同様の様態でクロック信号２３の周波数を抑制する。逆に、抵抗１６２の抵抗値が減少すると、カレントミラー１５６からサーボノード１５４に供給される電流は増加し、電流Ｉ_ＤＡＣを比例的に増加させ、それが順にクロック信号２３の周波数を増加する。したがって、可変抵抗１６２の抵抗値の適切な変更によって、本発明の周波数変調波形に従ってクロック信号２３の周波数が変調される。

可変抵抗１６２の抵抗値を調整するために、ＤＡＣ１５０は可変抵抗１６２を含む隣接する抵抗の間に挿入されているグラウンドおよびノードの間に結合された複数のスイッチ１６４．１〜１６４．１５を用いる。クロック信号２３の最大周波数が所望される時、抵抗１５８およびグラウンドの間に配置された１６４．１は、ノード１５４に最小の抵抗を提供するために短絡される。逆に、最小周波数が所望される時、スイッチ１６４．１〜１６４．１５は、ノード１５４で最大抵抗を提供するため、開回路状態に維持される。可変抵抗１６２が中間スイッチ１６４．２〜１６４．１４の一つを短絡することによって中間抵抗を有するよう調整される。抵抗１６０．１〜１６０．１５の抵抗値は、ＤＡＣ１５０が本発明の周波数変調波形に従ってＤＡＣ出力電流Ｉ_ＤＡＣを変調するように選択される。

スイッチ１６４．１〜１６４．１５が擬似ランダム発生器２４によって出力される信号Ｑ_０〜Ｑ_ｉに応答して短絡する時、ＤＡＣ１５０は制御する。擬似ランダム発生器によって出力される信号は、スイッチ１６４．１〜１６４．１５を直接制御するために信号Ｂ_０〜Ｂ_ｉを出力するデコーダ１６６によって、好ましくはデコードされる。たとえば、擬似ランダム発生器２４が４ビットを出力する場合、ＤＡＣ１５０はたとえば１５のスイッチ（発生器２４が４ビットを出力する時、最大１６まで）を組み込む。デコーダ１６６は、発生器２４の信号Ｑ０〜Ｑ３を受け取るよう構成され、スイッチ１６４．１〜１６４．１５を直接制御するために、出力信号Ｂ_０〜Ｂ_１４を出力する。当業者は、異なるレベルの出力電流ＩＤＡＣの間の分割が、スイッチ１６４の数ならびにデコーダ１６６からの出力信号および／または擬似ランダムコード発生器２４の数の増加あるいは減少によって変更され得る事を認識する。

ＤＡＣ１５０はまた、スイッチングレギュレータをルーズなレギュレーションから守り、また可聴ノイズを抑制するためにカレントミラー１５６に結合されているローパス信号制御フィルタ１６８を含み得る。代替的に、ローパス信号制御フィルタ１６８もまた、ＦＬＴＲピンが使用可能であれば、図１４に示すとおり入力ピンＦＬＴＲに連結され得る。

抵抗１５８および１６０がノード１５４およびグラウンドの間に直列に配置されるが、当業者は、抵抗もまたノード１５４およびグラウンドの間に並列に配置され得ることを認識する。抵抗１５８および１６０はまた、インピーダンス、たとえばＭＯＳＦＥＴ、コンデンサ、インダクタ、などを有する他の回路エレメントで置換され得る。

本発明のもう一つの局面に従って、ここに示すデジタルアナログ変換器が、本発明の周波数変調回路を内蔵するスイッチングレギュレータが動作する周波数範囲を制御するためにユーザプログラムされ得る。たとえば、図１７に示す回路１７０は、ピンＳ１およびＳ２に供給されるユーザプログラム可能な信号に従ってＤＡＣ１５０のバイアス電流Ｉ_{ＢＩＡＳ１}をユーザにプログラムすることを許可する。ピンＳ１およびＳ２はＩ^２Ｃバスによって、直接ユーザによって、プログラムされ得、あるいは当業者あるいはその他に知られる別の方法によりプログラムされ得る。回路１７０は基準電流Ｉ_２から定バイアス電流Ｉ_３〜Ｉ_５を生成する複数のカレントミラーを含む。入力ピンＳ１およびＳ２の両方がＨＩＧＨ信号を供給されると、スイッチ１７２〜１７４が作動し、スイッチ１７８〜１８０が停止する。これはすべてのバイアス電流Ｉ_３〜Ｉ_５をＤＡＣ１５０に導き、バイアス電流Ｉ_{ＢＩＡＳ１}は最大値を有する。この場合、出力ノード１８４での回路１７０による発振器７４への電流Ｉ_ＣＨＲＧ出力は、ＤＡＣ出力電流Ｉ_ＤＡＣのみを含む。

入力ピンＳ１に信号ＨＩＧＨが供給され、入力ピンＳ２に信号ＬＯＷが供給される時、バイアス電流Ｉ_{ＢＩＡＳ１}はバイアス電流Ｉ_３およびＩ_４のみしか供給されないが、定バイアス電流Ｉ_５は、出力のノード１８４でＤＡＣ出力電流Ｉ_ＤＡＣと統合される。同様に、入力ピンＳ１に信号ＬＯＷが供給され、入力ピンＳ２に信号ＨＩＧＨが供給されると、バイアス電流Ｉ_{ＢＩＡＳ１}はバイアス電流Ｉ_５のみしか供給されないが、定バイアス電流Ｉ_３およびＩ_４は出力ピン１８４でＤＡＣ出力電流Ｉ_ＤＡＣと統合される。後者２つの状態は電流Ｉ_３〜Ｉ_５の大きさに応答して、すべてのバイアス電流Ｉ_３〜Ｉ_５がバイアス電流Ｉ_{ＢＩＡＳ１}を形成するために統合される時に実現された範囲よりも、狭い周波数拡散範囲に帰結する。

入力ピンＳ１およびＳ２がＬＯＷ信号を供給されると、スイッチ１７２〜１７４は停止し、スイッチ１７８〜１８０が作動する。これはすべての定バイアス電流Ｉ_３〜Ｉ_５を発振器７４に導き、バイアス電流Ｉ_{ＢＩＡＳ１}には電流が提供されず、効果的にＤＡＣ１５０および拡散スペクトラム周波数変調を停止する。そのかわり、充電電流Ｉ_ＣＨＲＧがコンスタントであるので、クロック信号２３は固定周波数とともに生成される。当業者は固定周波数動作もまた、第４レベルの拡散スペクトル動作、つまりゼロ（０）周波数拡散がある時、と考えられ得る。当業者は回路１７０がここで示す他のＤＡＣの拡散範囲を制御するために用いられ得ることを認識する。

図１８を参照して、発振器２２の第３の実施形態を示す。ここでは発振器は線形入出力伝達関数を有する。発振器１８６は、出力ノード１９０でクロック信号を生成するために、ソーシング電流源およびシンク電流源（それぞれ）によって充電、および放電されるタイミングコンデンサ１８８を有するリング発振器１８８を含む。より詳細に、タイミングコンデンサ１８８を充電するために、発振器１８６はそれぞれがミラートランジスタ１９６および１９８に結合されているダイオード接続トランジスタ１９２および１９４によって形成されるソーシング電流を含む。ソーシング電流源は充電電流Ｉ_ＣＨＲＧに比例する大きさを有する電流をタイミングコンデンサ１８８に充電する。発振器１８６のシンク電流源は、ともに放電コンデンサ１８８から充電電流Ｉ_ＣＨＲＧに比例する大きさの電流を放電する、ダイオード接続トランジスタ１９２およびミラートランジスタ２００によって形成される。

ソーシング電流源がタイミングコンデンサ１８８を充電するとき、ソーシングおよびシンク電流の間に挿入されているノード２０２での電圧の大きさは増加する。その電圧が一旦、バッファー２０４の閾値電圧に達するか、あるいは超えると、その電圧は出力ノード１９０に送られる。抵抗分圧器２０６はタイミングコンデンサ１８８に接続され、ノード１９０で電圧を分圧する。コンデンサ１８８にかかる電圧降下が瞬間的に変化することができないので、抵抗分圧器２０６によって達成された分圧された電圧はノード２０２の電圧をまたその値に減少させる。

ノード１９０での電圧はまたスイッチ２０８が開き、スイッチ２１０が閉じる原因となり、ソーシング電流源を充電コンデンサ１８８から分離し、シンク電流源を放電コンデンサ１８８に結合する。一旦、シンク電流源がタイミングコンデンサから放電されると、スイッチ２１０が開き、スイッチ２０８が再度閉じ、タイミングコンデンサを再充電する。タイミングコンデンサ１８８が充電と放電を繰り返すにつれて、クロック信号が出力ノード１９０で生成される。本発明の周波数変調波形に従って変調される周波数を有するクロック信号を生成するために、入力ノード２１２が、図１６の非線形性ＤＡＣ１５０、あるいは本発明の周波数変調波形に従って充電電流Ｉ_ＣＨＲＧを変調する、ここで示した任意の非線形性信号発生器に結合され得る。

図１９は、内部クロック信号の周波数が、（１）本発明の周波数変調波形に従って変調されているかどうか、（２）ユーザプログラマブルな固定周波数を有するか、あるいは（３）外部クロック信号により同期されるか、どうかをユーザに選択させる回路の代替的実施形態を示す。回路２１３は入力ピンＰＬＬＩＮに供給される信号を受信するモード検出器２１４を内蔵し、ユーザが拡散スペクトラム周波数変調、固定周波数動作、あるいは内部クロック信号の外部クロック信号との同期を所望しているのかどうかを決定する。

たとえば、ユーザが入力ピンＰＬＬＩＮで信号ＨＩＧＨを提供するとき、モード検出器２１４は拡散スペクトラム周波数変調をイネイブルにし、検出器出力ＳＹＮＣから信号ＬＯＷを、また検出器出力ＳＳＭ＿ＥＮから信号ＨＩＧＨを出力する。これはＤＡＣ２１６を有効にし、位相検出器２１７を無効にする。回路２１８に配置されたスイッチは、閉じ、入力ピンＦＬＴＲをＤＡＣ出力電流Ｉ_ＤＡＣに結合する。これにより、ローパス信号制御フィルタは入力ピンＦＬＴＲ、たとえばグラウンドに結合されたコンデンサがＤＡＣ出力電流Ｉ_ＤＡＣをフィルタリングし、それによりスイッチングレギュレータがルーズになることから守り、可聴ノイズを抑制する。回路２１８はその時、フィルタリングされたＤＡＣ出力電流Ｉ_ＤＡＣと等しい大きさを有する充電電流Ｉ_ＣＨＲＧを発振器７４、８９、あるいは１８６に出力する。

ユーザが入力ピンＰＬＬＩＮで信号ＬＯＷを提供するとき、モード検出器２１４は固定周波数動作を有効にし、検出器出力ＳＹＮＣおよびＳＳＭ＿ＥＮからＬＯＷ信号を出力する。これは位相検出器２１７およびＤＡＣ２１６を無効にするので、そこからは信号が出力されない。出力ＳＳＭ＿ＥＮの信号ＬＯＷはまた、バイアス電流発生器２１５が回路２１８への配信のための基準電流Ｉ_６を生成するよう指示する。ユーザは発生したクロック信号の固定周波数を、複数の所定の電圧の一つを入力ピンＦＬＴＲに供給することによりプログラムする。回路２１８はその電圧を検出し、また（１）基準電流Ｉ_６を直接、発振器に分流する、あるいは（２）発振器に提供するための基準電流Ｉ_６に比例する電流を生成する。

外部クロック信号が入力ピンＰＬＬＩＮに提供されると、回路２１３は内部クロック信号を外部クロック信号と同期する。モード検出器２１４は、検出器出力ＳＹＮＣから信号ＨＩＧＨを出力し、検出器出力ＳＳＭ＿ＥＮから信号ＬＯＷを出力する。これはＤＡＣ２１６を無効にし、位相検出器２１７を有効にし、外部クロック信号を内部クロック信号２３と比較し、その間の差を示す信号２１９を出力する。信号２１９は、入力ピンＦＬＴＲ、たとえばコンデンサおよびグラウンドに結合された抵抗に結合されるローパスフィルタによって補償される。回路２１８内に配置された電流ステアリングコンパレータはその時信号２１９を基準電圧と比較し、それに応じて電流を発振器に出力する。

図２０を参照して、発振器２２の第４の実施形態を示す。そこで、発振器は線形入出力伝達関数を有する。図１３〜１５、および１８の電流制御された発振器とは反対に、発振器２２０によって生成されるクロック信号の周波数は、電圧制御されている。発振器２２０は、フィードバックループおよび非反転入力に供給される電圧で増幅器２２２の反転入力をサーボ制御するために必要とされるのに十分な電流として供給するカレントミラー２２４を有する増幅器２２２を含む。その時、サーボ電流は、タイミングコンデンサ２２８を充電するための比例的電流を生成するためのカレントミラー２２４によってミラーされる。タイミングコンデンサ２２８を放電するために、発振器２２０は、コンデンサをかかる電圧が定基準電流Ｖ_ＲＥＦに達する、あるいは超える時、スイッチ２２９によってコンデンサ２２８をグラウンドに短絡するコンパレータ２２７を含む。

タイミングコンデンサ２２８を充電するために供給される電流の量および、それによりクロック信号２３の周波数は増幅器２２２の非反転入力に供給される電圧に依存する。本発明の周波数変調波形に従ってクロック信号２３の周波数を変調するために、信号発生器２０がノード２３２において昇順にソートした場合、経時的に本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する、変化する電圧信号波形を提供する。ノード２３２と増幅器２２２の非反転入力との間に、フィルタ抵抗が結合され、フィルタコンデンサ２３６とともに、拡散スペクトラム周波数変調の間、スイッチングレギュレータのルーズなレギュレーションに対して保護し、可聴ノイズを抑制する。上述のとおり、コンデンサ２３６および抵抗２３４の容量および抵抗値（それぞれ）は、スイッチングレギュレータが変調される動作周波数の範囲を変更するために調整されうる。付加的な抵抗（示されていない）が、変調範囲（上記）を変更するためにコンデンサ２３６と並列に配置され得、あるいは定電圧源とＦＬＴＲピンとの間に接続されうる。

回路２２０はまた、カレントミラー２２４が電流を生成しない時、タイミングコンデンサ２２８を充電するために最小電流Ｉ_ＭＩＮを供給するためのオプショナルな定電流源２３０を含み得る。たとえば、信号発生器２０が非反転入力で増幅器２２２の電圧をゼロ（０）にする最小信号大きさを生成するために構成される場合、最小電流Ｉ_ＭＩＮがタイミングコンデンサ２２８を充電するために用いられる。代替的に、電流源２３０はまた、固定周波数動作の間、あるいはクロック信号２３の外部クロック信号との同期の間、用いられる。後者の場合、最小電流Ｉ_ＭＩＮは、位相検出器２３８による信号出力に応じて、カレントミラー２２４により生成される電流に加えて、タイミングコンデンサ２２８を充電するための電流を供給する。用いられた場合、最小電流Ｉ_ＭＩＮは最小スイッチング周波数を制限し、飽和領域において回路２２０が動作するためのＭＯＳトランジスタをバイアスするために用いられ得る。当業者は、ここに示す任意のＭＯＳトランジスタが異なるタイプのトランジスタ、たとえばパイポーラ接合トランジスタを動作の線形領域においてバイアスするために用いられ得る。

図２１は、本発明の周波数変調波形に従って電圧信号Ｖ_ＤＡＣを変調するデジタルアナログ変調器を示す。ＤＡＣ２４０は、拡散周波数変調がイネイブルであるとき、定最小電流Ｉ_ＭＩＮをダイオードＤ_ＩＮに提供する電流源２６８を含む。これは次のごとく、ダイオードＤ_ＩＮによってベース電圧Ｖ_ＭＩＮを達成する。

ここで、Ｖ_ＴはダイオードＤ_ＩＮのサーマル電圧であり、Ｉ_Ｓは飽和電流（スケール電流としても知られる）である。電圧Ｖ_ＭＩＮは定基準電流Ｉ_ＲＥＦおよびダイオードＤ_ＲＥＦによって達成される基準電圧とともに差動増幅器２６６に供給される。増幅器２６６は、ＤＡＣ出力電圧Ｖ_ＤＡＣとして結果として生じる差を出力する。

ダイオードＤ_ＩＮおよびＤ_ＲＥＦが同等の飽和電流を有すると仮定する。最小ＤＡＢ出力電圧Ｖ_ＤＡＣ、_ＭＩＮは、増幅器２２０に供給されるとき、ベース周波数でクロック信号２３の周波数を設定する。

ＤＡＣ出力電圧Ｖ_ＤＡＣを変調するために、ＤＡＣ２４０は、スイッチ２５４〜２５９の作用に応答して、ベースカレントソース２６８に並列に結合され得る。スイッチ２５４〜２５９のそれぞれが、相当する電流源２４２〜２４７と直列に配置され、擬似ランダム発生器２４による信号出力によって駆動される。スイッチが作動し、相当する電流源がダイオードＤ_ＩＮに電流を供給することを許可するとき、その電流源によって提供される電流は、ベース電流源２６８によって供給される最小電流Ｉ_ＭＩＮに統合される。これがダイオードＤ_ＩＮによって実現される電圧を増加し、それによりＤＡＣ出力電圧Ｖ_ＤＡＣを増加し、これにより順に発振器２２０がクロック信号２３の周波数を増加する。電流源２４２〜２４７の大きさは、線形出力を生成するための信号Ｑ_０〜Ｑ_ｉに呼応して、動作することが選択される。Ｉ_ＭＩＮおよびＩ_０〜Ｉ_ｉのすべての電流が統合され、ダイオードＤＩＮに供給され、それが本発明の周波数変調波形の形に近似する入出力伝達関数を達成する。特に、ＤＡＣ２４０は、昇順にソートした場合、ＥＱ．５Ａに示される本発明の周波数変調波形１４の形に近似する曲線を形成する、時系列の大きさを有する電圧信号波形を生成する。

図２２は、本発明の周波数変調波形に従ってクロック信号２３の周波数を変調するための電圧信号を出力するデジタルアナログ変調器の代替的な実施形態である。ＤＡＣ２７０は、供給源Ｖ_ＣＣならびに抵抗２７２およびＲ_ＲＥＦによって決定されるベース電圧を有する可変抵抗電圧分圧器として構成される。発振器２２０への出力時に、ベース電圧がベース周波数でのクロック信号２３の周波数を設定し、この場合それが最小スイッチング周波数と一致する。ＤＡＣ出力電圧Ｖ_ＤＡＣの大きさを変調するために、ＤＡＣ２７０は擬似ランダム発生器２４によって出力される信号に応答する、基準抵抗Ｒ_ＲＥＦに並列に結合された複数の抵抗２７６〜２８１を含む。たとえば、擬似ランダム発生器信号Ｑ０〜Ｑｉは好ましくはデコーダ信号Ｂ_０〜Ｂ_ｉをスイッチ２８８〜２９３に出力し、そのそれぞれが相当する抵抗２７６〜２８１に直列に接続されるデコーダ、たとえばサーモメータデコーダ（示されていない）に供給される。スイッチ、たとえばスイッチ２８８がデコーダから適切なデコーダ信号を受信すると、スイッチは閉じ、その関連する抵抗、たとえば抵抗２７６を抵抗Ｒ_ＲＥＦに並列に接続し、それによりＤＡＣ出力電圧Ｖ_ＤＡＣを変更する。抵抗２７６〜２８１の抵抗値が、本発明の周波数変調波形の形に近似する入出力伝達関数を達成するためにデコーダ出力信号Ｂ_０〜Ｂ_ｉに呼応して作動するよう選択される。従って、ＤＡＣ２７０は昇順にソートした場合、経時的に本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する電圧信号波形を生成する。

当業者は一つ以上の抵抗２７２、２７６〜２８１およびＲ_ＲＥＦはインピーダンスを有する、たとえばＭＯＳＦＥＴ、コンデンサ、インダクタなどの他の回路エレメントによって置換され得ることを認識する。

本発明の周波数変調回路１８の第２の実施形態において、擬似ランダムコード発生器２４は、図２３に示す本発明の周波数変調波形に近似する確率分布を有する発生器を含む。これは、本発明の周波数変調回路の第１の実施形態に用いられた擬似ランダム発生器の均一の確率密度と対照となる。非線形確立分布を生成するために、擬似ランダムコード発生器２４が非線形フィードバック回路あるいはメモリールックアップテーブルを用い得る。周波数変調回路１８が本発明の周波数変調波形の形に近似する非線形確率密度を有する擬似ランダム発生器を含む時、ＤＡＣ２６は線形入出力伝達特性を有するためにわずかに修正される。

本発明の第３の実施形態において、周波数変調回路１８は擬似ランダム周波数変調よりもむしろ、連続周波数変調を用いるために構成される。発振器２２に擬似ランダム信号を提供するよりもむしろ、信号発生器２０は、本発明の周波数変調波形の形に近似する信号波形とともにクロック信号２３の周波数を変調するために構成される。たとえば、図２４は発振器２２０に、経時的に昇順にソートした場合、本発明の周波数変調波形の形に近似する曲線を描く電圧を有する、平坦で持続的な連続電圧波形を提供するために構成される信号発生器３００を示す。当業者は、連続波形が与えられた時間差に対して一連の不連続の大きさを有すると考えられ得る。

信号発生器３００は、ダイオードＤ_ＩＮおよびＤ_ＲＥＦを含むという意味で図２１のＤＡＣ２４０に類似して構成される。ダイオードＤＩＮおよびＤＲＥＦによって実現される電圧の差が、差動増幅器３０２によって比較される時、結果として生じる信号発生出力電圧ＶＳＧはＥＱ．２０に類似する対数関数が特徴である。出力電圧ＶＳＧを変調するために、そしてそれにより本発明の周波数変調波形に従ってクロック信号２３の周波数を変調するために、信号発生器３００が線形入力電流信号３０４を受信するか、あるいは発生する。たとえば、入力電流波形３０４は、入力電流が減少するよりも遅い率で増加する線形曲線３０６（図２５Ａ参照）を含む。図２５Ａは結果として生じる発生器出力電圧波形３０８を示す。代替的に、入力電流波形３０４は、入力電流波形が減少するのとおよそ同じ率で増加する線形曲線３１０（図２５参照）を含み得る。これは、出力電圧波形３１２の減少部分の形が、出力電圧波形３１２の増加部分のミラーレプリカに近似する、信号発生器出力電圧ＶＳＧからの出力電圧波形３１２を生成する。これらの信号発生出力波形は、発振器２２０に供給されるとき、本発明の周波数変調波形に従ってクロック信号２３の周波数を変調する。図２５Ａはほぼ瞬間的である減少率を描く一方で、最大減少率は回路の能力によって限定される。さらに、図２５Ａ〜図２５Ｂに示す減少率は本発明の範囲を限定するものではない。むしろ、入力電流波形はそれが増加する率に関連して任意の率で減少し得る。

さらに、図２５Ａ〜２５Ｂが、図示目的のみのＶ_{ＳＧ、ＭＡＸ}およびＶ_{ＳＧ、ＭＩＮ}において、信号発生器出力電圧波形３０８および３１２を妨害する入力電流波形３０６および３１０を示す。

図２６は、発振器２２０に、昇順にソートした場合、本発明の周波数変調波形に近似する形を形成する電圧を経時的に有する、連続的なシーケンシャル電圧波形を供給するために構成される信号発生器の第２の実施形態を示す。信号発生器３１４は、供給電圧ソースＶＣＣおよびグラウンドの間に直列で結合された抵抗３１６およびコンデンサ３１８を有するＲ−Ｃ回路を有する。供給ソースＶ_ＣＣはコンデンサ３１８を充電するので、コンデンサ３１８にかかる電圧はＥＱ．５Ｂによって求められ得る周波数変調波形に従って、指数関数的に増加する。抵抗３１６の抵抗値およびコンデンサ３１８の容量はベース周波数Ｆ_Ａ２およびＥＱ．５Ｂの持続的Ｋ_３を決定するために選択され得る。コンデンサ３１８にかかる電圧が、本発明の周波数変調波形に従ってクロック信号２３の周波数を変調するために発振器２２０に供給される。コンデンサ３１８は、コンデンサにかかる電圧が閾値電圧レベルに到達したこと決定するとき、放電回路、たとえば、スイッチ３２２によってコンデンサ３１８をグラウンドに短絡するためのコンパレータ３２０、によって放電される。

フィルタリング抵抗２３４およびフィルタリングコンデンサ２３６の値は上述のとおりクロック信号２３の周波数変調率を抑制するために選択され得る。

図２７〜２９を参照して、本発明の周波数変調回路１８の第４の実施形態を示す。周波数変調回路３２４は、所定の周波数範囲にわたって本発明の周波数変調波形の形に近似する入出力伝達関数を有する発振器３２６を含む（図３０参照）。コンパレータがコンデンサをかかる電圧が、本発明の周波数変調波形に従ってクロック信号２３の周波数を変調する様態で変化する可変基準電圧レベルに達したと決定する時、コンパレータ３２８が、スイッチ３０によって、タイミングコンデンサ３３２をグラウンドに短絡することによって放電させることを除いて、発振器３２６は図２０の発振器２２０に類似して構成される。

より詳細には、信号発生器２０は、ノード３３４において、発振器３２６に連続的あるいは擬似ランダム線形電圧波形を供給する。電圧電流コンバータ３３６は、線形電圧波形のそれぞれの電圧大きさを、タイミングコンデンサ３３２を充電する、対応する電流に転換する。これは、可変基準電圧発生器３４０が、本発明の周波数変調波形に従ってクロック信号２３の周波数を変調するために制御する、変化する基準電圧とコンパレータ３２８によって比較される電圧をタイミングコンデンサ３３２によって達成する。タイミングコンデンサ３３２にかかる電圧が可変基準電圧信号と等しいか、あるいはそれを超えるとき、コンパレータ３２８はスイッチ３３０を閉じてタイミングコンデンサをグラウンドに短絡する信号ＨＩＧＨを出力する。タイミングコンデンサが放電されるとき、コンパレータは信号ＬＯＷを出力し、充電電流Ｉ_ＣＨＲＧにタイミングコンデンサを再充電することを許可する。経時的に、これは本発明の周波数変調波形に従って変調される周波数を有するパルスされたクロック信号を生成する。発振器３２６は次の式に従ってクロック信号２３の周波数を変調する。

ここで、Ｖ_ＩＮは信号発生器２０によって供給される線形電圧波形であり、Ｒ_１は抵抗Ｒ１の抵抗であり、Ｃ_１はタイミングコンデンサ３３２の容量であり、Ｖ_ＶＡＲは可変基準電圧発生器３４０によって発生された基準電圧である。本発明の原理に従って可変基準電圧発生器３４０は、本発明の周波数変調波形に従ってクロック信号２３の周波数を変調する様態で基準電圧Ｖ_ＶＡＲを変える。

図２８を参照して、可変基準電圧発生器３４０の第１の例示的な実施形態が記載されている。可変基準電圧発生器３４２は、バイポーラトランジスタ３４６、３４８を介して電流Ｉ_ＭＵＬＴを生成する乗算器３４４を備える。電流Ｉ_ＭＵＬＴは、下記のとおりの電流Ｉ_７、Ｉ_８の関数である大きさを有する。

ここで、Ｉ_８は、定基準電流である。Ｉ_７は、信号発生器２０によって供給される入力電圧Ｖ_ＩＮと同等の電流であり、電圧電流変換器を用いることによって取得され得る。あるいは、Ｉ_７が定基準電流であり、一方、Ｉ_８が、信号発生器２０によって供給される入力電圧に相当する。Ｋ_８は、基準電流Ｉ_８の関数である定数であり、入力電圧Ｖ_ＩＮを電流Ｉ_７に変換するために用いられる電圧電流変換器の電子的コンポーネントである。

カレントミラー３５０は、電流Ｉ_ＭＵＬＴをミラーし、乗算器電流Ｉ_ＭＵＬＴに比例している可変基準電流Ｉ_ＶＡＲを生成する。電流電圧変換器３５２は、それから、可変基準電流Ｉ_ＶＡＲを可変基準電圧Ｖ_ＶＡＲに変換する。可変基準電圧Ｖ_ＶＡＲはまた、入力電圧Ｖ_ＩＮの平方根に比例している電圧波形によって近似されるという点で乗算器電流Ｉ_ＭＵＬＴに似ている。可変基準電圧Ｖ_ＶＡＲは、それから、コンパレータ３２８に供給される。図２８の実施形態における可変基準電圧Ｖ_ＶＡＲは、入力電圧Ｖ_ＩＮの平方根に比例しているので、ＥＱ．２１は、昇順でソートされるとき、ＥＱ．６によって表される周波数変調波形に近似する形状を形成する、時間経過に対する、電圧レベルを有する周波数変調波形を示す。ここで用いられるように、比例信号は、信号が同等の大きさであるという条件を含む。

図２９を参照して、可変基準電圧発生器３４０の第２の例示的な実施形態が記載されている。可変基準電圧発生器３５４は、第２の実施形態の乗算器３５６を備える。第２の実施形態の乗算器３５６は、バイポーラトランジスタ３５８、３６０を介して電流Ｉ_ＭＵＬＴを生成する。乗算器電流Ｉ_ＭＵＬＴは、下記のとおりの電流Ｉ₉、Ｉ₁₀の関数である大きさを有する。

ここで、Ｉ₁₀は、定基準電流である。Ｉ₉は、信号発生器２０によって供給される入力電圧Ｖ_ＩＮと同等の電流であり、電圧電流変換器を用いることによって取得され得る。あるいは、Ｉ₉が定基準電流であり、一方、Ｉ₁₀が、信号発生器２０によって供給される入力電圧に相当する。Ｋ₁₀は、基準電流Ｉ₁₀の関数である定数であり、入力電圧Ｖ_ＩＮを電流Ｉ₉に変換するために用いられる電圧電流変換器の電子的コンポーネントである。

カレントミラー３６２は、電流Ｉ_ＭＵＬＴをミラーし、乗算器電流Ｉ_ＭＵＬＴに比例している可変基準電流Ｉ_ＶＡＲを生成する。電流電圧変換器３６４は、それから、可変基準電流Ｉ_ＶＡＲを可変基準電圧Ｖ_ＶＡＲに変換する。可変基準電圧Ｖ_ＶＡＲはまた、入力電圧Ｖ_ＩＮの平方根に比例している電圧波形によって近似されるという点で乗算器電流Ｉ_ＭＵＬＴに似ている。可変基準電圧Ｖ_ＶＡＲは、それから、コンパレータ３２８に供給される。図２９の実施形態における可変基準電圧Ｖ_ＶＡＲは、入力電圧Ｖ_ＩＮの平方根に比例しているので、ＥＱ．２１は、昇順でソートされるとき、ＥＱ．６によって表される周波数変調波形に近似する形状を形成する、時間経過における、電圧レベルを有する周波数変調波形を示す。

図２８、２９に示される可変基準電圧発生器３４２、３５４それぞれは、平方根関数によって近似される可変基準電圧Ｖ_ＶＡＲを生成するが、当業者は、可変基準電圧発生器の代替の実施形態もまた利用され得ることを理解する。より詳細には、可変基準電圧発生器３４０は、本発明の周波数変調波形に従ってクロック信号２３の周波数を変調する任意の可変基準電圧Ｖ_ＶＡＲを生成するように構成され得る。本発明の周波数変調波形に従って、発振器に供給されるとき、クロック２３の周波数を変調する波形を生成するように、可変基準電圧発生器３４０が、ここに記載された、いずれかの回路を備え得ることを当業者はまた理解する。

コンパレータ３２８の基準電圧を変化させる可変基準電圧発生器３４２、３５４を用いることよりむしろ、ここで用いられるコンパレータの基準電圧が固定されているとき、可変基準電圧発生器３４２、３５４がまた、上述の任意の発振器に内蔵されるタイミングコンデンサを充電するためにシーケンシャルな周波数変調に利用され得ることを当業者はまた理解する。より詳細には、電流制御の発振器に対しては、可変基準電圧発生器３４２、３５４からの可変基準電流Ｉ_ＶＡＲは、タイミングコンデンサを直接的に充電し得る。電圧制御の発振器に対しては、可変基準電圧発生器３４２、３５４からの可変基準電圧Ｖ_ＶＡＲは、代わりに発振器に供給され得る。

スイッチングレギュレータの出力でのディファレンシャルモードノイズおよび発散ノイズを抑制することに加えて、ここに記載される本発明の周波数変調波形および回路はまた、固定周波数動作において、または、線形変調波形に従って変調されたとき、生成されたレベルからスイッチングレギュレータの入力でのディファレンシャルモードノイズおよび発散ノイズを抑制するように構成され得る。レギュレータの出力でのノイズと同様に、レギュレータの入力でのディファレンシャルモードノイズはまた、レギュレータスイッチング周波数の関数である。レギュレータ周波数は、線形周波数変調波形とともに変調されるとき、レギュレータの入力でのディファレンシャルモードノイズスペクトルはまた、スイッチング周波数の極端部で「ホーン」（ｈｏｒｎ）および（レギュレータの出力でのディファレンシャルモードノイズスペクトルによって示される傾斜より小さい角度ではあるが）傾斜したスペクトルシーリングを示す。同一の用途および負荷条件に対して、レギュレータの入力でのピークノイズ振幅波形は、レギュレータの出力でのピークノイズ振幅波形より、非線形曲線でない（湾曲が小さい）非線形曲線を含む。スイッチングレギュレータの入力でのピークノイズ振幅波形は、レギュレータの出力でのスイッチングレギュレータのピークノイズ振幅波形より、非線形ではないが、スイッチングレギュレータの入力でのピークノイズ振幅波形は依然、図４に示されるそれに形状が類似している。

従って、レギュレータ入力でのディファレンシャルモードノイズを抑制するために、スイッチング周波数はまた、本発明の周波数変調波形に従って変調さえ得る（例えば、レギュレータ入力でのピークノイズ振幅波形に同調しており、かつ、ＥＱ．５〜１５の１つ以上によって近似させられ得る周波数変調波形）。（レギュレータの出力でのピークノイズ振幅波形の非線形性におけるディファレンスと対照的に）レギュレータの入力でのピークノイズ振幅波形の非線形性における差は、異なる近似関数の定数（例えば、ＥＱ．５〜７における定数Ｋ_ｉ）に反映される。スイッチングレギュレータの入力でピークノイズ振幅波形に同調している周波数変調波形に従ってスイッチングレギュレータの周波数を変調するために、本発明の周波数変調回路がまた用いられ得る。スイッチングレギュレータの入力でのピークノイズ振幅波形は、スペクトルアナライザを用いて測定され得、または、当業者は、本発明の原理に従って特定の負荷条件および用途に対して波形を導出し得る。

本発明の例示的実施形態が上述されるが、当業者は、本発明を逸脱することなく設計上のマイナーな修正でさまざまな変更および改変がなされ得ることを理解する。例えば、擬似ランダムノイズは、自給式のシフトレジスタ２８によってデジタル形式で生成される一方で、当業者は、擬似ランダムノイズ、またはランダムノイズがまた、例えば、アバランシェノイズを増幅することによってアナログ方法によって生成され得ることを理解する。

さらに、擬似ランダム周波数変調およびスロープ補償が、定周波数または拡散スペクトル電流モードスイッチングレギュレータで利用されるとき、上記に記載にされる周波数変調回路は、クロック信号２３を外部クロック信号に同期させるために閉ループ同期方法（例えば、ＰＬＬ）を利用する一方で、開ループ同期方法（例えば、（またインジェクションロック同期）として知られるエッジトリガ同調）がまた、利用され得る。外部クロック信号の各立ち上がり、または立ち下がりが、変換器のスイッチング動作をトリガする。定電流モード、または拡散スペクトル電流モードスイッチングレギュレータにおいて、エッジトリガ同調が、外部の周波数変調回路を用いて利用されるとき（つまり、本発明の周波数変調回路１８が、スイッチングレギュレータ、またはＩＣに統合されていないとき）、さらなる測定がスロープ補償に対するスイッチングレギュレータの安定性を維持するために必要とされ得る。本発明の周波数変調回路１８は、スイッチングレギュレータ、またはＩＣに統合されているときは、エッジトリガ同調が利用されるときでさえ、スイッチングレギュレータは、さらなく測定の必要なしに安定性を維持しやすい。電圧モード、定オンタイム電流モード、または定オフタイムモードスイッチングレギュレータがまた、ＰＬＬ同期、またはエッジトリガ同期のいずれかを利用し得る。

ここに記載される電圧を出力する信号発生器のいずれかが、それらの間に電圧電流変換器を配置することによって電流制御された発振器とともに用いられ得ることを当業者はまた理解し得る。同様に、任意の電圧制御された発振器は、それらの間に電流電圧変換器を配置することによって電流を出力するいずれかの信号発生器とともに用いられ得る
さらに、本発明の周波数変調回路１８は、非線形出力信号を非線形入力出力転送関数を有する発振器に非線形出力信号を出力するように構成されている信号発生器２０を備え得る。同時に非線形信号発生器および非線形発振器は、本発明の周波数変調波形に従って電圧レギュレータのスイッチング周波数を変調するように構成され得る。

加えて、ここに記載されるシーケンシャルな周波数変調回路がスムーズな連続信号を有するスイッチングレギュレータの動作周波数を変調する一方で、本発明のシーケンシャル周波数変調が、本発明の周波数変調波形に近似する曲線に沿って、段階的な態様で、レギュレータのスイッチング周波数を、時間ともにシーケンシャル的に増加し、かつ、減少する値から「ホップ」させる、段階的で、連続的なシーケンシャル信号を有するレギュレータの周波数を変調することを含み得ることを当業者は理解する。例えば、信号発生器２０は、図１１に示されるソートされた信号２１に類似する形状を有する段階的で、連続的なシーケンス信号を出力するように構成された非線形ＤＡＣを含み得る。

加えて、図４に示され、ＥＱ．４によって表されるピークノイズ振幅波形は、スペクトルアナライザに従って生成される一方で、ピークノイズ振幅波形はまた、他の測定および分析方法（例えば、高速フーリエ変換）を用いて測定、または導出され得る。

本発明の回路はまた、例えば、フィルタリングする、チャタリング抑制する、および安定性および静電放電保護を提供するさらなるコンポーネントを含み得る。さらに、ここに記載される発振器に内蔵されているタイミングコンデンサは、例えば、他のエネルギー蓄積コンポーネント（例えば、インダクタ）と置換され得る。当業者は、例えば、Ｌ−Ｃ共振発振器といった代替の発振器トポロジーがまた利用され得ることを理解する。

追加的に、本発明の方法および回路が、スイッチング電圧レギュレータに関して記載されているが、本発明はまた、定電流充電器といった任意のスイッチング電力に適用され得る。

さらに、本発明の周波数変調波形は、ディファレンシャルモードノイズの抑制を目的とするためにディファレンシャルモードピークノイズ振幅波形に同調するように記載されるが、本発明の周波数変調波形がまた、発散ノイズのピークノイズ振幅波形に、または、そのノイズの抑制を目的とするためにスイッチングレギュレータの入力もしくは出力での他のノイズモダリティーに同調され得ることを当業者は理解する。

特定の回路がここに記載されるが、この技術分野およびそれ以外の技術分野において既知である無数の信号発生器および発振器回路をを用いて本発明の周波数変調方法が利用され得ることを当業者はまた理解する。例えば、Ｈａｒｄｉｎ特許およびＤｏｂｋｉｎ氏らの米国特許５，９２９，６２０号（「Ｄｏｂｋｉｎ特許」）において記載される回路は、本発明の周波数変調波形に従ってクロック信号の周波数を変調するように構成され得る。

さらに、ここに例示的に表される図は、さまざまなデューティサイクルを有する長方形あるいは正方形であるものとしてクロック信号２３を示す一方で、クロック信号２３はまた、図１３Ａに関して示されるランプ波形を含み得る。本発明の精神および範囲内に含まれるすべてのこのような変更および改変をカバーすることが添付の請求項において意図される。

拡散スペクトラム周波数変調しないスイッチングレギュレータの出力コンデンサ中のノイズスペクトルを示す。 スイッチング周波数が制限周波数変調波形に従って変調されるときの、正弦周波数変調波形のグラフを示す。 スイッチング周波数が制限周波数変調波形に従って変調されるときの、結果として生じるスイッチングレギュレータの出力コンデンサの中のディファレンシャルモードノイズスペクトルを示す。 スイッチング周波数が線形周波数変調波形に従って変調されるときの、線形周波数変調波形のグラフを示す。 スイッチング周波数が線形周波数変調波形に従って変調されるときの、スイッチングレギュレータの出力コンデンサの中の、結果として生じるディファレンシャルモードノイズスペクトルを示す。 Ｈａｒｄｉｎ周波数変調のグラフを示す。 クロック周波数がＨａｒｄｉｎ変調波形に従って変調されるとき、出力時に、持続的振幅を有する単純な周期的直角波形を出力するクロックの発散ノイズスペクトルを示す。 スイッチングレギュレータの動作周波数がＨａｒｄｉｎ周波数変調波形に類似する波形に従って変調される時の、スイッチングレギュレータの出力コンデンサの中のディファレンシャルモードノイズスペクトルを示す。 スイッチングレギュレータの動作周波数と相関するピークノイズ振幅波形と、拡散スペクトラム周波数変調不在の、レギュレータの出力コンデンサでの相関するピークノイズ振幅を示す。 線形周波数変調波形と並行して本発明の周波数変調波形の第一の実施形態を示す。 図５の波形と並行して、本発明の周波数変調波形の第二の実施形態を示す。 スイッチングングレギュレータの動作周波数が図６Ａに示す本発明の周波数変調波形の第二の実施形態に従って変調される時の、スイッチングレギュレータの出力コンデンサでのノイズスペクトルのグラフを示す。 スイッチングレギュレータの動作周波数が線形周波数変調波形に従って変調されるときの、スイッチングレギュレータの出力コンデンサでのノイズスペクトルの第二のグラフを示す。 本発明の周波数変調波形の第三の実施形態が存在するエリアのグラフを示す。 非線形および線形変調部分を有する本発明の周波数変調波形の第４の実施形態を示す。 本発明の周波数変調回路の簡略なブロック図を示す。 本発明の周波数変調回路の第一の実施形態についての簡略なブロック図を示し、擬似ランダムコード発生器およびデジタルアナログ変換器（ＤＡＣ）を含む。 図９の擬似ランダムコード発生器の第一の実施形態についての簡略なブロック図を示す。 図９のＤＡＣの入出力伝達関数のグラフを示す。 図１１の入出力伝達関数とともに構成されうるＤＡＣの第一の実施形態である。 線形入出力伝達関数を有する発振器の第一の実施形態である。 線形入出力伝達関数を有する発振器の第二の実施形態である。 ユーザに固定周波数変調に優先して拡散スペクトラム周波数変調を停止させる回路の概略図である。 固定周波数変調あるいは外部クロック信号と内部クロック信号の同期を優先してユーザに拡散スペクトラム周波数変調を停止させる回路の概略図 図１１の入出力伝達関数とともに構成されうるＤＡＣの第二の実施形態である。 ユーザに、固定周波数変調に優先して拡散スペクトラム周波数変調を停止させる図１４に類似の回路である。 線形入出力伝達関数を有する発振器の第三の実施形態である。 固定周波数変調あるいは内部クロック信号および外部クロック信号同期に優先して、ユーザに拡散スペクトラム周波数変調を停止させる図１５に類似の回路。 線形入出力伝達関数を有する発振器の第四の実施形態である。 図１１の線形入出力伝達関数を構成され得るＤＡＣの第三の実施形態である。 図１１の入出力伝達関数とともに構成され得るＤＡＣの第四の実施形態である。 本発明の周波数変調回路の第二の実施形態の擬似ランダムコード生成装置の確立関数の図である。 連続周波数変調が用いられる本発明の周波数変調回路の第三の実施形態の信号発生器の第一の実施形態の概略図である。 図２４の信号発生器の出力波形のグラフを示す。 図２４の信号発生器の出力波形のグラフを示す。 本発明の周波数変調回路の第三の実施形態の信号発生器の第二の実施形態の概略図。 本発明の周波数変調回路の第四の実施形態であり、発振器が本発明の周波数変調波形の形状に近い入出力伝達関数を有するように構成される。 図２７の周波数変調回路の可変基準電圧発生器の代替的な実施形態である。 図２７の周波数変調回路の可変基準電圧発生器の代替的な実施形態である。 図２７の発振器のための入出力伝達関数を示す。

符号の説明

１８ 周波数変調回路
２０ 信号発生器
２２、７４、８９、１８６、２２０、３２６ 発振器
２４ 擬似ランダムコード発生器
２６ デジタルアナログ変換器（ＤＡＣ）

Claims (39)

1. スイッチングレギュレータのピークスペクトルノイズを抑制するための回路であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
   該回路は、
   可変信号を生成する信号発生器であって、該信号発生器は、時間の経過とともに信号波形を形成するために該可変信号を変化させるように構成されている、信号発生器と、
   該可変信号を用いてクロック信号を生成することにより、周波数変調波形に従って該クロック信号の周波数を変調させる、発振器と
   を備え、
   該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調している形状を有する、回路。
2. 前記周波数変調波形は、負である時間に対して第２の導関数を有する、請求項１に記載の回路。
3. 前記周波数変調波形は、正である時間に対して第１の導関数を有する、請求項２に記載の回路。
4. 前記周波数変調波形は、対数関数によって近似される、請求項１に記載の回路。
5. 前記周波数変調波形は、平方根関数によって近似される、請求項１に記載の回路。
6. 前記周波数変調波形は、逆関数によって近似される、請求項１に記載の回路。
7. 前記周波数変調波形は、指数関数によって近似される、請求項１に記載の回路。
8. 前記周波数変調波形は、非線形部と、線形部とを有する、請求項１に記載の回路。
9. 前記非線形部は、以下の関数：対数関数、指数関数、平方根関数、または逆関数のうちの１つによって近似される、請求項８に記載の回路。
10. 前記非線形部は、正である時間に対して第１の導関数を有し、負である時間に対して第２の導関数を有する、請求項８に記載の回路。
11. 前記周波数変調波形は、前記スペクトルシーリングを実質的に平坦化する形状を有する、請求項１に記載の回路。
12. 前記信号波形は、擬似ランダム信号を含む、請求項１に記載の回路。
13. 前記信号発生器は、擬似ランダムコード発生器と、デジタルアナログ変換器とを含む、請求項１２に記載の回路。
14. 前記擬似ランダムコード発生器は、均一確率密度を有し、前記デジタルアナログ変換器は、前記周波数変調波形の形状に近似する形状を有する入力出力伝達関数を有する、請求項１３に記載の回路。
15. 前記擬似ランダムコード発生器は、前記周波数変調波形の形状に近似する形状を有する確率密度を有する、請求項１３に記載の回路。
16. 前記信号波形は、シーケンシャル信号を含む、請求項１に記載の回路。
17. 前記信号波形は、昇順でソートされるとき、前記周波数波形の形状に近似する大きさを含む、請求項１に記載の回路。
18. 前記発振器は、前記周波数変調波形の形状に近似する入力出力伝達関数を有する、請求項１に記載の回路。
19. 前記信号波形は、昇順でソートされるとき、直線に近似する大きさを含む、請求項１８に記載の回路。
20. 前記発振器は、電圧制御である、請求項１に記載の回路。
21. 前記発振器は、電流制御である、請求項１に記載の回路。
22. ほぼ一定信号を供給するように構成されている固定周波数回路をさらに含み、
    ほぼ一定値で、前記クロック信号の周波数を固定するために、前記発振器は該一定信号を用いて該クロック信号を生成するように前記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効にされるように構成されている、請求項１に記載の回路。
23. 外部クロック信号に応答して、同期信号を生成するように構成されている同期回路をさらに含み、
    前記クロック信号の周波数を該外部クロック信号の周波数と同期させるために、前記発振器は該同期信号を用いて該クロック信号を生成するように前記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効されるように構成されている、請求項１に記載の回路。
24. スイッチングレギュレータのピークスペクトルノイズを抑制するための方法であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
    該方法は、
    周波数を有するクロック信号を生成することと、
    拡散スペクトルモードにおける周波数変調波形に従って該クロック信号の周波数を変調することと
    を包含し、
    該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調されている形状を有する、方法。
25. 前記クロック信号の周波数を変調することは、負である時間に対して第２の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項２４に記載の方法。
26. 前記クロック信号の周波数を変調することは、正である時間に対して第１の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項２５に記載の方法。
27. 前記クロック信号の周波数を変調することは、対数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することをを包含する、請求項２４に記載の方法。
28. 前記クロック信号の周波数を変調することは、平方根関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項２４に記載の方法。
29. 前記クロック信号の周波数を変調することは、逆関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項２４に記載の方法。
30. 前記クロック信号の周波数を変調することは、指数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項２４に記載の方法。
31. 前記クロック信号の周波数を変調することは、非線形部と、線形部とを有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項２４に記載の方法。
32. 前記クロック信号の周波数を変調することは、以下の関数：対数関数、指数関数、平方根関数または逆関数のうちの１つによって近似される非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含む、請求項３１に記載の方法。
33. 前記クロック信号の周波数を変調することは、非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含み、時間に対する第１の導関数は正であり、時間に対する第２の導関数は負である、請求項３１に記載の方法。
34. 前記クロック信号の周波数を変調することは、前記スペクトルシーリングを実質的に平坦化する周波数変調波形を有する該クロック信号の周波数の変調を包含する、請求項２４に記載の方法。
35. 前記クロック信号を変調することは、擬似ランダム周波数変調を用いることを包含する、請求項２４に記載の方法。
36. 前記クロック信号の周波数を変調することは、シーケンシャル周波数変調を用いることを包含する、請求項２４に記載の方法。
37. 前記拡散スペクトルモードを無効にすることと、
    固定周波数モードにおける固定周波数で前記クロック信号の周波数を維持することと
    をさらに包含する、請求項２４に記載の方法。
38. 前記拡散スペクトルモードを無効にすることと、
    前記クロック信号の周波数を外部クロック信号の周波数と同期させることと
    をさらに包含する、請求項２４に記載の方法。
39. 前記クロック信号の周波数を外部クロック信号の周波数と同期させることは、フェーズロックドループ同期を用いて該クロック信号の周波数を外部クロック信号の周波数と同期させることを包含する、請求項３８に記載の方法。

Images