CN116076024A - 用于降压转换器的数字接通时间产生 - Google Patents

用于降压转换器的数字接通时间产生 Download PDF

Info

Publication number
CN116076024A
CN116076024A CN202180058855.8A CN202180058855A CN116076024A CN 116076024 A CN116076024 A CN 116076024A CN 202180058855 A CN202180058855 A CN 202180058855A CN 116076024 A CN116076024 A CN 116076024A
Authority
CN
China
Prior art keywords
output
value
input
duty cycle
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180058855.8A
Other languages
English (en)
Inventor
J·M·帕赫卡拉
J·O·豪吕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN116076024A publication Critical patent/CN116076024A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/06—Apparatus for measuring unknown time intervals by electric means by measuring phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种设备(102)包含具有检测器输出及第一及第二输入的相位频率检测器(302)，所述相位频率检测器经配置以响应于所述第一及第二输入而在所述检测器输出处提供相位差信号。所述设备还包含具有控制器输入及控制器输出的增益控制器(306)，所述控制器输入耦合到所述检测器输出，且所述增益控制器经配置以响应于所述相位差信号及工作循环而在所述控制器输出处提供数字值。所述设备还包含具有产生器输出及第一及第二产生器输入的脉冲产生器(310)，所述第一产生器输入耦合到所述控制器输出，所述第二产生器输入耦合到所述第二检测器输入，所述脉冲产生器经配置以响应于所述数字值及所述第二产生器输入而在所述产生器输出处提供产生器信号。

Description

用于降压转换器的数字接通时间产生
背景技术
功率转换器是在各种装置中有用的电路。实例降压转换器通过控制晶体管及/或开关以对电感器及/或电容器充电及/或放电以维持经编程输出电压来将输入电压转换成较低输出电压。在一种情况中，汽车应用中的降压转换器可用于响应于输入电压因为引起电压尖峰的交流发电机操作或其它事件而上升到高于输出电压而将输入电压减小到输出电压。
发明内容
在至少一个实例中，一种设备包含具有检测器输出及第一及第二输入的相位频率检测器，所述相位频率检测器经配置以响应于所述第一及第二输入而在所述检测器输出处提供相位差信号。所述设备还包含具有控制器输入及控制器输出的增益控制器，所述控制器输入耦合到所述检测器输出，且所述增益控制器经配置以响应于所述相位差信号及工作循环而在所述控制器输出处提供数字值。所述设备还包含具有产生器输出及第一及第二产生器输入的脉冲产生器，所述第一产生器输入耦合到所述控制器输出，所述第二产生器输入耦合到所述第二检测器输入，所述脉冲产生器经配置以响应于所述数字值及所述第二产生器输入而在所述产生器输出处提供产生器信号。
在另一实例中，一种系统包含电压转换器的功率级及耦合到所述功率级的设备。所述功率级包含：高侧开关，其经调适以耦合到输入电压源；低侧开关，其耦合到所述高侧开关及接地端子；及控制电路，其经配置以控制所述高侧开关及所述低侧开关。所述设备包含具有检测器输出及第一及第二输入的相位频率检测器，所述相位频率检测器经配置以响应于在所述第一输入处接收的参考时钟信号及在所述第二输入处接收的高侧接通信号而在所述检测器输出处提供相位差信号，所述高侧接通信号还被提供到所述控制电路。所述设备还包含具有控制器输入及控制器输出的增益控制器，所述控制器输入耦合到所述检测器输出。所述增益控制器经配置以基于所述相位差信号在所述控制器输出处提供第一数字值及基于所述相位差信号及所述电压转换器的工作循环在所述控制器输出处提供第二数字值。所述设备还包含具有第一及第二输入及输出的第一脉冲产生器，所述第一脉冲产生器的所述第一输入耦合到所述控制器输出，所述第一脉冲产生器的所述第二输入经调适以接收所述高侧接通信号，所述第一脉冲产生器经配置以响应于所述高侧接通信号及所述第一数字值而在所述第一脉冲产生器输出处提供第一产生器信号。所述设备还包含具有第一及第二输入及输出的第二脉冲产生器，所述第二脉冲产生器的所述第一输入耦合到所述控制器输出，所述第二脉冲产生器的所述第二输入耦合到所述第一脉冲产生器的所述输出，所述第二脉冲产生器经配置以响应于所述第一产生器信号及所述第二数字值而在所述第二脉冲产生器输出处提供第二产生器信号。
在又一实例中，一种控制电压转换器的方法包含：确定第一信号与第二信号之间的相位差；确定所述电压转换器的工作循环；基于所述相位差及所述工作循环产生数字值；及基于所述数字值控制所述电压转换器的开关的接通时间。
附图说明
图1是根据各个实例的自适应接通时间产生(OTG)系统的示意图。
图2是根据各个实例的在第一及第二工作循环下通过功率转换器的输出电感器的实例电流波形的曲线图。
图3A及3B是根据各个实例的用于经配置以在各种工作循环下操作的功率转换器的数字OTG系统的示意图。
图4是根据各个实例的对应于图3A及3B的实例数字OTG系统的操作的时序图。
图5A及5B是根据各个实例的用于经配置以在各种工作循环下操作的功率转换器的数字OTG系统的另一实例示意图。
图6A到6D是展示根据各个实例的示出由控制环路增益自适应导致的频率响应变化的减少的各种波形的曲线图。
图7是根据各个实例的控制电压转换器的方法的流程图。
具体实施方式
开关模式功率转换器(例如升压转换器、降压转换器、降压-升压转换器等)可用于将第一电压(例如输入电压)转换成第二电压(例如输出电压)。此类功率转换器包含开关网络，其包含耦合到经开关以引导电流通过能量存储电感器及/或对输出电容器充电/放电的开关节点的一或多个开关晶体管。电感器及/或电容器供应负载电流且将输出电压调节到第二电压。开关网络可包含一或多个驱动器，其耦合到开关(功率)晶体管的控制端子，例如耦合到双极结晶体管(BJT)或场效应晶体管(FET)的栅极。
降压转换器在低开关频率下维持输出电压方面是高效的，但效率会随着开关频率的增加而降低。举例来说，开关损耗与开关频率成比例。在此类情况中，最大转换率较低，且压差电压较高。在一些降压转换器实施方案中，降压转换器调节器与外部时钟的同步将系统维持在一组可预测频率内。在一些降压转换器中，外部时钟同步用自适应接通时间产生(OTG)架构实施。OTG架构通过控制降压转换器的高侧开关(例如变压器的初级侧上的高侧功率晶体管)的接通时间来使降压转换器调节器与外部时钟同步。
在某些应用中，降压转换器经配置以在相对广泛的工作循环范围内操作。举例来说，在汽车应用中，输入电压范围是从约2.8V到约5.5V，而输出电压范围是从约0.3V到约3.34V。因此，降压转换器经配置以响应于输入电压与输出电压之间的差异相对小而在相对高工作循环下操作且响应于输入电压与输出电压之间的差异相对大而在相对低工作循环下操作。
如下文关于图2进一步描述，降压转换器的频率在低工作循环下比在高工作循环下对接通时间的变化更敏感。因此，本文中描述的实例控制或调节控制环路的增益，控制环路是响应于检测到的与参考时钟的相位差而依据降压转换器的工作循环控制降压转换器的接通持续时间的电路系统。举例来说，如果调节高侧开关的接通时间，那么本文中描述的实例响应于降压转换器在相对低工作循环下操作而将接通持续时间改变较小量且响应于降压转换器在相对高工作循环下操作而将接通持续时间改变较大量。作为依据电压转换器的工作循环调节增益的结果，接通时间控制环路的频率响应在较广泛的工作循环比范围内变化较小。
本文中描述的实例使用数字实施方案产生高侧开关的接通时间(例如高侧周期)。在所描述实例中，数字实施方案使用电压转换器的工作循环的指示依据电压转换器的工作循环产生高侧开关的接通时间。本文中描述的其它实例使用数字实施方案产生降压转换器的低侧开关(例如变压器的初级侧上的低侧功率晶体管)的接通时间(例如低侧周期)，其有时称为高侧开关的关断时间。在这些实例中，数字实施方案再次使用电压转换器的工作循环的指示依据电压转换器的工作循环产生低侧开关的接通时间。如下文进一步描述，调节数字OTG控制环路的增益降低控制环路的频率响应在较广泛工作循环比范围内的可变性。
在一些所描述实例中，包含于功率转换器中的晶体管(例如高侧开关、低侧开关)的开关通过用数字控制电路改变接通时间来同步到参考时钟(例如外部时钟)。本文中描述的实例通过包含串联的一或多个脉冲产生器来实现对相位误差的相对快速响应。在一些所描述实例中，脉冲产生器中的至少一者是异步控制的。举例来说，异步控制的脉冲产生器在高侧周期(HS周期)或高侧开关在其期间是接通的或以其它方式处于经启用状态中的时间开始时基于相位误差改变高侧开关接通时间(例如，高达1微秒(us))的相对小部分(例如，以约150皮秒(ps)的步长从0ns到6ns)。而且，本文中描述的实例促进依据功率转换器的工作循环控制接通时间，使得数字OTG的控制环路的频率响应在更广泛的工作循环比范围内变化较少，这使数字OTG能够在更广泛的工作循环比范围内更精细地调谐功率转换器的频率。本文中描述的实例可适用于功率转换器的低侧开关。
图1是根据本描述的实例的系统100的示意图。所述系统包含耦合到包括功率级106的电压转换器104的OTG控制器102。功率级106包含控制逻辑108(例如合适驱动器)以控制可为FET的高侧开关110及低侧开关112的操作。高侧开关110耦合到接收电压VIN的输入电压端子114。低侧开关112耦合到高侧开关110及接地端子116。电压转换器104包含电感器(L_out)118及电容器(C_out)120以产生或以其它方式维持端子122处的输出电压(VOUT)(例如经编程输出电压)。在图1中，电压转换器104是降压转换器。OTG控制器102控制HS周期或高侧开关110在其期间是接通的或以其它方式被启用的时间的长度(例如HS长度)。在另一实例中，OTG控制器102控制LS周期的长度(例如LS长度)，LS周期是低侧开关112在其期间是接通的或以其它方式被启用的时间。
在图1中，OTG控制器102测量及/或以其它方式确定参考时钟信号(Ref_clk_sw)124的第一上升边缘与高侧信号(HS_active)126的第二上升边缘之间的相位差。参考时钟信号124从外部时钟或参考时钟电路接收。高侧开关110响应于HS_active 126是高(例如，对应于数字1、高压等的信号)而接通。响应于高侧开关110接通，电压转换器104执行电压转换操作。
环路比较器128比较电压转换器104的电路变量(例如通过电感器118的电流(例如，指示通过电感器118的电流的电压))与阈值(例如阈值电压)。在此实例中，其中HS_active126被断言会接通高侧开关110，提供到环路比较器128的阈值对应于电感器电流谷值。电感器电流谷值对应于通过电感器118的电流量，所述电流量响应于被达到而指示LS周期结束。举例来说，指示电感器118的电流的电压被提供到环路比较器128的反相端子，且阈值电压被提供到环路比较器128的非反相端子。因此，响应于通过电感器118的电流小于电感器电流谷值，环路比较器128的输出被断言，这致使OTG控制器102断言HS_active 126以通过接通高侧开关110来开始HS周期。
OTG控制器102确定参考时钟信号124的上升边缘与HS_active 126的上升边缘之间的相位差。如果相位差指示HS_active 126的上升边缘在参考时钟信号124的上升边缘之前被OTG控制器102接收，那么OTG控制器102确定高侧开关110的接通时间过短(例如，从而导致电感器118的电流过早达到电感器电流谷值)且因此通过保持HS_active 126被断言达额外时间量来延长接通时间。相反，如果相位差指示HS_active126的上升边缘在参考时钟信号124的上升边缘之后被接收，那么OTG控制器102确定高侧开关110的接通时间过长(例如，从而导致电感器118的电流延迟达到电感器电流谷值)且因此通过断言HS_active 126达减少的时间量来缩短接通时间。
图2包含随时间而变化的电感器118的电流的两个波形200、210。第一波形200对应于电压转换器104在相对低工作循环下操作。第二波形210对应于电压转换器104在相对高工作循环下操作。波形200、210示出在不同工作循环下高侧开关110的接通时间的1纳秒(ns)增加对电压转换器104的频率的相对影响。
在第一波形200中，时间段202表示高侧开关110的接通时间在相对低工作循环下的1ns增加。在相对低工作循环下，电感器118的电流的转换速率相对高，其在时间段202中继续。然而，无论HS周期的持续时间是否包含时间段202，在HS周期结束之后，电感器118的电流都由于相对低工作循环而以均匀的相对低速率减小。
在第二波形210中，时间段212也表示高侧开关110的接通时间的1ns增加，但是是在相对高工作循环下。在相对高工作循环下，电感器118的电流的转换速率相对低，其也在时间段202中继续。然而，无论HS周期的持续时间是否包含时间段212，在HS周期结束之后，电感器118的电流都由于相对高工作循环而以均匀的相对高速率减小。
因此，在低工作循环下将HS周期延长时间段202对电压转换器104的频率的影响不成比例地大于在高工作循环下将HS周期延长时间段212。此不成比例的影响在第一波形200中由时间段204示出，其表示如与第二波形210中的时间段214相比，电感器118的电流达到电流谷值的时间的差异。本描述中的实例通过依据电压转换器104的工作循环改变OTG控制器102的控制环路的增益来解决前述问题。举例来说，针对给定检测到的相位差值(例如，在Ref_clk_sw 124与HS_active 126之间)，高侧开关110的接通时间在相对低工作循环下的改变量小于在相对高工作循环下。
上述描述大体上涉及高侧开关110的接通时间。然而，在一些实例中，OTG控制器102控制低侧开关112的接通时间(例如高侧开关110的关断时间)。在这些实例中，环路比较器128代替地比较电感器118的电流与电流峰值阈值，响应于达到所述电流峰值阈值，致使OTG控制器102触发低侧开关112的接通时间。在其中OTG控制器102控制低侧开关112的接通时间的实例中，OTG控制器102的控制环路的增益仍依据电压转换器104的工作循环而改变，但是是以相反方式。举例来说，针对给定的检测到的相位差值(例如，在参考时钟信号124与用以开始低侧开关112的接通时间的信号的上升边缘之间)，低侧开关112的接通时间在相对高工作循环下的改变量小于在相对低工作循环下。
图3A及3B是用于实施本文中描述的技术的实例系统300的示意图。系统300包含更详细展示的数字OTG控制器102。数字OTG控制器102耦合到包括功率级106的电压转换器104。电压转换器104包含上文关于图1描述的所有组件。在图3B中，电压转换器104是降压转换器。数字OTG控制器102控制HS周期或高侧开关110在其期间是接通的或以其它方式被启用的时间的长度(例如HS长度)。在另一实例中，数字OTG控制器102控制LS周期或低侧开关112在其期间是接通的或以其它方式被启用的时间的长度(例如LS长度)。
图3A及3B的数字OTG控制器102是集成电路(IC)(例如硬件控制器)。在一些实例中，数字OTG控制器102包含一或多个IC。在一些实例中，数字OTG控制器102使用硬件逻辑、机器可读指令、硬件实施状态机及/或其任何组合来实施。数字OTG控制器102依据电压转换器104的工作循环改变高侧开关110的接通时间，且因此在更广泛的工作循环范围内更精细地调谐电压转换器104的频率。因此，与不依据电压转换器104的工作循环改变高侧开关110的接通时间的OTG控制器相比，数字OTG控制器102实现电压转换器104的控制环路的更稳定操作。数字OTG控制器102可在相对短周期(例如4ns、6ns)内从脉冲频率调制(PFM)开始以对负载瞬态作出响应。图3A及3B的数字OTG控制器102包含实例相位频率检测器(PFD)302、实例时间/数字(TTD)转换器304、实例增益控制器306、实例数字环路滤波器(例如数字无限脉冲响应(IIR)滤波器)308、第一实例脉冲产生器310、第二实例脉冲产生器(脉冲产生器精细)312及实例锁存器314。实例参考时钟源316将参考时钟信号(Ref_clk_sw)作为输入提供到PFD 302。
在图3A的实例中，PFD 302是IC。在图3A中，PFD 302经配置以确定Ref_clk_sw(在第一检测器输入处接收)与也作为输入被提供到PFD 302的实例HS_active信号(在第二检测器输入处接收)之间的相位差及频率差。举例来说，PFD 302产生第一实例信号(UP及第二实例信号(DOWN)，其被提供于检测器输出处。UP信号及DOWN信号对应于脉冲长度。举例来说，PFD 302响应于Ref_clk_sw具有大于HS_active的频率的频率(例如，响应于Ref_clk_sw的上升边缘在HS_active的上升边缘之前被PFD 302接收)而产生UP信号。UP信号的脉冲长度与频率差成比例。在其它实例中，PFD 302响应于Ref_clk_sw具有小于HS_active的频率的频率(例如，响应于Ref_clk_sw的上升边缘在HS_active的上升边缘之后被PFD 302接收)而产生DOWN信号。DOWN信号的脉冲长度与频率差成比例。
在图3A的实例中，PFD 302经配置以产生UP信号或DOWN信号(例如，经确定相位差的指示)并将其传输到TTD转换器304，明确来说，传输到TTD转换器304的转换器输入。在实例中，图3A的TTD转换器304是IC。TTD转换器304测量UP信号或DOWN信号的脉冲长度且将脉冲长度转换成经确定相位差的一或多个实例数字指示(例如一或多个数字值、一或多个字节值)，其被提供于TTD转换器304的转换器输出处。TTD转换器304转换及/或以其它方式异步地转译脉冲长度(例如，用包括包含于TTD转换器304中的延迟单元的对应电路系统，为了简单起见，未展示)。
在图3A的实例中，由TTD转换器304产生的相位差的数字指示包含第一实例数字指示(Phase_error[X:0])及第二实例数字指示(PFD_data[Y:0])。在一些实例中，Phase_error数字指示被独热编码，而PFD_data数字指示被二进制编码；然而，这仅仅是取决于所利用的数字电路系统的可能编码类型的实例。无论编码类型为何，实例数字指示是对应于由PFD 302检测到的相位误差的值。在一些实例中，TTD转换器304还产生指示相位差的符号的符号位(PFD_data_negative)。举例来说，响应于TTD转换器304接收UP信号，相位差的所得符号为负；相反，响应于TTD转换器304接收DOWN信号，相位差的所得符号为正。如下文进一步描述，PFD_data_negative被断言或设置指示电压转换器104的开关频率小于Ref_clk_sw的开关频率且因此高侧开关110的接通时间应减少。
在图3A中，数字OTG控制器102还包含根据各个实例的增益控制器306。增益控制器306经配置以在增益控制器306的控制器输入处接收相位差的指示(例如一或多个数字指示)。在图3A的实例中，增益控制器306从TTD转换器304接收Phase_error数字指示及PFD_data数字指示两者。然而，在其它实例中，增益控制器306接收相位差的单个数字指示。增益控制器306还经配置以接收电压转换器104的工作循环的指示，这在下文进一步描述。
在图3A的实例中，增益控制器306经配置以至少基于相位差的数字指示产生第一数字值(PFD_data_adapted[B:0])。在其它实例中，增益控制器306还经配置以基于电压转换器104的工作循环产生PFD_data_adapted。增益控制器306还经配置以基于相位差的数字指示及电压转换器104的工作循环产生第二数字值(Fine_sel[A:0])。数字值被提供于增益控制器306的控制器输出处。如下文进一步描述，基于Ref_clk_sw与HS_active的相位差及电压转换器104的工作循环两者产生第二数字值允许数字OTG控制器102基于电压转换器104的工作循环改变其控制环路增益(例如，从由PFD 302确定的相位差到HS周期持续时间的对应增加或减少的增益)。基于电压转换器104的工作循环改变控制环路增益解决上文关于图2描述的与接通时间变化在工作循环范围内对电压转换器104的频率的影响相关的问题。第一数字值(PFD_data_adapted)被提供到环路滤波器308以产生实例HS长度(HS_length[C:0])。第一脉冲产生器310接收HS_active(例如，在第一脉冲产生器310的输入处接收)且经配置以响应于HS_active被断言而在由HS_length信号(例如，在第一脉冲产生器310的输入处接收)的值指定的第一时间延迟之后断言第一产生信号(ON_time_raw)(例如，在第一脉冲产生器310的产生器输出处)。第二数字值(Fine_sel)被提供到第二脉冲产生器312以在对应HS周期结束时控制接通时间的小部分或精细调谐部分。举例来说，响应于ON_time_raw被断言(例如，在第二脉冲产生器312的输入处接收)，第二脉冲产生器312经配置以在由Fine_sel信号(例如，在第二脉冲产生器312的输入处接收)的值指定的第二时间延迟之后断言第二产生器信号(ON_time_fine)(例如，在第二脉冲产生器312的产生器输出处)。
如上文描述，增益控制器306接收电压转换器104的工作循环的指示。工作循环检测器320产生电压转换器104的工作循环的此指示(例如，在工作循环检测器320的工作循环输出处)且将所述指示提供给增益控制器306(例如，提供给增益控制器306的第二控制器输入)。在实例中，工作循环检测器320包含将输入值提供到工作循环检测器320的第一比较器322及第二比较器324的工作循环输入。
第一比较器322具有耦合到端子122且因此经配置以接收电压转换器104的输出电压VOUT的非反相输入。第一比较器322还具有耦合到分压器326的反相输入，分压器326产生电压转换器104的输入电压VIN(例如，提供于输入电压端子114处)的第一分数。在实例中，分压器326产生等于约0.7*VIN的电压。因此，第一比较器322的输出响应于VOUT大于0.7*VIN(这对应于相对高工作循环)而被断言。
第二比较器324具有耦合到端子122且经配置以接收VOUT的非反相输入。第二比较器324还具有耦合到产生VIN的第二分数的分压器328的反相输入。在实例中，分压器328产生等于约0.3*VIN的电压。因此，第二比较器324的输出响应于VOUT小于0.3*VIN(这对应于相对低工作循环)而被取消断言。
在实例中，如果工作循环小于0.3，那么第一比较器322的输出及第二比较器324的输出两者都被取消断言。如果工作循环在0.3与0.7之间，那么第一比较器322的输出被取消断言且第二比较器324的输出被断言。最后，如果工作循环大于0.7，那么第一比较器322的输出及第二比较器324的输出两者都被断言。因此，工作循环检测器320经配置以指示电压转换器104的工作循环是处于第一范围(例如工作循环<0.3)、第二范围(例如0.3<工作循环<0.7)还是第三范围(例如工作循环>0.7)内。
在实例中，为了简洁未描绘，工作循环检测器320包含比较VOUT与VIN的分数(例如0.5*VIN)的单个比较器。在此实例中，如果工作循环小于0.5，那么比较器的输出被取消断言。因此，工作循环检测器320经配置以指示电压转换器104的工作循环是高于还是低于阈值(例如0.5)。在其它实例中，工作循环检测器320包含允许检测及向增益控制器306表示(例如传输)更大数目的工作循环的额外比较器。
在图3A的实例中，由增益控制器306产生的第一数字值(PFD_data_adapted[B:0])由环路滤波器308接收，例如在环路滤波器308的滤波器输入处。在此实例中，环路滤波器308通常用作累加器且基于来自增益控制器306的PFD_data_adapted在环路滤波器308的滤波器输出处产生经累加值(HS_length[C:0])。环路滤波器308对PFD_data_adapted滤波且将对应HS_length输出到第一脉冲产生器310。举例来说，环路滤波器308经配置以将PFD_data_adapted与先前HS_length值相加(或取决于PFD_data_negative的值从先前HS_length值减去)以产生新HS_length值。在此实例中，HS_length对应于表示用于接通高侧开关110的时间量的数字值。在其它实例中，HS_length对应于表示用于接通低侧开关112的时间量的数字值。
在图3B的实例中，第一脉冲产生器310接收HS_active且经配置以响应于HS_active被断言而在由HS_length信号的值指定的第一时间延迟之后断言第一产生器信号(ON_time_raw)。举例来说，增加HS_length的值导致由第一脉冲产生器310实施的第一时间延迟增加。类似地，减小HS_length的值导致由第一脉冲产生器310实施的第一时间延迟减少。第一产生器信号对应于锁存器314的复位的延迟，如下文进一步描述。通过延迟锁存器314的复位，第一脉冲产生器310且更一般来说数字OTG控制器102延迟电压转换器104从HS周期到LS周期的转变。图3B的锁存器314是电平敏感锁存器。替代地，其它类型的触发器或锁存器可代替图3B的锁存器314。
在图3B中，第一脉冲产生器310在HS周期开始时将来自环路滤波器308的HS_length变换或以其它方式转换成第一产生器信号(ON_time_raw)。ON_time_raw对应于HS_active的第一时间分量或第一脉冲长度。举例来说，ON_time_raw对应于高侧开关110在其期间是接通的时间延迟(例如脉冲延迟)的量。在其它实例中，ON_time_raw对应于低侧开关112在其期间是接通的时间延迟(例如脉冲延迟)的量。在图3B中，第一脉冲产生器310用HS_active的上升边缘触发。
第二脉冲产生器312从增益控制器306接收第二数字值(Fine_sel)。响应于ON_time_raw被断言，第二脉冲产生器312经配置以在由Fine_sel信号的值指定的第二时间延迟之后断言第二产生器信号(ON_time_fine)。举例来说，增加Fine_sel的值导致由第二脉冲产生器312实施的第二时间延迟增加。类似地，减小Fine_sel的值导致由第二脉冲产生器312实施的第二时间延迟减少。第二产生器信号对应于锁存器314的复位的延迟，如下文进一步描述。
在图3B中，第二脉冲产生器312在HS周期结束时改变接通时间的相对小部分。在一个实例中，Fine_sel的值的一位变化对应于接通时间的150ps变化(例如，由第二脉冲产生器312实施的延迟)。响应于增益控制器306基于电压转换器104的工作循环将相位差的指示转换成第一及第二数字值(PFD_data_adapted and Fine_sel)，第二脉冲产生器312确定添加到第一产生器信号ON_time_raw的延迟量。举例来说，第二脉冲产生器312确定当TTD转换器304、增益控制器306、环路滤波器308及第一脉冲产生器310运作时的延迟量。第二脉冲产生器312将延迟量添加到ON_time_raw以产生第二产生器信号(ON_time_fine)。
在图3B中，第二脉冲产生器312将ON_time_fine传输到锁存器314以将锁存器314复位且因此结束HS周期。举例来说，第二脉冲产生器312响应于ON_time_fine的上升边缘而将锁存器314复位。响应于将锁存器314复位，实例环路比较器128产生实例环路比较器信号(Loop_comp)以设置锁存器314及经由HS_active触发HS周期。环路比较器128比较电压转换器104的电路变量(例如通过电感器118的电流(例如，指示通过电感器118的电流的电压))与阈值。在此实例中，其中HS_active被断言会接通高侧开关110，阈值对应于电感器电流谷值。因此，响应于通过电感器118的电流小于电流谷值，环路比较器128的输出被断言，这将设置锁存器314。响应于锁存器314被设置，高侧开关110被接通达对应于第一产生器信号(ON_time_raw)及第二产生器信号(ON_time_fine)的长度的时间。在其它实例中，响应于锁存器314被设置，低侧开关112被接通达对应于第一产生器信号(ON_time_raw)及第二产生器信号(ON_time_fine)的长度的时间。一般来说，第一脉冲产生器310响应于HS_active被断言而经由同步控制产生其延迟，而第二脉冲产生器310响应于ON_time_raw被断言而经由异步控制产生其延迟。
根据本描述的实例，增益控制器306经配置以基于电压转换器104的工作循环(例如，由工作循环检测器320指示)改变Fine_sel及/或PFD_data_adapted的值。举例来说，针对给定相位差值(例如，由PFD 302检测且由TTD转换器304数字化)，增益控制器306经配置以产生基于电压转换器104的工作循环改变的Fine_sel及/或PFD_data_adapted的值。在图3A及3B的实例中，数字OTG控制器102控制高侧开关110的接通时间，且工作循环检测器320指示电压转换器104的工作循环是处于第一范围(例如工作循环<0.3)、第二范围(例如0.3<工作循环<0.7)还是第三范围(例如工作循环>0.7)内。
针对特定的检测到的相位差值，响应于工作循环处于第一范围内，增益控制器306产生具有第一值的PFD_data_adapted及具有第四值的Fine_sel。针对特定的检测到的相位差值，响应于工作循环处于第二范围内，增益控制器306产生具有第二值的PFD_data_adapted及具有第五值的Fine_sel。针对特定的检测到的相位差值，响应于工作循环处于第三范围内，增益控制器306产生具有第三值的PFD_data_adapted及具有第六值的Fine_sel。在此实例中，在数字OTG控制器102控制高侧开关110的接通时间的情况下，PFD_data_adapted及/或Fine_sel的值依据工作循环而增加(例如C>B>A、F>E>D)。在其中数字OTG控制器102控制低侧开关112的接通时间的实例中，PFD_data_adapted及/或Fine_sel的值依据工作循环而减小(例如A>B>C、D>E>F)。
在各个实例中，增益控制器306针对特定相位差将PFD_data_adapted及/或Fine_sel的值改变的量是实施方案特定的。举例来说，增益控制器306经配置以取决于检测到的工作循环将各种系数应用到相位差的数字指示以产生PFD_data_adapted及/或Fine_sel值。在实例中，在电压转换器104具有在第一范围内的工作循环时检测到的3ns的相位差导致Fine_sel值发生致使第二脉冲产生器312将其延迟改变150ps的变化(例如，取决于相位差的符号增加或减小)。继续此实例，在电压转换器104具有在第二范围内的工作循环时检测到的1ns的相位差导致Fine_sel值发生致使第二脉冲产生器312将其延迟改变150ps的变化。仍继续此实例，在电压转换器104具有在第三范围内的工作循环时检测到的500ps的相位差导致Fine_sel值发生致使第二脉冲产生器312将其延迟改变150ps的变化。以此方式，数字OTG控制器102的控制环路的增益依据工作循环而改变，这是因为由第二脉冲产生器312引入的延迟的变化对在低工作循环下检测到的相位差较不敏感且对在高工作循环下检测到的相位差更敏感。在其它实例中，增益控制器306类似地经配置以同样依据电压转换器104的工作循环改变PFD_data_adapted的值。
图4是根据本文中描述的实例的对应于图3A及3B的系统300的依据时间的操作的时序图400。时序图400包含电感器电流的实例波形，其对应于流动通过电感器118的电流。时序图400还包含对应于由PFD 302产生的UP及DOWN信号的UP及DOWN波形。Ref_clk_sw波形对应于由参考时钟源316产生的信号，而HS_active波形对应于锁存器314的输出。ON_time_raw波形对应于第一脉冲产生器310的输出，且ON_time_fine波形对应于第二脉冲产生器312的输出。
在时间402，HS_active在Ref_clk_sw之前被断言，且因此，PFD 302断言DOWN信号以指示电压转换器104的频率高于参考时钟源316的频率。在时间404，Ref_clk_sw被断言，且因此PFD 302取消断言DOWN信号。如上文描述，TTD转换器304接收DOWN信号且将DOWN信号转换成DOWN信号的脉冲宽度的数字指示。增益控制器306接收数字指示且基于由DOWN信号指示的相位差及由工作循环检测器320指示的电压转换器104的工作循环产生PFD_data_adapted及Fine_sel信号。
环路滤波器308接收并处理PFD_data_adapted信号(例如，将系数应用到PFD_data_adapted信号及/或将PFD_data_adapted信号与经累加值相加)以产生HS_length信号。第一脉冲产生器310接收HS_length信号及HS_active及在时间406产生从HS_active的上升边缘延迟由HS_length信号值指示的时间量的脉冲(ON_time_raw)。在图4的实例中，由第一脉冲产生器310强加的同步延迟量是从时间402到时间406的持续时间。第二脉冲产生器312接收Fine_sel信号及ON_time_raw信号及在时间408产生从ON_time_raw信号的上升边缘延迟由Fine_sel信号值指示的时间量的脉冲(ON_time_fine)。在图4的实例中，由第二脉冲产生器312强加的异步控制延迟量是从时间406到时间408的持续时间。响应于ON_time_fine的断言，锁存器314被复位且因此HS_active被取消断言，这将结束电压转换器104的高侧开关110的接通时间。
在时间410，参考时钟源316断言Ref_clk_sw，而电感器118的电流尚未达到其更低阈值或电流谷值。因此，PFD 302断言UP信号以指示电压转换器104的频率低于参考时钟源316的频率。在时间412，HS_active响应于电感器118的电流达到电流谷值而被断言，且因此PFD 302取消断言UP信号。如上文描述，TTD转换器304接收UP信号且将UP信号转换成UP信号的脉冲宽度的数字指示。增益控制器306接收数字指示且基于由UP信号指示的相位差及由工作循环检测器320指示的电压转换器104的工作循环产生PFD_data_adapted及Fine_sel信号。
如上述，环路滤波器308接收并处理PFD_data_adapted信号(例如，将系数应用到PFD_data_adapted信号及/或从经累加值减去PFD_data_adapted信号)以产生HS_length信号。第一脉冲产生器310接收HS_length信号及HS_active及在时间414产生从HS_active的上升边缘延迟由HS_length信号值指示的时间量的脉冲(ON_time_raw)。在图4的实例中，由第一脉冲产生器310强加的同步延迟量是从时间412到时间414的持续时间。第二脉冲产生器312接收Fine_sel信号及ON_time_raw信号及在时间416产生从ON_time_raw信号的上升边缘延迟由Fine_sel信号值指示的时间量的脉冲(ON_time_fine)。在图4的实例中，由第二脉冲产生器312强加的异步控制延迟量是从时间414到时间416的持续时间。响应于ON_time_fine的断言，锁存器314被复位且因此HS_active被取消断言，这将结束电压转换器104的高侧开关110的接通时间。
图5A及5B是用于实施本文中描述的技术的系统500的另一示意图。系统500类似于上文关于图3A及3B描述的系统300，但包含一个脉冲产生器310，而非第一及第二脉冲产生器310、312。系统500包含更详细展示的数字OTG控制器102。数字OTG控制器102耦合到如上文描述的电压转换器104。数字OTG控制器102依据电压转换器104的工作循环控制电压转换器104的开关中的一者的接通时间，且因此在更广泛的工作循环范围内更精细地调谐电压转换器104的频率。因此，与不依据电压转换器104的工作循环改变高侧开关110或低侧开关112的接通时间的OTG控制器相比，数字OTG控制器102实现电压转换器104的控制环路的更稳定操作。
数字OTG控制器102包含PFD 302、TTD转换器304、增益控制器306、环路滤波器308、脉冲产生器310及锁存器314，其功能在上文关于图3A及3B描述。如上述，参考时钟源316将参考时钟信号(Ref_clk_sw)作为输入提供到PFD 302。此外，工作循环检测器320将电压转换器104的工作循环的指示提供到数字OTG控制器102，如上文描述。环路比较器128产生环路比较器信号(Loop_comp)以设置锁存器314及触发电压转换器104的HS周期(例如，通过断言HS_active)。在图5A中，增益控制器306基于来自TTD转换器304的相位差(例如PFD_data[X:0]、PFD_data_negative)的数字指示产生数字值(PFD_data_adapted)。数字值PFD_data_adapted被提供到环路滤波器308，环路滤波器308又产生经累加值(HS_length)以控制脉冲产生器310的延迟。增益控制器306不一定产生额外数字值，这是因为图5A及5B的实例包含一个脉冲产生器310。
增益控制器306经配置以接收相位差的指示。增益控制器306还经配置以从工作循环检测器320接收电压转换器104的工作循环的指示。
在图5A及5B的实例中，增益控制器306经配置以基于相位差的数字指示及工作循环产生数字值(PFD_data_adapted[B:0])。基于Ref_clk_sw与HS_active的相位差及电压转换器104的工作循环两者产生PFD_data_adapted允许数字OTG控制器102基于电压转换器104的工作循环改变其控制环路增益(例如，从由PFD 302确定的相位差到HS周期持续时间的对应增加或减少的增益)。基于电压转换器104的工作循环改变控制环路增益解决上文关于图2描述的与接通时间变化在工作循环范围内对电压转换器104的频率的影响相关的问题。数字值(PFD_data_adapted)被传输到环路滤波器308以产生实例HS长度(HS_length[C:0])，其由脉冲产生器310使用。
在图5A及5B的实例中，脉冲产生器310接收HS_active且经配置以响应于HS_active被断言而在由HS_length信号的值指定的时间延迟之后断言产生器信号(ON_time)。举例来说，增加HS_length的值导致由脉冲产生器310实施的时间延迟增加。类似地，减小HS_length的值导致由脉冲产生器310实施的时间延迟减少。产生器信号对应于锁存器314的复位的延迟。通过延迟锁存器314的复位，脉冲产生器310且更一般来说数字OTG控制器102延迟电压转换器104从HS周期到LS周期的转变。图5B的锁存器314是电平敏感锁存器。替代地，其它类型的触发器或锁存器可代替图5B的锁存器314。
根据本描述的实例，增益控制器306经配置以基于电压转换器104的工作循环(例如，由工作循环检测器320指示)改变PFD_data_adapted的值。举例来说，针对给定相位差值(例如，由PFD 302检测且由TTD转换器304数字化)，增益控制器306经配置以产生基于电压转换器104的工作循环改变的PFD_data_adapted的值。在图5A及5B的实例中，数字OTG控制器102控制高侧开关110的接通时间，且工作循环检测器320指示电压转换器104的工作循环是处于第一范围(例如工作循环<0.3)、第二范围(例如0.3<工作循环<0.7)还是第三范围(例如工作循环>0.7)内。
针对特定的检测到的相位差值，如果工作循环处于第一范围内，那么增益控制器306经配置以产生具有第一值的PFD_data_adapted。针对特定的检测到的相位差值，如果工作循环处于第二范围内，那么增益控制器306经配置以产生具有第二值的PFD_data_adapted。针对特定的检测到的相位差值，如果工作循环处于第三范围内，那么增益控制器306经配置以产生具有第三值的PFD_data_adapted。在此实例中，在数字OTG控制器102控制高侧开关110的接通时间的情况下，PFD_data_adapted的值依据工作循环而增加(例如第三值>第二值>第一值)。在其中数字OTG控制器102控制低侧开关112的接通时间的实例中，PFD_data_adapted的值依据工作循环而减小(例如第一值>第二值>第三值)。
在各个实例中，增益控制器306针对特定相位差将PFD_data_adapted的值改变的量是实施方案特定的。举例来说，增益控制器306经配置以取决于检测到的工作循环将各种系数应用到相位差的数字指示以产生PFD_data_adapted值。以此方式，数字OTG控制器102的控制环路的增益依据工作循环而改变，这是因为由脉冲产生器310引入的延迟的变化对在低工作循环下检测到的相位差较不敏感且对在高工作循环下检测到的相位差更敏感。
图6A到6D分别是对应于上文描述的数字OTG控制器102的交流(AC)分析的各种波形600、610、620、630。波形600、620由其中未采用随电压转换器104的工作循环而变化的控制环路增益变动的AC分析所致。波形610、630示出根据各个实例的由上文描述的数字OTG控制环路增益变化所致的频率响应变化的减小。在波形600、610、620、630中，y轴表示数字OTG控制器102的以分贝(dB)为单位的闭环增益且x轴表示以赫兹(Hz)为单位的经注入AC电压的频率。波形600是在针对2.8V的输入电压的各种输出电压(工作循环)下数字OTG闭环增益(例如上文描述的数字OTG控制器102的控制环路)的频率响应的实例，其中控制环路增益并未依据工作循环进行补偿。在波形600中，单位增益频率(例如0dB增益)在工作循环范围内从34kHz到206kHz不同。波形610是在针对2.8V的输入电压的各种工作循环下数字OTG闭环的频率响应的实例，其中闭环增益依据工作循环进行补偿(例如，其中利用了数字OTG控制器102)。在波形610中，单位增益频率在工作循环范围内从44kHz到79kHz不同，其是相对于波形600减小的频率响应变化。
波形620是在针对5.5V的输入电压的各种工作循环下数字OTG闭环增益的频率响应的实例，其中控制环路增益并未依据工作循环进行补偿。在波形620中，单位增益频率在工作循环范围内从40kHz到492kHz不同。波形630是在针对5.5V的输入电压的各种工作循环下数字OTG闭环的频率响应的实例，其中闭环增益依据工作循环进行补偿(例如，其中利用了数字OTG控制器102)。在波形630中，单位增益频率在工作循环范围内从34kHz到117kHz不同，其是相对于波形620减小的频率响应。
图7说明根据本描述的实例的用于控制电压转换器(例如电压转换器104)的方法700的流程图。方法700以确定第一信号与第二信号之间的相位差在框702中开始。举例来说，第一信号对应于由参考时钟源316产生的Ref_clk_sw，且第二信号对应于由锁存器314产生的HS_active。HS_active被断言会触发电压转换器104的HS周期的开始。在实例中，第二信号对应于由锁存器314产生的低侧有效信号，其触发电压转换器104的低侧周期的开始。相位差由例如PFD 302确定。
方法700以确定电压转换器104的工作循环在框704中继续。举例来说，工作循环检测器320接收电压转换器104的输入及输出电压及比较输出电压与一或多个阈值以确定工作循环是高于还是低于阈值(例如0.5)还是在数个范围(例如工作循环<0.3；0.3<工作循环<0.7；或工作循环>0.7)中的一者内。方法700以基于相位差及工作循环产生数字值在框706中继续。举例来说，数字值对应于图3A及3B的实例中的PFD_data_adapted或Fine_sel。在另一实例中，数字值对应于图5A及5B的实例中的PFD_data_adapted。方法700以基于数字值控制电压转换器104的开关的接通时间在框708中继续。举例来说，数字值通过控制由一或多个脉冲产生器310、312实施的延迟(例如接通时间的持续时间)来控制电压转换器104的开关的接通时间。通过依据电压转换器104的工作循环改变数字值，针对特定相位差产生的数字值基于电压转换器104的工作循环而不同。如上文描述，此减小数字OTG控制器102的控制环路在更广泛的工作循环比范围内的频率响应变化。
在此描述中，术语“耦合”可涵盖启用与此描述一致的功能关系的连接、通信或信号路径。举例来说，如果装置A产生信号以控制装置B执行动作，那么：(a)在第一实例中，装置A经耦合到装置B；或(b)在第二实例中，如果中介组件C基本上不更改装置A与装置B之间的功能关系，那么装置A通过中介组件C耦合到装置B，使得装置B由装置A经由装置A产生的控制信号控制。而且，在此描述中，“经配置以”执行任务或功能的装置可在制造时由制造商配置(例如编程及/或硬连线)以执行功能及/或可在制造之后由用户配置(或重新配置)以执行功能及/或其它额外或替代功能。配置可通过装置的固件及/或软件编程、通过装置的硬件组件及互连的构造及/或布局或其组合。此外，在此描述中，包含特定组件的电路或装置可代以经调适以耦合到所述组件以形成所描述电路系统或装置。举例来说，描述为包含一或多个半导体元件(例如晶体管)、一或多个无源元件(例如电阻器、电容器及/或电感器)及/或一或多个源(例如电压及/或电流源)的结构可代以仅包含单个物理装置(例如半导体裸片及/或集成电路(IC)封装)内的半导体元件且可经调适以耦合到至少一些无源元件及/或源以在制造时或在制造之后例如由终端用户及/或第三方形成所描述的结构。
虽然特定组件在本文中可描述为特定工艺技术，但这些组件可用其它工艺技术的组件交换。本文中描述的电路可重新配置以包含更换组件以提供至少部分类似于在组件更换之前可用的功能性的功能性。除非另外说明，否则说明为电阻器的组件通常表示经串联及/或并联耦合以提供由所说明电阻器表示的阻抗量的任何一或多个元件。举例来说，本文中说明及描述为单个组件的电阻器或电容器可代以分别为串联或并联耦合于相同于单个电阻器或电容器的两个节点之间的多个电阻器或电容器。而且，此描述中使用的短语“接地电压电势”包含可应用于或适于此描述的教示的底座接地、地面接地、浮动接地、虚拟接地、数字接地、共同接地及/或任何其它形式的接地连接。除非另外说明，否则加在值前面的“约”、“大约”或“基本上”意味着所述值的+/-10％。
在所描述实例中，修改是可能的，且在权利要求书的范围内，其它实例是可能的。

Claims (20)

1.一种设备，所述设备包括：
相位频率检测器，其具有检测器输出及第一及第二输入，所述相位频率检测器经配置以响应于所述第一及第二输入而在所述检测器输出处提供相位差信号；
增益控制器，其具有控制器输入及控制器输出，所述控制器输入耦合到所述检测器输出，且所述增益控制器经配置以响应于所述相位差信号及工作循环而在所述控制器输出处提供数字值；及
脉冲产生器，其具有产生器输出及第一及第二产生器输入，所述第一产生器输入耦合到所述控制器输出，所述第二产生器输入耦合到所述第二检测器输入，所述脉冲产生器经配置以响应于所述数字值及所述第二产生器输入而在所述产生器输出处提供产生器信号。
2.根据权利要求1所述的设备，其中：
所述相位频率检测器经配置以响应于以下者之间的比较而在所述检测器输出处提供所述相位差信号：
所述第一检测器输入处的信号的第一频率；及
所述第二检测器输入处的信号的第二频率；且
所述第一检测器输入经调适以耦合到参考时钟。
3.根据权利要求1所述的设备，其进一步包括：
时间/数字转换器，其具有转换器输入及转换器输出，所述转换器输入耦合到所述检测器输出，所述转换器输出耦合到所述控制器输入，所述时间/数字转换器经配置以响应于所述相位差信号而在所述转换器输出处提供所述相位差的数字指示，其中所述增益控制器经配置以响应于所述相位差的所述数字指示而在所述控制器输出处提供所述数字值；及
数字滤波器，其具有滤波器输入及滤波器输出，所述滤波器输入耦合到所述控制器输出以接收所述数字值，所述滤波器输出耦合到所述第一产生器输入，所述数字滤波器经配置以通过将所述数字值与经存储数字值相加或从所述经存储数字值减去所述数字值来在所述滤波器输出处提供经累加数字值；
其中所述脉冲产生器经配置以响应于所述经累加数字值及所述第二产生器输入而在所述产生器输出处提供所述产生器信号。
4.根据权利要求1所述的设备，其中所述控制器输入是第一控制器输入，所述设备进一步包括：
工作循环检测器，其具有工作循环输入及工作循环输出，所述工作循环输入经调适以耦合到电压转换器，所述工作循环输出耦合到所述增益控制器的第二控制器输入，所述工作循环检测器经配置以提供所述电压转换器的所述工作循环是高于还是低于阈值的指示；
其中所述增益控制器进一步经配置以针对特定相位差值：
响应于所述工作循环的所述指示低于所述阈值，提供具有第一值的所述数字值；及
响应于所述工作循环的所述指示高于所述阈值，提供具有第二值的所述数字值；
其中所述第二值大于所述第一值。
5.根据权利要求4所述的设备，其中所述数字值是第一数字值，所述产生器信号是第一产生器信号，所述脉冲产生器是第一脉冲产生器，且所述增益控制器经配置以响应于所述相位差及所述工作循环提供第二数字值，所述设备进一步包括：
第二脉冲产生器，其具有耦合到所述控制器输出的第一输入、耦合到所述第一脉冲产生器输出的第二输入，及输出，所述第二脉冲产生器经配置以响应于所述第一产生器信号及所述第二数字值而在所述第二脉冲产生器输出处提供第二产生器信号；
其中所述增益控制器进一步经配置以针对特定相位差值：
响应于所述工作循环的所述指示低于所述阈值，提供具有第三值的所述第二数字值；及
响应于所述工作循环的所述指示高于所述阈值，提供具有第四值的所述第二数字值；
其中所述第四值大于所述第三值。
6.根据权利要求4所述的设备，其中所述工作循环检测器包含：
比较器，其具有比较器输出及第一及第二比较器输入，所述比较器输出耦合到所述第二控制器输入，所述第一比较器输入经调适以接收所述电压转换器的输出电压，且所述第二比较器输入经调适以接收所述电压转换器的输入电压的分数。
7.根据权利要求1所述的设备，其进一步包括具有设置输入、复位输入及锁存器输出的锁存器，其中：
所述锁存器输出经调适以耦合到电压转换器的功率级、所述第二检测器输入及所述第二产生器输入；
所述复位输入耦合到所述产生器输出；且
所述设置输入经调适以接收所述电压转换器的电路变量的指示。
8.根据权利要求7所述的设备，其中所述锁存器经配置以：
响应于所述电路变量低于阈值而断言所述锁存器输出；及
响应于所述产生器信号被断言而取消断言所述锁存器输出。
9.一种系统，其包括：
电压转换器的功率级，所述功率级包括：
高侧开关，其经调适以耦合到输入电压源；
低侧开关，其耦合到所述高侧开关及接地端子；及
控制电路，其经配置以控制所述高侧开关及所述低侧开关；及
设备，其耦合到所述功率级，所述设备包括：
相位频率检测器，其具有检测器输出及第一及第二输入，所述相位频率检测器经配置以响应于在所述第一输入处接收的参考时钟信号及在所述第二输入处接收的高侧接通信号而在所述检测器输出处提供相位差信号，所述高侧接通信号还被提供到所述控制电路；
增益控制器，其具有控制器输入及控制器输出，所述控制器输入耦合到所述检测器输出，且所述增益控制器经配置以：
基于所述相位差信号在所述控制器输出处提供第一数字值；及
基于所述相位差信号及所述电压转换器的工作循环在所述控制器输出处提供第二数字值；
第一脉冲产生器，其具有第一及第二输入及输出，所述第一脉冲产生器的所述第一输入耦合到所述控制器输出，所述第一脉冲产生器的所述第二输入经调适以接收所述高侧接通信号，所述第一脉冲产生器经配置以响应于所述高侧接通信号及所述第一数字值而在所述第一脉冲产生器输出处提供第一产生器信号；及
第二脉冲产生器，其具有第一及第二输入及输出，所述第二脉冲产生器的所述第一输入耦合到所述控制器输出，所述第二脉冲产生器的所述第二输入耦合到所述第一脉冲产生器的所述输出，所述第二脉冲产生器经配置以响应于所述第一产生器信号及所述第二数字值而在所述第二脉冲产生器输出处提供第二产生器信号。
10.根据权利要求9所述的系统，其中：
所述相位频率检测器经配置以响应于以下者之间的比较而在所述检测器输出处提供所述相位差信号：
所述参考时钟信号的第一频率；及
所述高侧接通信号的第二频率；且
所述高侧接通信号经配置以触发所述电压转换器的高侧周期。
11.根据权利要求9所述的系统，其中所述设备包含：
时间/数字转换器，其具有转换器输入及转换器输出，所述转换器输入耦合到所述检测器输出，所述转换器输出耦合到所述控制器输入，所述时间/数字转换器经配置以响应于所述相位差信号而在所述转换器输出处提供所述相位差的数字指示，其中所述增益控制器经配置以响应于所述相位差的所述数字指示而在所述控制器输出处提供所述第一及第二数字值；及
数字滤波器，其具有滤波器输入及滤波器输出，所述滤波器输入耦合到所述控制器输出以接收所述第一数字值，所述滤波器输出耦合到所述第一脉冲产生器的所述第一输入，所述数字滤波器经配置以通过将所述第一数字值与经存储数字值相加或从所述经存储数字值减去所述第一数字值来在所述滤波器输出处提供经累加数字值；
其中所述第一脉冲产生器经配置以响应于所述经累加数字值及所述第一脉冲产生器的所述第二输入而在所述产生器输出处提供所述产生器信号。
12.根据权利要求9所述的系统，其中所述控制器输入是第一控制器输入，所述系统进一步包括：
工作循环检测器，其具有工作循环输入及工作循环输出，所述工作循环输入经调适以耦合到所述电压转换器，所述工作循环输出耦合到所述增益控制器的第二控制器输入，所述工作循环检测器经配置以提供所述电压转换器的所述工作循环是处于第一范围内、第二范围内还是第三范围内的指示；
其中所述增益控制器进一步经配置以针对特定相位差值：
响应于所述工作循环的所述指示处于所述第一范围内，提供具有第一值的所述第二数字值；
响应于所述工作循环的所述指示处于所述第二范围内，提供具有第二值的所述第二数字值；及
响应于所述工作循环的所述指示处于所述第三范围内，提供具有第三值的所述第二数字值；
其中所述第三值大于所述第二值，所述第二值大于所述第一值。
13.根据权利要求12所述的系统，其中所述增益控制器进一步经配置以针对特定相位差值：
响应于所述工作循环的所述指示处于所述第一范围内，提供具有第四值的所述第一数字值；
响应于所述工作循环的所述指示处于所述第二范围内，提供具有第五值的所述第一数字值；及
响应于所述工作循环的所述指示处于所述第三范围内，提供具有第六值的所述第一数字值；
其中所述第六值大于所述第五值，所述第五值大于所述第四值。
14.根据权利要求12所述的系统，其中所述工作循环检测器包含：
第一比较器，其具有耦合到所述第二控制器输入的第一比较器输出及经调适以接收所述电压转换器的输出电压及所述输入电压源的输入电压的第一分数的第一及第二输入；及
第二比较器，其具有耦合到所述第二控制器输入的第二比较器输出及经调适以接收所述电压转换器的所述输出电压及所述输入电压源的所述输入电压的第二分数的第一及第二输入。
15.根据权利要求9所述的系统，其中所述设备包含具有设置输入、复位输入及锁存器输出的锁存器，其中：
所述锁存器输出耦合到所述电压转换器的所述控制电路、所述第二检测器输入及所述第一脉冲产生器的所述第二产生器输入；
所述复位输入耦合到所述第二脉冲产生器输出；且
所述设置输入经调适以接收所述电压转换器的电路变量的指示。
16.根据权利要求15所述的系统，其中所述锁存器经配置以：
响应于所述电路变量低于阈值而断言所述锁存器输出；及
响应于所述第二产生器信号被断言而取消断言所述锁存器输出。
17.一种控制电压转换器的方法，所述方法包括：
确定第一信号与第二信号之间的相位差；
确定所述电压转换器的工作循环；
基于所述相位差及所述工作循环产生数字值；及
基于所述数字值控制所述电压转换器的开关的接通时间。
18.根据权利要求17所述的方法，其中：
所述第一信号由参考时钟产生；
所述开关经调适以耦合到输入电压源；且
所述第二信号经配置以触发所述电压转换器的高侧周期；
所述方法进一步包括针对特定相位差值：
响应于所述工作循环的指示低于阈值，产生具有第一值的所述数字值；及
响应于所述工作循环的所述指示高于所述阈值，产生具有第二值的所述数字值；
其中所述第二值大于所述第一值。
19.根据权利要求17所述的方法，其中：
所述第一信号由参考时钟产生；
所述开关耦合到接地端子；且
所述第二信号经配置以触发所述电压转换器的低侧周期；
所述方法进一步包括针对特定相位差值：
响应于所述工作循环的指示低于阈值，产生具有第一值的所述数字值；及
响应于所述工作循环的所述指示高于所述阈值，产生具有第二值的所述数字值；
其中所述第一值大于所述第二值。
20.根据权利要求17所述的方法，其中：
所述第一信号由参考时钟产生；
所述开关是高侧开关；且
所述第二信号经配置以触发所述电压转换器的高侧周期；
所述方法进一步包括针对特定相位差值：
响应于所述工作循环的指示处于第一范围内，产生具有第一值的所述数字值；
响应于所述工作循环的所述指示处于第二范围内，产生具有第二值的所述数字值；及
响应于所述工作循环的所述指示处于第三范围内，产生具有第三值的所述数字值；
其中所述第三值大于所述第二值，所述第二值大于所述第一值。
CN202180058855.8A 2020-07-31 2021-07-26 用于降压转换器的数字接通时间产生 Pending CN116076024A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/945,499 US11177738B1 (en) 2020-07-31 2020-07-31 Digital on-time generation for buck converter
US16/945,499 2020-07-31
PCT/US2021/043120 WO2022026356A1 (en) 2020-07-31 2021-07-26 Digital on-time generation for buck converter

Publications (1)

Publication Number Publication Date
CN116076024A true CN116076024A (zh) 2023-05-05

Family

ID=78524166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180058855.8A Pending CN116076024A (zh) 2020-07-31 2021-07-26 用于降压转换器的数字接通时间产生

Country Status (4)

Country Link
US (1) US11177738B1 (zh)
CN (1) CN116076024A (zh)
DE (1) DE112021004069T5 (zh)
WO (1) WO2022026356A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117335642A (zh) * 2023-09-26 2024-01-02 成都智融微电子有限公司 功率管控制方法、控制系统和电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444532B2 (en) * 2019-12-26 2022-09-13 Intel Corporation Non-linear clamp strength tuning method and apparatus
US11323029B2 (en) * 2020-04-24 2022-05-03 Silicon Laboratories Inc. System and method of automatic calibration to maximize load current support of DC-DC converter operating in pulse-pairing mode
US11870347B2 (en) * 2022-01-28 2024-01-09 Texas Instruments Incorporated Spread spectrum modulation of rising and falling edge delays for current mode switching converters
US11817777B1 (en) 2022-07-15 2023-11-14 Texas Instruments Incorporated Spread spectrum adaptive on time voltage converter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57179655A (en) 1981-04-30 1982-11-05 Fuji Electric Co Ltd Compensating method for background in quantification of composite constituent wherein enzyme electrode is used
US5446416A (en) * 1993-10-20 1995-08-29 Industrial Technology Research Institute Time acquisition system with dual-loop for independent frequency phase lock
US6008703A (en) * 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
US6577695B1 (en) * 1997-03-04 2003-06-10 Level One Communications Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
US20080122544A1 (en) 2006-11-27 2008-05-29 Mediatek Inc. Jitter smoothing filter
US7592846B2 (en) * 2007-02-16 2009-09-22 Intersil Americas Inc. Method for using digital PLL in a voltage regulator
US8022849B2 (en) 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
KR101787720B1 (ko) 2011-08-19 2017-10-18 건국대학교 산학협력단 주파수 편이 변조 방식의 디지털 위상 동기 루프 회로 장치 및 그 제어 방법
EP2750276A1 (en) 2012-12-28 2014-07-02 Dialog Semiconductor GmbH Phase lock loop controlled current mode buck converter
US10110122B2 (en) 2014-04-01 2018-10-23 Virginia Tech Intellectual Properties, Inc. Transient performance improvement for constant on-time power converters
EP3093969A1 (en) 2015-05-15 2016-11-16 Zentrum Mikroelektronik Dresden AG Switched power converter with improved synchronization of a pulse width modulation switching frequency
US10333403B2 (en) 2016-06-28 2019-06-25 Dialog Semiconductor (Uk) Limited Adaptive on-time switching converter
US10236895B1 (en) * 2017-12-19 2019-03-19 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops
US10199937B1 (en) * 2018-04-09 2019-02-05 Texas Instruments Incorporated Methods and apparatus to digitally control pulse frequency modulation pulses in power converters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117335642A (zh) * 2023-09-26 2024-01-02 成都智融微电子有限公司 功率管控制方法、控制系统和电子设备
CN117335642B (zh) * 2023-09-26 2024-04-12 成都智融微电子有限公司 功率管控制方法、控制系统和电子设备

Also Published As

Publication number Publication date
US11177738B1 (en) 2021-11-16
DE112021004069T5 (de) 2023-05-17
WO2022026356A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US11177738B1 (en) Digital on-time generation for buck converter
US8164391B2 (en) Synchronization of multiple high frequency switching power converters in an integrated circuit
US11374483B2 (en) DC-DC converter having a switch on-time control loop with a switched-capacitor circuit for error-based adjustment
US9190909B2 (en) Control device for multiphase interleaved DC-DC converter and control method thereof
US8093955B2 (en) Applying charge pump to realize frequency jitter for switched mode power controller
US6930520B2 (en) High bandwidth feed-forward oscillator
CN106788398B (zh) 时钟分频电路、控制电路以及电源管理集成电路
O'Malley et al. A programmable digital pulse width modulator providing versatile pulse patterns and supporting switching frequencies beyond 15 MHz
CN110572031B (zh) 一种用于电压变换电路的控制电路及方法
US7358821B2 (en) Digital frequency jittering apparatus with random data generator and method thereof
CN113659815B (zh) 用于开关变换器的控制电路
US20220239228A1 (en) Control circuit and control method of dc/dc converter, power management circuit
US6285174B1 (en) Switching DC-to-Dc converter having on-time signal generation circuit and method for generating signal indicative of converter on-time
US20130169324A1 (en) Fully integrated circuit for generating a ramp signal
US11509210B1 (en) Frequency synchronization for a voltage converter
CN108574408B (zh) 一种开关电源自适应展频电路及其自适应展频方法
CN113410989B (zh) 数字升压电路及其控制方法、电子设备
US11594960B2 (en) Control circuit for on-time generation during output voltage scaling for buck converter
WO2007127403A2 (en) Clock with regulated duty cycle and frequency
US9531355B1 (en) Clock phase shift circuit
US11855538B2 (en) Out-of-audio (OOA) switching voltage regulator
KR101780369B1 (ko) 스펙트럼 확산 클럭 발생기를 이용한 벅 컨버터
US10992232B2 (en) DC-DC converter system with configurable phase shift synchronization
JP2022113636A (ja) Ｄｃ／ｄｃコンバータの制御回路および制御方法、電源管理回路
JP2022534880A (ja) 複数のディザリングプロファイル信号生成

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination