JP2022113636A - Ｄｃ／ｄｃコンバータの制御回路および制御方法、電源管理回路 - Google Patents

Abstract

【課題】スイッチング周波数が安定化されたＤＣ／ＤＣコンバータの制御回路を提供する。【解決手段】オン時間生成回路２２０は、スイッチングトランジスタのターンオンから、オン時間ＴＯＮの経過後にターンオフ信号ＴＵＲＮ＿ＯＦＦをアサートする。充電回路２３０は、キャパシタＣ２を、ＤＣ／ＤＣコンバータ１００の入力電圧ＶＩＮに応じた充電電流ＩＣＨＧで充電する。周波数安定化回路２４０は、スイッチングトランジスタＭ１のスイッチング周波数ｆＳＷが基準周波数ｆＲＥＦに近づくように、制御信号ＶＣＴＲＬを生成する。第２コンパレータ２６０は、キャパシタＣ２に生ずるスロープ電圧ＶＣ２を制御信号ＶＣＴＲＬに応じたしきい値電圧ＶＴＨと比較し、ターンオフ信号ＴＯＦＦを生成する。【選択図】図１

Description

本開示は、ＤＣ／ＤＣコンバータに関する。

ある電圧値の直流電圧を別の電圧値の直流電圧に変換する際に、ＤＣ／ＤＣコンバータが利用される。ＤＣ／ＤＣコンバータの制御方式として、リップル制御方式が知られている。リップル制御方式では、ＤＣ／ＤＣコンバータの出力電圧をしきい値電圧と比較し、出力電圧がしきい値電圧を超えると（あるいは下回ると）、それをトリガーとしてスイッチングトランジスタのオン、オフを切り替える方式である。リップル制御方式は、エラーアンプを用いた電圧モード制御方式や電流モード制御方式に比べて、応答速度が高く、また消費電力を削減できるという利点を有する。また、ＤＣ／ＤＣコンバータの出力キャパシタの容量を小さくできるという利点がある。

特開２０１７－１６９２５９号公報

リップル制御の一方式として、ボトム検出・一定オン時間（ＣＯＴ:Constant On Time）制御（以下、ＣＯＴ制御という）がある。ＣＯＴ制御では、スイッチング周波数が変動するため、ＥＭＩ（Electromagnetic Interference）の観点から、そのままでは利用が難しいアプリケーションが存在する。

本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、スイッチング周波数が安定化されたＤＣ／ＤＣコンバータの制御回路の提供にある。

本開示のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路であって、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、フィードバック電圧が基準電圧を下回ると、ターンオン信号をアサートする第１コンパレータと、スイッチングトランジスタのターンオンから、オン時間の経過後にターンオフ信号をアサートするオン時間生成回路と、ターンオン信号およびターンオフ信号にもとづいて、パルス信号を生成するロジック回路と、パルス信号に応じてスイッチングトランジスタを駆動するドライバと、を備える。オン時間生成回路は、キャパシタと、キャパシタを、ＤＣ／ＤＣコンバータの入力電圧に応じた充電電流で充電する充電回路と、スイッチングトランジスタのスイッチング周波数が基準周波数に近づくように、制御信号を生成する周波数安定化回路と、制御信号に応じたしきい値電圧を生成するしきい値電圧生成回路と、キャパシタに生ずるスロープ電圧をしきい値電圧と比較し、比較結果に応じたターンオフ信号を生成する第２コンパレータと、を備える。

本開示のある態様は、ＤＣ／ＤＣコンバータの制御方法に関する。この制御方法は、スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路であって、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、フィードバック電圧が基準電圧を下回ると、ターンオン信号をアサートするステップと、スイッチングトランジスタのターンオンから、オン時間の経過後にターンオフ信号をアサートするステップと、ターンオン信号およびターンオフ信号にもとづいて、パルス信号を生成するステップと、パルス信号に応じてスイッチングトランジスタを駆動するステップと、を備える。ターンオフ信号を生成するステップは、キャパシタを、ＤＣ／ＤＣコンバータの入力電圧に応じた充電電流で充電するステップと、スイッチングトランジスタのスイッチング周波数が基準周波数に近づくように、制御信号を生成するステップと、キャパシタに生ずるスロープ電圧を、制御信号に応じたしきい値電圧と比較し、比較結果に応じたターンオフ信号を生成するステップと、を含む。

なお、以上の構成要素を任意に組み合わせたもの、本開示の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。

本開示のある態様によれば、周波数を安定化できる。

図１は、実施形態に係るＤＣ／ＤＣコンバータの回路図である。 図２は、図１のＤＣ／ＤＣコンバータの動作波形図である。 図３は、比較技術に係るＤＣ／ＤＣコンバータの回路図である。 図４は、図３のＤＣ／ＤＣコンバータの動作波形図である。 図５は、実施形態に係るＤＣ／ＤＣコンバータの動作波形図である。 図６は、周波数安定化回路の構成例を示す回路図である。 図７は、充電回路の構成例を示す回路図である。 図８は、しきい値電圧生成回路の構成例を示す回路図である。 図９は、ＤＣＭモードに対応したＤＣ／ＤＣコンバータの回路図である。 図１０は、制御回路におけるＣＣＭモードとＤＣＭモードと切替動作を説明する図である。 図１１は、モード間発振を抑制した制御回路の動作波形図である。 図１２は、しきい値電圧生成回路の回路図である。 図１３は、ＤＣＭモードにおける出力電圧波形を示す図である。 図１４は、第２切替方法におけるＤＣＭモードからＣＣＭモードへ遷移の説明する図である。 図１５は、第２切替方法におけるＣＣＭモードからＤＣＭモードへ遷移の説明する図である。 図１６は、第２切替方式に対応したＤＣ／ＤＣコンバータの回路図である。 図１７は、第２切替方式に対応したロジック回路のブロック図である。 図１８は、図１７のロジック回路のＤＣＭモードからＣＣＭモードへの遷移に関する動作波形図である。 図１９は、図１７のロジック回路のＣＣＭモードからＤＣＭモードへの遷移に関する動作波形図である。 図２０は、変形例１に係るオン時間生成回路の一部分の回路図である。 図２１は、図２０のオン時間生成回路において生成されるスロープ電圧を示す図である。 図２２は、電源管理を備えるシステムのブロック図である。

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

一実施形態において、スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、フィードバック電圧が基準電圧を下回ると、ターンオン信号をアサートする第１コンパレータと、スイッチングトランジスタのターンオンから、オン時間の経過後にターンオフ信号をアサートするオン時間生成回路と、ターンオン信号およびターンオフ信号にもとづいて、パルス信号を生成するロジック回路と、パルス信号に応じてスイッチングトランジスタを駆動するドライバと、を備える。オン時間生成回路は、キャパシタと、キャパシタを、ＤＣ／ＤＣコンバータの入力電圧に応じた充電電流で充電する充電回路と、スイッチングトランジスタのスイッチング周波数が基準周波数に近づくように、制御信号を生成する周波数安定化回路と、制御信号に応じたしきい値電圧を生成するしきい値電圧生成回路と、キャパシタに生ずるスロープ電圧をしきい値電圧と比較し、比較結果に応じたターンオフ信号を生成する第２コンパレータと、を備える。

この構成によると、入力電圧の変動に関しては、キャパシタの充電速度を変化させるフィードフォワード制御により、オン時間が調節され、周波数が安定化される。またそれと平行して、出力電圧の変動や負荷変動などの要因に関しては、しきい値電圧を調節するフィードバック制御により、オン時間が調節され、周波数が安定化される。フィードフォワード制御とフィードバック制御を組み合わせることにより、ＣＯＴ制御におけるスイッチング周波数を安定化できる。

一実施形態において、しきい値電圧生成回路は、ＤＣ／ＤＣコンバータの出力電圧に比例した電圧を、制御信号に応じた電位差だけシフトすることにより、しきい値電圧を生成してもよい。これにより、しきい値電圧は、ＤＣ／ＤＣコンバータの出力電圧に比例した電圧を基準として生成されることとなり、出力電圧に関しても、フィードフォワード制御がかかることとなる。これにより、周波数をフィードバック制御できない電流不連続モード時にもオン時間を最適化することが可能となる。

一実施形態において、周波数安定化回路は、ＤＣ／ＤＣコンバータの出力電圧を分圧する分圧回路と、分圧回路の出力ノードと接続され、制御信号に応じた電流を生成する電流源と、を含み、分圧回路の出力ノードに生ずる電圧が、しきい値電圧であってもよい。これにより、電流源が生成する電流がゼロであるときの電圧を基準として、しきい値電圧を変化させることができる。

一実施形態において、電流源は、制御信号と所定電圧との差分に応じた電流を生成するｇｍアンプであってもよい。

一実施形態において、充電回路は、入力電圧に比例した電流を生成する可変電流源を含んでもよい。

一実施形態において、充電回路は、第１端に入力電圧を受け、第２端がキャパシタと接続される抵抗を含んでもよい。これにより、可変電流源を用いる場合に比べて回路構成を簡素化できる。

一実施形態において、周波数安定化回路は、ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、無効化されてもよい。一実施形態において、ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、電流源の電流がゼロとなってもよい。

一実施形態において、ＤＣ／ＤＣコンバータが電流連続モードから電流不連続モードに移行する際に、ハイインピーダンス期間の長さが所定時間を超えたことを条件として、周波数安定化回路は、無効化されてもよい。これにより、リップル電流を小さくすることができる。

一実施形態において、基準周波数をｆ_ＲＥＦ、ＤＣ／ＤＣコンバータの入力電圧をＶ_ＩＮ、出力電圧をＶ_ＯＵＴとするとき、ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、オン時間生成回路におけるオン時間Ｔ_{ＯＮ＿ＤＣＭ}は、
Ｔ_{ＯＮ＿ＤＣＭ}＞１／ｆ_ＲＥＦ×Ｖ_ＯＵＴ／Ｖ_ＩＮ
を満たしてもよい。これにより、電流連続モードと電流不連続モードの間を行き来するモード間発振を抑制できる。

一実施形態において、ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、分圧回路の分圧比は、電流連続モードに比べて高くなってもよい。これにより、電流連続モードと電流不連続モードの間を行き来するモード間発振を抑制できる。

一実施形態において、制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

（実施形態）
以下、本開示を好適な実施形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

図１は、実施形態に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、降圧コンバータであり、入力ライン（入力端子）１０２の入力電圧Ｖ_ＩＮを降圧し、所定の電圧レベルに安定化して、出力ライン（出力端子）１０４に接続される負荷４に供給する。

ＤＣ／ＤＣコンバータ１００は、主回路（出力回路）１１０と、制御回路２００を備える。主回路１１０は、インダクタＬ１、スイッチングトランジスタ（ハイサイドトランジスタ）Ｍ１、同期整流トランジスタ（ローサイドトランジスタ）Ｍ２、出力キャパシタＣ１を含む。

制御回路２００は、リップル制御方式、より具体的にはボトム検出方式のコントローラであり、出力電圧Ｖ_ＯＵＴが目標電圧に近づくように、主回路１１０を制御する。制御回路２００は、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）であり、入力ピン（ＶＩＮピン）、スイッチングピン（ＳＷピン）、グランドピン（ＰＧＮＤピン）、電圧センスピン（ＶＯＵＴ＿ＳＮＳピン）を備える。ＶＩＮピンは、入力ライン１０２と接続され、ＳＷピンには、外付けのインダクタＬ１が接続され、ＰＧＮＤピンは接地される。ＶＯＵＴ＿ＳＮＳピンには、抵抗Ｒ１１，Ｒ１２を含む分圧回路が接続され、出力電圧Ｖ_ＯＵＴを分圧した電圧Ｖ_{ＯＵＴ＿ＳＮＳ}がフィードバックされる。
Ｖ_{ＯＵＴ＿ＳＮＳ}＝Ｖ_ＯＵＴ×Ｒ１２／（Ｒ１１＋Ｒ１２） …（１）

主回路１１０のうち、スイッチングトランジスタＭ１および同期整流トランジスタＭ２は、制御回路２００に集積化されており、スイッチングトランジスタＭ１は、ＶＩＮピンとＳＷピンの間に設けられ、同期整流トランジスタＭ２は、ＳＷピンとＰＧＮＤピンの間に設けられる。

制御回路２００は、スイッチングトランジスタＭ１および同期整流トランジスタＭ２に加えて、第１コンパレータ２１０、オン時間生成回路２２０、ロジック回路２８０、ドライバ２９０を備える。

第１コンパレータ２１０は、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを基準電圧Ｖ_ＲＥＦと比較し、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦを下回ると、ターンオン信号ＴＵＲＮ＿ＯＮをアサートする。ターンオン信号ＴＵＲＮ＿ＯＮは、Ｖ_ＦＢとＶ_ＲＥＦの大小関係を示すパルス信号であり、ポジティブエッジかネガティブエッジの一方を、アサートに対応付けることができる。ターンオン信号ＴＵＲＮ＿ＯＮは、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦまで低下すると、言い換えると、出力電圧Ｖ_ＯＵＴがその目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}まで低下すると、アサートされる。目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}は、以下の式で表される。
Ｖ_{ＯＵＴ（ＲＥＦ）}＝Ｖ_ＲＥＦ×（Ｒ１１＋Ｒ１２）／Ｒ１２ …（２）

第１コンパレータ２１０の前段には、リップル重畳回路２１２を設けてもよい。リップル重畳回路２１２は、ＶＯＵＴ＿ＳＮＳピンの電圧に、リップル電圧Ｖ_{ＲＩＰＰＬＥ}を重畳し、フィードバック電圧Ｖ_ＦＢを生成する。

オン時間生成回路２２０は、スイッチングトランジスタＭ１のターンオンからオン時間Ｔ_ＯＮの経過後にアサートされるターンオフ信号ＴＵＲＮ＿ＯＦＦを生成する。オン時間Ｔ_ＯＮは、後述のように、ＤＣ／ＤＣコンバータ１００の状態に応じて適応的に制御される。ターンオフ信号ＴＵＲＮ＿ＯＦＦは、スイッチングトランジスタＭ１のターンオフのトリガーである。

ロジック回路２８０は、ターンオン信号ＴＵＲＮ＿ＯＮおよびターンオフ信号ＴＵＲＮ＿ＯＦＦにもとづいて、パルス信号（以下、ＣＯＴ信号という）を生成し、ＣＯＴ信号にもとづくハイサイドパルスＳｐ１およびローサイドパルスＳｐ２を生成する。たとえばロジック回路２８０は、ターンオン信号ＴＵＲＮ＿ＯＮに応じてセットされ、ターンオフ信号ＴＵＲＮ＿ＯＦＦに応じてリセットされるＳＲフリップフロップ２８２を含み、このＳＲフリップフロップ２８２の出力を、ＣＯＴ信号としてもよい。ロジック回路２８０の構成は特に限定されず、公知技術を利用すればよい。

ドライバ２９０は、ハイサイドパルスＳｐ１に応じてスイッチングトランジスタＭ１を駆動するハイサイドドライバ２９２と、ローサイドパルスＳｐ２に応じて同期整流トランジスタＭ２を駆動するローサイドドライバ２９４を含む。

オン時間生成回路２２０は、キャパシタＣ２、充電回路２３０、周波数安定化回路２４０、しきい値電圧生成回路２５０、第２コンパレータ２６０を備える。

キャパシタＣ２の第１端は接地される。充電回路２３０は、キャパシタＣ２の第２端と接続されており、キャパシタＣ２を、ＤＣ／ＤＣコンバータ１００の入力電圧Ｖ_ＩＮに比例する充電電流Ｉ_ＣＨＧ＝α×Ｖ_ＩＮで充電する。αは、Ｖ／Ｉ変換ゲイン（トランスコンダクタンス）である。

キャパシタＣ２には、時間とともに一定の傾きで増加するスロープ電圧（ランプ電圧）Ｖ_Ｃ２が発生する。放電スイッチＳＷ２は、キャパシタＣ２と並列に接続される。放電スイッチＳＷ２は、スイッチングトランジスタＭ１のターンオフ期間中にオンであり、ターンオン期間中にオフとされる。放電スイッチＳＷ２の制御信号は、ＣＯＴ信号の反転信号であってもよい。

周波数安定化回路２４０は、スイッチングトランジスタＭ１のスイッチング周波数ｆ_ＳＷが基準周波数ｆ_ＲＥＦに近づくように、制御信号Ｖ_ＣＴＲＬを生成する。たとえば周波数安定化回路２４０は、ＣＯＴ信号、もしくはそれにもとづくハイサイドパルスＳｐ１やローサイドパルスＳｐ２を監視し、監視対象のパルスの周波数（スイッチング周期）が、基準周波数（基準周期）に近づくように、フィードバックにより制御信号Ｖ_ＣＴＲＬを生成する。

しきい値電圧生成回路２５０は、制御信号Ｖ_ＣＴＲＬに応じたしきい値電圧Ｖ_ＴＨを生成する。

第２コンパレータ２６０は、キャパシタＣ２のスロープ電圧Ｖ_Ｃ２をしきい値電圧Ｖ_ＴＨと比較し、比較結果を示すターンオフ信号ＴＵＲＮ＿ＯＦＦを生成する。このターンオフ信号ＴＵＲＮ＿ＯＦＦは、スロープ電圧Ｖ_Ｃ２がしきい値電圧Ｖ_ＴＨに達するとアサートされる。ターンオン信号ＴＵＲＮ＿ＯＮがアサートされてから、ターンオフ信号ＴＵＲＮ＿ＯＦＦがアサートされるまでの時間が、スイッチングトランジスタＭ１のオン時間Ｔ_ＯＮとなる。

以上がＤＣ／ＤＣコンバータ１００の基本構成である。続いてその動作を説明する。図２は、図１のＤＣ／ＤＣコンバータ１００の動作波形図である。負荷電流Ｉ_ＯＵＴが一定であるが、入力電圧Ｖ_ＩＮが変動する状況を考える。

出力電圧Ｖ_ＯＵＴはＤＣ／ＤＣコンバータ１００のスイッチングと連動して、上昇、低下を繰り返す。出力電圧Ｖ_ＯＵＴが、その目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}まで低下すると、ターンオン信号ＴＵＲＮ＿ＯＮがアサートされ、ＣＯＴ信号がオンレベルに遷移し、スイッチングトランジスタＭ１がターンオン、同期整流トランジスタＭ２がターンオフする。

ＣＯＴ信号がオンレベルに遷移すると、それをトリガーとしてオン時間生成回路２２０が動作を開始する。具体的には、ＣＯＴ信号がオンレベルに遷移すると、放電スイッチＳＷ２がオフとなり、充電回路２３０による充電によってキャパシタＣ２のスロープ電圧Ｖ_Ｃ２が時間ともに増大する。そしてスロープ電圧Ｖ_Ｃ２が、しきい値電圧生成回路２５０が生成するしきい値電圧Ｖ_ＴＨまで達すると、ターンオフ信号ＴＵＲＮ＿ＯＦＦがアサートされる。

ＤＣ／ＤＣコンバータ１００は以上の動作を繰り返す。

充電回路２３０の充電電流Ｉ_ＣＨＧは入力電圧Ｖ_ＩＮに比例するから、スロープ電圧Ｖ_Ｃ２の傾きは、入力電圧Ｖ_ＩＮが高いほど急峻になる。したがって、オン時間Ｔ_ＯＮは、式（３）で表すように、入力電圧Ｖ_ＩＮに反比例する。
Ｔ_ＯＮ＝（Ｃ２×Ｖ_ＴＨ）／Ｉ_ＣＨＧ＝（Ｃ２×Ｖ_ＴＨ）／（α×Ｖ_ＩＮ）
＝β・Ｖ_ＴＨ／Ｖ_ＩＮ …（３）
β＝Ｃ２／α

ここで定常状態において、降圧コンバータのデューティサイクルｄと、入力電圧Ｖ_ＩＮおよび出力電圧Ｖ_ＯＵＴの間には、以下の式（４）が成り立つ。
Ｖ_ＯＵＴ＝Ｖ_ＩＮ×ｄ＝Ｖ_ＩＮ×Ｔ_ＯＮ／Ｔ_ＳＷ …（４）

式（４）に式（３）を代入すると、式（５）を得る。
Ｖ_ＯＵＴ＝Ｖ_ＩＮ×（β・Ｖ_ＴＨ／Ｖ_ＩＮ）／Ｔ_ＳＷ＝β・Ｖ_ＴＨ／Ｔ_ＳＷ …（５）
ここで、周波数安定化回路２４０によるフィードバック制御により、スイッチング周期Ｔ_ＳＷは、基準周期Ｔ_ＲＥＦ（＝１／ｆ_ＲＥＦ）に安定化されており、定数とみなすことができる。つまり、この実施形態によれば、スイッチング周波数ｆ_ＳＷを一定に保ちつつ、入力電圧Ｖ_ＩＮの変動にかかわらず、出力電圧Ｖ_ＯＵＴを、しきい値Ｖ_ＴＨに応じた電圧レベルに安定化することができる。

実施形態に係るＤＣ／ＤＣコンバータ１００の利点は、比較技術との対比によって明確となる。

図３は、比較技術に係るＤＣ／ＤＣコンバータ１００Ｒの回路図である。オン時間生成回路２２０Ｒでは、充電回路２３０が生成する電流Ｉ_ＣＨＧが、周波数安定化回路２４０が生成する制御信号Ｖ_ＣＴＲＬに応じて変化する。つまり、キャパシタＣ２のスロープ電圧Ｖ_Ｃ２の傾きをフィードバック制御することにより、オン時間Ｔ_ＯＮが調節され、スイッチング周波数が安定化される。

図４は、図３のＤＣ／ＤＣコンバータ１００Ｒの動作波形図である。時刻ｔ_０より前において、入力電圧Ｖ_ＩＮはある電圧レベルで安定しており、ＳＷピンの信号の周波数ｆ_ＳＷも基準周波数ｆ_ＲＥＦに安定化されている。

時刻ｔ_０に、入力電圧Ｖ_ＩＮが低下する。入力電圧Ｖ_ＩＮの低下により、回路の動作点が変化し、スイッチング周波数ｆ_ＳＷを基準周波数ｆ_ＲＥＦに維持するための制御信号Ｖ_ＣＴＲＬの電圧レベルが変化するが、周波数安定化回路２４０はローパスフィルタを含んでおり、応答遅れが存在するため、制御信号Ｖ_ＣＴＲＬは、入力電圧Ｖ_ＩＮの変動に対して遅れて変化する。その結果、時刻ｔ_０の直後に一旦、スイッチング周波数ｆ_ＳＷが上昇し、その後、制御信号Ｖ_ＣＴＲＬがフィードバックにより最適化されると、スイッチング周波数ｆ_ＳＷが基準周波数ｆ_ＲＥＦに近づいていく。

時刻ｔ_１に、入力電圧Ｖ_ＩＮが上昇する。入力電圧Ｖ_ＩＮの上昇により、回路の動作点が変化する。制御信号Ｖ_ＣＴＲＬは入力電圧Ｖ_ＩＮの変動に対して遅れて変化するため、時刻ｔ_１の直後に一旦、スイッチング周波数ｆ_ＳＷが低下し、その後、制御信号Ｖ_ＣＴＲＬがフィードバックにより最適化されると、スイッチング周波数ｆ_ＳＷが基準周波数ｆ_ＲＥＦに近づいていく。

このように比較技術では、入力電圧Ｖ_ＩＮの変動に対して、ローパスフィルタが介在するフィードバック制御によって、周波数が安定化されるため、応答遅延によって無視できない周波数変動が発生する。

実施形態に係るＤＣ／ＤＣコンバータ１００の説明に戻る。図５は、実施形態に係るＤＣ／ＤＣコンバータ１００の動作波形図である。実施形態に係るＤＣ／ＤＣコンバータ１００では、入力電圧Ｖ_ＩＮの変動に対して、キャパシタＣ２のスロープ電圧Ｖ_Ｃ２の傾きをスイッチングサイクルごとにフィードフォワード制御することができる。このフィードフォワード制御は、ローパスフィルタが介在せず、応答遅延が無視できるため、スイッチング周波数ｆ_ＳＷが基準周波数ｆ_ＲＥＦから逸脱するのを防止できる。

以上がＤＣ／ＤＣコンバータ１００の利点である。

本開示は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

図６は、周波数安定化回路２４０の構成例を示す回路図である。周波数安定化回路２４０は、位相同期（ＰＬＬ：Phase Locked Loop）回路であり、オシレータ２４２、位相周波数比較器２４４、チャージポンプ回路２４６を含む。オシレータ２４２は基準周波数ｆ_ＲＥＦを有する基準クロックＣＬＫを生成する。位相周波数比較器２４４は、スイッチング周波数ｆ_ＳＷを有する信号（たとえばＣＯＴ信号）と、基準クロックＣＬＫの位相および周波数を比較し、比較結果を示すアップダウン信号を生成する。チャージポンプ回路２４６は、アップダウン信号に応じて上昇、下降する制御信号Ｖ_ＣＴＲＬを生成する。チャージポンプ回路２４６は、ローパスフィルタの機能を兼ねている。なお、位相周波数比較器２４４に代えて、位相比較器を用いてもよい。周波数安定化回路２４０を、周波数同期（ＦＬＬ：Frequency Locked Loop）回路で構成してもよい。

図７は、充電回路２３０の構成例を示す回路図である。この構成例において、充電回路２３０は、Ｖ／Ｉ変換回路２３２およびカレントミラー回路２３４を含む。Ｖ／Ｉ変換回路２３２は、入力電圧Ｖ_ＩＮをそれに比例する電流に変換する。Ｖ／Ｉ変換回路２３２は、入力電圧Ｖ_ＩＮに比例した電流を生成する可変電流源と把握することができる。カレントミラー回路２３４は、Ｖ／Ｉ変換回路２３２が生成する電流を折り返し、充電電流Ｉ_ＣＨＧとしてキャパシタＣ２に供給する。なお、Ｖ／Ｉ変換回路が電流ソース型である場合、カレントミラー回路２３４は省略可能である。

図８は、しきい値電圧生成回路２５０の構成例を示す回路図である。しきい値電圧生成回路２５０は、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖ_ＯＵＴに比例した電圧を基準として、制御信号Ｖ_ＣＴＲＬに応じた電位差だけシフトすることにより、しきい値電圧Ｖ_ＴＨを生成する。

たとえばしきい値電圧生成回路２５０は、トランスコンダクタンスアンプ（ｇｍアンプ）２５２および分圧回路２５４を含む。分圧回路２５４は、抵抗Ｒ２１，Ｒ２２を含み、分圧比γで出力電圧Ｖ_ＯＵＴを分圧する。ただし、γ＝Ｒ２２／（Ｒ２１＋Ｒ２２）である。ｇｍアンプ２５２の出力は、分圧回路２５４の出力ノードと接続されており、制御信号Ｖ_ＣＴＲＬと基準電圧Ｖ_{ＣＴＲＬ（ＲＥＦ）}の差分に応じた電流Ｉ_ＡＤＪをソースあるいはシンクする。しきい値電圧生成回路２５０が生成するしきい値電圧Ｖ_ＴＨは、Ｉ_ＡＤＪ＝０であるときの電圧レベルＶ_ＴＨ０＝Ｖ_ＯＵＴ×Ｒ２２／（Ｒ２１＋Ｒ２２）を基準として、電流Ｉ_ＡＤＪに応じて、言い換えると制御信号Ｖ_ＣＴＲＬに応じて、増減する。

図８のしきい値電圧生成回路２５０は、しきい値電圧Ｖ_ＴＨを、出力電圧Ｖ_ＯＵＴに応じた電圧レベルＶ_ＴＨ０を基準として生成している。したがって出力電圧Ｖ_ＯＵＴが変動した場合に、その影響が周波数安定化回路２４０を介在せずに、分圧回路２５４によって直接、しきい値電圧Ｖ_ＴＨに反映されることとなる。つまり、出力電圧Ｖ_ＯＵＴに関しても、入力電圧Ｖ_ＩＮと同様に、スイッチングサイクルごとのフィードフォワードがかかる。これにより応答性が改善される。

また図８のしきい値電圧生成回路２５０は、以下で説明する電流不連続モードにおいてさらに有用となる。

（電流不連続モード）
ＤＣ／ＤＣコンバータ１００を、負荷電流が小さい領域で使用する場合、電流不連続（ＤＣＭ：Discontinuous Conduction Mode）モードで動作することとなる。この場合、制御回路２００には、ＤＣＭモードとＣＣＭ（Continuous Current Mode）を切替るためのゼロ電流回路が設けられる。

図９は、ＤＣＭモードに対応したＤＣ／ＤＣコンバータ１００Ａの回路図である。ＤＣ／ＤＣコンバータ１００Ａは、ゼロ電流検出回路３００を備える。ゼロ電流検出回路３００は、ＣＯＴ信号がオフレベルであるオフ期間において、同期整流トランジスタＭ２に流れる電流を監視し、この電流がゼロとなったこと（電流ゼロクロス）を検出すると、ゼロ電流検出信号ＺＣをアサートする。

ロジック回路２８０は、ゼロ電流検出信号ＺＣのアサートに応答して、同期整流トランジスタＭ２をオフする。その結果、スイッチングトランジスタＭ１と同期整流トランジスタＭ２の両方がオフとなり、次にスイッチングトランジスタＭ１がターンオンするまでの間、ＳＷピンはハイインピーダンス（ＨｉＺ）となる。

この制御回路２００Ａにおいて、しきい値電圧生成回路２５０は、図８のように構成される。

ＤＣ／ＤＣコンバータ１００ＡがＤＣＭモードで動作する間、周波数安定化回路２４０およびしきい値電圧生成回路２５０を含む周波数のフィードバックループ（周波数安定化制御）が無効化される。フィードバックループを無効にするために、図８の電流Ｉ_ＡＤＪをゼロに固定してもよい。たとえば周波数安定化回路２４０の出力である制御信号Ｖ_ＣＴＲＬを、図８の電流Ｉ_ＡＤＪがゼロとなる電圧レベルに固定してもよい。あるいはＤＣＭモードに入ると、図８のｇｍアンプ２５２の動作を停止させて、電流Ｉ_ＡＤＪをゼロとしてもよい。

図８の電流Ｉ_ＡＤＪがゼロであるときのしきい値電圧Ｖ_ＴＨは、式（６）となる。
Ｖ_ＴＨ＝Ｖ_ＯＵＴ×Ｒ２２／（Ｒ２１＋Ｒ２２）＝γ×Ｖ_ＯＵＴ …（６）
γ＝Ｒ２２／（Ｒ２１＋Ｒ２２）

式（６）を式（３）に代入すると、ＤＣＭモードにおけるオン時間Ｔ_{ＯＮ＿ＤＣＭ}として、式（７）を得る。
Ｔ_{ＯＮ＿ＤＣＭ}＝β・Ｖ_ＴＨ／Ｖ_ＩＮ＝β・γ×Ｖ_ＯＵＴ／Ｖ_ＩＮ…（７）
このオン時間Ｔ_{ＯＮ＿ＤＣＭ}は、入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＯＵＴの比（降圧比）に比例することとなり、負荷電流には依存しない。

図１０は、制御回路２００ＡにおけるＣＣＭモードとＤＣＭモードと切替動作を説明する図である。理解の容易化、説明の簡潔化のために、入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＯＵＴは一定であり、負荷電流Ｉ_ＯＵＴのみが変化するものとする。負荷電流が小さい領域ではＤＣＭモードとなり、負荷電流が大きい領域ではＣＣＭモードで動作する。

ＤＣＭモードでは、オン時間Ｔ_{ＯＮ＿ＤＣＭ}が式（７）で表され、そのときのスイッチング周波数ｆ_{ＳＷ＿ＤＣＭ}は、負荷電流Ｉ_ＯＵＴに応じて変化する。ここで、ＤＣＭモードからＣＣＭモードに移行すると、周波数安定化制御が有効になるため、スイッチング周波数ｆ_{ＳＷ＿ＣＣＭ}は、基準周波数ｆ_ＲＥＦに安定化される。このモード間遷移に際して、ＣＣＭモードに移行する直前の周波数ｆ_{ＳＷ＿ＤＣＭ}が基準周波数ｆ_ＲＥＦよりも高いと、ＣＣＭモードに移行した直後に、コイル電流がゼロクロスし、再びＤＣＭモードに戻る。状況によっては、ＣＣＭモードとＤＣＭモードの間を行き来するモード間発振が発生することがある。

このモード間発振を抑制するためには、ｆ_{ＳＷ＿ＤＣＭ}＜ｆ_ＲＥＦの関係が成り立っていればよい。そのために、ＤＣＭモードにおけるオン時間Ｔ_{ＯＮ＿ＤＣＭ}を、理想状態のオン時間Ｔ_{ＯＮ（ＩＤＥＡＬ）}＝Ｔ_ＲＥＦ×Ｖ_ＯＵＴ／Ｖ_ＩＮよりも長くすればよい（これを第１切替方式という）。

図１１は、モード間発振を抑制した制御回路２００Ａの動作波形図である。ＤＣＭモードのオン時間Ｔ_{ＯＮ＿ＤＣＭ}が長くなることにより、ＤＣＭモードにおけるコイル電流Ｉ_Ｌが図１０のときに比べて大きくなる。その結果、負荷電流Ｉ_ＯＵＴが増加して、ＣＣＭモードに移行した後に、電流ゼロクロスが発生しにくくなり、モード間発振を抑制できる。

図１２は、しきい値電圧生成回路２５０Ｂの回路図である。このしきい値電圧生成回路２５０Ｂは、モード間発振の抑制のために、図８のしきい値電圧生成回路２５０を修正したものである。しきい値電圧生成回路２５０Ｂは、ｇｍアンプ２５２および分圧回路２５４Ｂを含む。分圧回路２５４Ｂは、ＣＣＭモードとＤＣＭモードとで、分圧比γが可変に構成され、ＣＣＭモードにおける分圧比γ_ＣＣＭとＤＣＭモードにおける分圧比γ_ＤＣＭは、以下の関係式を満たす。
γ_ＣＣＭ＜γ_ＤＣＭ

たとえば下側の抵抗Ｒ２２を可変抵抗で構成し、ＣＣＭモードの抵抗値が、ＤＣＭモードの抵抗値より高くなるようにしてもよい。反対に上側の抵抗Ｒ２１を可変抵抗で構成し、ＣＣＭモードの抵抗値が、ＤＣＭモードの抵抗値より低くなるようにしてもよい。

図１３は、ＤＣＭモードにおける出力電圧波形を示す図である。ＤＣＭモードでのリップル電圧は、負荷電流Ｉ_ＯＵＴが小さいほど大きくなり、十分に負荷電流Ｉ_ＯＵＴが小さい状態では、コイル電流のハッチングを付した部分を時間積分して得られる電荷量を、出力キャパシタの容量値で除算したものが、リップル電圧Ｖ_{ＲＩＰＰＬＥ}を与えるものと近似でき、式（８）で表される。

式（８）から、ＤＣＭモードでのリップル電圧Ｖ_{ＲＩＰＰＬＥ}は、オン時間の２乗に比例する。たとえばオン時間が１．５倍になると、リップル電圧Ｖ_{ＲＩＰＰＬＥ}は２．２５倍となる。第１切替方式では、ＤＣＭモードにおけるオン時間Ｔ_{ＯＮ＿ＤＣＭ}を、理想状態のオン時間Ｔ_{ＯＮ（ＩＤＥＡＬ）}＝Ｔ_ＲＥＦ×Ｖ_ＯＵＴ／Ｖ_ＩＮよりも長くした。そのため、ＤＣＭモードでの動作中に、出力電圧Ｖ_ＯＵＴのリップルが大きくなるという問題がある。ＤＣＭモードでのリップル電圧Ｖ_{ＲＩＰＰＬＥ}を小さくしたい場合、以下で説明する第２切替方式を用いることができる。

図１４は、第２切替方法におけるＤＣＭモードからＣＣＭモードへ遷移の説明する図である。第２切替方式では、ＣＣＭモードにおいてＰＷＭ制御を行う。具体的には、ＰＬＬ制御によりオン時間を調整し、固定周波数で動作させる。

一方、ＤＣＭモードにおいてＰＦＭ制御を行う。ＰＦＭ制御では、ＰＬＬ制御を解除するが、オン時間Ｔ_ＯＮは、理想状態のオン時間Ｔ_{ＯＮ（ＩＤＥＡＬ）}に設定する。

図１４には、軽負荷状態から重負荷状態への遷移が示される。負荷電流が大きくなるにしたがってハイインピーダンス（ＨｉＺ）の期間Ｔ_ＨｉＺが短くなり、ＤＣＭモードからＣＣＭモードに切り替わる。ＣＣＭに切り替わると同時にＰＬＬ制御が有効とされ、ＰＷＭ制御で動作するようになる。

図１５は、第２切替方法におけるＣＣＭモードからＤＣＭモードへ遷移の説明する図である。図１５には、重負荷状態から軽負荷状態への遷移が示される。負荷電流が減少するにしたがい、コイル電流Ｉ_Ｌが低下し、ＣＣＭモードからＤＣＭモードに移行する。第１切替方式では、ＤＣＭモードに移行すると同時に、ＰＬＬを無効としていたが、第２切替方式では、ＰＬＬ制御を有効のままとする。すると周波数を一定に制御するため、負荷電流Ｉ_ＯＵＴが小さくなるにつれてオン時間は短くなり、それと引き換えに、ハイインピーダンス区間Ｔ_ＨｉＺが長くなっていく。そしてハイインピーダンス区間Ｔ_ＨｉＺが所定長さＴ_{ＣＯＮＳＴ}を超えたところでＰＬＬ制御を無効とする。これにより、オン時間Ｔ_ＯＮが理想状態のオン時間Ｔ_{ＯＮ（ＩＤＥＡＬ）}に設定される。この制御により、軽負荷時のリップル電圧を抑制することができる。

図１６は、第２切替方式に対応したＤＣ／ＤＣコンバータ１００Ｂの回路図である。ＤＣ／ＤＣコンバータ１００Ｂは、図１０のＤＣ／ＤＣコンバータ１００Ａと同様に、ゼロ電流検出回路３００を備える。ゼロ電流検出回路３００は、ＣＯＴ信号がオフレベルであるオフ期間において、同期整流トランジスタＭ２に流れる電流を監視し、この電流がゼロとなったこと（電流ゼロクロス）を検出すると、ゼロ電流検出信号ＺＣをアサートする。

ロジック回路２８０Ｂは、ゼロ電流検出信号ＺＣにもとづいて、ＰＷＭ制御とＰＦＭ制御を切りかえるとともに、ハイサイドパルスＳｐ１およびローサイドパルスＳｐ２を生成する。

図１７は、第２切替方式に対応したロジック回路２８０Ｂのブロック図である。ロジック回路２８０Ｂは、スイッチコントローラ３１０、ハイインピーダンス区間判定部３１２、ＰＷＭ－ＰＦＭ制御部３１８を備える。

スイッチコントローラ３１０は、ターンオン信号ＴＵＲＮ＿ＯＮ、ターンオフ信号ＴＵＲＮ＿ＯＦＦおよびゼロ電流検出信号ＺＣにもとづいて、ハイサイドパルスＳｐ１およびローサイドパルスＳｐ２を生成する。

ハイインピーダンス区間判定部３１２は、ハイインピーダンス区間Ｔ_ＨｉＺが、所定時間Ｔ_{ＣＯＮＳＴ}より長いか短いかを判定する。Ｔ_ＨｉＺ＞Ｔ_{ＣＯＮＳＴ}のとき、判定信号ＺＣ２がアサート（たとえばハイ）される。たとえばハイインピーダンス区間判定部３１２は、遅延回路３１４およびセレクタ（マルチプレクサ）３１６を含む。遅延回路３１４は、ゼロ電流検出信号ＺＣに対して、所定時間Ｔ_{ＣＯＮＳＴ}に対応する遅延を与える。セレクタ３１６は、遅延されたゼロ電流検出信号ＺＣｄと、遅延前のゼロ電流検出信号ＺＣを受け、ＰＷＭ制御の間、ゼロ電流検出信号ＺＣｄを選択し、ＰＦＭ制御の間、ゼロ電流検出信号ＺＣを選択し、選択した信号を、判定信号ＺＣ２として出力する。

ＰＷＭ－ＰＦＭ制御部３１８は、判定信号ＺＣ２がアサートされると、ＰＬＬ＿ＥＮ信号をローとし、周波数安定化回路２４０をディセーブルとする。これにより、ＰＦＭ制御となる。

ＰＷＭ－ＰＦＭ制御部３１８は、判定信号ＺＣ２がアサートされない場合、ＰＬＬ＿ＥＮ信号をハイとし、周波数安定化回路２４０をイネーブルとする。これにより、ＰＷＭ制御となる。

図１８は、図１７のロジック回路２８０ＢのＤＣＭモードからＣＣＭモードへの遷移に関する動作波形図である。

はじめは、軽負荷状態であり、ＰＦＭ制御で動作している。負荷電流が大きくなるにしたがってハイインピーダンス（ＨｉＺ）の期間Ｔ_ＨｉＺが短くなっていき、やがて、コイル電流Ｉ_Ｌのボトムがゼロより大きくなると、ゼロ電流検出信号ＺＣがアサートされなくなり、ＣＣＭモードに移行する。ゼロ電流検出信号ＺＣがアサートされなくなると、判定信号ＺＣ２もアサートされなくなるため、ＰＬＬ＿ＥＮ信号がハイとなり、周波数安定化回路２４０がイネーブルとなって、ＰＷＭ制御に移行する。

図１９は、図１７のロジック回路２８０ＢのＣＣＭモードからＤＣＭモードへの遷移に関する動作波形図である。はじめは、重負荷状態であり、ＰＷＭ制御で動作している。負荷電流が減少するにしたがい、コイル電流Ｉ_Ｌが低下し、コイル電流Ｉ_Ｌのボトムがゼロまで低下するようになり、ＤＣＭモードに移行する。ＤＣＭモードに移行した直後は、Ｔ_ＨｉＺ＜Ｔ_{ＣＯＮＳＴ}であるから、判定信号ＺＣ２がアサートされず、ＰＬＬ＿ＥＮ信号がハイを維持する。そのため、しばらくの間、ＰＬＬ制御が有効であり、スイッチング周波数が一定に保たれており、負荷電流Ｉ_ＯＵＴが小さくなるにつれてオン時間は短くなり、それと引き換えに、ハイインピーダンス区間Ｔ_ＨｉＺが長くなっていく。そしてハイインピーダンス区間Ｔ_ＨｉＺが所定長さＴ_{ＣＯＮＳＴ}を超えると、判定信号ＺＣ２がアサートされるようになる。その結果、ＰＬＬ＿ＥＮ信号がローとなり、ＰＬＬ制御が無効となる。ＰＬＬ制御が無効となると、オン時間Ｔ_ＯＮは、理想状態のオン時間Ｔ_{ＯＮ（ＩＤＥＡＬ）}に設定される。この制御により、軽負荷時のリップル電圧を抑制することができる。

以上、本開示について、実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
図２０は、変形例１に係るオン時間生成回路２２０の一部分の回路図である。充電回路２３０は、第１端に入力電圧Ｖ_ＩＮを受け、第２端がキャパシタＣ２と接続される抵抗Ｒ３１を含む。

図２１は、図２０のオン時間生成回路２２０において生成されるスロープ電圧Ｖ_Ｃ２を示す図である。スロープ電圧Ｖ_Ｃ２は、電圧レベルが低い領域では、時間に対してリニアに増大するため、しきい値電圧Ｖ_ＴＨをリニアと見なせる領域となるように定めることで、図７の充電回路２３０の代替とすることができる。図２０の充電回路２３０は、抵抗１個で構成できるため、図７の充電回路２３０に比べて回路面積を小さくできる。

（変形例２）
モード間発振を抑制するために、しきい値電圧生成回路２５０の分圧比γを切替ることに代えて、またはそれに加えて、充電回路２３０のゲインαを、ＤＣＭモードとＣＣＭモードとで切替てもよい。具体的には、ＣＣＭモードにおけるゲインα_ＣＣＭとＤＣＭモードにおけるゲインαγ_ＤＣＭは、以下の関係式を満たしてもよい。
α_ＣＣＭ＞α_ＤＣＭ
これによりＤＣＭモードでのキャパシタＣ２の充電速度が遅くなるため、オン時間Ｔ_{ＯＮ＿ＤＣＭ}を長くすることができる。

（変形例３）
またモード間発振を抑制するために、キャパシタＣ２の容量値を可変としてもよい。具体的には、ＣＣＭモードにおける容量Ｃ_ＣＣＭとＤＣＭモードにおける容量Ｃγ_ＤＣＭは、以下の関係式を満たしてもよい。
Ｃ_ＣＣＭ＜Ｃ_ＤＣＭ
これによりＤＣＭモードでのキャパシタＣ２に生ずるスロープ電圧Ｖ_Ｃ２の傾きが小さくなるため、オン時間Ｔ_{ＯＮ＿ＤＣＭ}を長くすることができる。

（変形例４）
実施形態では、ＤＣＭモードとＣＣＭモードとで、同じ第１コンパレータ２１０によってターンオン信号ＴＵＲＮ＿ＯＮを生成することとしたが、ＤＣＭモードとＣＣＭモードとで、別々のコンパレータを用いてもよい。

（変形例５）
図８において、分圧回路２５４に出力電圧Ｖ_ＯＵＴを入力したが、その限りでなく、出力電圧Ｖ_ＯＵＴの目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}に相当する電圧を入力してもよい。

（変形例６）
実施形態では、スイッチングトランジスタＭ１および同期整流トランジスタＭ２が制御回路２００に集積化されたがその限りでなく、スイッチングトランジスタＭ１、同期整流トランジスタＭ２は外付けのディスクリート素子であってもよい。また同期整流トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであってもよく、その場合、ハイサイドドライバ２９２にブートストラップ回路を追加すればよい。

（用途）
その限りでないが、ＤＣ／ＤＣコンバータ１００あるいは制御回路２００は、電源管理ＩＣ（Integrated Circuit）に用いることができる。

図２２は、電源管理ＩＣ４００を備えるシステム５００のブロック図である。システム５００は、電源管理ＩＣ４００と、複数Ｎ個（Ｎ≧２）の負荷５０２＿１～５０２＿Ｎを備える。電源管理ＩＣ４００は、外付けの周辺回路とともに、複数チャンネルＣＨ１～ＣＨＮの電源回路を形成しており、複数の負荷５０２＿１～５０２＿Ｎに対して、適切な電圧レベルの電源電圧Ｖ_ＤＤ１～Ｖ_ＤＤＮを供給する。複数のチャンネルのいくつか（この例ではチャンネルＣＨ１，ＣＨ２）は降圧コンバータであり、それらの制御回路４１０＿１，４１０＿２は、上述の制御回路２００のアーキテクチャで構成される。また別のチャンネルは、ＬＤＯ（Low Drop Output）回路４２０で構成される。シーケンサ４０２は、複数チャンネルの電源回路の起動順序、停止順序、それらのタイミングを制御する。

システム５００は、特に限定されないが、たとえばデータセンタ用のＳＳＤ（Solid State Drive）ストレージ装置である。あるいはシステム５００は、車載用のオーディオ機器であってもよいし、ラップトップ／デスクトップコンピュータ、サーバーであってもよいし、スマートホン、タブレットコンピュータ、オーディオプレイヤなどの電子機器であってもよい。

Ｍ１ スイッチングトランジスタ
Ｍ２ 同期整流トランジスタ
Ｃ２ キャパシタ
Ｍ２ 同期整流トランジスタ
１００ ＤＣ／ＤＣコンバータ
１０２ 入力ライン
１０４ 出力ライン
１１０ 主回路
２００ 制御回路
２１０ 第１コンパレータ
２１２ リップル重畳回路
２２０ オン時間生成回路
２３０ 充電回路
２３２ Ｖ／Ｉ変換回路
２３４ カレントミラー回路
２４０ 周波数安定化回路
２４２ オシレータ
２４４ 位相周波数比較器
２４６ チャージポンプ回路
２５０ しきい値電圧生成回路
２５２ ｇｍアンプ
２５４ 分圧回路
２６０ 第２コンパレータ
２８０ ロジック回路
２８２ フリップフロップ
２９０ ドライバ
２９２ ハイサイドドライバ
２９４ ローサイドドライバ
３１０ スイッチコントローラ
３１２ ハイインピーダンス区間判定部
３１４ 遅延回路
３１６ マルチプレクサ
３１８ ＰＷＭ－ＰＦＭ制御部

Claims (14)

1. スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路であって、
   前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、前記フィードバック電圧が前記基準電圧を下回ると、ターンオン信号をアサートする第１コンパレータと、
   前記スイッチングトランジスタのターンオンから、オン時間の経過後にターンオフ信号をアサートするオン時間生成回路と、
   前記ターンオン信号および前記ターンオフ信号にもとづいて、パルス信号を生成するロジック回路と、
   前記パルス信号に応じて前記スイッチングトランジスタを駆動するドライバと、
   を備え、
   前記オン時間生成回路は、
   キャパシタと、
   前記キャパシタを、前記ＤＣ／ＤＣコンバータの入力電圧に応じた充電電流で充電する充電回路と、
   前記スイッチングトランジスタのスイッチング周波数が基準周波数に近づくように、制御信号を生成する周波数安定化回路と、
   前記制御信号に応じたしきい値電圧を生成するしきい値電圧生成回路と、
   前記キャパシタに生ずるスロープ電圧を前記しきい値電圧と比較し、比較結果に応じた前記ターンオフ信号を生成する第２コンパレータと、
   を備える、制御回路。
2. 前記しきい値電圧生成回路は、前記ＤＣ／ＤＣコンバータの前記出力電圧に比例した電圧を、前記制御信号に応じた電位差だけシフトすることにより、前記しきい値電圧を生成する、請求項１に記載の制御回路。
3. 前記周波数安定化回路は、
   前記ＤＣ／ＤＣコンバータの前記出力電圧を分圧する分圧回路と、
   前記分圧回路の出力ノードと接続され、前記制御信号に応じた電流を生成する電流源と、
   を含み、前記分圧回路の出力ノードに生ずる電圧が、前記しきい値電圧である、請求項２に記載の制御回路。
4. 前記電流源は、前記制御信号と所定電圧との差分に応じた電流を生成するｇｍアンプである、請求項３に記載の制御回路。
5. 前記充電回路は、前記入力電圧に比例した電流を生成する可変電流源を含む、請求項１から４のいずれかに記載の制御回路。
6. 前記充電回路は、第１端に前記入力電圧を受け、第２端が前記キャパシタと接続される抵抗を含む、請求項１から４のいずれかに記載の制御回路。
7. 前記周波数安定化回路は、前記ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、無効化される、請求項１から６のいずれかに記載の制御回路。
8. 前記ＤＣ／ＤＣコンバータが電流連続モードから電流不連続モードに移行する際に、ハイインピーダンス期間の長さが所定時間を超えたことを条件として、前記周波数安定化回路は無効化される、請求項１から６のいずれかに記載の制御回路。
9. 前記ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、前記電流源の電流がゼロとなる、請求項３に記載の制御回路。
10. 前記基準周波数をｆ_ＲＥＦ、前記ＤＣ／ＤＣコンバータの前記入力電圧をＶ_ＩＮ、前記出力電圧をＶ_ＯＵＴとするとき、前記ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、前記オン時間生成回路におけるオン時間Ｔ_{ＯＮ＿ＤＣＭ}は、
    Ｔ_{ＯＮ＿ＤＣＭ}＞１／ｆ_ＲＥＦ×Ｖ_ＯＵＴ／Ｖ_ＩＮ
    を満たす、請求項１から９のいずれかに記載の制御回路。
11. 前記ＤＣ／ＤＣコンバータが電流不連続モードで動作する間、前記分圧回路の分圧比は、電流連続モードに比べて高くなる、請求項３に記載の制御回路。
12. ひとつの半導体基板に一体集積化される、請求項１から１１のいずれかに記載の制御回路。
13. 請求項１から１２のいずれかに記載の制御回路を備える、電源管理回路。
14. スイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路であって、
    前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧を基準電圧と比較し、前記フィードバック電圧が前記基準電圧を下回ると、ターンオン信号をアサートするステップと、
    前記スイッチングトランジスタのターンオンから、オン時間の経過後にターンオフ信号をアサートするステップと、
    前記ターンオン信号および前記ターンオフ信号にもとづいて、パルス信号を生成するステップと、
    前記パルス信号に応じて前記スイッチングトランジスタを駆動するステップと、
    を備え、
    前記ターンオフ信号を生成するステップは、
    キャパシタを、前記ＤＣ／ＤＣコンバータの入力電圧に応じた充電電流で充電するステップと、
    前記スイッチングトランジスタのスイッチング周波数が基準周波数に近づくように、制御信号を生成するステップと、
    前記キャパシタに生ずるスロープ電圧を、前記制御信号に応じたしきい値電圧と比較し、比較結果に応じた前記ターンオフ信号を生成するステップと、
    を含む、制御方法。

Images