JP2006352932A - スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 - Google Patents
スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 Download PDFInfo
- Publication number
- JP2006352932A JP2006352932A JP2005161936A JP2005161936A JP2006352932A JP 2006352932 A JP2006352932 A JP 2006352932A JP 2005161936 A JP2005161936 A JP 2005161936A JP 2005161936 A JP2005161936 A JP 2005161936A JP 2006352932 A JP2006352932 A JP 2006352932A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- frequency modulation
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】 最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路を提供する
【解決手段】本発明の回路(18)は、可変信号を生成する信号発生器であって、時間の経過とともに信号波形を形成するために可変信号を変化させるように構成されている、信号発生器(20)と、可変信号を用いてクロック信号を生成することにより、周波数変調波形に従ってクロック信号の周波数を変調させる発振器(22)を備える。その周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同期している形状を有する、
【選択図】図8
【解決手段】本発明の回路(18)は、可変信号を生成する信号発生器であって、時間の経過とともに信号波形を形成するために可変信号を変化させるように構成されている、信号発生器(20)と、可変信号を用いてクロック信号を生成することにより、周波数変調波形に従ってクロック信号の周波数を変調させる発振器(22)を備える。その周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同期している形状を有する、
【選択図】図8
Description
本発明は、スイッチングレギュレータのピークスペクトルノイズを抑制する拡散スペクトラム周波数変調のための方法と回路に関する。
スイッチングレギュレータはスイッチ素子のON−OFF時間を変えることにより、出力に接続されるロードをかかる電圧を調節し、電力がスイッチ素子を介して、エネルギー蓄積素子に送信される。エネルギー蓄積素子は、そのときこの電力をロードに供給する。スイッチングレギュレータは、一部、発振器により生成されるクロック信号に応答して、スイッチ素子のON−OFF時間を変更する。後述に詳細の様態で、スイッチングレギュレータの出力時のノイズは、クロック信号のスイッチング周波数に依り、それはまたスイッチングレギュレータの動作周波数として参照される。
スイッチングレギュレータは電子機器に電磁ノイズを導入した。さまざまな技術が発散された、およびコモンモードノイズの抑制に用いられうるが、ディファレンシャルモードノイズは、シールドされることも遮断されることもない。そのかわり、それは配電パスに沿って直接送られる。一般の固定周波数スイッチングレギュレータは図1のとおり、スイッチング周波数(fs)およびそのハーモニックに集中する高ピークの所望されないエネルギーを有するディファレンシャルモードのノイズスペクトルを有する。
一般に、ディファレンシャルモードノイズを抑制するには2種類の技術が用いられる。フィルタリングとスペクトル拡散である。フィルタリングは付加的なコンポーネントを加えることにより、ノイズを減弱するが、それは十分な供給電流を伝導するか、あるいは十分な供給電圧をサポートしなければならない。このような高い電力送信を与えるために、それら付加的なコンポーネントは、物理的に大きくなる。逆に、スペクトル拡散はクロックソースからのノイズ問題を処理する。ハイパワー伝導のための付加的なパワーコンポーネントの使用なしには、スペクトル拡散は、スイッチング周波数のスパンにかかるスイッチングレギュレータの瞬間動作周波数を変調し、エネルギーをスイッチング周波数のスパンにわたって配給することにより、ピークノイズ振幅を減弱する。このことが、そのスイッチングレグギュレータによるダウンストリームデバイス伝導妨害を抑制し、しばしばフィルタリングよりもよいノイズ抑制に帰結する。
スペクトル拡散がディファレンシャルモードノイズを抑制する異なる方法がある。スイッチング周波数が経時的に変調される方法に依り、それらの現在の方法は周波数変調の2つの主要カテゴリーに分類されうる。正弦周波数変調とリニア周波数変調である。
スイッチモード電力供給のための周波数変調についての初期の研究は、正弦変調を用いており、それにおいては動作周波数は正弦変調波形(たとえば図2A参照)に応じて、変調される。正弦周波数変調は、(1)スイッチング周波数が平坦あるいは段階的継続正弦曲線にそって時とともに増加、および減少する、連続正弦周波数変調、ならびに(2)スイッチング周波数が、スイッチング周波数の時系列の値が、番号順にソートされた場合、ほぼ正弦曲線の近似形を形成する擬似ランダム様式の異なる周波数の中で「ホップ」する擬似ランダム正弦周波数変調を含む。正弦波形の時間的導関数はその中間点で最大になり、山と谷でゼロ値をとり(それらは、それぞれ最大周波数と最小周波数に相当する)、結果として生じるノイズ拡散は周波数極限において、ピーク、つまり「ホーン(horn)」を有し、ノイズ抑制の効率に悪影響を与える。スイッチングレギュレータの周波数が正弦周波数変調波形に従って変調されるとき、スイッチングングレギュレータの出力コンデンサによって、結果として生じるディファレンシャルモードノイズスペクトルが、図2に示されている。
直線周波数変調は、スイッチング周波数が(1)時間とともに、平坦あるいは段階的継続線形曲線で増加あるいは減少する連続線形周波数変調、および、スイッチング周波数の時系列の値が、番号順にソートされた場合、最小および最高スイッチング周波数の間の直線を形成する擬似ランダム様式において、スイッチング周波数が異なる周波数の間で「ホップ」する。線形周波数変調は正弦法よりもよりよいノイズ抑制をもたらすが、依然として周波数極限において、より高いノイズ振幅(あるいは「ホーン」)を被る。たとえば図2C−Dを参照。それぞれは、図による線形周波数変調波形と、レギュレータのスイッチング周波数が線形周波数変調波形に従って変調されるとき、その結果生じるスイッチングレギュレータの出力コンデンサにかかるディファレンシャルモードノイズ拡散を図示している。
US特許第5、488、627号、Hardin氏ら(「the Hardin Patent」)およびHardy他による「Spread Spectrum Clock Generation for the Reduction of Radiated Emissions」、Proceedings of IEEE EMC Conference(1994)(「the Hardin article」)は、ディファレンシャルモードノイズよりもむしろ、発散ノイズを抑制するために主に開発された第3の周波数変調波形(「Hardin周波数変調波形」)を説明している。しかしながら、スイッチングレギュレータの周波数がHardin変調波形に類似の波形に従って変調されるとき、ディファレンシャルモードノイズ振幅もまた周波数極限で抑制される。
図2EはHardin周波数変調波形を示す(Hardinの論文のまま)。スイッチング周波数がHardin周波数変調波形に従って変調されるとき、図2Fに示されている放散ノイズスペクトル(Hardinの論文のまま)は、簡単な周期的な直角波が、持続的な振幅を有する簡単な直角波形を出力するクロック出力時に生成されている。逆に、図3はスイッチング周波数がHardin周波数変調波形に類似の波形に市が立って変調されるとき、スイッチングレギュレータの出力時に生成されるディファレンシャルモードノイズスペクトルの図である。図3は、Hardin変調波形に類似の波形は、ディファレンシャルモードノイズスペクトルにおける「ホーン」を抑制し、固定周波数動作から生じる振幅、線形周波数変調および正弦周波数変調と比較して、最大ノイズ振幅を抑制しうることを示している。図2B、2Dおよび図3に示すノイズスペクトルは、同じパワーコンバータを用いて生成されている。
持続的な振幅を有する単純で周期的な直角波形を発生するクロックの出力時に、図2Fに示す放散ノイズスペクトルと異なり、スイッチングレギュレータの出力時のディファレンシャルモードノイズスペクトルは、上記のいずれの変調波形が拡散スペクトラム周波数変調において用いられるとき、傾斜スペクトルエンベロープを発生する。たとえば、図3に示すように、スイッチングレギュレータの出力コンデンサにわたるディファレンシャルモードノイズスペクトルは、スイッチング周波数がHardinの周波数変調波形に類似の波形に従って変調されるとき、不都合にもスペクトルのエンベロープ15(つまりスペクトル天井17)の頂上において、最大のスイッチング周波数に向かって最小のスイッチング周波数から傾く。
前述に照らして、スイッチングレギュレータの出力時に、スペクトルノイズエンベロープの傾斜を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調の為の方法と回路が提供されうることが望ましい。
また、スイッチングレギュレータの出力時に、周波数変調スパンの極限での「ホーン」を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路が提供されうることが望ましい。
前述に照らして、本発明の目的は、スイッチングレギュレータの入力時あるいは出力時に、スペクトルノイズエンベロープの傾斜を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路を提供することである。
また、本発明の目的は、スイッチングレギュレータの入力時あるいは出力時に、周波数変調スパンの極限で「ホーン」を除去しないまでも、抑制することにより、最大ノイズ振幅を抑制する拡散スペクトラム周波数変調のための方法と回路を提供することである。
さらに、本発明の目的は、固定周波数動作、あるいは外部クロック信号を有するスイッチングレギュレータのクロック信号の同期を優先して、ユーザに拡散スペクトラム周波数変調を無効にする方法と回路を提供することである。
本発明のこれらの、および他の目的は、本発明の周波数変調波形に従って変調される変化する周波数を有するクロック信号を生成するために構成される周波数変調回路によって実現される。本発明のそれぞれの周波数変調波形の形状は、スイッチレギュレータのスイッチング周波数を、拡散スペクトラム周波数変調のないレギュレータの入力あるいは出力での相当するピークノイズに相関させるピークノイズ振幅波形に同調(coordinate)される。ピークノイズ振幅波形は、アプリケーションごとに異なり、実験的に、あるいは理論的微分導関数によって決定されうる。
本発明の周波数変調回路は、信号発生器による変化する電圧、あるいは電流信号出力に応答してクロック信号を生成する発振器に結合された信号発生器を含む。一実施形態において、信号発生器は、線形入出力伝達特性を有する発振器に、数字を昇順にソートした場合、本発明の周波数変調波形の形状に近い曲線を形成する大きさを有する信号波形を供給するよう構成されている。
代替的に、発振器は、本発明の周波数変調波形に近い非線形入出力伝達関数とともに構成される。
ユーザに、より多くの柔軟性を提供するために、ユーザは、拡散スペクトル周波数動作を無効にし、固定周波数動作、あるいは外部クロック信号同期に関連する代替信号ソースに応答して、クロック信号を発生させるために、発振器を導く。
本発明のさらなる特徴、その性質、およびさまざまな利点が添付の図および以下の詳細な記載により、より明白である。
(項目1)
スイッチングレギュレータのピークスペクトルノイズを抑制するための回路であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該回路は、
可変信号を生成する信号発生器であって、該信号発生器は、時間の経過とともに信号波形を形成するために該可変信号を変化させるように構成されている、信号発生器と、
該可変信号を用いてクロック信号を生成することにより、周波数変調波形に従って該クロック信号の周波数を変調させる、発振器と
を備え、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調している形状を有する、回路。
スイッチングレギュレータのピークスペクトルノイズを抑制するための回路であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該回路は、
可変信号を生成する信号発生器であって、該信号発生器は、時間の経過とともに信号波形を形成するために該可変信号を変化させるように構成されている、信号発生器と、
該可変信号を用いてクロック信号を生成することにより、周波数変調波形に従って該クロック信号の周波数を変調させる、発振器と
を備え、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調している形状を有する、回路。
(項目2)
上記周波数変調波形は、負である時間に対して第2の導関数を有する、項目1に記載の回路。
上記周波数変調波形は、負である時間に対して第2の導関数を有する、項目1に記載の回路。
(項目3)
上記周波数変調波形は、正である時間に対して第1の導関数を有する、項目2に記載の回路。
上記周波数変調波形は、正である時間に対して第1の導関数を有する、項目2に記載の回路。
(項目4)
上記周波数変調波形は、対数関数によって近似される、項目1に記載の回路。
上記周波数変調波形は、対数関数によって近似される、項目1に記載の回路。
(項目5)
上記周波数変調波形は、平方根関数によって近似される、項目1に記載の回路。
上記周波数変調波形は、平方根関数によって近似される、項目1に記載の回路。
(項目6)
上記周波数変調波形は、逆関数によって近似される、項目1に記載の回路。
上記周波数変調波形は、逆関数によって近似される、項目1に記載の回路。
(項目7)
上記周波数変調波形は、指数関数によって近似される、項目1に記載の回路。
上記周波数変調波形は、指数関数によって近似される、項目1に記載の回路。
(項目8)
上記周波数変調波形は、非線形部と、線形部とを有する、項目1に記載の回路。
上記周波数変調波形は、非線形部と、線形部とを有する、項目1に記載の回路。
(項目9)
上記非線形部は、以下の関数:対数関数、指数関数、平方根関数、または逆関数のうちの1つによって近似される、項目8に記載の回路。
上記非線形部は、以下の関数:対数関数、指数関数、平方根関数、または逆関数のうちの1つによって近似される、項目8に記載の回路。
(項目10)
上記非線形部は、正である時間に対して第1の導関数を有し、負である時間に対して第2の導関数を有する、項目8に記載の回路。
上記非線形部は、正である時間に対して第1の導関数を有し、負である時間に対して第2の導関数を有する、項目8に記載の回路。
(項目11)
上記周波数変調波形は、上記スペクトルシーリングを実質的に平坦化する形状を有する、項目1に記載の回路。
上記周波数変調波形は、上記スペクトルシーリングを実質的に平坦化する形状を有する、項目1に記載の回路。
(項目12)
上記信号波形は、擬似ランダム信号を含む、項目1に記載の回路。
上記信号波形は、擬似ランダム信号を含む、項目1に記載の回路。
(項目13)
上記信号発生器は、擬似ランダムコード発生器と、デジタルアナログ変換器とを含む、項目12に記載の回路。
上記信号発生器は、擬似ランダムコード発生器と、デジタルアナログ変換器とを含む、項目12に記載の回路。
(項目14)
上記擬似ランダムコード発生器は、均一確率密度を有し、上記デジタルアナログ変換器は、上記周波数変調波形の形状に近似する形状を有する入力出力伝達関数を有する、項目13に記載の回路。
上記擬似ランダムコード発生器は、均一確率密度を有し、上記デジタルアナログ変換器は、上記周波数変調波形の形状に近似する形状を有する入力出力伝達関数を有する、項目13に記載の回路。
(項目15)
上記擬似ランダムコード発生器は、上記周波数変調波形の形状に近似する形状を有する確率密度を有する、項目13に記載の回路。
上記擬似ランダムコード発生器は、上記周波数変調波形の形状に近似する形状を有する確率密度を有する、項目13に記載の回路。
(項目16)
上記信号波形は、シーケンシャル信号を含む、項目1に記載の回路。
上記信号波形は、シーケンシャル信号を含む、項目1に記載の回路。
(項目17)
上記信号波形は、昇順でソートされるとき、上記周波数波形の形状に近似する大きさを含む、項目1に記載の回路。
上記信号波形は、昇順でソートされるとき、上記周波数波形の形状に近似する大きさを含む、項目1に記載の回路。
(項目18)
上記発振器は、上記周波数変調波形の形状に近似する入力出力伝達関数を有する、項目1に記載の回路。
上記発振器は、上記周波数変調波形の形状に近似する入力出力伝達関数を有する、項目1に記載の回路。
(項目19)
上記信号波形は、昇順でソートされるとき、直線に近似する大きさを含む、項目18に記載の回路。
上記信号波形は、昇順でソートされるとき、直線に近似する大きさを含む、項目18に記載の回路。
(項目20)
上記発振器は、電圧制御である、項目1に記載の回路。
上記発振器は、電圧制御である、項目1に記載の回路。
(項目21)
上記発振器は、電流制御である、項目1に記載の回路。
上記発振器は、電流制御である、項目1に記載の回路。
(項目22)
ほぼ一定信号を供給するように構成されている固定周波数回路をさらに含み、
ほぼ一定値で、上記クロック信号の周波数を固定するために、上記発振器は該一定信号を用いて該クロック信号を生成するように上記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効にされるように構成されている、項目1に記載の回路。
ほぼ一定信号を供給するように構成されている固定周波数回路をさらに含み、
ほぼ一定値で、上記クロック信号の周波数を固定するために、上記発振器は該一定信号を用いて該クロック信号を生成するように上記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効にされるように構成されている、項目1に記載の回路。
(項目23)
外部クロック信号に応答して、同期信号を生成するように構成されている同期回路をさらに含み、
上記クロック信号の周波数を該外部クロック信号の周波数と同期させるために、上記発振器は該同期信号を用いて該クロック信号を生成するように上記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効されるように構成されている、項目1に記載の回路。
外部クロック信号に応答して、同期信号を生成するように構成されている同期回路をさらに含み、
上記クロック信号の周波数を該外部クロック信号の周波数と同期させるために、上記発振器は該同期信号を用いて該クロック信号を生成するように上記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効されるように構成されている、項目1に記載の回路。
(項目24)
スイッチングレギュレータのピークスペクトルノイズを抑制するための方法であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該方法は、
周波数を有するクロック信号を生成することと、
拡散スペクトルモードにおける周波数変調波形に従って該クロック信号の周波数を変調することと
を包含し、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調されている形状を有する、方法。
スイッチングレギュレータのピークスペクトルノイズを抑制するための方法であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該方法は、
周波数を有するクロック信号を生成することと、
拡散スペクトルモードにおける周波数変調波形に従って該クロック信号の周波数を変調することと
を包含し、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調されている形状を有する、方法。
(項目25)
上記クロック信号の周波数を変調することは、負である時間に対して第2の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、負である時間に対して第2の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
(項目26)
上記クロック信号の周波数を変調することは、正である時間に対して第1の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目25に記載の方法。
上記クロック信号の周波数を変調することは、正である時間に対して第1の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目25に記載の方法。
(項目27)
上記クロック信号の周波数を変調することは、対数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することをを包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、対数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することをを包含する、項目24に記載の方法。
(項目28)
上記クロック信号の周波数を変調することは、平方根関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、平方根関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
(項目29)
上記クロック信号の周波数を変調することは、逆関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、逆関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
(項目30)
上記クロック信号の周波数を変調することは、指数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、指数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
(項目31)
上記クロック信号の周波数を変調することは、非線形部と、線形部とを有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、非線形部と、線形部とを有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、項目24に記載の方法。
(項目32)
上記クロック信号の周波数を変調することは、以下の関数:対数関数、指数関数、平方根関数または逆関数のうちの1つによって近似される非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含む、項目31に記載の方法。
上記クロック信号の周波数を変調することは、以下の関数:対数関数、指数関数、平方根関数または逆関数のうちの1つによって近似される非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含む、項目31に記載の方法。
(項目33)
上記クロック信号の周波数を変調することは、非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含み、時間に対する第1の導関数は正であり、時間に対する第2の導関数は負である、項目31に記載の方法。
上記クロック信号の周波数を変調することは、非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含み、時間に対する第1の導関数は正であり、時間に対する第2の導関数は負である、項目31に記載の方法。
(項目34)
上記クロック信号の周波数を変調することは、上記スペクトルシーリングを実質的に平坦化する周波数変調波形を有する該クロック信号の周波数の変調を包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、上記スペクトルシーリングを実質的に平坦化する周波数変調波形を有する該クロック信号の周波数の変調を包含する、項目24に記載の方法。
(項目35)
上記クロック信号を変調することは、擬似ランダム周波数変調を用いることを包含する、項目24に記載の方法。
上記クロック信号を変調することは、擬似ランダム周波数変調を用いることを包含する、項目24に記載の方法。
(項目36)
上記クロック信号の周波数を変調することは、シーケンシャル周波数変調を用いることを包含する、項目24に記載の方法。
上記クロック信号の周波数を変調することは、シーケンシャル周波数変調を用いることを包含する、項目24に記載の方法。
(項目37)
上記拡散スペクトルモードを無効にすることと、
固定周波数モードにおける固定周波数で上記クロック信号の周波数を維持することと
をさらに包含する、項目24に記載の方法。
上記拡散スペクトルモードを無効にすることと、
固定周波数モードにおける固定周波数で上記クロック信号の周波数を維持することと
をさらに包含する、項目24に記載の方法。
(項目38)
上記拡散スペクトルモードを無効にすることと、
上記クロック信号の周波数を外部クロック信号の周波数と同期させることと
をさらに包含する、項目24に記載の方法。
上記拡散スペクトルモードを無効にすることと、
上記クロック信号の周波数を外部クロック信号の周波数と同期させることと
をさらに包含する、項目24に記載の方法。
(項目39)
上記クロック信号の周波数を外部クロック信号の周波数と同期させることは、フェーズロックドループ同期を用いて該クロック信号の周波数を外部クロック信号の周波数と同期させることを包含する、項目38に記載の方法。
(摘要)
本発明は、スイッチングレギュレータの出力時あるいは入力時に、ピーク拡散ノイズを抑制する拡散スペクトラム周波数変調のための方法と回路を含む。より詳細に、本発明は拡散周波数変調不在のレギュレータの入出力時に、スイッチングレギュレータの動作周波数およびピークノイズ増幅の間の相関を示すピークノイズ増幅波形に統合された形を有する周波数変調波形に従って、スイッチングレギュレータの動作周波数を変調する。
上記クロック信号の周波数を外部クロック信号の周波数と同期させることは、フェーズロックドループ同期を用いて該クロック信号の周波数を外部クロック信号の周波数と同期させることを包含する、項目38に記載の方法。
(摘要)
本発明は、スイッチングレギュレータの出力時あるいは入力時に、ピーク拡散ノイズを抑制する拡散スペクトラム周波数変調のための方法と回路を含む。より詳細に、本発明は拡散周波数変調不在のレギュレータの入出力時に、スイッチングレギュレータの動作周波数およびピークノイズ増幅の間の相関を示すピークノイズ増幅波形に統合された形を有する周波数変調波形に従って、スイッチングレギュレータの動作周波数を変調する。
スイッチングレギュレータにおいて、レギュレータからの出力時のノイズスペクトルの傾斜は、図3に示すとおり、インダクタ電流および出力電圧レギュレータのスイッチング周波数への依存に起因する。たとえば、buchレギュレータにおいて、インダクタ電流リプル(ΔIL)および出力電圧リプル(ΔVOUT)は以下の様態でスイッチング周波数(fs)に反比例する。
出力リプル電圧ΔVOUTは、以下の式によって計算される。
工学的推測では、EQ.3Bはさらに
インダクタカレントリプルおよび出力電圧リプルの類似の式が、異なるトポロジー、たとえば、ブースト、バックブースト、SEPICなどのレギュレータのために導かれうる。
任意のスイッチングレギュレータの出力コンデンサにかかるノイズ信号の振幅は、swept−ternedスーパーヘテロダインレシーバとして働くスペクトルアナライザによる電力として測定される。任意のスイッチングレギュレータの出力におけるピークノイズ振幅A0の電力を決定するために、スペクトルアナライザが直接測定のために用いられうる、あるいは以下の式が近似値を提供しうる。
図4はbuck型スイッチングレギュレータの出力コンデンサにかかるピークノイズ振幅Aoを拡散スペクトラム周波数変調不在のレギュレータの動作周波数の一関数としてグラフで示している。ここで使われているように、この波形はピークノイズ振幅波形として参照される。図4のそれに類似の形状を有するピークノイズ振幅波形もまた、他のトポロジー、たとえば、ブースト、バックブースト、SEPICなどのスイッチングレギュレータのために生成され得る。従って、図4のピークノイズ振幅波形はbuck型レギュレータからの出力時のピークノイズを示すが、その波形はまた任意のスイッチングレギュレータトポロジーあるいはアプリケーションのためのピークノイズ振幅波形の近似形を示す。特定のレギュレータトポロジーおよびアプリケーションのためのピークノイズ振幅波形により近い形が経験的測定おあるいは理論的微分導関数によって取得されうる。
スイッチングレギュレータの出力コンデンサでのノイズ振幅が減少する動作周波数とともに非線形で増加する。これが、スイッチングレギュレータの動作周波数が図2A、2C、2Eに関連して説明させるそれに類似の変調波形に従って変調される時、これらの変調波形は最大ノイズ振幅と動作周波数の間のこの相関を補償しないので、レギュレータの出力時のスペクトルノイズエンベロープの傾斜を引き起こす。
本発明の原理に従って、スイッチングレギュレータの出力時のスペクトルノイズエンベロープへの傾斜は、スイッチングレギュレータアプリケーションのピークノイズ振幅波形に同期される周波数変調波形に従って、スイッチングレギュレータの動作周波数を変調することによって、除去されないまでも、抑制される。ここで用いられているように、本発明の周波数変調波形は、変調波形が少なくとも一部ピークノイズ振幅の形を補償する形を有するとき、スイッチングレギュレータアプリケーションに適合する。このような補償が傾斜を抑制し、好ましくはまた極限スイッチング周波数における「ホーン」をもまた抑制する。
本発明の第1の周波数変調波形の図が線形周波数波形12とともに図5に示されている。本発明の周波数変調波形10の図は、図4のピークノイズ振幅波形の水平ミラーに類似の形を有する。極限スイッチング周波数における「ホーン」をさらに補償するために、周波数変調波形10の周波数極限におけるスロープが徐々に増加し、図6Aに示す本発明の第2の周波数変調波形14を形成する。図6Aは、第1の波形10および線形変調波形12とともに、第2の周波数変調波形14を併記する。
図6Bは、動作周波数が波形14に従って変調されるスイッチングレギュレータの出力コンデンサにかかるノイズスペクトルを説明する。変調波形14は実質的に、スペクトルシーリング17の傾斜を除去する。波形14はまた、スイッチングレギュレータが正弦あるいは線形周波数変調波形に従って変調される場合に存在する、周波数変調範囲の周波数極限におけるノイズスペクトルの「ホーン」を抑制する。波形14はまた、同様のスイッチングレギュレータが線形、正弦、Hardin変調波形に類似の波形に従って変調されるときに生じるピークノイズ信号の最大値を抑制する。
図6Bに示すノイズスペクトルは、図3に示すノイズスペクトルを生成するために用いられるのとは異なるパワーコンバータとともに生成された。もし同様のスイッチングレギュレータが用いられる場合、本発明の周波数変調波形に相当する最大ピークノイズ振幅は一般に、図2A、2C、2Eも示す変調波形に類似の波形に相当するそれよりも小さくなる。たとえば、図6Cは図6Bのノイズスペクトルを生成するために用いられたのと同様のパワーコンバータと用いて生成されたが、本発明の周波数変調波形の替わりに線形周波数変調波形に従って変調されたノイズスペクトルを示す。図6Cは、線形周波数変調波形に従って変調されるスイッチレギュレータの出力コンデンサにおける最大ピークノイズ振幅が本発明の周波数変調波形に従う変調に起因するそれよりも大きいことを示す。利点として、本発明の周波数変調波形は、ディファレンシャルモードの伝導ノイズ抑制に効果的であるだけでなく、その波形はまたレギュレータのスイッチング周波数が固定されているときに経験されるレベルからの発散ノイズをも抑制し得る。
波形14の正確な数学的解説は(不可能ではなくても)定義するのが困難である。スイッチングレギュレータからの出力信号のスペクトルが信号の波形の形(レギュレータの入力および出力電圧に依る)、レギュレータのトポロジー、出力の際に配置されるコンデンサのタイプによって、決定される。スイッチングレギュレータの出力波形の形は、一般に三角形の波形と、それの等価連続インダクタンスとの積分波形との統合に類似し、従って対称的であったり、あるいは均一であることはまれで、分析的な導出はより困難である。しかしながら、技術的には、図6Aの波形10と波形14は以下の対数関数、つまり指数関数によって近似値が求められうる。
fs=fA1+K2ln(t)、t∈[T1T2] EQ.5A
fs=fA1+K2ln(t)、t∈[T1T2] EQ.5A
代わりに、変調波形10および14はまた、以下の平方根および転換関数により近似値が求められる。
K4、K5およびK6はスイッチングレギュレータトポロジーおよびアプリケーションに依る定数であり、他の設計により変化しうる。本発明の周波数変調波形は、上記の計算に限定されない。これらの近似値に共通であるのは、時間に関するこれらの波形の第2の導関数(つまりd2fs/dt2)は、当該のスイッチング周波数の範囲内でマイナスである。当業者は、同様な特徴を持つ他の波形もまた、本発明の範囲から逸脱することなく、用いられ得ることを認識する。たとえば、本発明の周波数変調波形は以下の条件が満たされる波形によって、近似値を得られ得る。
y=0|x=0 EQ.8
y=100%|x=100% EQ.9
図7Aに示すように、漸近線FAおよびFBは、本発明による、すべてではなくてもほとんどの周波数変調波形がその中に存在するエリアA1を決定する。
漸近線FAはX=0およびX=1のときのEQ.10〜11という条件を満たしていないけれども、本発明の周波数変調波形もまた、EQ.14によって算出され得、それがサークルの4分円を決定する。しかしながら、本発明の周波数変調波形は直線を定義するEQ.15によって算出され得ない。
本発明の周波数変調波形はまた、非線形および線形部分の両方を有する波形によって求められ得る。たとえば図7に示されるように、周波数変調波形16は高周波数において線形周波数変調部分16Bおよび、低周波数において非線形周波数変調部分16Bを有し、またその逆も真なりである。非線形部分16Aは、EQ.5〜7あるいはEQ.8〜13によって算出され得る。部分16AがEQ.8〜13によって決定される場合、FMINおよびFMAXは、非線形周波数変調部分16Aによって決定される周波数範囲内での最小および最大周波数(それぞれ)となる場合、TCYCLEは非線形部分16Aの期間に等しく、tは非線形波形16Aのそれぞれのサイクル内の相当するスイッチング周波数(fs)に関連する時間である。代替的に、周波数変調波形16は、非線形周波数部分間に挿入される線形周波数変調部分(s)を含み得、逆もまた真なりである。
ここで用いられている、「擬似ランダム周波数変調」という言葉は、クロック信号の周波数が擬似ランダム様式において異なる周波数の中で「はねる(hop)」周波数変調のことをいう。ここで用いられている「連続周波数変調」は、クロック信号の周波数が所望される周波数変調波形に近い曲線に沿って時とともに番号順に増加あるいは/または減少する周波数変調をいう。信号周波数が所望される周波数変調波形に従って変調されるとき、擬似ランダム、あるいは連続変調は、結果として生じる信号周波数波形が、昇順にソートされた場合、所望される周波数変調波形に近い曲線を形成するよう、信号周波数を変更するために用いられる(周波数変調回路に依る)。当業者は、段階的および平坦な持続的波形は所定の時間差に対する一連の個別の値を含むと考えられうることを認識する。
さて図8を参照にして、本発明の周波数変調回路18の簡略なブロック図を説明する。その中で、発振器22が信号発生器20からの信号21を受信し、それに応答してクロック信号23を生成する。クロック信号23は本発明の周波数変調波形に従って変調された変化する周波数を有する。以下のさらに詳細を説明するが、信号発生器20は、擬似ランダムあるいはシーケンシャルな変調テクニックを用いて、昇順にソートした場合本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する信号発生器波形を出力することによりクロック信号23の周波数を変調するよう構成され得る。その場合、発振器22は線形入出力伝達特性を有するよう構成されるので、生成されたクロック信号の周波数は非線形信号21に応答して制御される。しかしながら、信号発生器20が、番号順にソートした場合線に近似する曲線を形成する大きさを有する信号発生器波形を出力する場合、発振器22は、本発明の周波数変調波形の形に近似する非線形入出力伝達関数を有するよう構成され得る。代替的に、信号発生器20は、それもまた非線形入出力伝達関数とともに構成されている発振器への非線形出力信号を出力するために構成され得る。同時に、周波数変調回路18のこれらの実施形態のそれぞれの信号発生器および発振器は、本発明の周波数変調波形に従って変調される周波数を有するクロック信号を発生する。
スイッチングレギュレータの動作周波数が本発明の周波数変調波形に従って変調されるとき、動作周波数は最小値および最大値によって制限されるスイッチング周波数の範囲内で変化する。平均周波数値によって除算される最小および最大周波数値の差として定義されて、20〜40%の拡散範囲が多くのアプリケーションを満たす。より広い拡散範囲が擬似ランダム周波数変調には好ましい一方、広すぎる拡散範囲は、パフォーマンスを下げる(たとえば過度のリプル電圧、効率の低下、など)。ユーザは、以下に詳述するようにローパスフィルタ(以降、「ローパス信号コントロールフィルタ」)の電気容量を調整することによって、あるいは、ローパス信号コントロールフィルタの電気容量と並行して配置されうる抵抗の抵抗値を調整することによって、拡散範囲を抑制しうる。ローパス信号コントロールフィルタもまたコンデンサと直列した抵抗を内臓している場合、ユーザはまた拡散範囲を抑制するために直列抵抗の抵抗値を調整しうる。
図9および図10に示す本発明の周波数変調回路18の第1の実施形態において、信号発生器20は、デジタルアナログ変換器(「DAC」)26への均一な確率密度分布を有するデジタル信号Qo−Qiを供給する擬似乱数発生器24を含む。擬似乱数発生器24はフィードバック回路30を有する自給式のシフトレジスタを含む。フィードバック回路30はレジスタ28から出力信号を受信し、そこから導き出されたデータ信号を生成するというロジック回路を有し得る。そのデータ信号は、レジスタのDATA_IN入力にフィードバックされる。フィードバック回路30はレジスタ28によってすべての信号出力を受信しているように示されているが、当業者はフィードバック回路30もまた、より少ない信号を受信するよう構成され得ることを認識する。一般に、わずかのビットだけが必要である。当業者は、ロジック回路を内蔵するよりはむしろ、フィードバック回路30もまたメモリー参照テーブルあるいは擬似ランダム発生器24からの所望される確率密度分布を提供する他の回路を含むことを認識する。
信号発生器20の一実施形態において、クロック信号23はシフトレジスタ28のクロック(CLK)入力に送り込まれ得る。この場合、DAC26はクロック信号23の周波数変調に起因する確率関数における任意の非統一性を補償するために構成される必要がある。さらに、レギュレータがクロック信号23の周波数の段階変化についていけない場合、スイッチングレギュレータはルーズな(loose)レギュレーションを呈しうる。擬似ランダム発生器変調信号の高周波数コンポーネントが、スイッチングレギュレータにルーズなレギュレーションを呈する原因とならないよう、クロック信号23の周波数をスイッチングレギュレータの帯域fcの値よりも小さい値まで抑制するために、擬似ランダム発生器24が周波数分周器32に組み込まれうる。すべてとはいわないまでも、ほとんどの実際の設計をカバーするために、帯域fcは以下の関係によって推測されうる。
2n>100 EQ.17
図10が擬似ランダム発生器24内に組み込まれるものとして周波数分周器32を示しているが、当業者は周波数分周器もまた擬似ランダム発生器の外に配置され得る。
図10が擬似ランダム発生器24内に組み込まれるものとして周波数分周器32を示しているが、当業者は周波数分周器もまた擬似ランダム発生器の外に配置され得る。
以下により詳細を述べるが、本発明の拡散スペクトラム周波数変調回路もまた、擬似ランダム発生器信号の高周波コンポーネントからフィルタアウトするための周波数から次の周波数までのスルー・レートを制御するためのローパス信号制御フィルタを内蔵し得る。上記のとおり、ローパス信号コントロールフィルタのために選ばれたコンポーネントの値もまた、スイッチングレギュレータが変調される動作周波数の範囲に悪影響を及ぼし得る。スイッチングレギュレータにルーズなレギュレーションを引き起こすことに加え、擬似ランダム発生器変調信号の高周波コンポーネントはまた可聴ノイズの原因となる。可聴ノイズを抑制するために、シフトレジスタ28が以下の式を満たすよう設計され得る。
擬似ランダム発生器24の代替的実施形態において、シフトレジスタ28が内部生成したクロック信号23とは独立した基準クロック信号を受信する。擬似ランダム発生器信号の高周波数コンポーネントが、スイッチレギュレータにルーズなレギュレーションを呈させ、可聴ノイズを発生させないよう、基準クロック信号はスイッチングレギュレータが内蔵されているアプリケーションの帯域fcよりも小さい周波数を含むべきである。図11を参照して、DAC26のための入出力伝達関数を示す。それにおいて、伝達機能は本発明の周波数変調波形に近似する。
図11は擬似ランダム発生器24からのデジタル信号25およびソートされた信号21(つまり、信号21が時系列で昇順でソートされた後、DAC26によって出力された信号21)の間の相関関係を示す。DAC26が信号Uoを受信するとき、それは擬似ランダム発生器出力信号Qo〜Qiの組み合わせであるが、DAC26は信号、(たとえばスイッチングレギュレータが動作するよう設計される最小の周波数に相当する最小の値を有する)を出力する。同様にDAC26が信号Upを受信するとき、それは擬似ランダム発生器出力信号Qo〜Qiの異なる組み合わせであるが、DAC26は信号、たとえばスイッチングレギュレータが変調されるよう設計されている最大周波数に一致する最高値、を出力する。信号21の大きさが時系列で昇順にソートされる場合、結果として生じる段階的連続曲線は、本発明の周波数変調波形に近づく。図11はソートされた信号21におけるステップの左の頂点に近い本発明の周波数変調波形14を示すが、当業者はソートされた信号21はまた段階的連続曲線の他の位置において波形14と近似しうることを認識する。たとえば、波形14は右頂点と近似しうる、あるいは曲線のステップに相当する平均値に近似しうる。
信号DACの数は、おそらく介入するデコーダ不在の擬似ランダム発生器24によって出力される信号の数と同じ、あるいはそれよりも少ない数を受信するよう構成されている。当業者は、m−bit擬似ランダム発生器24が2m−bまでの信号、あるいはアプリケーション要求およびデザイナーの好みに依存してより少ない数の信号をを出力するよう構成され得ることを認識する。しかしながら、本発明の周波数変調波形をより近似させるために、擬似ランダム発生器が出力するよう構成されているビットの数を増加することによって、擬似ランダム発生器24が、DAC26により多くの数の信号を供給するよう設計されうる。そのことは、シフトレジスタ28がより多くのビットを処理するよう設計される、あるいはデコーダが擬似ランダム発生器およびDAC(後に詳述)の間に介入される場合、AC26が擬似ランダム発生器24によって出力されるビットよりも多いビットを受信するよう構成される必要がある。
当業者は、クロック信号23の周波数変調は、それがクロックシフトレジスタ28に用いられる時、付加的な非線形性を生むのでDAC26の入出力伝達関数がそのかわりにそれを補償するために設計され得る。
図12を参照して、DAC26の第1の実施形態を説明する。DAC34は基準電圧V1でノード38のためにサーボ制御するフィードバックループを有するオペレーショナルアンプ36、オペレーショナルアンプ36の出力に結合されるゲート、抵抗40と結合されたソース、およびダイオード接続トランジスタ44に結合されたドレインを有するトランジスタ42とを含む。抵抗40は、製造中に取り込まれた周波数誤差の修正のためにトリミングされうる抵抗値を有するよう構成され得る。
ノード38を基準電圧V1で働かせるために、供給源Vccは抵抗40によって適切な電圧降下を達成するためにダイオード接続トランジスタ44を介して必要なだけの電流を供給する。この電流は比例的な電流IMINを生成するためにミラートランジスタ46によってミラーされる。最小電流IMINは拡散スペクトル周波数動作中、最小の周波数値を有するクロック信号23を生成するための発振器22の持続的な電流源を提供する。ここで用いられているように大きさにおいて「比例的」である電流は電流が大きさにおいて等しい状態を含む。
ミラートランジスタ46に加えて、トランジスタ44もまた並列の複数のカレントミラーを形成するためにミラートランジスタ50〜55に結合され、対応するスイッチ62〜67がカレントミラーを出力ノード48に接続するときそのそれぞれが個々に活性化され得る。擬似ランダム発生器24は信号Qo〜Qiを供給することによってスイッチ62〜67のそれぞれを制御し、それは好ましくは発生器24およびスイッチ62〜67の間に挿入されたデコーダ68によってデコードされる。デコーダ68は、好ましくは、非線形および線形部分の組み合わせである周波数変調波形のための、非線形あるいはサーモメータと線形デコーダの組み合わせである周波数変調波形のためのサーモメータを内蔵する。デコーダ68は擬似ランダム発生器信号Qo〜Qiを受信し、制御スイッチ62〜67にデコーダ信号Bo〜Biを直接供給する。たとえば、擬似ランダム発生器がデコーダ68にスイッチ66へ「1」を与えさせる信号を出力する時、スイッチ66は閉じ、ミラートランジスタ54にトランジスタ44を流れる電流をミラーさせる。しかしながら、擬似ランダム発生器24が、デコーダ68にスイッチ66へ「0」を与えさせる信号を出力する時、スイッチは開き、いかなる電流もトランジスタ54によってミラーされない。すべての発生電流IMINおよびIo〜IiはDAC出力電流IDACを形成するために出力ノード48において統合される。後に詳述のとおり、発振器22は拡散スペクトラム周波数変調が不可能であるときDAC出力電流IDACの大きさに一致する周波数を有するクロック信号23を発生するために構成される。本発明の周波数変調波形に従って、クロック信号23の周波数を変調するために、擬似ランダム発生器24、デコーダ68、トランジスタ50〜55の幅長さ(W/L)比(アスペクト比としても知られる)は、DAC34が図11の説明に類似の入出力伝達関数を有するよう設計される。擬似ランダム発生器24はトランジスタ44およびミラートランジスタ50〜55によって形成される一つ以上のカレントミラーを同時に作動させるよう構成され得る。DAC34はまた、デコーダ信号、たとえばB0+B1に等しい信号を組み合わせることにより活性化されうる付加的なカレントミラーを含む。デコーダ信号を組み合わせるために、ロジックゲートが用いられ得る。
非線形性はまた、補完的なミラートランジスタが飽和領域において動作するとき、DAC26および発振器22におけるカレントミラーを形成する一つ以上のトランジスタを線形領域で動作させることにより実現されうる。従って、DAC34に図11に示されるのと類似の入出力伝達関数を提供するために擬似ランダム発生器24、デコーダ68の出力およびトランジスタ50〜55の幅長さ比を設定するよりもむしろ、所望される非線形性が、DAC26、発振器22、あるいは周波数変調回路の別の部分におけるカレントミラーを形成する一つ以上のトランジスタに、その補償的ミラートランジスタが飽和領域において動作するとき、線形領域において動作させることによって実現され得る。その場合、DAC26は好ましくは、線形入出力伝達関数で構成され、発生器出力信号Qo〜Qiがスイッチ62〜67を直接制御し得る。
以下に詳述のとおり、DAC34はまたトランジスタ44および61によって形成され、ユーザがプログラムできる信号SSM_ENに応答して活性化されうる付加的なカレントミラーを含む。固定周波数動作において、この付加的なカレントミラーは、最小スイッチング周波数を、拡散スペクトル動作における最小の電流IMINによって確立される最小スイッチング周波数とは異なる値にバイアスする。ここで用いられる「ユーザプログラマブル」という言葉は、外部コンポーネントを有する回路、あるいはユーザが供給される信号のパラメータを変更する能力を指す。
ここでの諸図に示されるカレントミラーは、その目的上基本的なカレントミラー構成のみであり、本発明の範囲を限定するものではない。当業者は、カレントミラーもまた、カレントミラーの出力時に、ミラーリングするトランジスタを、負荷誘導電圧変化から隔離させるためのカスケードされた設計を含む。カレントミラーの代替的構成もまた、用いられ得る。たとえばWilson構成ミラーおよび修正Wilson構成ミラーである。ここに示す図は、MOSFETを含むカレントミラーを含むが、当業者は任意の型のトランジスタ、あるいはトランジスタの組み合わせが用いられる、たとえば、バイポーラトランジスタ、あるいは絶縁ゲートバイポーラトランジスタなど、が用いられることを認識する。
図13Aは、たとえば図12のDAC34とともに発振器22を使用する場合の第一の実施形態を示す。発振器74は入力ノード76でDAC出力電流IDACを受け取る。一連のオプショナルなカレントミラー78および80はDAC出力電流IDACに比例する大きさを有する充電電流ICHRGを生成する。充電電流ICHRGがタイミングコンデンサ84を充電し、それは電圧のグラウンドに結合され、ノード82で電圧を増加する。ノード82での電圧が基準電流I1によって確立される基準電圧および基準抵抗RREF(あるいは代替的に基準電圧V1によって直接確立される)に達するか、あるいは超える時、コンパレータ86は信号HIGHを出力し、それはインバータ88、90、91を介してスイッチ92に配向される。スイッチ92が閉じると、それはタイミングコンデンサ84をグラウンドに短絡し、コンデンサを放電する。ノード82での電圧が基準電流I1および基準抵抗RREFにより確立される基準電圧よりも少なくなるよう、いったん、タイミングコンデンサ84が十分に放電されると、コンパレータ86はスイッチ92を開く信号LOWを出力し、充電電流ICHRGにタイミングコンデンサ84を再度充電させる。代替的実施形態において、発振器74がノード82において、直接DAC出力電流IDACを受け取り得る。
タイミングコンデンサ84の充電および放電は、ランプクロック信号として用いられ得る減少波形をノード82において確立する。ノード82でランプ波形と同じ周波数を有する、パルス状で、矩形のクロック信号はコンパレータ86の出力から直接引かれうる、あるいはANDゲート94の出力によって生成され得、それはインバータ88、90、および91と並列して接続される。インバータ88、90、および91は、タイミングコンデンサが放電されているとき、残る回路網における遅延のために供給され、たとえば、タイマーなどの他の遅延回路網と置換され得る。
スイッチングレギュレータが1つのフェーズ(つまりk−フェーズ)以上を供給する場合、タイミングコンデンサ84の充電および放電から生成されるクロック信号の周波数は、たとえばK周波数分周器として構成されるカウンターなどの、周波数分周器96によって分周される。周波数分周器96の出力はクロック信号23である。
クロック信号23の周波数は充電電流ICHRGの大きさに一致する。充電電流ICHRGの大きさの増加につれて、タイミングコンデンサ84はより速い率で充電し、従ってノード82での電圧は、基準電流I1および基準抵抗RREFによって構成される基準電圧に、より少ない時間で達する。これは周波数増加を有するクロック信号を生成する。同様に、充電電流ICHRGの大きさが減少するとき、クロック信号23の周波数もまた減少する。従って、DAC34からの出力電流IDACの波形が本発明の周波数変調波形に従って変調されるとき、クロック信号23の周波数もまた変調される。
ここで用いられるように、昇順にソートされた場合、本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する信号波形を、信号が経時的に発生させるとき、信号は本発明の周波数変調波形に従って変調される。ここで用いられるように、クロック信号の周波数が、昇順にソートされた場合、本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する信号波形を経時的に発展させるとき、信号は本発明の周波数変調波形に従ってクロック信号23の周波数を変調する。
図13Bを参照にして、発振器74の代替的実施形態を示す。そこでは、タイミングコンデンサ84を放電するために設計された回路がわずかに修正されている。発振器89は、コンパレータ86の出力およびノード82での電圧をモニターするラッチ91を含む。充電電流ICHRGが、基準電圧V1と等しい、あるいはそれを超える電圧レベルにまでタイミングコンデンサ84を充電したとき、ラッチ91がセットし、スイッチ93に信号HIGHを出力する。スイッチ93はその時閉じ、電流シンク95をグラウンドに連結することによって、タイミングコンデンサ84を放電する。一般に電流源95は、充電電流ICHRGがタイミングコンデンサを充電するのと同じ率で、あるいはより速い率でタイミングコンデンサ84を放電するよう設計され得る。しかしながら、電流源95はまた、充電電流ICHRGがタイミングコンデンサ84を充電するのと同じ率で、あるいはより遅い率でタイミングコンデンサ84を放電するために設計される。タイミングコンデンサがノード82での電圧が基準電圧V2を下回る地点まで放電されると、コンパレータ87がラッチ91をリセットする信号LOWを出力し、それは信号LOWをスイッチ93に出力する。これはカレントシンク95をグラウンドから切り離すためにスイッチを開き、それにより充電電流ICHRGがコンデンサ84を再充電することを許可する。
ユーザによりフレキシブルであるために、本発明の周波数変調回路を内蔵するスイッチングレギュレータは、ユーザに拡散スペクトラム周波数変調を停止する許可を与えたり、固定周波数動作を可能にすることを許可するよう構成され得る。図14は、このような機能性を提供するために構成された回路98を示す。ユーザが拡散スペクトル周波数変調の停止を所望する時、ユーザは入力ピンSSM_ENに信号LOWを供給し、ピンFLTRを入力するためにDC電圧を供給する。入力ピンSSM_ENに供給された信号LOWは、DAC34のスイッチ62〜67が開いたままであるよう擬似ランダム発生器24を不能にする(図12参照)。
入力ピンSSM_ENへの信号LOWはまた、ミラートランジスタ61にトランジスタ44を介して流れる電流に比例した定電流IFIXEDを生成することを許可するためにDAC34のスイッチ73を閉じる。DAC34は、その時、定電流IFIXEDおよびIMINの総和を回路98の入力ノード100に出力する。
回路98は、発振器74が、所定の入力信号を入力ピンFLTRに印加することによって、3つの固定周波数のうちの一つを有するクロック信号を生成することを、ユーザに許可する。ロジック検出器104は信号LOWが入力ピンSSM_ENに供給されるとき、これらの入力信号を検出し、それに従って検出器出力F1およびF2からの信号を出力する。たとえば、入力ピンFLTRが第1のユーザプログラマブルな固定周波数状態においてグラウンドと連結するとき、検出器104は出力F2から信号HIGHを出力し、出力F1から信号LOWを出力する。これが、両方が電流IDACに比例した電流を生成するために、ダイオード接続トランジスタ102を流れる電流をミラーする、ミラートランジスタ108および110と直列に連結されているスイッチ106を閉じる。その生成された電流はスイッチ114を介して導かれ、スイッチ114は信号がインバータ112によって反転された後、入力ピンSSM_ENの信号LOWに応答して閉じる。タイミングコンデンサ84を充電するために、発振器74のカレントミラー80が、ミラートランジスタ108および110によって生成される電流に比例した大きさを有する充電電流ICHRGを生成する。当業者は、トランジスタ108および110がシングルトランジスタに統合されうることを認識する。
入力ピンFLTRがたとえば、第2のユーザプログラマブル固定周波数状態において、電圧ソースVccあるいはスイッチングレギュレータの入力電圧に連結され、信号LOWが入力ピンSSM_ENに供給されるとき、固定周波数検出器104は、検出器出力F1から信号HIGHを、および検出器出力F2からの信号LOWを出力する。これが、スイッチ106ならびにトランジスタ108および110を不能にするが、ミラートランジスタ118を活性化し、スイッチ114および116を閉じ、それによりトランジスタ118に電流IDACに比例する電流を生成することを許可する。タイミングコンデンサ84を充電するために、発振器74のカレントミラー80は、ミラートランジスタ118によって生成される電流に比例した大きさを有する充電電流ICHRGを生成する。トランジスタ118が、トランジスタ108〜110によって生成される電流より多くの電流を生成するW/L比(縦横比)を有するよう構成される場合、クロック信号23は第1の固定周波数状態において発生するクロック信号の周波数よりも大きい第2の固定周波数状態における周波数を有する。
入力ピンFLTRが浮遊したままで、入力ピンSSM_ENが第3のユーザプログラマブルな固定周波数状態において信号LOWを供給される場合、固定周波数検出器104は、検出器出力F1およびF2の両方から信号LOWを出力する。これはスイッチ106および116を開いたままにし、トランジスタ108、110、および118を停止するが、トランジスタ122を作動し、スイッチ114および120を閉じ、それによりミラートランジスタが電流IDACをミラーすることを許可する。トランジスタ122がミラートランジスタ108および11によって生成されるよりも多くの電流を生成するが、ミラートランジスタ118によって生成されるよりも少ない電流を生成するW/L率(縦横比)を有するよう構成される場合、クロック信号23は第1固定周波数状態において生成されるクロック信号の周波数よりも高いが、第2周波数状態において生成されるクロック信号の周波数よりも低い、第3固定周波数状態における周波数を有する。当業者は、付加的な固定周波数状態を可能にするために回路98がわずかに修正されうることを認識する。
ユーザが拡散スペクトラム周波数変調を可能にすることを所望する時、信号HIGHが入力ピンSSM_ENに供給される。これは擬似ランダム発生器24を有効にし、(1)DAC34のトランジスタ44および61によって形成されるカレントミラー、および(2)回路98のスイッチ114を無効にするので、入力ピンFLTRでの電圧にかかわらず、スイッチ106、116および120が、トランジスタ108、100、118、および122を介して電流が流れるのを防ぐ。
スイッチングレギュレータによるルーズなレギュレーションに対する防御、および可聴ノイズを抑制するために、ローパス信号フィルタが入力ピンFLTR、たとえばグラウンドに結合されたコンデンサに、結合され得る。入力ピンSSM_ENへの信号HIGHがスイッチ124を閉じるとき、ローパス信号制御フィルタがダイオード接続トランジスタ102のゲートに結合される。
充電電流ICHRGを生成するために、入力ピンSSM_ENへの信号HIGFもまたスイッチ126を閉じて、ミラートランジスタ128および130を有効にし、それらは、単一のトランジスタに統合され得る。これがミラートランジスタ128および130にDAC出力電流IDACをミラーすることを許可し、それを、信号発生器20が本発明の周波数変調波形に従って変調する。
ユーザのためによりフレキシブルであるために、本発明の周波数変調回路を内蔵するスイッチングレギュレータが、ユーザに拡散スペクトラム周波数変調を停止し、固定周波数動作あるいは、入力ピンPLLINに供給される外部クロック信号に同期するクロック信号23を有効にすることを許可する回路132(図15参照)を組み込みうる。図14の回路98と共通する参照番号を有する回路132の諸コンポーネントは類似のコンポーネントを呈する。
回路132は、ユーザプログラマブルな複数状態入力ピンPLLINおよびFLTRにおいて、二つのユーザプログラマブルな入力を受け取る。それぞれの入力ピンは、PLLINピンおよびFLTRピンにおいて入力信号を検出し、それに従って、SSM_EN、SYNC、F2およびF1の検出器出力において信号を出力するために構成されるロジック検出器134に結合される。たとえば、ユーザが拡散スペクトル周波数動作を停止し、クロック信号23を外部クロック信号に同期させたいとき、外部クロック信号が入力ピンPLLINに供給され、フェーズロックドループ(PLL)のためのローパスフィルタが、入力ピンFLTR、たとえばグラウンドに結合されたRCフィルタに結合される。検出器134がピンPLLINで外部クロック信号を検出するとき、検出器134は検出器出力SSM_ENから信号LOWを出力し、検出器出力SYNCから信号HIGHを出力する。図14の回路98同様に、これは擬似ランダム発生器を停止し、固定電流IFIXEDを生成するために、DAC34(図12参照)のトランジスタ44および61によって形成されるカレントミラーを有効にする。DAC34は、DAC出力電流IDACとして定電流IFIXEDおよびIMINの総和を出力し、回路132はそれを電流ステアリングコンパレータ136のテール(tail)電流に供給する。電流ステアリング(steering)コンパレータ136は、基準電圧V2とノード138における電圧と比較する、それは、位相検出器140の出力および、入力ピンFLTRに結合されるローパスフィルタの出力によって実現される。電流ステアリングコンパレータ136からの出力電流は、カレントミラー142によってミラーされる。
検出器出力SYNCがHIGHの時、スイッチ126および127は閉じ、ダイオード接続トランジスタ102ならびにミラートランジスタ128および130によって形成されるカレントミラーはDAC出力電流IDACをミラーするために有効になる。この電流は、カンントミラー142によって生成される電流とともに、充電電流ICHRGを形成するためにノード144において統合する。フェーズロックドループ(PLL)において、位相検出器140は充電電流ICHRGの大きさを決定し、充電電流ICHRGはクロック信号23の周波数を決定する。
ユーザが上述のとおり同期を停止し、プログラム化された固定周波数を有効にすることを所望する時、入力ピンPLLINは第1の既知の電圧状態、たとえば、スイッチングレギュレータのフィードバックピンでの電圧を供給される。これにより検出器134はSSM_ENおよびSYNCの両方からLOW信号を出力する。回路98に類似の様態で、F1およびF2出力が、ピンFLTRを入力するためにユーザプログラマブルな入力条件によって決定される。検出器134は入力ピンFLTRにおける入力条件を検出し、発振器74がたとえば3つの固定周波数のうちの一つを有するクロック信号を発生するよう導く。
ユーザが本発明の周波数変調波形に従ってクロック信号23の周波数を変調することを所望する時、入力ピンPLLINは第2の既知の電圧状態、たとえばスイッチングレギュレータと入力ピンPLLINのパワーサプライの間の所定の抵抗の連結によって構成される電圧、を供給される。スイッチングレギュレータによるルーズなレギュレーションの保護と、可聴ノイズを抑制するために、ローパス信号制御フィルタが入力ピンPLTR、たとえばグラウンドに結合されたコンデンサ、に結合されうる。入力ピンPLLINにおける信号に応答して、検出器134は検出器出力SSM_ENに信号HIGHを出力し、検出器出力SYNCに信号LOWを出力する。これは、そのテール電流ITAILを閉ざすことにより電流ステアリングコンパレータ136を無効にし、入力ピンFLTRに結合され得るローパス信号制御フィルタをダイオード接続トランジスタ102のゲートに結合する。入力ノード100および発振器74の間の電流パスを提供するために、検出器134は検出器出力F1およびF2上に信号LOWを出力し、スイッチ120をじ、ミラートランジスタ122を有効にする。代替的に、検出器134が(1)スイッチ116を閉ざし、ミラートランジスタ118を有効にする、あるいは(2)スイッチ106を閉し、ミラートランジスタ108および110を有効にする。
回路132が、クロック信号23の周波数を変調するために、DAC出力電流IDACを発振器74に直接導く一方、クロック信号23の周波数もまた擬似ランダム変調クロック信号を位相検出器140の入力に供給することによって、変調され得る。しかしながら、代替的な構成は、拡散スペクトラム周波数変調がユーザセレクタブルな特性である場合、回路からバウンドアウト(bound out)するため、余分なユーザがアクセス可能なに入力ピンを必要とする。DAC信号を回路132におけるように、発振器に供給することによって、いかなる付加的なユーザーアクセス可能なピンもバウンドアウトされない。なぜならDAC信号が入力ピンFLTRに結合され、それはすでPLL動作におけるフェーズエラーフィルタを提供し、固定周波数動作において、スイッチングレギュレータの動作周波数をプログラムするためにユーザのためにバウンドアウトされているからである。
本発明の図16を参照して、DAC26の第2の実施形態を示す。DAC150は、バイアス電流IBIAS1および基準抵抗RREFによって、その非反転入力で確立された基準電圧において反転入力154をサーボ制御するフィードバックループを有する増幅器152を含む。増幅器152の非反転入力で確立される基準電力でノード154をサーボ制御するために、カレントミラー156がノード154およびグラウンドの間に結合された一つ以上の抵抗において適切な電圧降下を達成するために必要なだけ十分の電流ISERVOを供給する。より詳細に、DAC150は、ノード154およびグラウンドの間に直列で配置された抵抗158、160.1〜160.15を含む。抵抗158および160は集合的に可変抵抗162と呼ばれる。
可変抵抗162の抵抗値はカレントミラー156によってサーボノード154に供給される電流ISERVOの大きさに反比例する。カレントミラー156が電流ISERVOに比例して電流IDACを生成し、電流IDACはクロック信号23を生成するための発振器74への出力であるので、抵抗162の抵抗値はまたクロック信号23の周波数に反比例する。より詳細には、抵抗162の抵抗値が増加するにつれて、カレントミラー156からサーボノード154に供給される電流は減少し、電流IDACの比例的減少を引き起こす。これが上記に詳細を記述したと同様の様態でクロック信号23の周波数を抑制する。逆に、抵抗162の抵抗値が減少すると、カレントミラー156からサーボノード154に供給される電流は増加し、電流IDACを比例的に増加させ、それが順にクロック信号23の周波数を増加する。したがって、可変抵抗162の抵抗値の適切な変更によって、本発明の周波数変調波形に従ってクロック信号23の周波数が変調される。
可変抵抗162の抵抗値を調整するために、DAC150は可変抵抗162を含む隣接する抵抗の間に挿入されているグラウンドおよびノードの間に結合された複数のスイッチ164.1〜164.15を用いる。クロック信号23の最大周波数が所望される時、抵抗158およびグラウンドの間に配置された164.1は、ノード154に最小の抵抗を提供するために短絡される。逆に、最小周波数が所望される時、スイッチ164.1〜164.15は、ノード154で最大抵抗を提供するため、開回路状態に維持される。可変抵抗162が中間スイッチ164.2〜164.14の一つを短絡することによって中間抵抗を有するよう調整される。抵抗160.1〜160.15の抵抗値は、DAC150が本発明の周波数変調波形に従ってDAC出力電流IDACを変調するように選択される。
スイッチ164.1〜164.15が擬似ランダム発生器24によって出力される信号Qo〜Qiに応答して短絡する時、DAC150は制御する。擬似ランダム発生器によって出力される信号は、スイッチ164.1〜164.15を直接制御するために信号Bo〜Biを出力するデコーダ166によって、好ましくはデコードされる。たとえば、擬似ランダム発生器24が4ビットを出力する場合、DAC150はたとえば15のスイッチ(発生器24が4ビットを出力する時、最大16まで)を組み込む。デコーダ166は、発生器24の信号Q0〜Q3を受け取るよう構成され、スイッチ164.1〜164.15を直接制御するために、出力信号Bo〜B14を出力する。当業者は、異なるレベルの出力電流IDACの間の分割が、スイッチ164の数ならびにデコーダ166からの出力信号および/または擬似ランダムコード発生器24の数の増加あるいは減少によって変更され得る事を認識する。
DAC150はまた、スイッチングレギュレータをルーズなレギュレーションから守り、また可聴ノイズを抑制するためにカレントミラー156に結合されているローパス信号制御フィルタ168を含み得る。代替的に、ローパス信号制御フィルタ168もまた、FLTRピンが使用可能であれば、図14に示すとおり入力ピンFLTRに連結され得る。
抵抗158および160がノード154およびグラウンドの間に直列に配置されるが、当業者は、抵抗もまたノード154およびグラウンドの間に並列に配置され得ることを認識する。抵抗158および160はまた、インピーダンス、たとえばMOSFET、コンデンサ、インダクタ、などを有する他の回路エレメントで置換され得る。
本発明のもう一つの局面に従って、ここに示すデジタルアナログ変換器が、本発明の周波数変調回路を内蔵するスイッチングレギュレータが動作する周波数範囲を制御するためにユーザプログラムされ得る。たとえば、図17に示す回路170は、ピンS1およびS2に供給されるユーザプログラム可能な信号に従ってDAC150のバイアス電流IBIAS1をユーザにプログラムすることを許可する。ピンS1およびS2はI2Cバスによって、直接ユーザによって、プログラムされ得、あるいは当業者あるいはその他に知られる別の方法によりプログラムされ得る。回路170は基準電流I2から定バイアス電流I3〜I5を生成する複数のカレントミラーを含む。入力ピンS1およびS2の両方がHIGH信号を供給されると、スイッチ172〜174が作動し、スイッチ178〜180が停止する。これはすべてのバイアス電流I3〜I5をDAC150に導き、バイアス電流IBIAS1は最大値を有する。この場合、出力ノード184での回路170による発振器74への電流ICHRG出力は、DAC出力電流IDACのみを含む。
入力ピンS1に信号HIGHが供給され、入力ピンS2に信号LOWが供給される時、バイアス電流IBIAS1はバイアス電流I3およびI4のみしか供給されないが、定バイアス電流I5は、出力のノード184でDAC出力電流IDACと統合される。同様に、入力ピンS1に信号LOWが供給され、入力ピンS2に信号HIGHが供給されると、バイアス電流IBIAS1はバイアス電流I5のみしか供給されないが、定バイアス電流I3およびI4は出力ピン184でDAC出力電流IDACと統合される。後者2つの状態は電流I3〜I5の大きさに応答して、すべてのバイアス電流I3〜I5がバイアス電流IBIAS1を形成するために統合される時に実現された範囲よりも、狭い周波数拡散範囲に帰結する。
入力ピンS1およびS2がLOW信号を供給されると、スイッチ172〜174は停止し、スイッチ178〜180が作動する。これはすべての定バイアス電流I3〜I5を発振器74に導き、バイアス電流IBIAS1には電流が提供されず、効果的にDAC150および拡散スペクトラム周波数変調を停止する。そのかわり、充電電流ICHRGがコンスタントであるので、クロック信号23は固定周波数とともに生成される。当業者は固定周波数動作もまた、第4レベルの拡散スペクトル動作、つまりゼロ(0)周波数拡散がある時、と考えられ得る。当業者は回路170がここで示す他のDACの拡散範囲を制御するために用いられ得ることを認識する。
図18を参照して、発振器22の第3の実施形態を示す。ここでは発振器は線形入出力伝達関数を有する。発振器186は、出力ノード190でクロック信号を生成するために、ソーシング電流源およびシンク電流源(それぞれ)によって充電、および放電されるタイミングコンデンサ188を有するリング発振器188を含む。より詳細に、タイミングコンデンサ188を充電するために、発振器186はそれぞれがミラートランジスタ196および198に結合されているダイオード接続トランジスタ192および194によって形成されるソーシング電流を含む。ソーシング電流源は充電電流ICHRGに比例する大きさを有する電流をタイミングコンデンサ188に充電する。発振器186のシンク電流源は、ともに放電コンデンサ188から充電電流ICHRGに比例する大きさの電流を放電する、ダイオード接続トランジスタ192およびミラートランジスタ200によって形成される。
ソーシング電流源がタイミングコンデンサ188を充電するとき、ソーシングおよびシンク電流の間に挿入されているノード202での電圧の大きさは増加する。その電圧が一旦、バッファー204の閾値電圧に達するか、あるいは超えると、その電圧は出力ノード190に送られる。抵抗分圧器206はタイミングコンデンサ188に接続され、ノード190で電圧を分圧する。コンデンサ188にかかる電圧降下が瞬間的に変化することができないので、抵抗分圧器206によって達成された分圧された電圧はノード202の電圧をまたその値に減少させる。
ノード190での電圧はまたスイッチ208が開き、スイッチ210が閉じる原因となり、ソーシング電流源を充電コンデンサ188から分離し、シンク電流源を放電コンデンサ188に結合する。一旦、シンク電流源がタイミングコンデンサから放電されると、スイッチ210が開き、スイッチ208が再度閉じ、タイミングコンデンサを再充電する。タイミングコンデンサ188が充電と放電を繰り返すにつれて、クロック信号が出力ノード190で生成される。本発明の周波数変調波形に従って変調される周波数を有するクロック信号を生成するために、入力ノード212が、図16の非線形性DAC150、あるいは本発明の周波数変調波形に従って充電電流ICHRGを変調する、ここで示した任意の非線形性信号発生器に結合され得る。
図19は、内部クロック信号の周波数が、(1)本発明の周波数変調波形に従って変調されているかどうか、(2)ユーザプログラマブルな固定周波数を有するか、あるいは(3)外部クロック信号により同期されるか、どうかをユーザに選択させる回路の代替的実施形態を示す。回路213は入力ピンPLLINに供給される信号を受信するモード検出器214を内蔵し、ユーザが拡散スペクトラム周波数変調、固定周波数動作、あるいは内部クロック信号の外部クロック信号との同期を所望しているのかどうかを決定する。
たとえば、ユーザが入力ピンPLLINで信号HIGHを提供するとき、モード検出器214は拡散スペクトラム周波数変調をイネイブルにし、検出器出力SYNCから信号LOWを、また検出器出力SSM_ENから信号HIGHを出力する。これはDAC216を有効にし、位相検出器217を無効にする。回路218に配置されたスイッチは、閉じ、入力ピンFLTRをDAC出力電流IDACに結合する。これにより、ローパス信号制御フィルタは入力ピンFLTR、たとえばグラウンドに結合されたコンデンサがDAC出力電流IDACをフィルタリングし、それによりスイッチングレギュレータがルーズになることから守り、可聴ノイズを抑制する。回路218はその時、フィルタリングされたDAC出力電流IDACと等しい大きさを有する充電電流ICHRGを発振器74、89、あるいは186に出力する。
ユーザが入力ピンPLLINで信号LOWを提供するとき、モード検出器214は固定周波数動作を有効にし、検出器出力SYNCおよびSSM_ENからLOW信号を出力する。これは位相検出器217およびDAC216を無効にするので、そこからは信号が出力されない。出力SSM_ENの信号LOWはまた、バイアス電流発生器215が回路218への配信のための基準電流I6を生成するよう指示する。ユーザは発生したクロック信号の固定周波数を、複数の所定の電圧の一つを入力ピンFLTRに供給することによりプログラムする。回路218はその電圧を検出し、また(1)基準電流I6を直接、発振器に分流する、あるいは(2)発振器に提供するための基準電流I6に比例する電流を生成する。
外部クロック信号が入力ピンPLLINに提供されると、回路213は内部クロック信号を外部クロック信号と同期する。モード検出器214は、検出器出力SYNCから信号HIGHを出力し、検出器出力SSM_ENから信号LOWを出力する。これはDAC216を無効にし、位相検出器217を有効にし、外部クロック信号を内部クロック信号23と比較し、その間の差を示す信号219を出力する。信号219は、入力ピンFLTR、たとえばコンデンサおよびグラウンドに結合された抵抗に結合されるローパスフィルタによって補償される。回路218内に配置された電流ステアリングコンパレータはその時信号219を基準電圧と比較し、それに応じて電流を発振器に出力する。
図20を参照して、発振器22の第4の実施形態を示す。そこで、発振器は線形入出力伝達関数を有する。図13〜15、および18の電流制御された発振器とは反対に、発振器220によって生成されるクロック信号の周波数は、電圧制御されている。発振器220は、フィードバックループおよび非反転入力に供給される電圧で増幅器222の反転入力をサーボ制御するために必要とされるのに十分な電流として供給するカレントミラー224を有する増幅器222を含む。その時、サーボ電流は、タイミングコンデンサ228を充電するための比例的電流を生成するためのカレントミラー224によってミラーされる。タイミングコンデンサ228を放電するために、発振器220は、コンデンサをかかる電圧が定基準電流VREFに達する、あるいは超える時、スイッチ229によってコンデンサ228をグラウンドに短絡するコンパレータ227を含む。
タイミングコンデンサ228を充電するために供給される電流の量および、それによりクロック信号23の周波数は増幅器222の非反転入力に供給される電圧に依存する。本発明の周波数変調波形に従ってクロック信号23の周波数を変調するために、信号発生器20がノード232において昇順にソートした場合、経時的に本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する、変化する電圧信号波形を提供する。ノード232と増幅器222の非反転入力との間に、フィルタ抵抗が結合され、フィルタコンデンサ236とともに、拡散スペクトラム周波数変調の間、スイッチングレギュレータのルーズなレギュレーションに対して保護し、可聴ノイズを抑制する。上述のとおり、コンデンサ236および抵抗234の容量および抵抗値(それぞれ)は、スイッチングレギュレータが変調される動作周波数の範囲を変更するために調整されうる。付加的な抵抗(示されていない)が、変調範囲(上記)を変更するためにコンデンサ236と並列に配置され得、あるいは定電圧源とFLTRピンとの間に接続されうる。
回路220はまた、カレントミラー224が電流を生成しない時、タイミングコンデンサ228を充電するために最小電流IMINを供給するためのオプショナルな定電流源230を含み得る。たとえば、信号発生器20が非反転入力で増幅器222の電圧をゼロ(0)にする最小信号大きさを生成するために構成される場合、最小電流IMINがタイミングコンデンサ228を充電するために用いられる。代替的に、電流源230はまた、固定周波数動作の間、あるいはクロック信号23の外部クロック信号との同期の間、用いられる。後者の場合、最小電流IMINは、位相検出器238による信号出力に応じて、カレントミラー224により生成される電流に加えて、タイミングコンデンサ228を充電するための電流を供給する。用いられた場合、最小電流IMINは最小スイッチング周波数を制限し、飽和領域において回路220が動作するためのMOSトランジスタをバイアスするために用いられ得る。当業者は、ここに示す任意のMOSトランジスタが異なるタイプのトランジスタ、たとえばパイポーラ接合トランジスタを動作の線形領域においてバイアスするために用いられ得る。
図21は、本発明の周波数変調波形に従って電圧信号VDACを変調するデジタルアナログ変調器を示す。DAC240は、拡散周波数変調がイネイブルであるとき、定最小電流IMINをダイオードDINに提供する電流源268を含む。これは次のごとく、ダイオードDINによってベース電圧VMINを達成する。
DAC出力電圧VDACを変調するために、DAC240は、スイッチ254〜259の作用に応答して、ベースカレントソース268に並列に結合され得る。スイッチ254〜259のそれぞれが、相当する電流源242〜247と直列に配置され、擬似ランダム発生器24による信号出力によって駆動される。スイッチが作動し、相当する電流源がダイオードDINに電流を供給することを許可するとき、その電流源によって提供される電流は、ベース電流源268によって供給される最小電流IMINに統合される。これがダイオードDINによって実現される電圧を増加し、それによりDAC出力電圧VDACを増加し、これにより順に発振器220がクロック信号23の周波数を増加する。電流源242〜247の大きさは、線形出力を生成するための信号Qo〜Qiに呼応して、動作することが選択される。IMINおよびIo〜Iiのすべての電流が統合され、ダイオードDINに供給され、それが本発明の周波数変調波形の形に近似する入出力伝達関数を達成する。特に、DAC240は、昇順にソートした場合、EQ.5Aに示される本発明の周波数変調波形14の形に近似する曲線を形成する、時系列の大きさを有する電圧信号波形を生成する。
図22は、本発明の周波数変調波形に従ってクロック信号23の周波数を変調するための電圧信号を出力するデジタルアナログ変調器の代替的な実施形態である。DAC270は、供給源VCCならびに抵抗272およびRREFによって決定されるベース電圧を有する可変抵抗電圧分圧器として構成される。発振器220への出力時に、ベース電圧がベース周波数でのクロック信号23の周波数を設定し、この場合それが最小スイッチング周波数と一致する。DAC出力電圧VDACの大きさを変調するために、DAC270は擬似ランダム発生器24によって出力される信号に応答する、基準抵抗RREFに並列に結合された複数の抵抗276〜281を含む。たとえば、擬似ランダム発生器信号Q0〜Qiは好ましくはデコーダ信号Bo〜Biをスイッチ288〜293に出力し、そのそれぞれが相当する抵抗276〜281に直列に接続されるデコーダ、たとえばサーモメータデコーダ(示されていない)に供給される。スイッチ、たとえばスイッチ288がデコーダから適切なデコーダ信号を受信すると、スイッチは閉じ、その関連する抵抗、たとえば抵抗276を抵抗RREFに並列に接続し、それによりDAC出力電圧VDACを変更する。抵抗276〜281の抵抗値が、本発明の周波数変調波形の形に近似する入出力伝達関数を達成するためにデコーダ出力信号Bo〜Biに呼応して作動するよう選択される。従って、DAC270は昇順にソートした場合、経時的に本発明の周波数変調波形の形に近似する曲線を形成する大きさを有する電圧信号波形を生成する。
当業者は一つ以上の抵抗272、276〜281およびRREFはインピーダンスを有する、たとえばMOSFET、コンデンサ、インダクタなどの他の回路エレメントによって置換され得ることを認識する。
本発明の周波数変調回路18の第2の実施形態において、擬似ランダムコード発生器24は、図23に示す本発明の周波数変調波形に近似する確率分布を有する発生器を含む。これは、本発明の周波数変調回路の第1の実施形態に用いられた擬似ランダム発生器の均一の確率密度と対照となる。非線形確立分布を生成するために、擬似ランダムコード発生器24が非線形フィードバック回路あるいはメモリールックアップテーブルを用い得る。周波数変調回路18が本発明の周波数変調波形の形に近似する非線形確率密度を有する擬似ランダム発生器を含む時、DAC26は線形入出力伝達特性を有するためにわずかに修正される。
本発明の第3の実施形態において、周波数変調回路18は擬似ランダム周波数変調よりもむしろ、連続周波数変調を用いるために構成される。発振器22に擬似ランダム信号を提供するよりもむしろ、信号発生器20は、本発明の周波数変調波形の形に近似する信号波形とともにクロック信号23の周波数を変調するために構成される。たとえば、図24は発振器220に、経時的に昇順にソートした場合、本発明の周波数変調波形の形に近似する曲線を描く電圧を有する、平坦で持続的な連続電圧波形を提供するために構成される信号発生器300を示す。当業者は、連続波形が与えられた時間差に対して一連の不連続の大きさを有すると考えられ得る。
信号発生器300は、ダイオードDINおよびDREFを含むという意味で図21のDAC240に類似して構成される。ダイオードDINおよびDREFによって実現される電圧の差が、差動増幅器302によって比較される時、結果として生じる信号発生出力電圧VSGはEQ.20に類似する対数関数が特徴である。出力電圧VSGを変調するために、そしてそれにより本発明の周波数変調波形に従ってクロック信号23の周波数を変調するために、信号発生器300が線形入力電流信号304を受信するか、あるいは発生する。たとえば、入力電流波形304は、入力電流が減少するよりも遅い率で増加する線形曲線306(図25A参照)を含む。図25Aは結果として生じる発生器出力電圧波形308を示す。代替的に、入力電流波形304は、入力電流波形が減少するのとおよそ同じ率で増加する線形曲線310(図25参照)を含み得る。これは、出力電圧波形312の減少部分の形が、出力電圧波形312の増加部分のミラーレプリカに近似する、信号発生器出力電圧VSGからの出力電圧波形312を生成する。これらの信号発生出力波形は、発振器220に供給されるとき、本発明の周波数変調波形に従ってクロック信号23の周波数を変調する。図25Aはほぼ瞬間的である減少率を描く一方で、最大減少率は回路の能力によって限定される。さらに、図25A〜図25Bに示す減少率は本発明の範囲を限定するものではない。むしろ、入力電流波形はそれが増加する率に関連して任意の率で減少し得る。
さらに、図25A〜25Bが、図示目的のみのVSG、MAXおよびVSG、MINにおいて、信号発生器出力電圧波形308および312を妨害する入力電流波形306および310を示す。
図26は、発振器220に、昇順にソートした場合、本発明の周波数変調波形に近似する形を形成する電圧を経時的に有する、連続的なシーケンシャル電圧波形を供給するために構成される信号発生器の第2の実施形態を示す。信号発生器314は、供給電圧ソースVCCおよびグラウンドの間に直列で結合された抵抗316およびコンデンサ318を有するR−C回路を有する。供給ソースVCCはコンデンサ318を充電するので、コンデンサ318にかかる電圧はEQ.5Bによって求められ得る周波数変調波形に従って、指数関数的に増加する。抵抗316の抵抗値およびコンデンサ318の容量はベース周波数FA2およびEQ.5Bの持続的K3を決定するために選択され得る。コンデンサ318にかかる電圧が、本発明の周波数変調波形に従ってクロック信号23の周波数を変調するために発振器220に供給される。コンデンサ318は、コンデンサにかかる電圧が閾値電圧レベルに到達したこと決定するとき、放電回路、たとえば、スイッチ322によってコンデンサ318をグラウンドに短絡するためのコンパレータ320、によって放電される。
フィルタリング抵抗234およびフィルタリングコンデンサ236の値は上述のとおりクロック信号23の周波数変調率を抑制するために選択され得る。
図27〜29を参照して、本発明の周波数変調回路18の第4の実施形態を示す。周波数変調回路324は、所定の周波数範囲にわたって本発明の周波数変調波形の形に近似する入出力伝達関数を有する発振器326を含む(図30参照)。コンパレータがコンデンサをかかる電圧が、本発明の周波数変調波形に従ってクロック信号23の周波数を変調する様態で変化する可変基準電圧レベルに達したと決定する時、コンパレータ328が、スイッチ30によって、タイミングコンデンサ332をグラウンドに短絡することによって放電させることを除いて、発振器326は図20の発振器220に類似して構成される。
より詳細には、信号発生器20は、ノード334において、発振器326に連続的あるいは擬似ランダム線形電圧波形を供給する。電圧電流コンバータ336は、線形電圧波形のそれぞれの電圧大きさを、タイミングコンデンサ332を充電する、対応する電流に転換する。これは、可変基準電圧発生器340が、本発明の周波数変調波形に従ってクロック信号23の周波数を変調するために制御する、変化する基準電圧とコンパレータ328によって比較される電圧をタイミングコンデンサ332によって達成する。タイミングコンデンサ332にかかる電圧が可変基準電圧信号と等しいか、あるいはそれを超えるとき、コンパレータ328はスイッチ330を閉じてタイミングコンデンサをグラウンドに短絡する信号HIGHを出力する。タイミングコンデンサが放電されるとき、コンパレータは信号LOWを出力し、充電電流ICHRGにタイミングコンデンサを再充電することを許可する。経時的に、これは本発明の周波数変調波形に従って変調される周波数を有するパルスされたクロック信号を生成する。発振器326は次の式に従ってクロック信号23の周波数を変調する。
図28を参照して、可変基準電圧発生器340の第1の例示的な実施形態が記載されている。可変基準電圧発生器342は、バイポーラトランジスタ346、348を介して電流IMULTを生成する乗算器344を備える。電流IMULTは、下記のとおりの電流I7、I8の関数である大きさを有する。
カレントミラー350は、電流IMULTをミラーし、乗算器電流IMULTに比例している可変基準電流IVARを生成する。電流電圧変換器352は、それから、可変基準電流IVARを可変基準電圧VVARに変換する。可変基準電圧VVARはまた、入力電圧VINの平方根に比例している電圧波形によって近似されるという点で乗算器電流IMULTに似ている。可変基準電圧VVARは、それから、コンパレータ328に供給される。図28の実施形態における可変基準電圧VVARは、入力電圧VINの平方根に比例しているので、EQ.21は、昇順でソートされるとき、EQ.6によって表される周波数変調波形に近似する形状を形成する、時間経過に対する、電圧レベルを有する周波数変調波形を示す。ここで用いられるように、比例信号は、信号が同等の大きさであるという条件を含む。
図29を参照して、可変基準電圧発生器340の第2の例示的な実施形態が記載されている。可変基準電圧発生器354は、第2の実施形態の乗算器356を備える。第2の実施形態の乗算器356は、バイポーラトランジスタ358、360を介して電流IMULTを生成する。乗算器電流IMULTは、下記のとおりの電流I9、I10の関数である大きさを有する。
カレントミラー362は、電流IMULTをミラーし、乗算器電流IMULTに比例している可変基準電流IVARを生成する。電流電圧変換器364は、それから、可変基準電流IVARを可変基準電圧VVARに変換する。可変基準電圧VVARはまた、入力電圧VINの平方根に比例している電圧波形によって近似されるという点で乗算器電流IMULTに似ている。可変基準電圧VVARは、それから、コンパレータ328に供給される。図29の実施形態における可変基準電圧VVARは、入力電圧VINの平方根に比例しているので、EQ.21は、昇順でソートされるとき、EQ.6によって表される周波数変調波形に近似する形状を形成する、時間経過における、電圧レベルを有する周波数変調波形を示す。
図28、29に示される可変基準電圧発生器342、354それぞれは、平方根関数によって近似される可変基準電圧VVARを生成するが、当業者は、可変基準電圧発生器の代替の実施形態もまた利用され得ることを理解する。より詳細には、可変基準電圧発生器340は、本発明の周波数変調波形に従ってクロック信号23の周波数を変調する任意の可変基準電圧VVARを生成するように構成され得る。本発明の周波数変調波形に従って、発振器に供給されるとき、クロック23の周波数を変調する波形を生成するように、可変基準電圧発生器340が、ここに記載された、いずれかの回路を備え得ることを当業者はまた理解する。
コンパレータ328の基準電圧を変化させる可変基準電圧発生器342、354を用いることよりむしろ、ここで用いられるコンパレータの基準電圧が固定されているとき、可変基準電圧発生器342、354がまた、上述の任意の発振器に内蔵されるタイミングコンデンサを充電するためにシーケンシャルな周波数変調に利用され得ることを当業者はまた理解する。より詳細には、電流制御の発振器に対しては、可変基準電圧発生器342、354からの可変基準電流IVARは、タイミングコンデンサを直接的に充電し得る。電圧制御の発振器に対しては、可変基準電圧発生器342、354からの可変基準電圧VVARは、代わりに発振器に供給され得る。
スイッチングレギュレータの出力でのディファレンシャルモードノイズおよび発散ノイズを抑制することに加えて、ここに記載される本発明の周波数変調波形および回路はまた、固定周波数動作において、または、線形変調波形に従って変調されたとき、生成されたレベルからスイッチングレギュレータの入力でのディファレンシャルモードノイズおよび発散ノイズを抑制するように構成され得る。レギュレータの出力でのノイズと同様に、レギュレータの入力でのディファレンシャルモードノイズはまた、レギュレータスイッチング周波数の関数である。レギュレータ周波数は、線形周波数変調波形とともに変調されるとき、レギュレータの入力でのディファレンシャルモードノイズスペクトルはまた、スイッチング周波数の極端部で「ホーン」(horn)および(レギュレータの出力でのディファレンシャルモードノイズスペクトルによって示される傾斜より小さい角度ではあるが)傾斜したスペクトルシーリングを示す。同一の用途および負荷条件に対して、レギュレータの入力でのピークノイズ振幅波形は、レギュレータの出力でのピークノイズ振幅波形より、非線形曲線でない(湾曲が小さい)非線形曲線を含む。スイッチングレギュレータの入力でのピークノイズ振幅波形は、レギュレータの出力でのスイッチングレギュレータのピークノイズ振幅波形より、非線形ではないが、スイッチングレギュレータの入力でのピークノイズ振幅波形は依然、図4に示されるそれに形状が類似している。
従って、レギュレータ入力でのディファレンシャルモードノイズを抑制するために、スイッチング周波数はまた、本発明の周波数変調波形に従って変調さえ得る(例えば、レギュレータ入力でのピークノイズ振幅波形に同調しており、かつ、EQ.5〜15の1つ以上によって近似させられ得る周波数変調波形)。(レギュレータの出力でのピークノイズ振幅波形の非線形性におけるディファレンスと対照的に)レギュレータの入力でのピークノイズ振幅波形の非線形性における差は、異なる近似関数の定数(例えば、EQ.5〜7における定数Ki)に反映される。スイッチングレギュレータの入力でピークノイズ振幅波形に同調している周波数変調波形に従ってスイッチングレギュレータの周波数を変調するために、本発明の周波数変調回路がまた用いられ得る。スイッチングレギュレータの入力でのピークノイズ振幅波形は、スペクトルアナライザを用いて測定され得、または、当業者は、本発明の原理に従って特定の負荷条件および用途に対して波形を導出し得る。
本発明の例示的実施形態が上述されるが、当業者は、本発明を逸脱することなく設計上のマイナーな修正でさまざまな変更および改変がなされ得ることを理解する。例えば、擬似ランダムノイズは、自給式のシフトレジスタ28によってデジタル形式で生成される一方で、当業者は、擬似ランダムノイズ、またはランダムノイズがまた、例えば、アバランシェノイズを増幅することによってアナログ方法によって生成され得ることを理解する。
さらに、擬似ランダム周波数変調およびスロープ補償が、定周波数または拡散スペクトル電流モードスイッチングレギュレータで利用されるとき、上記に記載にされる周波数変調回路は、クロック信号23を外部クロック信号に同期させるために閉ループ同期方法(例えば、PLL)を利用する一方で、開ループ同期方法(例えば、(またインジェクションロック同期)として知られるエッジトリガ同調)がまた、利用され得る。外部クロック信号の各立ち上がり、または立ち下がりが、変換器のスイッチング動作をトリガする。定電流モード、または拡散スペクトル電流モードスイッチングレギュレータにおいて、エッジトリガ同調が、外部の周波数変調回路を用いて利用されるとき(つまり、本発明の周波数変調回路18が、スイッチングレギュレータ、またはICに統合されていないとき)、さらなる測定がスロープ補償に対するスイッチングレギュレータの安定性を維持するために必要とされ得る。本発明の周波数変調回路18は、スイッチングレギュレータ、またはICに統合されているときは、エッジトリガ同調が利用されるときでさえ、スイッチングレギュレータは、さらなく測定の必要なしに安定性を維持しやすい。電圧モード、定オンタイム電流モード、または定オフタイムモードスイッチングレギュレータがまた、PLL同期、またはエッジトリガ同期のいずれかを利用し得る。
ここに記載される電圧を出力する信号発生器のいずれかが、それらの間に電圧電流変換器を配置することによって電流制御された発振器とともに用いられ得ることを当業者はまた理解し得る。同様に、任意の電圧制御された発振器は、それらの間に電流電圧変換器を配置することによって電流を出力するいずれかの信号発生器とともに用いられ得る
さらに、本発明の周波数変調回路18は、非線形出力信号を非線形入力出力転送関数を有する発振器に非線形出力信号を出力するように構成されている信号発生器20を備え得る。同時に非線形信号発生器および非線形発振器は、本発明の周波数変調波形に従って電圧レギュレータのスイッチング周波数を変調するように構成され得る。
さらに、本発明の周波数変調回路18は、非線形出力信号を非線形入力出力転送関数を有する発振器に非線形出力信号を出力するように構成されている信号発生器20を備え得る。同時に非線形信号発生器および非線形発振器は、本発明の周波数変調波形に従って電圧レギュレータのスイッチング周波数を変調するように構成され得る。
加えて、ここに記載されるシーケンシャルな周波数変調回路がスムーズな連続信号を有するスイッチングレギュレータの動作周波数を変調する一方で、本発明のシーケンシャル周波数変調が、本発明の周波数変調波形に近似する曲線に沿って、段階的な態様で、レギュレータのスイッチング周波数を、時間ともにシーケンシャル的に増加し、かつ、減少する値から「ホップ」させる、段階的で、連続的なシーケンシャル信号を有するレギュレータの周波数を変調することを含み得ることを当業者は理解する。例えば、信号発生器20は、図11に示されるソートされた信号21に類似する形状を有する段階的で、連続的なシーケンス信号を出力するように構成された非線形DACを含み得る。
加えて、図4に示され、EQ.4によって表されるピークノイズ振幅波形は、スペクトルアナライザに従って生成される一方で、ピークノイズ振幅波形はまた、他の測定および分析方法(例えば、高速フーリエ変換)を用いて測定、または導出され得る。
本発明の回路はまた、例えば、フィルタリングする、チャタリング抑制する、および安定性および静電放電保護を提供するさらなるコンポーネントを含み得る。さらに、ここに記載される発振器に内蔵されているタイミングコンデンサは、例えば、他のエネルギー蓄積コンポーネント(例えば、インダクタ)と置換され得る。当業者は、例えば、L−C共振発振器といった代替の発振器トポロジーがまた利用され得ることを理解する。
追加的に、本発明の方法および回路が、スイッチング電圧レギュレータに関して記載されているが、本発明はまた、定電流充電器といった任意のスイッチング電力に適用され得る。
さらに、本発明の周波数変調波形は、ディファレンシャルモードノイズの抑制を目的とするためにディファレンシャルモードピークノイズ振幅波形に同調するように記載されるが、本発明の周波数変調波形がまた、発散ノイズのピークノイズ振幅波形に、または、そのノイズの抑制を目的とするためにスイッチングレギュレータの入力もしくは出力での他のノイズモダリティーに同調され得ることを当業者は理解する。
特定の回路がここに記載されるが、この技術分野およびそれ以外の技術分野において既知である無数の信号発生器および発振器回路をを用いて本発明の周波数変調方法が利用され得ることを当業者はまた理解する。例えば、Hardin特許およびDobkin氏らの米国特許5,929,620号(「Dobkin特許」)において記載される回路は、本発明の周波数変調波形に従ってクロック信号の周波数を変調するように構成され得る。
さらに、ここに例示的に表される図は、さまざまなデューティサイクルを有する長方形あるいは正方形であるものとしてクロック信号23を示す一方で、クロック信号23はまた、図13Aに関して示されるランプ波形を含み得る。本発明の精神および範囲内に含まれるすべてのこのような変更および改変をカバーすることが添付の請求項において意図される。
18 周波数変調回路
20 信号発生器
22、74、89、186、220、326 発振器
24 擬似ランダムコード発生器
26 デジタルアナログ変換器(DAC)
20 信号発生器
22、74、89、186、220、326 発振器
24 擬似ランダムコード発生器
26 デジタルアナログ変換器(DAC)
Claims (39)
- スイッチングレギュレータのピークスペクトルノイズを抑制するための回路であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該回路は、
可変信号を生成する信号発生器であって、該信号発生器は、時間の経過とともに信号波形を形成するために該可変信号を変化させるように構成されている、信号発生器と、
該可変信号を用いてクロック信号を生成することにより、周波数変調波形に従って該クロック信号の周波数を変調させる、発振器と
を備え、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調している形状を有する、回路。 - 前記周波数変調波形は、負である時間に対して第2の導関数を有する、請求項1に記載の回路。
- 前記周波数変調波形は、正である時間に対して第1の導関数を有する、請求項2に記載の回路。
- 前記周波数変調波形は、対数関数によって近似される、請求項1に記載の回路。
- 前記周波数変調波形は、平方根関数によって近似される、請求項1に記載の回路。
- 前記周波数変調波形は、逆関数によって近似される、請求項1に記載の回路。
- 前記周波数変調波形は、指数関数によって近似される、請求項1に記載の回路。
- 前記周波数変調波形は、非線形部と、線形部とを有する、請求項1に記載の回路。
- 前記非線形部は、以下の関数:対数関数、指数関数、平方根関数、または逆関数のうちの1つによって近似される、請求項8に記載の回路。
- 前記非線形部は、正である時間に対して第1の導関数を有し、負である時間に対して第2の導関数を有する、請求項8に記載の回路。
- 前記周波数変調波形は、前記スペクトルシーリングを実質的に平坦化する形状を有する、請求項1に記載の回路。
- 前記信号波形は、擬似ランダム信号を含む、請求項1に記載の回路。
- 前記信号発生器は、擬似ランダムコード発生器と、デジタルアナログ変換器とを含む、請求項12に記載の回路。
- 前記擬似ランダムコード発生器は、均一確率密度を有し、前記デジタルアナログ変換器は、前記周波数変調波形の形状に近似する形状を有する入力出力伝達関数を有する、請求項13に記載の回路。
- 前記擬似ランダムコード発生器は、前記周波数変調波形の形状に近似する形状を有する確率密度を有する、請求項13に記載の回路。
- 前記信号波形は、シーケンシャル信号を含む、請求項1に記載の回路。
- 前記信号波形は、昇順でソートされるとき、前記周波数波形の形状に近似する大きさを含む、請求項1に記載の回路。
- 前記発振器は、前記周波数変調波形の形状に近似する入力出力伝達関数を有する、請求項1に記載の回路。
- 前記信号波形は、昇順でソートされるとき、直線に近似する大きさを含む、請求項18に記載の回路。
- 前記発振器は、電圧制御である、請求項1に記載の回路。
- 前記発振器は、電流制御である、請求項1に記載の回路。
- ほぼ一定信号を供給するように構成されている固定周波数回路をさらに含み、
ほぼ一定値で、前記クロック信号の周波数を固定するために、前記発振器は該一定信号を用いて該クロック信号を生成するように前記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効にされるように構成されている、請求項1に記載の回路。 - 外部クロック信号に応答して、同期信号を生成するように構成されている同期回路をさらに含み、
前記クロック信号の周波数を該外部クロック信号の周波数と同期させるために、前記発振器は該同期信号を用いて該クロック信号を生成するように前記信号発生器の少なくとも一部は、ユーザ入力に応答して、無効されるように構成されている、請求項1に記載の回路。 - スイッチングレギュレータのピークスペクトルノイズを抑制するための方法であって、スペクトルシーリングを有するノイズスペクトルが生成され得、
該方法は、
周波数を有するクロック信号を生成することと、
拡散スペクトルモードにおける周波数変調波形に従って該クロック信号の周波数を変調することと
を包含し、
該周波数変調波形は、時間の関数であり、ピークノイズ振幅波形に同調されている形状を有する、方法。 - 前記クロック信号の周波数を変調することは、負である時間に対して第2の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項24に記載の方法。
- 前記クロック信号の周波数を変調することは、正である時間に対して第1の導関数を有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項25に記載の方法。
- 前記クロック信号の周波数を変調することは、対数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することをを包含する、請求項24に記載の方法。
- 前記クロック信号の周波数を変調することは、平方根関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項24に記載の方法。
- 前記クロック信号の周波数を変調することは、逆関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項24に記載の方法。
- 前記クロック信号の周波数を変調することは、指数関数によって近似される周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項24に記載の方法。
- 前記クロック信号の周波数を変調することは、非線形部と、線形部とを有する周波数変調波形を有する該クロック信号の周波数の変調することを包含する、請求項24に記載の方法。
- 前記クロック信号の周波数を変調することは、以下の関数:対数関数、指数関数、平方根関数または逆関数のうちの1つによって近似される非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含む、請求項31に記載の方法。
- 前記クロック信号の周波数を変調することは、非線形部を有する周波数変調波形を有する該クロック信号の周波数の変調することをさらに含み、時間に対する第1の導関数は正であり、時間に対する第2の導関数は負である、請求項31に記載の方法。
- 前記クロック信号の周波数を変調することは、前記スペクトルシーリングを実質的に平坦化する周波数変調波形を有する該クロック信号の周波数の変調を包含する、請求項24に記載の方法。
- 前記クロック信号を変調することは、擬似ランダム周波数変調を用いることを包含する、請求項24に記載の方法。
- 前記クロック信号の周波数を変調することは、シーケンシャル周波数変調を用いることを包含する、請求項24に記載の方法。
- 前記拡散スペクトルモードを無効にすることと、
固定周波数モードにおける固定周波数で前記クロック信号の周波数を維持することと
をさらに包含する、請求項24に記載の方法。 - 前記拡散スペクトルモードを無効にすることと、
前記クロック信号の周波数を外部クロック信号の周波数と同期させることと
をさらに包含する、請求項24に記載の方法。 - 前記クロック信号の周波数を外部クロック信号の周波数と同期させることは、フェーズロックドループ同期を用いて該クロック信号の周波数を外部クロック信号の周波数と同期させることを包含する、請求項38に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161936A JP2006352932A (ja) | 2005-05-02 | 2005-05-02 | スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161936A JP2006352932A (ja) | 2005-05-02 | 2005-05-02 | スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006352932A true JP2006352932A (ja) | 2006-12-28 |
Family
ID=37648175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005161936A Withdrawn JP2006352932A (ja) | 2005-05-02 | 2005-05-02 | スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006352932A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106549582A (zh) * | 2016-10-26 | 2017-03-29 | 北京印刷学院 | 一种降低开关次数的波形连续变换方法 |
JP2017143416A (ja) * | 2016-02-10 | 2017-08-17 | ローム株式会社 | 発振回路 |
-
2005
- 2005-05-02 JP JP2005161936A patent/JP2006352932A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143416A (ja) * | 2016-02-10 | 2017-08-17 | ローム株式会社 | 発振回路 |
CN106549582A (zh) * | 2016-10-26 | 2017-03-29 | 北京印刷学院 | 一种降低开关次数的波形连续变换方法 |
CN106549582B (zh) * | 2016-10-26 | 2019-01-04 | 北京印刷学院 | 一种降低开关次数的波形连续变换方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4550661B2 (ja) | スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 | |
US20060087298A1 (en) | Power factor correction circuit and method of varying switching frequency | |
US9369174B2 (en) | Differentiator based spread spectrum modulator | |
US7679464B2 (en) | Method and apparatus for frequency modulating a periodic signal of varying duty cycle | |
US7898237B2 (en) | System and method for power controller | |
US10333403B2 (en) | Adaptive on-time switching converter | |
US6980060B2 (en) | Adaptive method and apparatus to control loop bandwidth of a phase lock loop | |
US8618850B2 (en) | Device and method for generating clock signals for DC-DC converters | |
EP1689088B1 (en) | Spread spectrum clock generation circuit and a method of controlling thereof | |
US11152855B2 (en) | Multiple dithering profile signal generation | |
EP1359670B1 (en) | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system | |
JP5851421B2 (ja) | 発振器の周波数変調制御のための方法及び装置 | |
US20240030810A1 (en) | Spread spectrum adaptive on time voltage converter | |
JP2006352932A (ja) | スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 | |
KR20010050573A (ko) | 히스테리 스위치-모드 전원의 주파수 제어 | |
US9787186B2 (en) | Area-friendly method for providing duty cycle inverse to supply voltage | |
US20230163769A1 (en) | Low noise phase lock loop (pll) circuit | |
US7199627B2 (en) | DC-DC converter connected to phase locked loop | |
KR102197788B1 (ko) | 카오스 변조 기반 직류-직류 변환기 | |
JP2000175447A (ja) | 半導体集積回路装置 | |
KR20170069732A (ko) | 스펙트럼 확산 클럭 발생기를 이용한 벅 컨버터 | |
Nashed | Variable spurious noise mitigation techniques in hysteretic buck converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |