JP2017143416A - 発振回路 - Google Patents

発振回路 Download PDF

Info

Publication number
JP2017143416A
JP2017143416A JP2016023559A JP2016023559A JP2017143416A JP 2017143416 A JP2017143416 A JP 2017143416A JP 2016023559 A JP2016023559 A JP 2016023559A JP 2016023559 A JP2016023559 A JP 2016023559A JP 2017143416 A JP2017143416 A JP 2017143416A
Authority
JP
Japan
Prior art keywords
current
frequency
oscillation circuit
signal
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016023559A
Other languages
English (en)
Other versions
JP6952444B2 (ja
Inventor
省治 竹中
Shoji Takenaka
省治 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016023559A priority Critical patent/JP6952444B2/ja
Priority to EP17155249.0A priority patent/EP3206301B1/en
Priority to US15/428,333 priority patent/US10348189B2/en
Publication of JP2017143416A publication Critical patent/JP2017143416A/ja
Application granted granted Critical
Publication of JP6952444B2 publication Critical patent/JP6952444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/10—Automotive applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】クロック信号に起因するノイズをより適切に抑制することのできる発振回路を提供する。
【解決手段】発振回路３は、周波数が変動する周期的な周期信号を生成する周期信号生成部（三角波生成部３３）と、前記周期信号に応じた周波数のクロック信号を生成するクロック生成部と、を備える。クロック生成部は、リング状に接続される奇数個のインバータＩＶ１〜ＩＶ３と、前記インバータの出力端それぞれに接続されるコンデンサＣ３１〜Ｃ３３とを有するリングオシレータ部３１と、前記周期信号に応じた電流を前記インバータに供給する可変電流供給部３２と、を備える。
【選択図】図３

Description

本発明は、周波数拡散機能（スペクトラム拡散機能）を備える発振回路に関する。
従来より、クロック信号に起因するノイズを抑制すべくクロック信号の発振周波数を周期的に変動させる機能（いわゆる周波数拡散機能）を備えた発振回路が提案されている。
なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。
特開２０１４−１４３２３５号公報
しかしながら、従来、クロック信号の発振周波数を変動させる周波数は一定であり、当該周波数におけるノイズレベルのピークが大きくなるという問題があった。これにより例えば、発振回路を車両に搭載するとして、車載用のＥＭＩ(Electro Magnetic Interference）に関する規格を満たさない場合もある。
上記状況に鑑み、本発明は、クロック信号に起因するノイズをより適切に抑制することのできる発振回路を提供することを目的とする。
上記目的を達成するために本発明の発振回路は、周波数が変動する周期的な周期信号を生成する周期信号生成部と、
前記周期信号に応じた周波数のクロック信号を生成するクロック生成部と、を備える構成としている（第１の構成）。
また、上記第１の構成において、前記周期信号は、所定の複数の周波数レベルの周期的な切り替えによって周波数が変動することとしてもよい（第２の構成）。
また、上記第２の構成において、前記所定の複数の周波数レベルを切替える周波数は変動することとしてもよい（第３の構成）。
また、上記第１〜第３のいずれかの構成において、前記周期信号は、三角波信号であることとしてもよい（第４の構成）。
また、上記第４の構成において、前記三角波信号は、所定レベルをセンターとして上下に振れる波形であることとしてもよい（第５の構成）。
また、上記第１〜第５のいずれかの構成において、前記クロック生成部は、リング状に接続される奇数個のインバータと、前記インバータの出力端それぞれに接続されるコンデンサとを有するリングオシレータ部と、前記周期信号に応じた電流を前記インバータに供給する可変電流供給部と、を備えることとしてもよい（第６の構成）。
また、上記第６の構成において、前記可変電流供給部は、前記周期信号をデジタル／アナログ変換して電流として出力する電流出力ＤＡＣと、前記電流出力ＤＡＣにより出力される電流をミラーリングして前記インバータに供給するカレントミラーと、を備えることとしてもよい（第７の構成）。
また、上記第１〜第５のいずれかの構成において、前記クロック生成部は、前記周期信号をデジタル／アナログ変換して電流として出力する電流出力ＤＡＣと、前記電流出力ＤＡＣにより出力される電流により充電されるコンデンサと、オンオフ制御により前記コンデンサを充放電させるスイッチと、前記コンデンサの電圧と参照電圧とが入力されるコンパレータと、を備えることとしてもよい（第８の構成）。
また、本発明の一態様に係る半導体装置は、クロック信号を生成する上記第１〜第８のいずれかの構成の発振回路を含み、前記クロック信号を用いてスイッチング電源装置のスイッチング信号を生成することとしている。
また、本発明の一態様に係る表示装置は、上記構成の半導体装置を含むスイッチング電源装置と、前記スイッチング電源装置から電力供給を受ける表示部と、を備えることとしている。
また、上記いずれかの構成の発振回路、上記構成の半導体装置、または上記構成の表示装置は車載用であることが好適である。
本発明によると、クロック信号に起因するノイズをより適切に抑制することが可能となる。
車載用スイッチング電源装置の一構成例を示すブロック図である。 車載用スイッチング電源装置の動作を示すタイミングチャートの一例である。 第１実施形態に係る発振回路の構成を示す回路構成図である。 第２実施形態に係る発振回路の構成を示す回路構成図である。 比較例としての三角波信号およびクロック信号の周波数の波形を示すタイミングチャートである。 本発明の実施形態に係る三角波信号およびクロック信号の周波数の波形例を示すタイミングチャートである。 比較例の周波数拡散によるノイズ低減の一例を示す図である。 本発明の実施形態の周波数拡散によるノイズ低減の一例を示す図である。 車載用液晶表示装置の一例を示す外観図である。
以下に本発明の一実施形態について図面を参照して説明する。なお、ここでは用途の一例として車載用を挙げて説明する。
＜車載用ＬＥＤドライバＩＣ＞
図１は、車載用のスイッチング電源装置の一構成例を示すブロック図である。本構成例のスイッチング電源装置５０は、スイッチングドライバＩＣ１００と、その外部に各々ディスクリートな素子として設けられるコイルＬ１、トランジスタＮ１、ダイオードＤ１、コンデンサＣ１、および抵抗Ｒ１〜Ｒ３を備える。スイッチングドライバＩＣ１００（以下ではＩＣ１００と略称する）は、エラーアンプ１と、コンパレータ２と、発振回路３と、スロープ電圧生成部４と、ＲＳフリップフロップ５と、ドライバ６と、を集積化したシリコンモノリシック半導体集積回路である。
また、ＩＣ１００は、外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ３を有する。図１に例示した車載用のアプリケーションにおいて、ＩＣ１００には、コイルＬ１、と、Ｎチャネル型ＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）であるトランジスタＮ１と、抵抗Ｒ１〜Ｒ３と、ダイオードＤ１と、コンデンサＣ１と、負荷Ｚ１と、が外部接続される。図１における負荷Ｚ１以外の構成によって、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成する昇圧型のスイッチング電源装置５０が構成される。また、スイッチング電源装置５０は、帰還方式としていわゆる電流モード制御方式を用いているが、電圧モード制御方式を用いてもよい。
なお、負荷Ｚ１としては、例えば、車載用液晶表示装置における液晶パネル駆動部（ソースドライバ、ゲートドライバなど）、または車載用ＣＰＵ（Central Processing Unit）などが挙げられる。
コイルＬ１の一端には、入力電圧Ｖｉｎが印加される。入力電圧Ｖｉｎは例えば、不図示のバッテリによって発生する。コイルＬ１の他端は、トランジスタＮ１のドレインとダイオードＤ１のアノードに接続される。トランジスタＮ１のゲートは、外部端子Ｔ１に接続される。トランジスタＮ１のソースおよびバックゲートは、抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端は、接地端に接続される。
ダイオードＤ１のカソードは、コンデンサＣ１の一端に接続される。コンデンサＣ１の他端は、接地端に接続される。ダイオードＤ１とコンデンサＣ１との接続点は、負荷Ｚ１に接続される。ダイオードＤ１とコンデンサＣ１との接続点に、出力電圧Ｖｏｕｔが発生する。また、ダイオードＤ１とコンデンサＣ１との接続点は、抵抗Ｒ２の一端にも接続される。抵抗Ｒ２の他端は、抵抗Ｒ３の一端に接続される。抵抗Ｒ３の他端は、接地端に接続される。抵抗Ｒ２と抵抗Ｒ３との接続点は、外部端子Ｔ３に接続される。出力電圧Ｖｏｕｔが抵抗Ｒ２およびＲ３によって分圧されて生成される帰還電圧Ｖｆｂは、外部端子Ｔ３に印加される。
続いて、ＩＣ１００に集積化された回路ブロックごとの概要を説明する。
エラーアンプ１は、非反転入力端（＋）に印加される参照電圧Ｖｒｅｆと、反転入力端（−）に印加される帰還電圧Ｖｆｂとの差分に応じて誤差電圧Ｖｅｒｒを生成する。
なお、ＩＣ１００にソフトスタート機能を持たせる場合は、エラーアンプ１に非反転入力端を追加し、参照電圧Ｖｒｅｆとは別のソフトスタート電圧を当該非反転入力端に印加するようにしてもよい。この場合、エラーアンプ１は、２つの非反転入力端に印加される電圧のうち最も低いものと、帰還電圧Ｖｆｂとの差分に応じて誤差電圧Ｖｅｒｒを生成する。ソフトスタート電圧は、ＩＣ１００の起動時に、参照電圧Ｖｒｅｆよりも緩やかに立ち上がり、最終的に参照電圧Ｖｒｅｆよりも高い電圧値まで上昇する。従って、ＩＣ１００の起動時には、帰還電圧Ｖｆｂがソフトスタート電圧と一致するように出力帰還制御（ソフトスタート制御）が行われるので、コンデンサＣ１および負荷Ｚ１への突入電流を抑止することができる。
発振回路３は、クロック信号ＣＫを生成する。発振回路３は、クロック信号ＣＫの発振周波数を周期的に変動させる周波数拡散機能を有する。なお、発振回路３の構成および動作については、後ほど詳細に説明する。
スロープ電圧生成部４は、クロック信号ＣＫを用いて鋸歯状のスロープ電圧Ｖｓｌを生成する。
トランジスタＮ１に流れるスイッチング電流Ｉｓを抵抗Ｒ１によって検出して生成される検出電圧Ｖｉｓは、外部端子Ｔ２に発生する。スロープ電圧Ｖｓｌと検出電圧Ｖｉｓが加算されて加算電圧Ｖａｄが生成される。コンパレータ２は、反転入力端（−）に印加される誤差電圧Ｖｅｒｒと非反転入力端（＋）に印加される加算電圧Ｖａｄとを比較して比較信号Ｓｃｐを生成する。
ＲＳフリップフロップ５のセット端子（Ｓ）には、発振回路３によって生成されるクロック信号ＣＫが印加される。ＲＳフリップフロップ５のリセット端子（Ｒ）には、コンパレータ２によって生成される比較信号Ｓｃｐが印加される。ＲＳフリップフロップ５は、リセット端子とセット端子への入力に応じてＱ端子からＰＷＭ(pulse width modulation)信号Ｓｐｗｍを出力する。
ドライバ６は、ＰＷＭ信号Ｓｐｗｍに応じてゲート信号Ｓｇ（スイッチング信号）を生成し、これを外部端子Ｔ１を介してトランジスタＮ１のゲートに印加させることで、トランジスタＮ１のオンオフ制御を行う。
なお、ＩＣ１００は、図１に示した構成以外にも、入力電圧Ｖｉｎから内部基準電圧を生成する基準電圧生成部を備えていてもよい。また、ＩＣ１００は、保護機能として、減電圧検出部、温度異常検出部、過電圧検出部、過電流検出部、ＬＥＤオープン／ショート検出部などを備えていてもよい。
ここで、図２は、ＩＣ１００の動作を示すタイミングチャートの一例である。図２の上段から、クロック信号ＣＫ、加算電圧Ｖａｄ（＝スロープ電圧Ｖｓｌ＋検出電圧Ｖｉｓ）、比較信号Ｓｃｐ、およびＰＷＭ信号Ｓｐｗｍを示す。
クロック信号ＣＫが立ち上がると、スロープ電圧Ｖｓｌが傾きをもって上昇を開始する。また、このとき、セット端子に印加されるクロック信号により、ＲＳフリップフロップ５のＱ端子から出力されるＰＷＭ信号ＳｐｗｍはＨｉｇｈレベルに立ち上がる。
ＰＷＭ信号ＳｐｗｍがＨｉｇｈレベルとなることでドライブ６により生成されるゲート信号ＳｇがＨｉｇｈレベルとなり、トランジスタＮ１はオンとなる。これにより、スイッチング電流Ｉｓが流れ始め、検出電圧Ｖｉｓが上昇を開始する。よって、スロープ電圧Ｖｓｌと検出電圧Ｖｉｓとが加算されて生成される加算電圧Ｖａｄも上昇を開始する。
そして、加算電圧Ｖａｄが誤差電圧Ｖｅｒｒより低い期間では比較信号ＳｃｐはＬｏｗレベルとなる。そして、上昇する加算電圧Ｖａｄが誤差電圧Ｖｅｒｒに達すると、比較信号ＳｃｐがＨｉｇｈレベルとなる。これにより、ＲＳフリップフロップ５はリセットされ、Ｑ端子から出力されるＰＷＭ信号ＳｐｗｍはＬｏｗレベルとなり、ゲート信号ＳｇもＬｏｗレベルとなる。よって、トランジスタＮ１はオフとされる。
このとき、スイッチング電流Ｉｓは遮断され、検出電圧Ｖｉｓはリセットされる。また、スロープ電圧生成部４は、比較信号ＳｃｐがＨｉｇｈレベルとなったことを検出し、スロープ電圧Ｖｓｌをリセットする。従って、加算電圧Ｖａｄがリセットされ、比較信号ＳｃｐはＬｏｗレベルとなる。以降、クロック信号ＣＫが立ち上がるたびに同様の動作が繰り返される。
帰還電圧Ｖｆｂと参照電圧Ｖｒｅｆに基づいて生成される誤差電圧Ｖｅｒｒに応じて、ＰＷＭ信号Ｓｐｗｍのオンデューティが制御され、帰還電圧Ｖｆｂは参照電圧Ｖｒｅｆと一致するように制御される。従って、出力電圧Ｖｏｕｔは一定となるように制御され、負荷Ｚ１に供給される。
なお、図１では、ディスクリート部品群（コイルＬ１、トランジスタＮ１、ダイオードＤ１、コンデンサＣ１、および抵抗Ｒ１〜Ｒ３）によって構成される出力段を昇圧型として構成した例を挙げたが、出力段の構成はこれに限定されるものではなく、降圧型、昇降圧型、ＳＥＰＩＣ型のいずれにも容易に対応することが可能である。
＜発振回路の第１実施形態＞
次に、発振回路３の第１実施形態について説明する。図３は、第１実施形態に係る発振回路３の構成を示す回路構成図である。図３に示す発振回路３は、リングオシレータ部３１と、可変電流供給部３２と、三角波生成部３３（周期信号生成部）と、を有する。なお、リングオシレータ部３１と、可変電流供給部３２からクロック信号ＣＫを生成するクロック生成部が構成される。
リングオシレータ部３１は、インバータＩＶ１〜ＩＶ３と、コンデンサＣ３１〜Ｃ３３と、から構成される。インバータＩＶ１の出力端は、コンデンサＣ３１の一端とインバータＩＶ２の入力端に接続される。コンデンサＣ３１の他端は、接地端に接続される。インバータＩＶ２の出力端は、コンデンサＣ３２の一端とインバータＩＶ３の入力端に接続される。コンデンサＣ３２の他端は、接地端に接続される。インバータＩＶ３の出力端は、コンデンサ３３の一端に接続される。コンデンサ３３の他端は、接地端に接続される。インバータＩＶ３の出力端は、インバータＩＶ１の入力端に接続される。すなわち、インバータＩＶ１〜ＩＶ３は、リング状に接続される。なお、インバータの個数は本実施形態のように３個に限らず、５個以上の奇数個としてもよい。
可変電流供給部３２は、電流出力ＤＡＣ（Ｄ／Ａコンバータ）Ｉｄ１と、カレントミラーＣＭ１と、から構成される。電流出力ＤＡＣＩｄ１は、三角波生成部３３によって生成される三角波信号Ｓｔｒをデジタル／アナログ変換し、電流Ｉ０として出力する。カレントミラーＣＭ１は、電流Ｉ０をミラーリングして、電流Ｉ１〜Ｉ３をそれぞれインバータＩＶ１〜ＩＶ３へ供給する。インバータＩＶ１〜ＩＶ３は、それぞれ電流Ｉ１〜Ｉ３が供給されるラインと接地端との間に直列接続されるＰチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴ（不図示）によって構成される。
電流ＤＡＣＩｄ１によって生成される電流Ｉ０に応じて電流Ｉ１〜Ｉ３が生成され、電流Ｉ１〜Ｉ３に応じてコンデンサＣ３１〜Ｃ３３の充電速度が制御され、インバータＩＶ１〜ＩＶ３の出力遅延が制御され、インバータＩＶ３から出力されるクロック信号ＣＫの周波数が制御される。すなわち、電流Ｉ０に応じてクロック信号ＣＫの周波数が可変となる。電流Ｉ０が大きくなる程、インバータＩＶ１〜ＩＶ３の遅延量が小さくなり、クロック信号ＣＫの周波数は高くなる。
ここで、仮に図５の上段に示すように、三角波信号Ｓｔｒが周波数が一定の信号であるとする。この場合、電流Ｉ０も三角波信号Ｓｔｒと同様の波形となり周波数が一定となる。従って、図５の下段に示すように、クロック信号ＣＫの周波数Ｆｏｓｃは、三角波状となり、その周波数は一定となる。
ここで、図７は、周波数とノイズレベルとの関係の一例を示す。仮にクロック信号ＣＫの周波数Ｆｏｓｃが周波数Ｆｏｓｃ_ｃで一定の場合は、図７の破線に示すように、周波数Ｆｏｓｃ_ｃ周辺におけるノイズレベルのピーク値が大きくなり、許容閾値Ｎｔｈ（一点鎖線）を上回ってしまう。許容閾値Ｎｔｈは、車載用機器のＥＭＩに関する規格によって規定されるノイズレベルの許容閾値である。なお、許容閾値Ｎｔｈは、例えばＡＭ（振幅変調）周波数帯〜ＦＭ（周波数変調）周波数帯にかけては低く、ＡＭ周波数帯より低い周波数帯では高くなる。
ここで、図５の下段に示すように、クロック信号ＣＫの周波数Ｆｏｓｃが、周波数Ｆｏｓｃ_ｃをセンターとして上下に振れて拡散される場合、図７の実線に示すように、周波数Ｆｏｓｃ_ｃ周辺におけるノイズレベルのピーク値を減衰量ΔＤ１だけ抑制することが可能となる。従って、ノイズレベルのピーク値を許容閾値Ｎｔｈ以下に抑えることができる。
しかしながら、周波数Ｆｏｓｃが三角波状に変動する周波数は一定であるため、その周波数をｆ３とすれば、図７の実線に示すように、周波数Ｆｏｓｃ_ｃより低い周波数ｆ３周辺におけるノイズレベルのピーク値が大きくなり、許容閾値Ｎｔｈを上回ってしまう。
そこで、本実施形態では、三角波生成部３３において、図６の上段に示すように周波数ｆのレベルを例えばｆ５→ｆ４→ｆ３→ｆ２→ｆ１→ｆ２→ｆ３→ｆ４→ｆ５（但し、ｆ５＞ｆ４＞ｆ３＞ｆ２＞ｆ１）と周期的に変動させるとして、この周波数ｆで三角波信号Ｓｔｒの周波数を変動させる（図６の中段）。すると、図６の下段に示すように、クロック信号ＣＫの発振周波数Ｆｏｓｃは、三角波状に変動し、その変動の周波数は変動する。
図６の下段に示すように、クロック信号ＣＫの周波数Ｆｏｓｃが、周波数Ｆｏｓｃ_ｃをセンターとして上下に振れて拡散されるので、図８の実線に示すように、周波数Ｆｏｓｃ_ｃ周辺におけるノイズレベルのピーク値は許容閾値Ｎｔｈ以下に抑えることができる。更に、周波数Ｆｏｓｃの変動する周波数は、ｆ３をセンターとしてｆ１〜ｆ５まで変動することになるので、図８の実線に示すように、周波数ｆ３周辺におけるノイズレベルのピーク値を、図７に示したピーク値（図８の破線）よりも減衰量ΔＤ２で抑制し、許容閾値Ｎｔｈ以下に抑えることが可能となる。
このとき、周波数ｆが変動する周波数は一定であり、この周波数をＦ０とすれば、図８に示すように、ｆ３よりも低い周波数Ｆ０周辺におけるノイズレベルのピーク値は比較的に高くなる。しかしながら、許容閾値Ｎｔｈは低周波帯では高くなるので、上記ピーク値は許容閾値Ｎｔｈ以下に抑えることが可能となる。従って、本実施形態によれば、クロック信号ＣＫに起因するノイズレベルをより適切に抑制することができる。
なお、三角波信号Ｓｔｒは、図６の中段に示すように、所定レベルＳｔｒ_ｃをセンターとして上下に振れる波形としており、波形によって所定レベルＳｔｒ_ｃの上下にそれぞれ形成される面積は一致させている。これにより、周波数Ｆｏｓｃの波形によって周波数Ｆｏｓｃ_ｃの上下に形成される面積も一致する。従って、クロック信号ＣＫに基づくＩＣ１００のスイッチング周波数は、平均的に周波数Ｆｏｓｃ_ｃとなって好適なものとなる。
また、三角波信号Ｓｔｒの代わりに他の周期的な信号を用いることも可能であり、例えばサイン波信号を適用してもよい。
また、周波数ｆは周期的に変動させることに限らず、例えばランダム関数を用いて変動させることとしてもよい。
また、周波数ｆを周期的に変動させる周波数は一定とすることに限らず、変動させてもよい（この変動は、周期的でもランダムでもよい）。これにより、周波数ｆを変動させる周波数（例えば図８の周波数Ｆ０周辺の帯域）におけるノイズレベルのピーク値を抑制することが可能となる。
＜発振回路の第２実施形態＞
次に、発振回路３の第２実施形態について説明する。図４は、第２実施形態に係る発振回路３の構成を示す回路構成図である。図４に示す発振回路３は、電流出力ＤＡＣＩｄ２と、スイッチＳＷ１と、コンデンサＣ３４と、コンパレータＣＰ１と、三角波生成部３３（周期信号生成部）と、を有する。なお、電流出力ＤＡＣＩｄ２と、スイッチＳＷ１と、コンデンサＣ３４と、コンパレータＣＰ１から、クロック信号ＣＫを生成するクロック生成部が構成される。
スイッチＳＷ１とコンデンサＣ３４の各一端は、電流出力ＤＡＣＩｄ２に接続される。スイッチＳＷ１とコンデンサＣ３４の各他端は、接地端に接続される。スイッチＳＷ１とコンデンサＣ３４との接続点は、コンパレータＣＰ１の非反転端（＋）に接続される。コンパレータＣＰ１の反転端（−）には、参照電圧Ｖｒｅｆ２が印加される。
電流出力ＤＡＣＩｄ２は、三角波生成部３３により生成される三角波信号Ｓｔｒをデジタル／アナログ変換し、電流Ｉ４として出力する。スイッチＳＷ１のオンオフ制御が繰り返されることでコンデンサＣ３４の充放電が繰り返され、コンパレータＣＰ１からクロック信号ＣＫが出力される。
電流Ｉ４に応じてコンデンサＣ３４の充電速度が制御され、クロック信号ＣＫの周波数が制御される。すなわち、三角波信号Ｓｔｒに応じてクロック信号ＣＫの周波数が可変となる。電流Ｉ４が大きい程、クロック信号ＣＫの周波数は高くなる。
本実施形態でも、第１実施形態と同様に、三角波信号Ｓｔｒは図６に示すような周波数が変動するような三角波として与えられる。これにより、電流Ｉ４も三角波信号Ｓｔｒと同様な波形となり、クロック信号ＣＫの周波数Ｆｏｓｃも図６に示すような周波数が変動する三角波となる。
従って、本実施形態においても、第１実施形態と同様に周波数拡散機能においてノイズレベルのピーク値を適切に抑制する効果を奏することができる。なお、高周波のクロック信号ＣＫを生成するには第１実施形態のリングオシレータを用いた発振回路のほうが好適となる。
また、第１実施形態で述べた変形例についても同様に第２実施形態に適用することが可能である。
＜車載用液晶表示装置＞
スイッチング電源装置５０は、例えば、図９に示すような車両に搭載される液晶表示装置Ｘに適用することが好適である。液晶表示装置Ｘに備えられる液晶パネルＸ１には、例えばナビゲーション情報や車両後方の撮像画像などが表示される。この場合、スイッチング電源装置５０は、負荷Ｚ１として、液晶パネルＸ１を駆動するソースドライバ、ゲートドライバなどに出力電圧Ｖｏｕｔを供給する。
＜その他の変形例＞
また、本発明の構成は、上記実施形態の他、発明の趣旨を逸脱しない範囲で種々の変更を加えることができる。例えば、上記実施形態では、本発明を車載用のスイッチング電源装置に適用した構成を例に挙げて説明したが、本発明の適用対象はこれに限らず、テレビ、タブレット等の表示パネル駆動用のスイッチング電源装置に適用される発振回路など、周波数拡散機能を備えた発振回路全般である。
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。
本発明は、例えば車載用スイッチング電源装置の発振回路に利用することができる。
５０ スイッチング電源装置
１００ スイッチングドライバＩＣ
１ エラーアンプ
２ コンパレータ
３ 発振回路
３１ リングオシレータ部
３２ 可変電流供給部
３３ 三角波生成部
ＩＶ１〜ＩＶ３ インバータ
Ｃ３１〜Ｃ３４ コンデンサ
Ｉｄ１、Ｉｄ２ 電流出力ＤＡＣ
ＳＷ１ スイッチ
ＣＰ１ コンパレータ
４ スロープ電圧生成部
５ ＲＳフリップフロップ
６ ドライバ
Ｒ１〜Ｒ３ 抵抗
Ｌ１ コイル
Ｎ１ トランジスタ
Ｄ１ ダイオード
Ｃ１ コンデンサ
Ｚ１ 負荷
Ｔ１〜Ｔ３ 外部端子
Ｘ 液晶表示装置
Ｘ１ 液晶パネル

Claims (11)

  1. 周波数が変動する周期的な周期信号を生成する周期信号生成部と、
    前記周期信号に応じた周波数のクロック信号を生成するクロック生成部と、を備えることを特徴とする発振回路。
  2. 前記周期信号は、所定の複数の周波数レベルの周期的な切り替えによって周波数が変動することを特徴とする請求項１に記載の発振回路。
  3. 前記所定の複数の周波数レベルを切替える周波数は変動することを特徴とする請求項２に記載の発振回路。
  4. 前記周期信号は、三角波信号であることを特徴とする請求項１〜請求項３のいずれか１項に記載の発振回路。
  5. 前記三角波信号は、所定レベルをセンターとして上下に振れる波形であることを特徴とする請求項４に記載の発振回路。
  6. 前記クロック生成部は、
    リング状に接続される奇数個のインバータと、前記インバータの出力端それぞれに接続されるコンデンサとを有するリングオシレータ部と、
    前記周期信号に応じた電流を前記インバータに供給する可変電流供給部と、を備えることを特徴とする請求項１〜請求項５のいずれか１項に記載の発振回路。
  7. 前記可変電流供給部は、
    前記周期信号をデジタル／アナログ変換して電流として出力する電流出力ＤＡＣと、
    前記電流出力ＤＡＣにより出力される電流をミラーリングして前記インバータに供給するカレントミラーと、を備えることを特徴とする請求項６に記載の発振回路。
  8. 前記クロック生成部は、
    前記周期信号をデジタル／アナログ変換して電流として出力する電流出力ＤＡＣと、
    前記電流出力ＤＡＣにより出力される電流により充電されるコンデンサと、
    オンオフ制御により前記コンデンサを充放電させるスイッチと、
    前記コンデンサの電圧と参照電圧とが入力されるコンパレータと、を備えることを特徴とする請求項１〜請求項５のいずれか１項に記載の発振回路。
  9. クロック信号を生成する請求項１〜請求項８のいずれか１項に記載の発振回路を含み、
    前記クロック信号を用いてスイッチング電源装置のスイッチング信号を生成することを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置を含むスイッチング電源装置と、
    前記スイッチング電源装置から電力供給を受ける表示部と、を備えることを特徴とする表示装置。
  11. 車載用であることを特徴とする請求項１〜請求項８のいずれか１項に記載の発振回路、請求項９に記載の半導体装置、または請求項１０に記載の表示装置。
JP2016023559A 2016-02-10 2016-02-10 発振回路 Active JP6952444B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016023559A JP6952444B2 (ja) 2016-02-10 2016-02-10 発振回路
EP17155249.0A EP3206301B1 (en) 2016-02-10 2017-02-08 Oscillation circuit
US15/428,333 US10348189B2 (en) 2016-02-10 2017-02-09 Oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016023559A JP6952444B2 (ja) 2016-02-10 2016-02-10 発振回路

Publications (2)

Publication Number Publication Date
JP2017143416A true JP2017143416A (ja) 2017-08-17
JP6952444B2 JP6952444B2 (ja) 2021-10-20

Family

ID=58016567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016023559A Active JP6952444B2 (ja) 2016-02-10 2016-02-10 発振回路

Country Status (3)

Country Link
US (1) US10348189B2 (ja)
EP (1) EP3206301B1 (ja)
JP (1) JP6952444B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161473A (ja) * 2018-03-14 2019-09-19 アンリツ株式会社 スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法
JP2020010563A (ja) * 2018-07-11 2020-01-16 株式会社デンソーテン ゲートドライバ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454483A (en) * 1982-03-25 1984-06-12 Cubic Corporation Temperature compensation of an oscillator by fractional cycle synthesis
JPH10200396A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd フェーズ・ロックド・ループ回路およびそれを用いた信号再生回路
JP2004207846A (ja) * 2002-12-24 2004-07-22 Fujitsu Ltd スペクトラム拡散クロック発生回路
JP2006352932A (ja) * 2005-05-02 2006-12-28 Linear Technol Corp スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路
JP2007208705A (ja) * 2006-02-02 2007-08-16 Ricoh Co Ltd スペクトラム拡散クロック発生回路
US20080130712A1 (en) * 2006-10-30 2008-06-05 Chaitanya Chava Switched-current oscillator for clock-frequency spreading
JP2014143235A (ja) * 2013-01-22 2014-08-07 Rohm Co Ltd 発振回路
JP2014236471A (ja) * 2013-06-05 2014-12-15 スパンション エルエルシー リングオシレータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910471A (en) * 1989-02-15 1990-03-20 Ict International Cmos Technology, Inc. CMOS ring oscillator having frequency independent of supply voltage
JP2002341959A (ja) * 2001-05-15 2002-11-29 Rohm Co Ltd クロック信号発生方法及び装置
US6975148B2 (en) * 2002-12-24 2005-12-13 Fujitsu Limited Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US7355461B2 (en) * 2004-12-15 2008-04-08 Asahi Kasei Microsystems Co., Ltd. Waveform generating circuit and spread spectrum clock generator
US8508267B1 (en) * 2012-01-24 2013-08-13 Texas Instruments Incorporated Loop filter for current-controlled-oscillator-based phase locked loop
CN203942514U (zh) * 2013-11-18 2014-11-12 中国电子科技集团公司第四十一研究所 TD-LTE-Advanced综测仪中合成本振装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454483A (en) * 1982-03-25 1984-06-12 Cubic Corporation Temperature compensation of an oscillator by fractional cycle synthesis
JPH10200396A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd フェーズ・ロックド・ループ回路およびそれを用いた信号再生回路
JP2004207846A (ja) * 2002-12-24 2004-07-22 Fujitsu Ltd スペクトラム拡散クロック発生回路
JP2006352932A (ja) * 2005-05-02 2006-12-28 Linear Technol Corp スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路
JP2007208705A (ja) * 2006-02-02 2007-08-16 Ricoh Co Ltd スペクトラム拡散クロック発生回路
US20080130712A1 (en) * 2006-10-30 2008-06-05 Chaitanya Chava Switched-current oscillator for clock-frequency spreading
JP2014143235A (ja) * 2013-01-22 2014-08-07 Rohm Co Ltd 発振回路
JP2014236471A (ja) * 2013-06-05 2014-12-15 スパンション エルエルシー リングオシレータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161473A (ja) * 2018-03-14 2019-09-19 アンリツ株式会社 スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法
JP2020010563A (ja) * 2018-07-11 2020-01-16 株式会社デンソーテン ゲートドライバ

Also Published As

Publication number Publication date
US10348189B2 (en) 2019-07-09
EP3206301B1 (en) 2021-04-07
EP3206301A2 (en) 2017-08-16
JP6952444B2 (ja) 2021-10-20
US20170229079A1 (en) 2017-08-10
EP3206301A3 (en) 2017-10-18

Similar Documents

Publication Publication Date Title
US7202644B2 (en) DC—DC converting method and apparatus
US7403049B2 (en) Triangular wave generation circuit
JP6023468B2 (ja) スイッチング電源装置
JP4666345B2 (ja) チャージポンプ回路
JP2010063276A (ja) 電流モード制御型スイッチングレギュレータ
JP2012100376A (ja) スイッチング電源装置
JP2022534880A (ja) 複数のディザリングプロファイル信号生成
JP2011172321A (ja) 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具
JP6812133B2 (ja) 自動調整発振器及びそれを用いたスイッチング電源
EP2293423B1 (en) Power supply and DC-DC conversion
JP2013243875A (ja) スイッチング電源装置
JP6952444B2 (ja) 発振回路
JP6457242B2 (ja) スイッチング電源装置
JP2018129907A (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、車載電装機器
TWI463803B (zh) 責任週期產生器及電源轉換器
JP2014113011A (ja) スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器
WO2012101683A1 (ja) 鋸波生成回路
JP6863789B2 (ja) スイッチングレギュレータ
JP2006174630A (ja) スイッチング電源の制御方法、制御回路および電源装置
KR100960799B1 (ko) 지터링 방식의 발진기
JP2007288851A (ja) 最大デューティ制御回路およびそれを用いたｄｃ−ｄｃコンバータならびに電子機器
JP2004104883A (ja) スイッチング電源装置およびそれを用いた電子装置
JP4400145B2 (ja) 電源装置
JP4973404B2 (ja) スイッチング電源装置
JP5294690B2 (ja) 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201109

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201211

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201215

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210302

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210615

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20210726

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210803

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210928

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210928

R150 Certificate of patent or registration of utility model

Ref document number: 6952444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250