TWI463803B - 責任週期產生器及電源轉換器 - Google Patents

Description

責任週期產生器及電源轉換器

本發明係指一種責任週期產生器，尤指一種具有抗雜訊功能之責任週期產生器。

電子裝置通常包含有不同的元件，每一元件所需的操作電壓可能都不同。因此，在電子裝置中，需要透過直流對直流電壓轉換電路，達到電壓準位的調節(升壓或降壓)，並使之穩定在所設定的電壓值。依不同的電源需求，可延伸出許多不同型態的直流對直流電壓轉換器，但其皆源自於降壓式轉換器(Buck/Step Down Converter)及升壓式轉換器(Boost/Step Up Converter)。顧名思義，降壓式轉換器可將輸入端的直流電壓下降至一預設電壓準位，而升壓式轉換器則可提升輸入端的直流電壓。不論降壓式轉換器或升壓式轉換器，隨著電路技術的演進，兩者皆已演變出許多變化，以適用於不同的架構，或符合不同的需求。

舉例來說，請參考第1圖，第1圖為習知一電源轉換器10之示意圖。電源轉換器10用來將一輸入電壓V_IN 轉換為一穩定輸出電壓V_OUT ，其包含有一驅動級電路11、一輸出級電路12、一時脈產生器13、一責任週期(Duty Cycle)產生器14、一回授電路16及一補償電路18。驅動級電路11包含有一上橋開關HS、一下橋開關LS及前級驅動器15、17，其係根據責任週期產生器14所產生之責任週期訊號S_DUTY ，經由前級驅動器15、17轉換為前級驅動訊號UG、LG，以分別控制上橋開關HS及下橋開關LS之啟閉，使上橋開關HS及下橋開關LS分別於導通與關閉之間相互切換，即上橋開關HS導通而下橋開關LS關閉，接著上橋開關HS關閉而下橋開關LS導通，進而於輸出端產生一切換訊號phase至輸出級電路12。輸出級電路12包含有一電感L及一輸出電容C_LOAD ，耦接於驅動級電路11之輸出端與接地端之間，其可根據驅動級電路11所輸出的切換訊號phase，使電感L持續切換於充電與放電兩種狀態，並配合輸出電容C_LOAD 的穩壓功能，使輸出電壓V_OUT 維持在預設電壓值。回授電路16係將輸出電壓V_OUT 經過調整單元AD轉換為回授電壓FB之後，藉由比較器OPA比較回授電壓FB與內部參考電壓REF之誤差量，產生比較訊號COMP至責任週期產生器14，供責任週期產生器14產生責任週期訊號S_DUTY 之依據。其中，回授電壓FB等於K倍的輸出電壓V_OUT ，K為任意常數。補償電路18包含有電容C1、C2以及電阻R，用來補償電源轉換器10整體的頻率響應，提高電源轉換器10的穩定度。

請繼續參考第2圖，第2圖為第1圖中責任週期產生器14之詳細結構示意圖。責任週期產生器14包含有一比較器25、反相器IV1、IV2、IV3、一正反器21以及一三角波產生器22。責任週期產生器14各元件的連接方式如第2圖所示，時脈產生器13輸出時脈訊號CLK至三角波產生器22以觸發三角波產生器產生三角波訊號RAMP。當比較訊號COMP大於三角波訊號RAMP時，比較器25輸出高邏輯電位；當比較訊號COMP小於三角波訊號RAMP時，比較器25輸出低邏輯電位。因此，當時脈訊號CLK為高邏輯電位時，正反器21的設置輸入端為高邏輯電位，將責任週期訊號S_DUTY 設置為高邏輯電位，以開啟上橋開關HS；當時脈訊號CLK為低邏輯電位以及比較器25輸出高邏輯電位時，正反器21的重置輸入端為高邏輯電位，將責任週期訊號S_DUTY 重置為低邏輯電位，以關閉上橋開關HS。如此一來，責任週期產生器14即可產生高低邏輯電位交替的責任週期訊號S_DUTY ，控制上橋開關HS及下橋開關LS之閉啟。

理想的三角波訊號RAMP應呈現規則的鋸齒狀，然而，在實際應用上，三角波訊號RAMP並非理想的鋸齒狀，在三角波產生器22中，主要藉由時脈訊號CLK控制其內部的積分器進行充放電，而在時脈訊號CLK上升初期，由於三角波產生器22中的寄生電感會使積分器產生暫態(Transient State)反應，因此三角波訊號RAMP由低電壓上升初期，具有漣漪(Ripple)或小突波(Glitch)的波形。請參考第3圖，第3圖為責任週期產生器14之非理想的三角波訊號RAMP、理想的比較訊號COMP、週期訊號S_DUTY 以及時脈訊號CLK之波形示意圖。如第3圖所示，若比較訊號COMP的電壓值較低，非理想的三角波訊號RAMP來回振盪於比較訊號COMP之間，即使是小量的漣漪也會使責任週期產生器14產生錯誤的責任週期訊號S_DUTY 。換句話說，若電源轉換器10操作於低責任週期，則越容易受三角波訊號RAMP非理想性影響，產生錯誤的輸出電壓V_OUT 。

除此之外，在實際應用上，電源轉換器10可透過半導體製程整合為一電源晶片，然而，補償電容C1、C2的電容值通常為毫微法拉(n Farad)等級，而補償電阻R的電容值通常為百萬歐姆(M ohm)等級。由於半導體製程的限制，補償電路18往往被設置於電源轉換器10的外部電路中。因此，比較訊號COMP則易於受外部元件的訊號干擾，連帶地影響責任週期產生器14產生的週期訊號S_DUTY 也受雜訊干擾，導致電源轉換器10的輸出電壓V_OUT 受影響。

舉例來說，請參考第4圖，第4圖為責任週期產生器14之理想的三角波訊號RAMP、受雜訊干擾的比較訊號COMP、週期訊號S_DUTY 以及時脈訊號CLK之波形示意圖。如第4圖所示，理想的三角波訊號RAMP呈現規則的鋸齒狀，比較訊號COMP受外部雜訊(glitch)干擾呈現不規則的訊號圖形，受雜訊干擾的比較訊號COMP來回振盪於三角波訊號RAMP之間，即比較訊號COMP忽大忽小於三角波訊號RAMP，使得比較器25輸出忽高忽低的邏輯電位，正反器21因此輸出忽高忽低的責任週期訊號S_DUTY 至電源轉換器10，進而使電源轉換器10產生錯誤的輸出電壓V_OUT 。請注意，若比較訊號COMP的電壓值較低，上述情況則愈加顯著，即使是小量的雜訊也會使責任週期產生器14產生錯誤的責任週期訊號S_DUTY 。換句話說，若電源轉換器10操作於低責任週期，則越容易受雜訊干擾，產生錯誤的輸出電壓V_OUT 。

因此，為了避免電源轉換器10操作在低責任週期時，因為內部電路的非理想效應，或是受到外部雜訊的干擾，產生錯誤的責任週期訊號S_DUTY ，連帶產生錯誤的輸出電壓V_OUT ，習知技術實有改善之必要。

因此，本發明之主要目的在於提供一種責任週期產生器及電源轉換器。

本發明揭露一種責任週期產生器，用來產生一責任週期訊號於一電源轉換器，包含有一第一反相器，耦接於一時脈訊號，用來反相該時脈訊號；一第二反相器，串接於該第一反相器，用來輸出該時脈訊號；一訊號保護單元，包含有一輸入端，耦接於該責任週期訊號，該訊號保護單元產生一遮蔽脈衝，用來將該責任週期訊號轉換為一保護責任週期訊號；一比較器，包含有一正輸入端，耦接於該電源轉換器之一比較訊號，一負輸入端，耦接於一三角波訊號，用來比較該三角波訊號與該比較訊號，以產生一比較結果；一反或閘，包含有一第一輸入端，耦接於該比較結果，以及一第二輸入端，耦接於該訊號保護單元之一輸出端，用來根據該比較結果以及該保護責任週期訊號，產生一重置訊號；一正反器，包含有一設置輸入端，耦接於該第二反相器之一輸出端，一重置輸入端，耦接於該反或閘之一輸出端，以及一輸出端，用來根據該時脈訊號以及該重置訊號，輸出一開啟訊號；以及一及閘，包含有一第一輸入端，耦接於該正反器之該輸出端，以及一第二輸入端，耦接於該第一反相器之該輸出端以及該第二反相器之該輸入端，用來根據該反相之時脈訊號以及該開啟訊號，產生該責任週期訊號。

本發明另揭露一種電源轉換器，用來將一輸入電壓轉換為一輸出電壓，包含有一責任週期產生器，用來產生一責任週期訊號，包含有一第一反相器，耦接於一時脈訊號，用來反相該時脈訊號；一第二反相器，串接於該第一反相器，用來輸出該時脈訊號；一訊號保護單元，包含有一輸入端，耦接於該責任週期訊號，該訊號保護單元產生一遮蔽脈衝，用來將該責任週期訊號轉換為一保護責任週期訊號；一比較器，包含有一正輸入端，耦接於該電源轉換器之一比較訊號，一負輸入端，耦接於一三角波訊號，用來比較該三角波訊號與該比較訊號，以產生一比較結果；一反或閘，包含有一第一輸入端，耦接於該比較結果，以及一第二輸入端，耦接於該訊號保護單元之一輸出端，用來根據該比較結果以及該保護責任週期訊號，產生一重置訊號；一正反器，包含有一設置輸入端，耦接於該第二反相器之一輸出端，一重置輸入端，耦接於該反或閘之一輸出端，以及一輸出端，用來根據該時脈訊號以及該重置訊號，輸出一開啟訊號；以及一及閘，包含有一第一輸入端，耦接於該正反器之該輸出端，以及一第二輸入端，耦接於該第一反相器之該輸出端以及該第二反相器之該輸入端，用來根據該反相之時脈訊號以及該開啟訊號，產生該責任週期訊號；一驅動級電路，耦接於該責任週期產生器之一輸出端，用來根據該責任週期訊號，輸出一切換訊號；一輸出級電路，耦接於該驅動級電路之一輸出端，用來根據該切換訊號，產生該輸出電壓；以及一回授電路，耦接於該輸出級電路與該責任週期產生器之間，用來根據該輸出電壓，輸出該比較訊號至該責任週期產生器。

請參考第5圖，第5圖為本發明實施例一責任週期產生器50之示意圖。責任週期產生器50可用來替換電源轉換器10中的責任週期產生器14，其中電源轉換器10較佳為一電壓模式電源轉換器。責任週期產生器50包含有反相器IV1、IV2、一正反器21、一三角波產生器22、一訊號保護單元52、一反或閘53(NOR gate)、一及閘54(AND gate)以及一比較器25。如第5圖所示，比較器25之正輸入端耦接於電源轉換器10之比較訊號COMP，其負輸入端耦接於三角波產生器22以接收三角波訊號RAMP，比較器25用來比較三角波訊號RAMP與比較訊號COMP，以產生一比較結果OUT。訊號保護單元52用來接收責任週期訊號S_DUTY ，其內部產生一遮蔽脈衝BKP，使責任週期訊號S_DUTY 於遮蔽脈衝BKP的持續時間(Duration)內具有高邏輯電位，以產生一保護責任週期訊號S_{DUTY_B} 。反或閘53的輸入端耦接於比較結果OUT以及保護責任週期訊號S_{DUTY_B} ，用來根據比較結果OUT以及保護責任週期訊號S_{DUTY_B} ，產生一重置訊號R_SET 。正反器21的重置輸入端耦接於重置訊號R_SET ，其設置輸入端耦接於反相器IV2之輸出端，用來根據時脈訊號CLK以及重置訊號R_SET ，輸出一開啟訊號DUTY_ON。及閘54耦接於反相器IV1之輸出端以及反相器IV2之輸入端，用來根據反相的時脈訊號以及開啟訊號DUTY_ON，產生責任週期訊號S_DUTY 。

詳細來說，當時脈訊號CLK具有高邏輯電位且比較訊號COMP大於三角波訊號RAMP時，正反器21的設置輸入端具有高邏輯電位且比較結果OUT具有高邏輯電位，比較結果OUT通過反或閘53轉為低邏輯電位，因此正反器21的重置輸入端具有低邏輯電位，使得正反器21輸出具有高邏輯電位的開啟訊號DUTY_ON。同時，反相的時脈訊號具有低邏輯電位，及閘54根據開啟訊號DUTY_ON以及時脈訊號，產生具有低邏輯電位的責任週期訊號S_DUTY 。直到時脈訊號CLK轉為低邏輯電位時，時脈訊號轉為高邏輯電位，責任週期訊號S_DUTY 的邏輯電位控制權轉由開啟訊號DUTY_ON控制，使得及閘54輸出高邏輯電位的責任週期訊號S_DUTY 。如此一來，責任週期產生器50即可在時脈訊號CLK的持續時間內，使責任週期訊號S_DUTY 維持低邏輯電位，以避免三角波訊號RAMP由低電壓上升初期的漣漪波形。當時脈訊號CLK轉為低邏輯電位時，及閘54輸出高邏輯電位的責任週期訊號S_DUTY ，藉此避免產生忽高忽低的責任週期訊號S_DUTY 。

接著，高邏輯電位的責任週期訊號S_DUTY 通過前級驅動器15轉為前級驅動訊號UG，以導通上橋開關HS，產生輸出電壓V_OUT 。輸出電壓V_OUT 通過調整單元AD轉換為回授電壓FB，回授電壓FB與參考電壓REF比較後產生比較訊號COMP。因為設置於電源轉換器10外部電路的補償電路18易受雜訊干擾，連帶使比較訊號COMP受雜訊干擾。為避免此情況，訊號保護單元52內部產生遮蔽脈衝BKP，強制責任週期訊號S_DUTY 於遮蔽脈衝BKP的持續時間內保持高邏輯電位，產生保護責任週期訊號S_{DUTY_B} 。如此一來，縱使比較訊號COMP受雜訊干擾，導致比較器25輸出忽高忽低之邏輯電位的比較結果OUT，訊號保護單元52可強制責任週期訊號S_DUTY 於遮蔽脈衝BKP的持續時間內具有高邏輯電位，如此即可避免正反器21輸出忽高忽低的責任週期訊號S_DUTY 至電源轉換器10，達到訊號保護之功效。值得注意的是，遮蔽脈衝BKP的一脈寬W_BKP 可依實際需求任意調整，只要小於責任週期訊號的一脈寬W_D 即可。

請參考第6圖，第6圖為責任週期產生器50之三角波訊號RAMP、比較訊號COMP、時脈訊號CLK、比較結果OUT、週期訊號S_DUTY 、以及遮蔽脈衝BKP之電壓訊號圖。如第6圖所示，當時脈訊號CLK上升為高邏輯電位時，三角波訊號RAMP由零電位開使上升，比較訊號COMP大於三角波訊號RAMP，比較器21輸出高邏輯電位的比較結果OUT。低邏輯電位的時脈訊號控制及閘54輸出低邏輯電位的責任週期訊號S_DUTY ，以避免時脈訊號CLK切換時，非理想三角波訊號RAMP的暫態反應。

接著，當時脈訊號CLK轉為低邏輯電位時，比較訊號COMP仍然大於三角波訊號RAMP，比較器21維持輸出高邏輯電位的比較結果OUT。若受雜訊干擾的比較訊號COMP導致比較器21輸出忽高忽低的比較結果OUT，則將責任週期訊號S_DUTY 輸入至訊號保護單元52後，據以輸出至反或閘53，以在遮蔽脈衝BKP的持續時間內，強制責任週期訊號S_DUTY 維持高邏輯電位。直到比較訊號COMP大於三角波訊號RAMP時，責任週期訊號S_DUTY 轉為低邏輯電位。

簡言之，在時脈訊號CLK的持續時間內，藉由時脈訊號控制及閘54輸出低邏輯電位的責任週期訊號S_DUTY ，以避免時脈訊號CLK切換造成的非理想暫態反應。另一方面，當時脈訊號CLK轉為低邏輯電位，在遮蔽脈衝BKP的持續時間內，強制責任週期訊號S_DUTY 維持高邏輯電位，以避免受雜訊干擾的比較訊號COMP導致責任週期產生器50產生忽高忽低的責任週期訊號S_DUTY ，進而達到訊號保護之功效。

綜上所述，習知的責任週期產生器因為電路本身的非理想因素，或是外在雜訊的干擾，導致電源轉換器操作在低責任週期時，產生忽高忽低的責任週期訊號S_DUTY ，連帶產生錯誤的輸出電壓V_OUT 。相較之下，本發明之責任週期產生器係在時脈訊號的持續時間內，控制責任週期訊號維持低邏輯電位；並且利用訊號保護單元強制控制責任週期訊號維持高邏輯電位，如此可同時改善上述缺失，達到訊號保護之功效。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．電源轉換器

11．．．驅動級電路

12．．．輸出級電路

13．．．時脈產生器

14、50．．．責任週期產生器

15、17．．．前級驅動器

16．．．回授電路

18．．．補償電路

HS．．．上橋開關

LS．．．下橋開關

UG、LG．．．前級驅動訊號

phase．．．切換訊號

L．．．電感

C_LOAD ．．．輸出電容

V_IN ．．．輸入電壓

V_OUT ．．．輸出電壓

REF．．．參考電壓

FB．．．回授電壓

AD．．．調整單元

C1、C2．．．電容

R．．．電阻

IV1、IV2、IV3．．．反相器

21．．．正反器

22．．．三角波產生器

52．．．訊號保護單元

53．．．反或閘

54．．．及閘

25、OPA．．．比較器

COMP．．．比較訊號

RAMP．．．三角波訊號

OUT．．．比較結果

BKP．．．遮蔽脈衝

R_SET ．．．重置訊號

CLK、．．．時脈訊號

DUTY_ON．．．開啟訊號

S_DUTY ．．．責任週期訊號

S_{DUTY_B} ．．．保護責任週期訊號

W_D 、W_BKP ．．．脈寬

K．．．常數

第1圖為習知一電源轉換器之示意圖。

第2圖為第1圖中責任週期產生器之結構示意圖。

第3圖為第2圖中責任週期產生器之非理想的三角波訊號、理想的比較訊號、週期訊號以及時脈訊號之波形示意圖。

第4圖為第2圖中責任週期產生器之理想的三角波訊號、受雜訊干擾的比較訊號、週期訊號以及時脈訊號之波形示意圖。

第5圖為本發明實施例一責任週期產生器之示意圖。

第6圖為第5圖中責任週期產生器之三角波訊號、比較訊號、時脈訊號、比較結果、週期訊號、以及遮蔽脈衝之波形示意圖。

50．．．責任週期產生器

IV1、IV2．．．反相器

21．．．正反器

22．．．三角波產生器

52．．．訊號保護單元

53．．．反或閘

54．．．及閘

25．．．比較器

COMP．．．比較訊號

RAMP．．．三角波訊號

OUT．．．比較結果

BKP．．．遮蔽脈衝

S_{DUTY_B} ．．．保護責任週期訊號

R_SET ．．．重置訊號

CLK、．．．時脈訊號

DUTY_ON．．．開啟訊號

S_DUTY ．．．責任週期訊號

Claims (19)

1. 一種責任週期產生器，用來產生一責任週期訊號於一電源轉換器，包含有：一第一反相器，耦接於一時脈訊號，用來反相該時脈訊號；一第二反相器，串接於該第一反相器，用來輸出該時脈訊號；一訊號保護單元，包含有一輸入端，耦接於該責任週期訊號，該訊號保護單元產生一遮蔽脈衝，用來將該責任週期訊號轉換為一保護責任週期訊號；一比較器，包含有一正輸入端，耦接於該電源轉換器之一比較訊號，一負輸入端，耦接於一三角波訊號，用來比較該三角波訊號與該比較訊號，以產生一比較結果；一反或閘(NOR gate)，包含有一第一輸入端，耦接於該比較結果，以及一第二輸入端，耦接於該訊號保護單元之一輸出端，用來根據該比較結果以及該保護責任週期訊號，產生一重置訊號；一正反器(SR-latch)，包含有一設置輸入端，耦接於該第二反相器之一輸出端，一重置輸入端，耦接於該反或閘之一輸出端，以及一輸出端，用來根據該時脈訊號以及該重置訊號，輸出一開啟訊號；以及一及閘(AND gate)，包含有一第一輸入端，耦接於該正反器之該輸出端，以及一第二輸入端，耦接於該第一反相器之該輸出端以及該第二反相器之該輸入端，用來根據該反相之 時脈訊號以及該開啟訊號，產生該責任週期訊號。
2. 如請求項1所述之責任週期產生器，另包含有一三角波產生器，用來產生該三角波訊號。
3. 如請求項1所述之責任週期產生器，其中當該比較訊號大於該三角波訊號且該時脈訊號具有高邏輯電位時，該及閘輸出的該責任週期訊號具有低邏輯電位。
4. 如請求項3所述之責任週期產生器，其中當該比較訊號大於該三角波訊號且該時脈訊號具有低邏輯電位時，該及閘輸出的該責任週期訊號具有高邏輯電位。
5. 如請求項4所述之責任週期產生器，其中當該比較訊號大於該三角波訊號且該時脈訊號具有低邏輯電位時，該遮蔽脈衝具有高邏輯電位。
6. 如請求項1所述之責任週期產生器，其中該遮蔽脈衝之一脈寬小於該責任週期訊號之一脈寬。
7. 如請求項1所述之責任週期產生器，其中該電源轉換器係一電壓模式電源轉換器。
8. 一種電源轉換器，用來將一輸入電壓轉換為一輸出電壓，包含有：一責任週期產生器，用來產生一責任週期訊號，包含有：一第一反相器，耦接於一時脈訊號，用來反相該時脈訊號；一第二反相器，串接於該第一反相器，用來輸出該時脈訊號；一訊號保護單元，包含有一輸入端，耦接於該責任週期訊號，該訊號保護單元產生一遮蔽脈衝，用來將該責任週期訊號轉換為一保護責任週期訊號；一比較器，包含有一正輸入端，耦接於該電源轉換器之一比較訊號，一負輸入端，耦接於一三角波訊號，用來比較該三角波訊號與該比較訊號，以產生一比較結果；一反或閘(NOR gate)，包含有一第一輸入端，耦接於該比較結果，以及一第二輸入端，耦接於該訊號保護單元之一輸出端，用來根據該比較結果以及該保護責任週期訊號，產生一重置訊號；一正反器(SR-latch)，包含有一設置輸入端，耦接於該第二反相器之一輸出端，一重置輸入端，耦接於該反或閘之一輸出端，以及一輸出端，用來根據該時脈訊號以及該重置訊號，輸出一開啟訊號；以及一及閘(AND gate)，包含有一第一輸入端，耦接於該正反器之該輸出端，以及一第二輸入端，耦接於該第一反相器之該輸出端以及該第二反相器之該輸入端，用來 根據該反相之時脈訊號以及該開啟訊號，產生該責任週期訊號；一驅動級電路，耦接於該責任週期產生器之一輸出端，用來根據該責任週期訊號，輸出一切換訊號；一輸出級電路，耦接於該驅動級電路之一輸出端，用來根據該切換訊號，產生該輸出電壓；以及一回授電路，耦接於該輸出級電路與該責任週期產生器之間，用來根據該輸出電壓，輸出該比較訊號至該責任週期產生器。
9. 如請求項8所述之電源轉換器，另包含有一時脈產生器，耦接於該責任週期產生器，用來產生該時脈訊號至該責任週期產生器。
10. 如請求項8所述之電源轉換器，其中該驅動級電路包含有：一第一前級驅動器，包含有一輸入端，耦接於該責任週期訊號，以及一輸出端，用來根據該責任週期訊號產生一第一前級驅動訊號；一上橋開關，包含有一汲極，耦接於該輸入電壓，一閘極，耦接於該第一前級驅動器之該輸出端，以及一源極，用來根據該第一前級驅動訊號，開啟或關閉該上橋開關，以產生該上橋開關開啟訊號；一第二前級驅動器，包含有一輸入端，耦接於該責任週期訊號， 以及一輸出端，用來根據該責任週期訊號產生一第二前級驅動訊號；以及一下橋開關，包含有一汲極，耦接於該輸入電壓，一閘極，耦接於該第二前級驅動器之該輸出端，以及一源極，用來根據該第二前級驅動訊號，開啟或關閉該下橋開關。
11. 如請求項8所述之電源轉換器，其中該輸出級電路包含有：一電感，耦接於該驅動級電路之一輸出端，用來產生該輸出電壓；以及一輸出電容，耦接於該驅動級電路之該輸出端與該接地端之間。
12. 如請求項8所述之電源轉換器，其中該回授電路包含有：一調整單元，耦接於該電感及該輸出電容，用來將該輸出電壓轉換為一回授電壓；以及一比較器，包含有一正輸入端，耦接於一參考訊號，一負輸入端，耦接於該回授電壓，用來比較該回授電壓與該參考訊號，以產生該比較訊號。
13. 如請求項8所述之電源轉換器，另包含有一補償電路，耦接於該責任週期產生器與該回授電路之間，該補償電路包含有：一電阻，耦接於該回授電壓；一第一電容，耦接於該電阻與該比較訊號之間；以及一第二電容，耦接於該回授電壓與該比較訊號之間。
14. 如請求項8所述之電源轉換器，另包含有一三角波產生器，用來產生該三角波訊號。
15. 如請求項8所述之電源轉換器，其中當該比較訊號大於該三角波訊號且該時脈訊號具有高邏輯電位時，該及閘輸出的該責任週期訊號具有低邏輯電位。
16. 如請求項15所述之電源轉換器，其中當該比較訊號大於該三角波訊號且該時脈訊號具有低邏輯電位時，該及閘輸出的該責任週期訊號具有高邏輯電位。
17. 如請求項16所述之電源轉換器，其中當該比較訊號大於該三角波訊號且該時脈訊號具有低邏輯電位時，該遮蔽脈衝具有高邏輯電位。
18. 如請求項8所述之電源轉換器，其中該遮蔽脈衝之一脈寬小於該責任週期訊號之一脈寬。
19. 如請求項8所述之電源轉換器，其中該電源轉換器係一電壓模式電源轉換器。