JP6319882B2 - ハイブリッド・スイッチ・モード電源（ｓｍｐｓ）のための遷移制御 - Google Patents

Description

本発明は、概して電子デバイスに関し、より具体的には、ハイブリッド・スイッチ・モード電源（hybrid Switched-Mode Power Supply:ＳＭＰＳ）における遷移制御のためのシステムおよび方法に関する。

「電源」は、電気または電子デバイスにエネルギーを供給する回路である。現代の電子機器に使用される電源は、電池、直流（ＤＣ）電源、交流（ＡＣ）電源などを含む。現代の電源の一例が、スイッチモード電源（ＳＭＰＳ）である。おおまかに言えば、ＳＭＰＳは、多くの場合ＳＭＰＳの入力電圧とは異なるレベルにおいて調整された出力電圧を負荷に供給するのに使用される。

一般的に、ＳＭＰＳは、トランジスタのゲートに電圧をスイッチング方式で、所与のデューティサイクル（すなわち、オン時間とオフ時間との比）で印加するように構成されている回路を含み、それによって、ＳＭＰＳのデューティサイクルが出力電圧を調整する。動作時、トランジスタはその時間のほとんどを、その２つの最低散逸状態（two lowest dissipation states）（「完全オン」および「完全オフ」）の間のスイッチングに費やすため、消費エネルギーがより少ない。それにもかかわらず、特定のタイプの集積回路（たとえば、マイクロプロセッサ、マイクロコントローラなど）の特性である負荷変動が、依然としてＳＭＰＳの出力電圧を望ましくない様式で変化させる可能性がある。従って、ＳＭＰＳがより迅速に突然の負荷変化に追いつくことを可能にする試みにおいて、線形モードおよびヒステリシスモードにおいて動作することが可能であるハイブリッドＳＭＰＳが開発されている。

ハイブリッドＳＭＰＳにおいて、出力電圧が高閾値と低閾値との間であるとき、負荷変化はＳＭＰＳのデューティサイクルを線形的に増大または低減することによって対処される。このとき、出力電圧が高閾値または低閾値のいずれかに達する場合、ＳＭＰＳはヒステリシスモードにおいて動作する。具体的には、ヒステリシスモードにおいて、出力電圧が高閾値に達すると、デューティサイクルは最低規定値（たとえば、０％）に変更される。逆に、出力電圧が低閾値に達すると、ＳＭＰＳはその最高規定デューティサイクル（たとえば、１００％）を適用する。このように、ハイブリッドＳＭＰＳは、負荷変動後にその線形動作範囲内の適切な値にその出力電圧を戻してステアリングすることが可能であり得る。

本発明者らは、ハイブリッドＳＭＰＳにおけるヒステリシスモードから線形モードへの遷移が良好に操作されない場合があることを発見した。たとえば、ＳＭＰＳがヒステリシスモードにおいて動作した後に線形モードに戻るとき、出力電圧は依然として過渡状態にある場合があり、その直後に高閾値または低閾値に達する場合があり、従って、負荷に損傷を与えるか、または他の様態でシステムの動作を準最適なものにする場合がある、線形モードとヒステリシスモードとの間の永続的な振動（ヒステリシス振動と称される）が促進される。

本願発明の一側面は、ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）であって、該ハイブリッド・スイッチ・モード電源が線形モードにおいて動作するときに可変デューティサイクルに比例する出力電圧を生成するように構成されている線形回路と、前記線形回路に結合されているヒステリシス回路であって、該ヒステリシス回路は、該ハイブリッド・スイッチ・モード電源がヒステリシスモードにおいて動作するときに前記デューティサイクルが２つの所定の値のうちの１つをとるようにするように構成されている、前記ヒステリシス回路と、前記線形回路および前記ヒステリシス回路に結合されている遷移制御回路であって、該遷移制御回路は、該ハイブリッド・スイッチ・モード電源が前記ヒステリシスモードから前記線形モードに遷移するのに応答して、前記線形回路の少なくとも一部分をバイパスするように構成されている。

本願発明の一側面は、ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）を動作させる方法であって、線形動作モードにある間に、デューティサイクルに比例する出力電圧を生成すること、前記デューティサイクルが、不足電圧の発生に応答して第１の所定値を、または過電圧の発生に応答して第２の所定値をとるようにするためにヒステリシス動作モードに入ること、少なくとも部分的に、前記デューティサイクルを、選択された期間の間に後続の不足電圧または過電圧の発生が起こる可能性を低減するように制御することによって、前記線形動作モードに戻ることを備える。

本願発明の一側面は、電子チップであって、ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）の線形回路およびヒステリシス回路に結合されている遷移制御回路を備え、該遷移回路は、前記ハイブリッド・スイッチ・モード電源のヒステリシス動作モードから線形動作モードへの遷移を容易にするように構成されている。

特定の実施形態に応じた、１つ以上の電子チップを有するデバイスのプリント回路基板（ＰＣＢ）の一例の図。 特定の実施形態に応じた、ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）の一例の回路図。 特定の実施形態に応じた、制御回路の一例のブロック図。 特定の実施形態に応じた、制御回路の一例の回路図。 特定の実施形態に応じた、遷移制御回路の動作を示すフローチャート。 特定の実施形態に応じた、遷移制御回路の電圧選択動作を示すグラフ。 特定の実施形態に応じた、ハイブリッドＳＭＰＳの動作を比較したグラフ。

本発明（複数の場合もあり）は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。

本明細書において、ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）における遷移制御のためのシステムおよび方法が開示される。「ハイブリッド」という用語は、ＳＭＰＳが、異なる時点においてヒステリシスモードまたは線形モードのいずれかにおいて動作することが可能であることを指す。特定の実施形態において、これらのシステムおよび方法は、負荷変動、入力電圧変動、温度変化などの後に、ハイブリッドＳＭＰＳがヒステリシスモードから線形モードに戻って遷移することを容易にすることができる。ハイブリッドＳＭＰＳをヒステリシスモードにおいて動作するようにする、最初の過電圧（overvoltage）または不足電圧（undervoltage）の発生が検出されると、下記に記載の特定のシステムおよび方法は、選択された監視期間の間に後続の過電圧または不足電圧の発生の可能性を低減するように動作することができる。たとえば、遷移制御回路が、ヒステリシスモードと線形モードとの間のハイブリッドＳＭＰＳの遷移中のハイブリッドＳＭＰＳの線形回路の動作の態様を、過電圧または不足電圧状態を最小限に抑えるかまたは低減するように制御することができる。

多くの実施態様において、本明細書に開示のシステムおよび方法は、たとえば、サーバ、デスクトップ、ラップトップ、スイッチ、ルータなどのようなコンピュータ・システムまたは情報技術（ＩＴ）製品、携帯電話機、タブレット、テレビセット、カメラ、音響システムなどのような遠隔通信ハードウェア、消費者装置または消費財、撮像、診断、もしくは治療用機器などのような科学機器、産業ロボット、医療用または実験用電子機器、自動車、バス、トラック、列車、船舶、航空機などのような運搬用車両、軍装備品などを含む、広範な電子デバイス内に組み込まれてもよい。より一般的には、これらのシステムおよび方法は、１つ以上の電子部品または構成要素を有する任意のデバイスまたはシステム内に組み込まれてもよい。

図１を参照すると、電子デバイス１００のブロック図が描かれている。特定の実施形態において、電子デバイス１００は、上記の電子デバイスのいずれか、または任意の他の電子デバイスであってもよい。図示されているように、電子デバイス１００は、１つ以上のプリント回路基板（ＰＣＢ）１０１を含み、当該ＰＣＢ１０１のうちの少なくとも１つは、１つ以上のチップ１０２を含む。いくつかの実施態様において、チップ１０２内の１つ以上の集積回路（ＩＣ）は、ハイブリッドＳＭＰＳならびに／またはハイブリッドＳＭＰＳにおける遷移制御のためのシステムおよび方法を実装してもよい。

ＩＣ（複数の場合もあり）の例は、たとえば、システム・オン・チップ（ＳｏＣ）、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）、プロセッサ、マイクロプロセッサ、コントローラ、マイクロコントローラ（ＭＣＵ）、グラフィックス・プロセッシング・ユニット（ＧＰＵ）などを含んでもよい。付加的にまたは代替的に、ＩＣ（複数の場合もあり）は、たとえば、ランダム・アクセス・メモリ（ＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、磁気抵抗ＲＡＭ（ＭＲＡＭ）、不揮発性ＲＡＭ（「フラッシュ」メモリなどのようなＮＶＲＡＭ）、および／または同期ＤＲＡＭ（ＳＤＲＡＭ）のようなダイナミックＲＡＭ（ＤＲＡＭ）、ダブル・データ・レートＲＡＭ、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）などのようなメモリ回路またはデバイスを含んでもよい。付加的にまたは代替的に、ＩＣ（複数の場合もあり）は、たとえば、アナログ−デジタル変換器（ＡＤＣ）、デジタル−アナログ変換器（ＤＡＣ）、位相ロックループ（ＰＬＬ）、発振器、フィルタ、増幅器などのような、１つ以上の混合信号またはアナログ回路を含んでもよい。付加的にまたは代替的に、ＩＣ（複数の場合もあり）は、１つ以上の微小電気機械システム（ＭＥＭＳ）、ナノ電気機械システム（ＮＥＭＳ）などを含んでもよい。

従って、チップ１０２内のＩＣはいくつかの異なる部分、エリア、または領域を含んでもよい。これらのさまざまな部分は、１つ以上の処理コア、キャッシュメモリ、内部バス（複数の場合もあり）、タイミングユニット、コントローラ、アナログセクション、機械的要素などを含んでもよい。従って、さまざまな実施形態において、ＩＣ（複数の場合もあり）は、２つ以上の供給電圧（たとえば、２つ、３つ、４つなど）を受け取るように構成される回路を含んでもよい。いくつかの実施態様において、供給電圧は、ほぼ１０Ｖ±１０％、５Ｖ±１０％、１．２Ｖ±１０％程度などであってもよい。

一般的に言って、チップ１０２は、たとえば、ボール・グリッド・アレイ（ＢＧＡ）パッケージングなどのような任意の適切なパッケージング技術を使用してＰＣＢ１０１上に取り付けられるように構成された電子構成要素パッケージを含んでもよい。いくつかの実施態様において、ＰＣＢ１０１は、電子デバイス１００内に機械的に取り付けられるか、またはそれに固定されてもよい。いくつかの実施態様において、ＰＣＢ１０１は、さまざまな形態をとってもよく、かつ／または、チップ１０２に加えて複数の他の要素もしくは構成要素を含んでもよいことに留意されたい。また、いくつかの実施形態において、ＰＣＢ１０１は使用されなくてもよいことに留意されたい。

図１の例は電子チップ１０２をモノリシック形態で示しているが、代替的な実施形態において、本明細書に記載のシステムおよび方法は別個の構成要素によって実装されてもよいことは理解されたい。たとえば、いくつかの場合において、１つ以上の別個のキャパシタ、インダクタ、トランジスタなどがチップ１０２の外部に位置してもよい。その上、これらの外部構成要素のうちの１つ以上は、チップ１０２内に作製された集積回路に動作可能に結合されてもよい。

図２は、いくつかの実施形態に応じた、ハイブリッドＳＭＰＳ２００の一例の回路図である。図示のように、電圧源２０２が基準電圧Ｖ_ｒｅｆを制御回路２０１に提供する。いくつかの場合において、たとえば、電圧源２０２は、バンドギャップ基準電圧回路などであってもよい。制御回路２０１は、電圧Ｖ_ｇａｔｅをトランジスタ２０３のゲートに印加し、当該トランジスタは、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタなどであってもよい。しかしながら、他の例において、Ｎ型ＭＯＳ（ＮＭＯＳ）が使用されてもよい。トランジスタ２０３のソースは結合キャパシタ２０４と並列に入力電圧Ｖ_ｉｎに結合されている。ダイオード２０５およびインダクタまたはコイル２０６がトランジスタ２０３のドレインに結合されている。このように、この構成において、ダイオード２０５、インダクタ２０６、およびキャパシタ２０７は、ほぼ一定の調整電圧Ｖ_ｒｅｇを電気負荷２０８に供給するように構成されているネットワークを形成する。出力電圧Ｖ_ｒｅｇは制御回路２０１の対応するピンにフィードバックされる。

ここで、図２のハイブリッドＳＭＰＳ２００は、非同期降圧（ステップダウン）ＤＣ−ＤＣコンバータを実装するために使用されているが、これは例示のみを目的としたものであることに留意されたい。他の実施形態において、昇圧（ステップアップ）コンバータ、昇降圧コンバータ、シングルエンド一次インダクタ変換器（ＳＥＰＩＣ）コンバータなどを含むが、これらには限定されない他のタイプのＤＣ−ＤＣコンバータがハイブリッドＳＭＰＳ２００を使用して実装されてもよい。

いくつかの実施形態において、負荷２０８は、プロセッサ、プロセッサコア、マイクロコントローラ、メモリデバイスなどを含んでもよい。たとえば、さまざまな実施形態において、負荷２０８は、ｘ８６、ＲＩＳＣ（登録商標）、ＰｏｗｅｒＰＣ（登録商標）、ＡＲＭ（登録商標）などのようなさまざまなインストラクション・セット・アーキテクチャ（ＩＳＡ）のいずれかを実装する汎用または組み込みプロセッサ（複数の場合もあり）であってもよい。付加的にまたは代替的に、負荷２０８は、たとえば、ＧＰＵ、ＳｏＣ、ＡＳＩＣ、ＤＳＰ、ＦＰＧＡ、ＭＣＵなどのような特定用途向け処理装置であってもよい。付加的にまたは代替的に、負荷２０８は、たとえば、ＲＡＭ、ＳＲＡＭ、ＭＲＡＭ、ＮＶＲＡＭ、ＦＬＡＳＨ、ＤＲＡＭ、ＳＤＲＡＭ、ＤＤＲ ＳＤＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどのようなメモリ回路を含んでもよい。しかしながら、より一般的に、負荷２０８は、集積または個別デバイスまたはシステムであってもよい。

動作時、制御回路２０１は、トランジスタ２０３のゲートにＶ_ｇａｔｅをスイッチング方式で、調整可能なデューティサイクルで印加し、当該デューティサイクルはこのとき、Ｖ_ｒｅｇの値を調整するように選択されてもよい。ここで、「デューティサイクル」という用語は、検討中の合計時間の関数としての、Ｖ_ｇａｔｅがアクティブである（たとえば、論理ハイにある）時間の割合を指す。その上、ハイブリッドＳＭＰＳ２００は、線形モードおよびヒステリシスモードにおいて動作するように構成されてもよい。

線形モードにおいて動作するとき、制御回路２０１はＶ_ｒｅｇの値を（Ｖ_ｒｅｇピンを通じて）監視し、たとえば負荷変化の影響を弱め、それゆえ、所望のＶ_ｒｅｇ値を維持するためにＶ_ｇａｔｅのデューティサイクルを調整する。たとえば、特定の時点において負荷２０８が以前よりも引きこむ電流が少なくなり始めた場合、Ｖ_ｒｅｇは上昇する傾向にある。従って、制御回路２０１は、Ｖ_ｒｅｇをその所望の値に維持する試みにおいてＶ_ｇａｔｅのデューティサイクルを低減してもよい。その後、負荷２０８が引きこむ電流が以前よりも多くなり始めた場合、Ｖ_ｒｅｇは下降する傾向にあり、制御回路２０１はＶ_ｒｅｇを維持するために再びＶ_ｇａｔｅのデューティサイクルを増大させる。

しかしながら、大きい、かつ／または突然の負荷変化の存在下で、ハイブリッドＳＭＰＳ２００はヒステリシスモードにおいて動作してもよい。ヒステリシスモードにおいて、Ｖ_ｒｅｇが高閾値（Ｖ_ｈ）を上回って上昇すると、制御回路２０１はＶ_ｇａｔｅのデューティサイクルをその最低規定値（たとえば、０％）に変更する。逆に、Ｖ_ｒｅｇが低閾値（Ｖ_ｌ）を下回って下降すると、制御回路２０１はＶ_ｇａｔｅのデューティサイクルをその最高規定値（たとえば、１００％）に変更する。このように、制御回路２０１は、負荷変動後にハイブリッドＳＭＰＳ２００の線形動作範囲内の適切な値にＶ_ｒｅｇを戻してステアリングすることが可能であり得る。

ここで、負荷変化または変動と称するが、Ｖ_ｒｅｇが変化する傾向になり得る他の理由があってもよいことに留意されたい。たとえば、供給電圧Ｖ_ｉｎ、気温などの変化も、本明細書に記載のものと同様に制御回路２０１によって修正可能であるＶ_ｒｅｇの変化を引き起こす場合がある。

図３は、特定の実施形態に応じた、制御回路２０１の一例のブロック図である。通常、制御回路２０１は、線形制御ブロックまたは回路３０１と、ヒステリシス制御ブロックまたは回路３０２と、遷移制御ブロックまたは回路３０３とを含む。入力端子Ｖ_ｒｅｆおよびＶ_ｒｅｇ、ならびに出力端子Ｖ_ｇａｔｅは図２に示すものと同じである。線形制御ブロック３０１およびヒステリシス制御ブロック３０２は、それぞれハイブリッドＳＭＰＳの線形動作モードおよびヒステリシス動作モードを実施することができる。

遷移制御ブロック３０３は、（たとえば、その直後に高閾値または低閾値のいずれかに達することによって）出力電圧が遷移後に過渡状態のままである可能性を低減するように、ハイブリッドＳＭＰＳのヒステリシスモードから線形モードに戻る遷移を容易にするように動作する。このように、遷移制御ブロック３０３はヒステリシス振動を回避するように動作する。下記により詳細に説明するように、遷移制御ブロック３０３は、ヒステリシスモードの間に線形制御ブロック３０１の動作を変更することができる。

図４は、特定の実施形態に応じた、制御回路２０１の一例の回路図である。図３におけるように、制御回路２０１はここでも線形制御回路３０１、ヒステリシス制御回路３０２、および遷移制御回路３０３に分割される。線形回路３０１は誤差増幅器４０６を含み、当該増幅器は、その非反転入力においてＶ_ｒｅｆを受信し、その反転入力において（抵抗器４０３を通じて）Ｖ_ｒｅｇを受信する。誤差増幅器の出力Ｖ_{ｅｒｒｏｒ}は、抵抗器４０５、キャパシタ４０４、抵抗器４０２、キャパシタ４０１、および抵抗器４０３を含むフィードバックネットワークを介して増幅器４０６にフィードバックされる。また、Ｖ_{ｅｒｒｏｒ}は比較器４０７の非反転入力に提供され、当該比較器は、その反転入力において、ランプ生成器４０８によってパラメータＶ_ｐ（最大ランプ電圧）およびＶ_ｍ（最小ランプ電圧）に基づいて生成されるランプ信号を受信する。

動作時、線形制御回路３０１は基本的に、Ｖ_ｒｅｇをＶ_ｒｅｆと比較する。誤差増幅器４０６によって判定されるものとして、Ｖ_ｒｅｇがＶ_ｒｅｆよりも小さい場合、比較器４０７によって生成される信号のデューティサイクルが増大する。逆に、Ｖ_ｒｅｇがＶ_ｒｅｆよりも大きい場合、比較器４０７によって生成される信号のデューティサイクルが低減する。しかしながら、過電圧または不足電圧状態が発生する場合、すなわち、Ｖ_ｒｅｇがそれぞれ高閾値電圧よりも大きくなるか、または低閾値電圧よりも小さくなる場合、ハイブリッドＳＭＰＳはヒステリシスモードにおいて動作し始める。

ヒステリシスモードへの遷移を容易にするために、線形制御回路３０１内の比較器４０７の出力がヒステリシス回路３０２に供給される。特に、ＯＲゲート４０９が、比較器４０７の出力と、不足電圧状態（「ｕｄｖｃ」）が存在すること（ｕｄｖｃ＝「１」）または存在しないこと（ｕｄｖｃ＝「０」）を示す信号とを受信する。過電圧状態（「ｏｄｖｃ」）が存在すること（ｏｖｖｃ＝「１」）または存在しないこと（ｏｖｖｃ＝「０」）を示す信号がインバータ４０１に入力される。ｕｄｖｃおよびｏｖｖｃの生成の説明は下記により詳細に提供される。ＯＲゲート４０９およびインバータ４１０の出力はＡＮＤゲート４１１に入力として提供される。ＡＮＤゲート４１１の出力はドライバ回路４１２に提供され、当該ドライバ回路はＶ_ｇａｔｅを生成する。

ヒステリシスモードにおける動作は以下のように説明され得る。不足電圧状態が検出される（すなわち、Ｖ_ｒｅｇが低閾値電圧Ｖ_ｌよりも小さい）と、ＯＲゲート４０９およびインバータ４１０の出力は両方とも論理ハイにあり、ＡＮＤゲート４１１の出力も論理ハイにあり、それゆえ、ドライバ４１２は、Ｖ_ｇａｔｅが１００％のデューティサイクル（または何らかの他の所定の高い値）を有するようにする一定の「１」信号を受信する。他方、過電圧状態が検出される（すなわち、Ｖ_ｒｅｇが高閾値電圧Ｖ_ｈよりも大きい）と、インバータ４１０の出力は論理ローにあり、ＡＮＤゲート４１１の出力も論理ローにあり、それゆえ、ドライバ４１２は、Ｖ_ｇａｔｅが０％のデューティサイクル（または何らかの他の所定の低い値）を有するようにする一定の「０」信号を受信する。

ヒステリシスモードがトリガされると、遷移制御回路３０３は、線形モードに戻る遷移を容易にし、ヒステリシス振動を回避するように動作する。具体的には、事前に選択されている電圧（たとえば、約２０ｍＶ）が要素４１６によって基準電圧Ｖ_ｒｅｆから減算されて、その結果、低閾値電圧Ｖ_ｌがもたらされ、当該電圧は比較器４１８の非反転入力に結合される。別の事前に選択されている電圧が要素４１７によって基準電圧Ｖ_ｒｅｆに加算されて、その結果、高閾値電圧Ｖ_ｈがもたらされ、当該電圧は比較器４１９の反転入力に結合される。Ｖ_ｒｅｇが比較器４１８の反転入力、および、比較器４１９の非反転入力に結合される。

それゆえ、比較器４１８は不足電圧検出器として機能し（すなわち、Ｖ_ｒｅｇがＶ_ｌよりも小さいとき、ｕｄｖｃは論理ハイにある）、比較器４１９は過電圧検出器として機能する（すなわち、Ｖ_ｒｅｇがＶ_ｈよりも大きいとき、ｏｖｖｃは論理ハイにある）。これらのｕｄｖｃおよびｏｖｖｃ信号はその後、前述のように遷移ロジック４１４に、および、ヒステリシス回路３０２にも供給される。

ｕｄｖｃまたはｏｖｖｃ信号が検出され、電源がヒステリシスモードにおいて動作しているとき、遷移ロジック４１４は、増幅器４０６への入力をショートカットして、事前に選択されている電圧値Ｖ_{ｒｅｆｏｕｔ}が増幅器４０６の出力に印加されることを可能にするために、「保持（ｈｏｌｄ）」信号（ｈｏｌｄ＝１）をインバータ４１５を通じて線形制御回路４０１の誤差増幅器４０６に、および、スイッチＳ１〜Ｓ３に印加し、それによって、誤差増幅器４０６を効率的にバイパスしてその出力Ｖ_{ｅｒｒｏｒ}を強制的に既知の値にする。

Ｖ_{ｒｅｆｏｕｔ}を選択するために、遷移ロジック４１４は「制御ワード（ｃｏｎｔｒｏｌ ｗｏｒｄ）」信号をデジタル電圧コンバータ４１３に発行する。制御ワードは、たとえば、５ビットワードなどであってもよい（ただし、任意の他の適切なビット数が使用されてもよい）。デジタル電圧コンバータ４１３は、制御ワードならびにＶ_ｐおよびＶ_ｍ値（ブロック４０８によって生成されるランプの最大値および最小値）を受け取ってＶ_{ｒｅｆｏｕｔ}を生成し、Ｖ_{ｒｅｆｏｕｔ}はその後、スイッチＳ２を通じて増幅器４０６の出力に印加される。制御ワードおよびＶ_{ｒｅｆｏｕｔ}の値は、たとえば、図５において説明するように選択されてもよい。ｕｄｖｃまたはｏｖｖｃ信号がもはや検出されなくなると、このことは、電源が再び線形モードにおいて動作していることを示している。従って、遷移ロジック４１４は保持信号の発行を停止する。

いくつかの実施態様において、遷移ロジック４１４はまた、電源を連続または不連続電流モードにおいて動作するように制御してもよい。手短に図２に戻って、インダクタ２０６を通る電流が、その最小値が０Ｖを上回るような波形を有するとき、インダクタ２０６は連続電流モードにおいて動作している。逆に、インダクタ２０６を通る電流が、ダイオード２０５が存在しなければ０Ｖを下回る最小値を有する波形を有するとき、インダクタ２０６は不連続電流モードにおいて動作していると考えられる。図４に戻って参照すると、連続電流モードにおいて、Ｓ０はＶ_{ｒｅｆｏｕｔ}をＳ２に結合し、一方で不連続電流モードにおいてＳ０はＶ_{ｒｅｆｍｉｎ}をＳ２に結合する。たとえば、Ｖ_{ｒｅｆｍｉｎ}は、結果として低電流で動作するのにより適している固定デューティサイクル（たとえば、１０％）をもたらすように選択されてもよい。

さまざまな実施形態において、図３および図４に示すモジュールまたはブロックは、処理回路、論理機能、および／またはデータ構造を表してもよい。これらのモジュールは別個のブロックとして図示されているが、他の実施形態において、これらのモジュールによって実行される動作のうちの少なくともいくつかは組み合わされてより少ないブロックになってもよい。逆に、図３および図４のうちの任意の所与のものが、その動作が２つ以上の論理ブロックの間で分割されるように実装されてもよい。特定の構成によって図示しているが、他の実施形態において、これらのさまざまなモジュールまたはブロックは、他の適切な方法で再構成されてもよい。

図５は、特定の実施形態に応じた、遷移制御回路３０３の動作を示すフローチャートである。ブロック５０１において、遷移制御回路３０３は、不足電圧または過電圧状態を示す不足電圧または過電圧パルスまたは信号を待ってもよく、当該信号は、電源がヒステリシスモードにおいて動作していることを示す。ブロック５０２において、不足電圧状態が検出された場合、制御はブロック５０３に移動し、遷移制御回路３０３はデジタル電圧コンバータ４１３にＶ_{ｒｅｆｏｕｔ}の値を増大させるデジタル制御ワードを生成する。ブロック５０４において、過電圧状態が検出された場合、制御はブロック５０５に移動し、遷移制御回路３０３はデジタル電圧コンバータ４１３にＶ_{ｒｅｆｏｕｔ}の値を低減させる別のデジタル制御ワードを生成する。そうでない場合、制御はブロック５０１に戻る。いくつかの実施形態において、各値が等間隔に区切られた０％〜１００％の所与のデューティサイクルに対応するいくつかの所定の制御ワード値（たとえば、３２の値）が使用されてもよく、従って、後述するようにＶ_{ｒｅｆｏｕｔ}がそれらの値のいずれかをとることが可能になる。

いくつかの実施形態において、図５の方法は、「監視期間」とも称される、事前に選択されている期間の間アクティブであってもよい。いくつかの場合において、監視期間は、最初の過電圧または不足電圧状態が検出されるとき、すなわち、電源が線形モードからヒステリシスモードにスイッチングするときに開始してもよい。その後、監視期間は選択された時間、たとえば、２０μｓにわたって継続してもよく、監視期間の間の後続のパルスによって延長されてもよい。監視期間の間、不足電圧または過電圧状態が反復することによって、遷移制御回路３０３はその制御ワードを、Ｖ_{ｒｅｆｏｕｔ}をそれに応じて変更するように増分的に変更してもよい。

たとえば、第１の過電圧状態が検出されると（ブロック５０４）、第１の制御ワードが発行されてもよい（ブロック５０５）。同じ監視期間の間に、第２の過電圧が再び検出された場合、第１の制御ワードよりも低い値を有する第２の制御ワードが発行されてもよく、以下同様である。しかしながら、別の過電圧状態が検出されても、そのことが監視期間が満了した後でしかない場合、直前の監視期間において使用されたものと同じ制御ワードが使用されてもよい。逆に、第１の不足電圧状態が検出されると（ブロック５０２）、第１の制御ワードが発行されてもよい（ブロック５０３）。同じ監視期間の間に、第２の不足電圧が再び検出された場合、第１の制御ワードよりも高い値を有する第２の制御ワードが発行されてもよく、以下同様である。その後、また別の不足電圧状態が検出されても、そのことが監視期間が満了した後でしかない場合、直前の監視期間において使用されたものと同じ制御ワードが使用されてもよい。

別の例として、以下の動作を考える。第１の不足電圧状態が検出されると（ブロック５０２）、（たとえば、５ビットワードにおける）「１６」の値を有する第１の制御ワードが発行されてもよい（ブロック５０３）。その後、監視期間が満了する前に第２の不足電圧状態（ブロック５０２）が検出された場合、「１７」の値を有する、すなわち、（Ｖ_{ｒｅｆｏｕｔ}（１７）がＶ_{ｒｅｆｏｕｔ}（１６）よりも大きいと想定して）先行する値よりも増分的に高い第２の制御ワードが発行されてもよい（ブロック５０３）。逆に、第１の不足電圧状態の後で、まだ監視期間が満了する前に過電圧状態（ブロック５０４）が検出された場合、「１５」の値を有する（すなわち、第１の値よりも増分的に小さい）制御ワードが発行されてもよい（ブロック５０５）。

いくつかの実施態様において、監視期間が満了した後に、最後に記憶された値が使用されてもよい。代替的に、後続の監視期間の間に、それぞれ最初不足電圧状態が検出されるか、または過電圧状態が検出されるかに応じて、最後に記憶された値がインクリメントまたはデクリメントされてもよい。

図５の方法は、ＳＭＰＳにおけるヒステリシス制御モードと線形制御モードとの間の円滑な遷移を可能にすることができる。ヒステリシス期間の終わりに１００％または０％のデューティサイクルからステップするのではなく、事前に選択されている監視期間の間に後続の過電圧または不足電圧状況の発生を防止または少なくとも低減するより微妙な遷移が実行されることができる。

本明細書、特に図５に関連して説明されたさまざまな動作は、処理回路または他のハードウェア構成要素によって実施されてもよいことを理解されたい。所与の方法の各動作が実行される順序は変更されてもよく、本明細書に示すシステムのさまざまな要素は追加、並べ替え、組み合わせ、省略、改変などされてもよい。本明細書に記載の発明（複数の場合もあり）は、すべてのこのような改変および変更を包含することが意図されており、従って、上記の記載は限定的な意味ではなく例示的な意味において評価されるべきである。

図６は、いくつかの実施形態に応じた、遷移制御回路３０３の電圧選択動作を示すグラフを示す。特に、グラフ６００Ａは、負荷によって引きこまれている電流を曲線６０１として示す。この場合において、曲線６０１はｔ＝２００μｓにおいて約０．０６Ａから１．２Ａに急激に増大しており、従って、不足電圧状態が生じてヒステリシス動作がトリガされる。

グラフ６００Ｂは、種々のシナリオにおいて遷移制御回路３０３によって増幅器４０６の出力ノードにおいて印加されるＶ_{ｒｅｆｏｕｔ}の種々の値を示す。特に、曲線６０２ＢはＶ_{ｒｅｆｏｕｔ}を約０．８Ｖとして示し、曲線６０３ＢはＶ_{ｒｅｆｏｕｔ}を約０．７６Ｖとして示し、曲線６０４ＢはＶ_{ｒｅｆｏｕｔ}を約０．７３Ｖとして示し、曲線６０５ＢはＶ_{ｒｅｆｏｕｔ}を約０．７Ｖとして示し、以下Ｖ_{ｒｅｆｏｕｔ}を約０．６Ｖとして示す曲線６０７Ｂまで同様である。一方、グラフ６００Ｃは、それらの同じシナリオにおける調整出力電圧Ｖ_ｒｅｇの結果を示す。具体的には、曲線６０２Ｃは曲線６０２ＢのＶ_{ｒｅｆｏｕｔ}に対応するＶ_ｒｅｇを示し、曲線６０３Ｃは曲線６０３ＢのＶ_{ｒｅｆｏｕｔ}に対応するＶ_ｒｅｇを示し、以下同様である。Ｖ_ｈ（約１．２７Ｖ）およびＶ_ｌ（約１．２３Ｖ）を表す水平線も示されている。

ここで、制御ワードによって選択されたＶ_{ｒｅｆｏｕｔ}が高すぎる（たとえば、曲線６０２Ｂ）場合、Ｖ_ｒｅｇは、この例では２０μｓに設定されている監視期間内に後続の過電圧状態で跳ね戻る（たとえば、６０２Ｃ）ことに留意されたい。逆に、制御ワードによって選択されたＶ_{ｒｅｆｏｕｔ}が低すぎる（たとえば、曲線６０８Ｂ）場合、Ｖ_ｒｅｇは、監視期間内に後続の不足電圧状態で跳ね戻る（たとえば、６０８Ｃ）。他の値のＶ_{ｒｅｆｏｕｔ}（たとえば、曲線６０４Ｂ〜６０６Ｂ）はヒステリシスモードから線形モードへの円滑な復帰をもたらす（たとえば、曲線６０４〜６０６Ｃ）。言い換えれば、いくつかの場合において、監視期間内にＶ_ｒｅｇ振動を防止するＶ_{ｒｅｆｏｕｔ}値を生成する制御ワードの範囲があり得、それらのうちの１つ以上が図５の方法を使用して発見され得る。

図７は、特定の実施形態に応じた、ハイブリッドＳＭＰＳの動作を比較したグラフを示す。特に、曲線７０１はＶ_ｈおよびＶ_ｌに対するＶ_ｒｅｇを経時的に示す。この例において、ヒステリシス制御回路３０２および遷移制御回路３０３は、時刻ｔ＝５００μｓの前はオフにされており、その後オンにされている。そのため、ｔ＝５００μｓの前に過電圧または不足電圧状態が発生するたびに、Ｖ_ｒｅｇ７０１ははるかに大きい過電圧および不足電圧ピークを有し、遷移制御回路３０３がオンにされた後（７０３）よりも線形のみのモード（７０２）に回復するのにより多くの時間がかかっていることが分かる。従って、特定の場合において、遷移制御回路３０３は、ヒステリシスモードから線形モードへの遷移を円滑にし、従ってヒステリシス振動を低減または取り除くことができるだけでなく、ＳＭＰＳが線形モードにおいて動作する時間全体を増大させることによって、回復プロセスを加速させることもできる。

実例となる非限定的な実施形態において、ハイブリッドＳＭＰＳは、ＳＭＰＳが線形モードにおいて動作するときに可変デューティサイクルに比例する出力電圧を生成するように構成されている線形回路と、線形回路に結合されているヒステリシス回路であって、当該ヒステリシス回路は、ＳＭＰＳがヒステリシスモードにおいて動作するときにデューティサイクルが２つの所定の値のうちの１つをとるようにするように構成されている、ヒステリシス回路とを含んでもよい。ハイブリッドＳＭＰＳは、線形回路およびヒステリシス回路に結合されている遷移制御回路をも含んでもよく、当該遷移制御回路は、ハイブリッドＳＭＰＳがヒステリシスモードから線形モードに遷移するのに応答して、線形回路の少なくとも一部分をバイパスするように構成されている。

たとえば、ヒステリシス回路は、出力電圧が低閾値を下回って降下するのに応答して、デューティサイクルが所定の高い値をとるようにするように構成されてもよい。その上、ヒステリシス回路は、出力電圧が高閾値を上回って上昇するのに応答して、デューティサイクルが所定の低い値をとるようにするように構成されてもよい。

特定の実施態様において、線形回路は、基準電圧と出力電圧との間の差を示すように構成されている誤差増幅器を含んでもよく、遷移制御回路は、誤差増幅器の出力ノードにおいて印加される電圧を制御するように構成されている。また、遷移制御回路は、出力電圧に関して過電圧または不足電圧状態を特定するように構成されてもよい。従って、第１の過電圧または不足電圧状態が特定されたのに応答して、遷移制御回路は、デジタル電圧コンバータによって誤差増幅器の出力ノードに印加されるべき第１の電圧レベルに変換可能な第１の制御ワードを生成するように構成されてもよい。

その後、第１の過電圧または不足電圧状態後で、監視期間が満了する前に第２の過電圧または不足電圧状態が特定されたのに応答して、遷移制御回路は、第１の制御ワードと異なり、デジタル電圧コンバータによって誤差増幅器の出力ノードに印加されるべき第２の電圧レベルに変換可能な第２の制御ワードを生成するように構成されてもよい。付加的にまたは代替的に、第１の過電圧または不足電圧状態後で、監視期間が満了した後に第２の過電圧または不足電圧状態が特定されたのに応答して、遷移制御回路は、デジタル電圧コンバータによって誤差増幅器の出力ノードに印加されるべき第１の電圧レベルに変換可能な第１の制御ワードを生成するように構成されてもよい。

特定の場合において、ハイブリッドＳＭＰＳが不連続電流モードにおいて動作していると判定されたのに応答して、遷移制御回路は、デジタル電圧コンバータによって生成される固定電圧値が、誤差増幅器の出力ノードに印加されるようにするように構成されてもよい。

別の実例となる非限定的な実施形態において、ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）を動作させる方法は、線形動作モードにある間に、デューティサイクルに比例する出力電圧を生成すること、デューティサイクルが、不足電圧の発生に応答して第１の所定値を、または過電圧の発生に応答して第２の所定値をとるようにするためにヒステリシス動作モードに入ること、少なくとも部分的に、デューティサイクルを、選択された期間の間に後続の不足電圧または過電圧の発生が起こる可能性を低減するように制御することによって、線形動作モードに戻ることを含んでもよい。いくつかの実施形態において、出力電圧を制御することは、ハイブリッドＳＭＰＳ内の増幅器の入力をショートカットすること、選択された電圧を増幅器の出力に印加することを含んでもよい。

方法は、不足電圧または過電圧の発生に応答して、増幅器の出力に印加されるべき第１の電圧レベルに変換可能な第１の制御ワードを生成することをも含んでもよい。その後、選択された期間が満了する前に後続の過電圧の発生が起きたのに応答して、方法は、第１の制御ワードと異なり、増幅器の出力に印加されるべき第２の電圧レベルに変換可能な第２の制御ワードを生成することをさらに含んでもよく、第２の電圧レベルは第１の電圧レベルよりも低い。

いくつかの実施形態において、選択された期間が満了した後に後続の過電圧の発生が起きたのに応答して、方法は、第１の制御ワードを維持することを含んでもよい。不足電圧または過電圧の発生に応答して、方法は、増幅器の出力に印加されるべき第１の電圧レベルに変換可能な第１の制御ワードを生成することを含んでもよい。

他の場合において、選択された期間が満了する前に後続の不足電圧の発生が起きたのに応答して、方法は、第１の制御ワードと異なり、増幅器の出力に印加されるべき第２の電圧レベルに変換可能な第２の制御ワードを生成することを含んでもよく、第２の電圧レベルは第１の電圧レベルよりも高い。方法は、選択された期間が満了した後に後続の不足電圧の発生が起きたのに応答して、第１の制御ワードを維持することを含んでもよい。

また別の実例となる非限定的な実施態様において、電子チップは、ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）の線形回路およびヒステリシス回路に結合されている遷移制御回路を含んでもよく、遷移回路は、ハイブリッドＳＭＰＳのヒステリシス動作モードから線形動作モードへの遷移を容易にするように構成されてもよい。

たとえば、線形回路は、ハイブリッドＳＭＰＳが線形モードにおいて動作するときに可変デューティサイクルに比例する出力電圧を生成するように構成されてもよく、ヒステリシス回路は、ハイブリッドＳＭＰＳがヒステリシスモードにおいて動作するときにデューティサイクルが２つの所定の値のうちの１つをとるようにするように構成されてもよく、遷移回路は、所与の監視期間の間の後続の不足電圧または過電圧の発生の数を低減するように構成されてもよい。その上、遷移制御回路は、デジタル的に選択された電圧を増幅器の出力に印加することによって、線形回路内の増幅器をバイパスするように構成されてもよい。

本明細書において、具体的な実施形態を参照して本発明（複数の場合もあり）を説明したが、添付の特許請求の範囲に明記されているような本発明（複数の場合もあり）の範囲から逸脱することなくさまざまな改変および変更を為すことができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明（複数の場合もあり）の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。

別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。「結合されている」または「動作可能に結合されている」という用語は、接続されているとして定義されるが、必ずしも直接ではなく、必ずしも機械的ではない。「備える」、「有する」、「含む」、ならびに「包含する」といった用語は制約のない連結動詞である。結果として、１つ以上の要素を「備える」、「有する」、「含む」または「包含する」システム、デバイス、または装置は、それらの１つ以上の要素を保持するが、それらの１つ以上の要素のみを保持するようには限定されない。同様に、１つ以上の動作を「備える」、「有する」、「含む」または「包含する」方法またはプロセスは、それらの１つ以上の動作を保持するが、それらの１つ以上の動作のみを保持するようには限定されない。

３０１…線形回路、３０２…ヒステリシス回路、３０３…遷移制御回路。

Claims (5)

1. ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）であって、
   該ハイブリッド・スイッチ・モード電源が線形モードにおいて動作するときに可変デューティサイクルに比例する出力電圧を生成するように構成されている線形回路であって、第１の入力ノードで受け取った基準電圧と、第２の入力ノードで受け取った前記出力電圧との間の比較に基づいて出力ノードに誤差電圧を供給するように構成されている誤差増幅器を含む前記線形回路と、
   前記線形回路に結合されているヒステリシス回路であって、該ヒステリシス回路は、該ハイブリッド・スイッチ・モード電源がヒステリシスモードにおいて動作するときに前記可変デューティサイクルが２つの所定の値のうちの１つをとるようにするように構成されている、前記ヒステリシス回路と、
   前記線形回路および前記ヒステリシス回路に結合されている遷移制御回路であって、該遷移制御回路は、第１のスイッチ、第２のスイッチ、および第３のスイッチに結合され、該遷移制御回路は、保持信号を前記第１のスイッチ、前記第２のスイッチ、および前記第３のスイッチに印加することによって、該ハイブリッド・スイッチ・モード電源が前記ヒステリシスモードから前記線形モードに遷移するのに応答して、前記線形回路の少なくとも一部分をバイパスするように構成され、前記線形回路のバイパスされる少なくとも一部分は、前記誤差増幅器の第１の入力ノードから出力ノードまでをバイパスする経路を含み、前記第１のスイッチおよび第２のスイッチは、前記経路に配置され、前記保持信号は、前記第１のスイッチおよび第２のスイッチをそれぞれ閉鎖するように構成され、前記保持信号は、第３のスイッチを閉鎖して前記誤差増幅器の出力ノードを、選択された電圧レベルにさせるようにさらに構成される、前記遷移制御回路とを備える、ハイブリッド・スイッチ・モード電源。
2. 前記ヒステリシス回路は、前記出力電圧が低閾値を下回って降下するのに応答して、前記可変デューティサイクルが所定の高い値をとるようにするように構成されている、請求項１に記載のハイブリッド・スイッチ・モード電源。
3. 前記ヒステリシス回路は、前記出力電圧が高閾値を上回って上昇するのに応答して、前記可変デューティサイクルが所定の低い値をとるようにするように構成されている、請求項１に記載のハイブリッド・スイッチ・モード電源。
4. 前記遷移制御回路は、前記出力電圧に関して過電圧または不足電圧状態を特定するように構成されている、請求項１に記載のハイブリッド・スイッチ・モード電源。
5. ハイブリッド・スイッチ・モード電源（ＳＭＰＳ）を動作させる方法であって、
   線形動作モードにある間に、デューティサイクルに比例する出力電圧を生成すること、
   前記デューティサイクルが、不足電圧の発生に応答して第１の所定値を、または過電圧の発生に応答して第２の所定値をとるようにするためにヒステリシス動作モードに入ること、
   前記ヒステリシス動作モードから前記線形動作モードに前記ハイブリッド・スイッチ・モード電源を戻す際に、選択された期間において保持信号を生成することによって前記ヒステリシス動作モードおよび前記線形動作モードの間の遷移を停止することであって、前記保持信号は、第１のスイッチおよび第２のスイッチをそれぞれ閉鎖することによって前記ハイブリッド・スイッチ・モード電源内の誤差増幅器の入力ノードから出力ノードまでをバイパスし、前記保持信号は、第３のスイッチを閉鎖することによってデジタル的に選択された電圧を前記誤差増幅器の出力ノードに印加させる、前記遷移を停止すること、
   前記選択された期間において後続の不足電圧または過電圧の発生が起こることに応答して、前記デジタル的に選択された電圧を段階的に増大又は低減すること、を備える、方法。