JP7132303B2 - Ｄｃ－ｄｃレギュレータにおける負荷ダンプトランジェントの軽減のためのインダクタ電流シャント - Google Patents

Ｄｃ－ｄｃレギュレータにおける負荷ダンプトランジェントの軽減のためのインダクタ電流シャント Download PDF

Info

Publication number
JP7132303B2
JP7132303B2 JP2020169046A JP2020169046A JP7132303B2 JP 7132303 B2 JP7132303 B2 JP 7132303B2 JP 2020169046 A JP2020169046 A JP 2020169046A JP 2020169046 A JP2020169046 A JP 2020169046A JP 7132303 B2 JP7132303 B2 JP 7132303B2
Authority
JP
Japan
Prior art keywords
circuit
node
coupled
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020169046A
Other languages
English (en)
Other versions
JP2021061743A (ja
Inventor
マーク・ロバート・ヴィチュニック
エコ・リスワンディ
Original Assignee
アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー filed Critical アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー
Publication of JP2021061743A publication Critical patent/JP2021061743A/ja
Application granted granted Critical
Publication of JP7132303B2 publication Critical patent/JP7132303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本文書は、レギュレータ回路に関するものであり、具体的には、直流／直流（ＤＣ－ＤＣ）レギュレータ回路における出力トランジェントの軽減に関するものである。
レギュレータ回路は、回路入力から安定化出力を生成するために使用され得る。例えば、バック電圧レギュレータ回路は、入力電圧を使用して、入力電圧未満の安定化出力電圧を生成し、ブーストレギュレータ回路は、入力電圧よりも高い安定化出力電圧を生成する。スイッチングは、安定化出力を生成するために回路のインダクタを充電および放電するために使用される。これらのタイプの回路において、また非インダクタベースのレギュレータ回路においても、出力負荷電流トランジェントは、安定化出力電圧に望ましくない電圧トランジェントをもたらし得る。
本文書は、概して、電圧安定化のための電子回路に関し、より具体的には、レギュレータ回路の負荷ダンプトランジェントの影響を軽減する改善に関する。
いくつかの態様では、電圧レギュレータ回路は、目標電圧値と出力電圧との間の差を表す誤差信号を使用して、電圧レギュレータ回路の出力ノードにおける出力電圧を調整するためにスイッチングデューティサイクルを調節するように構成されたスイッチング回路と、スイッチング回路に結合され、出力ノードにインダクタ電流を提供するように構成されたインダクタと、インダクタに並列に結合され、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードから迂回させるように構成されたシャント回路と、を含む。
いくつかの態様では、電圧変換回路を動作させる方法は、スイッチ回路を活性化および非活性化して、インダクタを充電および放電して出力電圧を生成し、インダクタ電流を電圧レギュレータ回路の出力ノードに提供することと、目標電圧値と出力電圧との間の差を表す誤差信号を使用して、出力電圧を調整するためにスイッチ回路のスイッチングデューティサイクルを調節することと、出力電圧を指定された最大出力電圧と比較することと、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードから迂回させることと、を含む。
いくつかの態様では、電圧レギュレータ回路は、目標電圧値と出力電圧との間の差を表す誤差信号を使用して、電圧レギュレータ回路の出力ノードにおける出力電圧を調整するためにスイッチングデューティサイクルを調節するように構成されたスイッチング回路と、スイッチング回路に結合され、出力ノードにインダクタ電流を提供するように構成されたインダクタと、インダクタに結合され、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードから離して循環させ、出力電圧が指定された最大出力電圧未満の目標電圧に低下したときに、出力ノードにインダクタ電流を回復させるように構成されたシャント回路ループと、を含む。
このセクションは、本特許出願の主題の概要を提供することを意図している。本発明の排他的または網羅的な説明を提供することは意図されていない。詳細な説明は、本特許出願に関するさらなる情報を提供するために含まれている。
図面において、必ずしも縮尺通りに描かれていないが、同様の数字は、異なる図において類似の構成要素を記述する場合がある。異なる文字の添字を有する同様の数字は、類似の構成要素の異なる例を表す場合がある。図面は、限定ではなく例として、本文書に記載された様々な実施形態を一般的に図示する。
電圧レギュレータ回路の例の概略図である。 負荷ダンプを受けた従来のレギュレータ回路の電流および電圧波形を図示する。 電圧レギュレータ回路を動作させる方法の流れ図である。 図１の電圧レギュレータ回路の電流および電圧波形を図示する。 電圧レギュレータ回路の別の例の概略図である。 図５の電圧レギュレータ回路の電流および電圧波形を図示する。 ブースト電圧レギュレータ回路の例の概略図である。 バックブースト電圧レギュレータ回路の例の概略図である。
図１は、電圧レギュレータ回路１００の例の概略図である。回路は、トップゲートトランジスタＭ１、ボトムゲートトランジスタＭ２、およびインダクタ１０２（Ｌ）を含む。この例では、Ｍ１およびＭ２は、電界効果トランジスタ（ＦＥＴ）である。電圧レギュレータ回路１００は、出力ノードに電気的に結合された出力コンデンサ１０４を含むことができ、出力負荷に出力電圧Ｖ出力を供給することができる。電圧レギュレータ回路１００は、ゲートドライバ１１４を有し、かつＭ１およびＭ２を含むスイッチング回路１１０を含む。ゲートドライバ１１４は、クロック信号を使用して、充電部分および放電部分を含むスイッチングデューティサイクルを提供するように（例えば、論理回路によって）構成されている。電圧レギュレータ回路１００は、スイッチングデューティサイクルの充電部分の間に電気エネルギーを受け取る。
インダクタ１０２は、出力コンデンサ１０４とスイッチング回路ノード１０８との間に結合することができる。ボトムゲートトランジスタＭ２は、スイッチング回路ノード１０８と回路接地との間に電気的に結合することができ、トップゲートトランジスタＭ１は、スイッチング回路ノード１０８と入力電圧Ｖ入力に電気的に結合された入力ノードとの間に電気的に結合することができる。
連続するサイクルの充電部分の間、トランジスタＭ１は、スイッチング回路ノード１０８の電圧をほぼ入力電圧Ｖ入力に上昇させるためにオンにされるか、または活性化される。この最初の活性化は、インダクタ１０２を通って出力コンデンサ１０４および負荷に徐々に増加する電流を駆動する。スイッチングデューティサイクルの放電部分の間、Ｍ２がオンになり、スイッチング回路ノード１０８をほぼ回路接地に引っ張る。この第２の活性化は、インダクタ１０２に蓄えられたエネルギーから出力コンデンサ１０４および負荷へと徐々に減少する電流を提供する。
スイッチングデューティサイクルの充電部分の持続時間は、出力電圧Ｖ出力を指定されたレベルに維持するように自動的に調節することができる。調節は、誤差増幅器回路１１２を含む回路フィードバックループを使用して達成することができる。誤差増幅器回路１１２は、目標電圧値と電圧レギュレータ回路１００の出力ノードにおける電圧Ｖ出力との間の差を表す誤差信号を生成する。出力電圧は、（例えば、抵抗分割器を使用して）スケーリングされて、実際の出力電圧の代わりに、出力電圧のスケーリングされた表現を誤差増幅器回路１１２にフィードバック電圧として提供することができる。誤差増幅器回路１１２は、フィードバック電圧（ＶＦＢ）を電圧基準（ＶＲＥＧ）と比較して、誤差信号を生成する。ＶＲＥＧは、所望の安定化出力電圧、または所望の安定化出力電圧から導出されたスケーリングされた電圧であり得る。
スイッチング回路１１０は、パルス幅変調（ＰＷＭ）スイッチング制御を実施するための論理回路を含むことができる。スイッチング回路１１０は、出力電圧に応じて、スイッチングデューティサイクルの充電部分および放電部分の持続時間を設定する。例えば、スイッチング回路１１０は、誤差信号と基準波形信号との比較に基づいた持続時間の間、トップゲートトランジスタＭ１をオンにし、次に、クロック信号の各期間の残りの期間、ボトムゲートトランジスタＭ２を活性化させてもよい。
Ｍ１トランジスタの活性化は、インダクタ内に徐々に増加する電流を生成し、Ｍ２トランジスタの活性化は、各スイッチングデューティサイクル中にインダクタ内に徐々に減少する電流を生成する。増加し次いで減少する電流は、フィードバック電圧を基準電圧ＶＲＥＦに実質的に等しい値に維持する。この活性化シーケンスは、負荷での電流需要に関係なく、出力ポートでの出力電圧Ｖ出力を所望のレベルに維持する。
図１に示す例では、回路トポロジーおよび目標電圧値は、電圧レギュレータ回路（例えば、バックレギュレータ回路）の入力電圧Ｖ入力における電圧よりも低いＶ出力のための安定化電圧を生成する。他の例は、とりわけ、Ｖ入力よりも高い安定化Ｖ出力を生成するための電圧レギュレータ回路トポロジー（例えば、ブーストレギュレータ回路）、およびＶ入力より低いか、またはより高くなり得る安定化Ｖ出力を生成するための回路トポロジー（例えば、バックブーストレギュレータ回路）を含むことができる。
ＤＣ－ＤＣ電圧レギュレータの負方向の出力負荷トランジェント（例えば、負荷が除去され、負荷電流Ｉ負荷がゼロに減少する負荷ダンプ）は、典型的には、安定化出力電圧Ｖ出力上に正電圧トランジェントをもたらす。これは、ａ）負荷に送達される電流の量を補正するための電圧レギュレータの有限の応答時間、ならびにｂ）出力コンデンサ内の電気的直列抵抗（ＥＳＲ）および電気的直列インダクタンス（ＥＳＬ）の組み合わされたほぼ瞬時の効果によるものである。この問題は、インダクタ電流ＩＬが瞬時に変化することができず、通常、インダクタ電流が、電流をゼロに減少させることができるまでの追加のサイクルの間、出力コンデンサに送達され続ける、インダクタベースのＤＣ－ＤＣレギュレータで悪化する。この減少した負荷へのインダクタ電流の継続的な送達は、安定化出力電圧をさらに増加させ、特に出力電圧の厳密な制御を必要とする用途の場合、出力電圧仕様に違反する危険性がある。この正の電圧トランジェントは、過電圧監視回路のトリップによるシステムシャットダウンを引き起こし得るか、またはさらに悪いことに、過電圧ストレスにより出力ノードに接続された回路を損傷し得る。
図２は、負荷ダンプ（例えば、Ｉ負荷が、上のグラフに示すように、時間ｔ１に値ＩＭＡＸからゼロに減少する）を受けた従来のバックレギュレータ回路の電流および電圧波形を図示する。負荷ダンプ事象の直前に、中央のグラフのインダクタ電流波形ＩＬは、ＤＣ－ＤＣスイッチング周波数で通常のリップルを提示し、出力電圧Ｖ出力は、Ｃ出力がＩＬのＡＣ成分の影響を受けるため（ＩＣ出力＝ＩＬ－Ｉ負荷のため）、同じ周波数で対応する電圧リップルを提示する。ｔ１の後、全てのインダクタ電流２０５（ＤＣ成分、ＩＭＡＸを含む）は、インダクタ電流２０５がゼロに下がり得るまで、出力コンデンサに送達される。これは、バックレギュレータ制御スキームがＭ１とＭ２の両方をオフにするか、単純にＭ２をオンにするかにかかわらず当てはまる。図２の下のグラフに示すように、この余分な電流に対する出力電圧応答は、電圧オーバーシュート２１０である。オーバーシュートの量は、Ｃ出力の値に依存し、Ｃ出力の値が高いほど、電圧オーバーシュート２１５が軽減されることになる。しかしながら、出力キャパシタンスを増加させることに関連して、部品表（ＢＯＭ）およびボードスペースのコストが増加する。加えて、インダクタ電流が出力ノードに送達され続けるため、Ｃ出力のキャパシタンスを増加させることは、追加のオーバーシュートを排除するのではなく、軽減するだけである。
電圧オーバーシュートを排除または制限するために、インダクタ電流を出力コンデンサＣ出力および出力ノードＶ出力から迂回させることができる。これは、インダクタ電流をゼロに下げさせ、出力電圧がそれ以上増加しなくなる。
図３は、図１の電圧レギュレータ回路などの電圧レギュレータ回路を動作させる方法の流れ図である。３０５において、スイッチ回路を活性化および非活性化して、インダクタを充電および放電して、出力電圧を生成し、インダクタ電流を電圧レギュレータ回路の出力ノードに提供する。３１０において、目標電圧値と出力電圧との間の差を表す誤差信号を使用して、出力電圧を調整するためにスイッチ回路のスイッチングデューティサイクルが調節される。特定の例では、ＰＷＭが、出力電圧を調節するために使用される。
３１５において、出力電圧が、指定された最大出力電圧と比較される。指定された最大電圧は、所望の安定化電圧よりも高くてもよい。３２０において、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードから迂回させる。
図１に戻ると、インダクタ電流を迂回させるために、電圧レギュレータ回路は、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードおよび出力コンデンサから迂回させるシャント回路を含む。シャント回路は、インダクタＬに並列に接続されたトランジスタＭ３を含む。トランジスタＭ３は、ヒステリシスコンパレータ１２０によって制御されるシャントスイッチとして機能する。コンパレータ１２０の出力は、出力電圧が指定された最大出力電圧値（ＶＨＩ）に上昇するときにアクティブまたは高くなる。そのヒステリシスのために、コンパレータ１２０の出力は、出力電圧がＶＨＩよりも低い値（例えば、所望の安定化電圧レベルＶＲＥＧ）に下がるまで非アクティブまたは低に戻らない。
図４は、図１の電圧レギュレータ回路の電流および電圧波形を図示する。図４の上のグラフは、図２と同様に時間ｔ１で発生するのと同じ負荷ダンプトランジェントを受けた電圧レギュレータ回路を示す。図４において、ｔ１の前のＩＬおよびＶ出力波形はまた、図２と同じである。ｔ１の直後、全てのインダクタ電流４０５（ＤＣ成分、ＩＭＡＸを含む）が最初に出力コンデンサに送達され、Ｖ出力を最初に上昇させる。しかしながら、Ｖ出力がＶＨＩに上昇すると（図４の下のグラフにおいて時間ｔ２に示す）、コンパレータ１２０は、トリップしてトランジスタＭ３をオンにする。ＩＭ３の波形に示されるように、インダクタ電流４０５は次いで、出力コンデンサから迂回されて、代わりに、「負荷ダンプシャント」として動作するＭ３内を循環する。Ｍ３がオンの間、メイン制御ループトランジスタＭ１とＭ２は両方ともオフである。Ｍ３をオンにすると、インダクタ電流をゼロに下げることができ、出力電圧４１０がそれ以上増加しなくなる。
循環インダクタ電流は、出力コンデンサＣ出力に流れないため、「速く」ゼロになる必要はない。循環インダクタ電流がゼロに減衰する速度は、トランジスタＭ３のサイズに依存する。Ｍ３（すなわち、より高いオン抵抗ＲＤＳ（ＯＮ））が小さいほど、減衰をゼロに加速し、シリコンダイ面積の観点からコストが低いが、Ｍ３は、インダクタに蓄えられたエネルギーＥ（Ｅ＝１／２ＬＩＭＡＸ ２）を散逸しなければならないため、サイズを小さくしすぎるべきではない。加えて、Ｍ３にわたる降下がＶ出力＋ダイオード降下を超える場合、Ｍ２の本体ダイオードがオンになり、Ｍ３にわたる電圧降下を制限し、Ｃ出力を電流ループに戻す可能性がある。減衰は、Ｍ３における変化する電流×抵抗（ＩＲ）の降下による指数曲線に従う。コストとエネルギー散逸の間の良好なパフォーマンスの妥協の例は、Ｍ３のサイズをＭ２のサイズの５～１０％の近傍にあるようにすることである。コンパレータ１２０の低ヒステリシス電圧レベルは、出力電圧がその後目標電圧値ＶＲＥＧ付近まで低下した場合（リークまたは新しい負荷のオンにより）、Ｍ３がオフになり、通常の制御ループ動作が再開するように設定されるべきである。
図５は、電圧レギュレータ回路５００の別の例の概略図である。回路は、図１のようなバックレギュレータ回路であり、図１のように、インダクタ５０２、上部スイッチトランジスタ（Ｍ１）、下部スイッチトランジスタ（Ｍ２）、ヒステリシスを有するコンパレータ５２０、および誤差増幅器５１２を含む。図１との違いは、シャント回路が、電流マッチ増幅器５２２と、シャントスイッチとしてＶ出力から接地に接続されたトランジスタＭ４とを含むことである。電流マッチ増幅器５２２の入力は、下部スイッチトランジスタＭ２およびシャントスイッチトランジスタＭ４に接続されている。電流マッチ増幅器５２２の出力は、Ｍ４の制御ゲートに結合され、電流増幅器は、コンパレータ５２０の出力に接続されたイネーブル入力を含む。
図６は、図５の電圧レギュレータ回路の電流および電圧波形を図示する。機能は、時間ｔ２まで図１の回路の機能と同じである。上のグラフにおいて、電圧レギュレータ回路は、図４と同様に時間ｔ１で発生するのと同じ負荷ダンプトランジェントを受け、負荷ダンプトランジェントの前に、図６のインダクタ電流波形ＩＬは、ＤＣ－ＤＣスイッチング周波数で通常のリップルを提示する。時間ｔ１の後、全てのインダクタ電流６０５（ＤＣ成分、ＩＭＡＸを含む）は、最初に出力コンデンサＣ出力に送達される。時間ｔ２において、Ｖ出力がＶＨＩに上昇すると、コンパレータ５２０がトリップする（例えば、出力が高くなる）。
この時点で、上部スイッチトランジスタＭ１がオフになり、シャントスイッチトランジスタＭ４がオンになり、コンパレータ５２０の出力によって電流マッチ増幅器５２２が有効になる。電流マッチ増幅器５２２は、Ｍ２の負のドレイン電流に一致するようにＭ４で正のドレイン電流を生成するようにＭ４を制御する。図６において、ＩＭ４の波形は、Ｍ４を流れるインダクタ電流を示す。Ｍ２およびＭ４のこれらのドレイン電流が「一致する」限り、出力コンデンサＣ出力に送達されるインダクタ電流の結果として生じる部分はゼロであり、図６の下のグラフに示すように出力電圧６１０はＶＨＩ以上には増加しない。トランジスタＭ４は、Ｍ２と同一または比例したサイズ（例えば、サイズ（Ｍ４）＝サイズ（Ｍ２／ｋ）、ここで、ｋは正の整数）であり得る。図１の例のように、Ｍ２およびＭ４で循環するインダクタ電流は、出力コンデンサＣ出力に流れることはなく、速くゼロになる必要はない。Ｖ出力がコンパレータ５２０の低ヒステリシス電圧レベル未満に減少すると、シャントスイッチ接続が取り外され、回路は通常動作に戻る。
図１および図５の例の回路は、バック電圧レギュレータ回路である。回路出力における負荷ダンプトランジェントを軽減する実施例のアプローチは、他のタイプのレギュレータ回路で使用することができる。
図７は、ブースト電圧レギュレータ回路７００の例の概略図である。この例では、インダクタ７０２は、電圧レギュレータ回路の入力ノードＶ入力およびスイッチング回路ノード７０８に結合されている。スイッチング回路は、スイッチング回路ノード７０８および回路接地ノードに結合された第１のスイッチトランジスタＭ１と、出力ノードおよびスイッチング回路ノードに結合された第２のスイッチトランジスタＭ２とを含む。スイッチング回路のゲートドライバは示されていない。シャントスイッチトランジスタＭ３は、インダクタ７０２に並列に結合され、スイッチング回路ノード７０８および入力ノードＶ入力に結合されている。出力電圧Ｖ出力がヒステリシスコンパレータ７２０のトリップ電圧を超えると、シャントスイッチトランジスタＭ３がオンになり、インダクタ電流を循環させ、インダクタ電流を出力コンデンサＣ出力および出力ノードから迂回させ、出力電圧のトランジェントを制限する。
図８は、バックブースト電圧レギュレータ回路８００の例の概略図である。例において、インダクタ８０２は、第１のスイッチング回路ノード８０８および第２のスイッチング回路ノード８０９に結合されている。スイッチング回路は、入力ノードＶ入力および第１のスイッチング回路ノード８０８に結合された第１のスイッチトランジスタＭＡと、第１のスイッチング回路ノード８０８および回路接地ノードに結合された第２のスイッチトランジスタＭＢとを含む。スイッチング回路は、第２のスイッチング回路ノード８０９および回路接地ノードに結合された第３のスイッチトランジスタＭＣ、ならびに第２のスイッチング回路ノード８０９および出力ノードＶ出力に結合された第４のスイッチ回路ＭＤをさらに含む。シャントスイッチトランジスタＭ３は、第１のスイッチング回路ノード８０８および第２のスイッチング回路ノード８０９に結合されている。他の実施例と同様に、出力電圧Ｖ出力がヒステリシスコンパレータ８２０のトリップ電圧を超えると、シャントスイッチトランジスタＭ３はオンになり、インダクタ電流ＩＬを循環させる。これは、インダクタ電流を出力コンデンサおよび出力ノードから迂回させ、負荷ダンプトランジェントが発生した場合には出力電圧を制限する。
本明細書に記載される方法、回路、およびシステムは、正確かつ安全な方法でインダクタ電流を出力コンデンサから迂回させるＤＣ－ＤＣレギュレータ回路を提供し、出力電圧トランジェントを制限し、システムのシャットダウンまたは回路への損傷を回避する。
態様１は、目標電圧値と出力電圧との間の差を表す誤差信号を使用して、電圧レギュレータ回路の出力ノードにおける出力電圧を調整するためにスイッチングデューティサイクルを調節するように構成されたスイッチング回路と、スイッチング回路に結合され、出力ノードにインダクタ電流を提供するように構成されたインダクタと、インダクタに並列に結合され、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードから迂回させるように構成されたシャント回路と、を備える、電圧レギュレータ回路のような主題を含むことができる。
態様２では、態様１に記載の主題は、出力ノードに結合された出力コンデンサと、出力ノードに結合され、出力電圧を指定された最大出力電圧と比較し、出力電圧が指定された最大出力電圧を超えるときに、シャント回路がインダクタ電流を出力コンデンサから迂回させることを可能にするように構成されたコンパレータ回路と、を任意選択で含む。
態様３では、態様２に記載の主題は、出力ノードに結合されたコンパレータ回路を任意選択で含む。シャント回路は、インダクタに並列に結合されたシャントスイッチを含み、シャントスイッチは、コンパレータ回路の出力に結合された制御ゲートを含む。コンパレータは、出力電圧を指定された最大出力電圧および指定された最大出力電圧未満の目標電圧と比較し、出力電圧が指定された最大出力電圧を超えるときにシャントスイッチを有効にし、シャントスイッチを有効にした後、出力電圧が目標電圧に低下したときにシャントスイッチを無効にするように任意選択で構成される。
態様４では、態様３に記載の主題は、出力ノードに結合されたインダクタを任意選択で含み、スイッチング回路は、スイッチング回路ノードおよび電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路と、スイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路とを含む。シャントスイッチは、インダクタに並列に結合され、スイッチング回路ノードおよび出力ノードに結合されている。
態様５では、態様３に記載の主題は、電圧レギュレータ回路の入力ノードに結合されたインダクタを任意選択で含む。スイッチング回路は、スイッチング回路ノードおよび回路接地ノードに結合された第１のスイッチ回路と、出力ノードおよびスイッチング回路ノードに結合された第２のスイッチ回路とを含む。シャント回路は、インダクタに並列に結合され、スイッチング回路ノードおよび入力ノードに結合されている。
態様６では、態様３に記載の主題は、電圧レギュレータ回路の入力ノードおよび第１のスイッチング回路ノードに結合された第１のスイッチ回路と、第１のスイッチング回路ノードおよび回路接地ノードに結合された第２のスイッチ回路と、第２のスイッチング回路ノードおよび回路接地ノードに結合された第３のスイッチ回路と、第２のスイッチング回路ノードおよび出力ノードに結合された第４のスイッチ回路と、を含むスイッチング回路を任意選択で含む。インダクタおよびシャントスイッチは、第１のスイッチング回路ノードおよび第２のスイッチング回路ノードに結合されている。
態様７では、態様１に記載の主題は、出力ノードに結合された出力コンデンサ、および出力ノードに結合されたコンパレータ回路を任意選択で含む。スイッチング回路は、スイッチング回路ノードおよび電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路、ならびにスイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路を含む。シャント回路は、出力ノードおよび回路接地に結合されたシャントスイッチ、ならびに下部スイッチ回路およびシャントスイッチに結合された入力、シャントスイッチの制御ゲートに結合された出力、およびイネーブル入力を含む電流マッチ増幅器を含む。コンパレータ回路は、出力電圧を指定された最大出力電圧と比較し、電流マッチ増幅器にイネーブル信号を提供して、インダクタ電流を出力コンデンサから迂回させるように構成されている。
態様８は、主題（電圧レギュレータ回路を動作させる方法など）を含むか、または任意選択で、態様１～７のうちの１つもしくは任意の組み合わせと組み合わせて、そのような主題を含むことができ、スイッチ回路を活性化および非活性化して、インダクタを充電および放電して、出力電圧を生成し、インダクタ電流を電圧レギュレータ回路の出力ノードに提供することと、目標電圧値と出力電圧との間の差を表す誤差信号を使用して、出力電圧を調整するためにスイッチ回路のスイッチングデューティサイクルを調節することと、出力電圧を指定された最大出力電圧と比較することと、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードから迂回させることと、を含む。
態様９では、態様８に記載の主題は、出力電圧を生成するために出力コンデンサを充電することと、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力コンデンサから迂回させることと、を任意選択で含む。
態様１０では、態様９に記載の主題は、出力電圧が指定された最大出力電圧を超えるときに、回路シャント接続が、電流を出力コンデンサから迂回させることを可能にすることと、出力電圧が指定された最大出力電圧未満の目標電圧に低下したときに、回路シャント接続を無効にすることと、を任意選択で含む。
態様１１では、態様８～１０の１つまたは任意の組み合わせに記載の主題は、インダクタを充電して、電圧レギュレータ回路への入力電圧よりも低い出力電圧を生成するために、スイッチ回路のパルス幅変調を任意選択で含む。
態様１２では、態様８～１０の１つまたは任意の組み合わせに記載の主題は、インダクタを充電して、電圧レギュレータ回路への入力電圧よりも高い出力電圧を生成するために、スイッチ回路のパルス幅変調を任意選択で含む。
態様１３では、態様８～１０の１つまたは任意の組み合わせに記載の主題は、インダクタ電流に一致するマッチング電流を作成することと、マッチング電流を出力ノードの出力コンデンサから迂回させることと、を任意選択で含む。
態様１４では、態様１３に記載の主題は、インダクタを充電して、電圧レギュレータ回路への入力電圧より低い出力電圧を生成するために、スイッチ回路のパルス幅変調を任意選択で含む。
態様１５は、主題（電圧レギュレータ回路など）を含むか、または任意選択で、態様１～１４のうちの１つまたは任意の組み合わせと組み合わせて、そのような主題を含むことができ、目標電圧値と出力電圧との間の差を表す誤差信号を使用して、電圧レギュレータ回路の出力ノードにおける出力電圧を調整するためにスイッチングデューティサイクルを調節するように構成されたスイッチング回路と、スイッチング回路に結合され、出力ノードにインダクタ電流を提供するように構成されたインダクタと、インダクタに結合され、出力電圧が指定された最大出力電圧を超えるときに、インダクタ電流を出力ノードから離して循環させ、出力電圧が指定された最大出力電圧未満の目標電圧に低下したときに、出力ノードにインダクタ電流を回復させるように構成されたシャント回路ループと、を備える。
態様１６では、態様１５に記載の主題は、出力ノードに結合された出力コンデンサと、出力ノードに結合され、出力電圧を指定された最大出力電圧と比較し、出力電圧が指定された最大出力電圧を超えるときに、シャント回路ループがインダクタ電流を出力コンデンサから迂回させることを可能にするように構成されたコンパレータ回路と、を任意選択で含む。
態様１７では、態様１５および１６の一方または両方に記載の主題は、出力ノードに結合されたインダクタ、スイッチング回路ノードおよび電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路と、スイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路とを含むスイッチング回路、ならびにインダクタに並列に結合され、スイッチング回路ノードおよび出力ノードに結合されたシャントスイッチを含むシャント回路ループ、を任意選択で含む。
態様１８では、態様１５および１６の一方または両方に記載の主題は、電圧レギュレータ回路の入力ノードに結合されたインダクタ、スイッチング回路ノードおよび回路接地ノードに結合された第１のスイッチ回路と、出力ノードおよびスイッチング回路ノードに結合された第２のスイッチ回路とを含むスイッチング回路、ならびにインダクタに並列に結合され、スイッチング回路ノードおよび入力ノードに結合されたシャントスイッチを含むシャント回路ループ、を任意選択で含む。
態様１９では、態様１５および１６の一方または両方に記載の主題は、電圧レギュレータ回路の入力ノードおよび第１のスイッチング回路ノードに結合された第１のスイッチ回路と、第１のスイッチング回路ノードおよび回路接地ノードに結合された第２のスイッチ回路と、第２のスイッチング回路ノードおよび回路接地ノードに結合された第３のスイッチ回路と、第２のスイッチング回路ノードおよび出力ノードに結合された第４のスイッチ回路と、を含むスイッチング回路を任意選択で含む。インダクタは、第１のスイッチング回路ノードおよび第２のスイッチング回路ノードに結合され、シャント回路ループは、インダクタに並列に、第１のスイッチング回路ノードおよび第２のスイッチング回路ノードに結合されたシャントスイッチを含む。
態様２０では、態様１５に記載の主題は、出力ノードに結合された出力コンデンサ、ならびにスイッチング回路ノードおよび電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路と、スイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路とを含むスイッチング回路、を任意選択で含む。シャント回路ループは、下部スイッチ回路と、出力ノードおよび回路接地に結合されたシャントスイッチとを含む。主題は、下部スイッチ回路およびシャントスイッチに結合された入力、シャントスイッチの制御ゲートに結合された出力、およびイネーブル入力を含む電流マッチ増幅器と、出力ノードに結合されたコンパレータ回路と、をさらに任意選択で含み、コンパレータ回路は、出力電圧を指定された最大出力電圧と比較し、電流マッチ増幅器にイネーブル信号を提供して、インダクタ電流をシャント回路ループ内で出力コンデンサから離して循環させるように構成されている。
これらの非限定的態様は、任意の置換または組み合わせで組み合わせることができる。上記の詳細な説明は、詳細な説明の一部を形成する添付図面の参照を含む。図面は、例証として、本発明を実施することができる特定の実施形態を示している。これらの実施形態は、本明細書では「実施例」とも呼ばれる。本文書で言及される全ての刊行物、特許、および特許文献は、参照により個々に組み込まれるかのように、それらの全体が参照により本明細書に組み込まれる。本文書と、参照により組み込まれているこれらの文書との間に不整合な使用法がある場合には、組み込まれている参照（複数可）での使用法が本文書の使用法に補完的であると見なされるべきであり、調整不可能な不整合については、本文書における使用法が優先される。
本文書では、「ある（ａ）」または「ある（ａｎ）」という用語は、特許文書で一般的であるように、「少なくとも１つ」または「１つ以上」の他の事例または使用法とは関係なく、１つまたは２つ以上、を含むように使用される。本文書では、「または（ｏｒ）」という用語は、特に指定のない限り、「ＡまたはＢ」が「ＡであるがＢではない」、「ＢであるがＡではない」、および「ＡおよびＢ」を含むように、非排他的な「または」を指すために使用される。添付の特許請求の範囲では、「含む（ｉｎｃｌｕｄｉｎｇ）」および「ここで（ｉｎ ｗｈｉｃｈ）」という用語は、「備える（ｃｏｍｐｒｉｓｉｎｇ）」および「そこで（ｗｈｅｒｅｉｎ）」というそれぞれの用語の平易な英語の同等語として使用されている。また、以下の特許請求の範囲において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は制限のないものであり、すなわち、請求項でそのような用語の後に列挙されたものに加えた要素を含むシステム、装置、物品、またはプロセスは、依然としてその請求項の範囲内にあると考えられる。さらに、以下の請求項では、「第１の」、「第２の」、および「第３の」などの用語は、単にラベルとして使用され、その対象に数値的要件を課すことを意図しない。本明細書に記載されている方法の実施例は、少なくとも部分的に機械またはコンピュータに実装することができる。
上記の説明は、例示的であることを意図しており、限定的なものではない。例えば、上記の実施例（またはその１つ以上の態様）を互いに組み合わせて使用することができる。上記の説明を検討すると、例えば、当業者は、他の実施形態を使用することができる。要約は、読者が技術的開示の性質を迅速に確認することを可能にするために、３７Ｃ．Ｆ．Ｒ§１．７２（ｂ）に準拠して提供されている。要約は、特許請求の範囲または意味を解釈または限定するために使用されるのではないということを理解した上で提出されている。また、上記の発明を実施するための形態において、開示を簡素化するために、さまざまな特徴をグループ化してまとめることができるこれは、特許請求されていない開示された特徴がいずれかの請求項に不可欠であることを意図するものとして解釈されるべきではない。むしろ、発明の主題は、決して特定の開示された実施形態のすべての特徴にあるとはいえない場合がある。したがって、以下の請求項は、本明細書により発明を実施するための形態に組み込まれ、各請求項は、別個の実施形態として独立している。本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに決定されるべきである。
１００ 電圧レギュレータ回路
１０２ インダクタ
１０４ 出力コンデンサ
１０８ スイッチング回路ノード
１１０ スイッチング回路
１１２ 誤差増幅器回路
１１４ ゲートドライバ
１２０ ヒステリシスコンパレータ
５００ 電圧レギュレータ回路
５０２ インダクタ
５１２ 誤差増幅器
５２０ コンパレータ
５２２ 電流マッチ増幅器
７００ ブースト電圧レギュレータ回路
７０２ インダクタ
７０８ スイッチング回路ノード
７２０ ヒステリシスコンパレータ
８００ バックブースト電圧レギュレータ回路
８０２ インダクタ
８０８ 第１のスイッチング回路ノード
８０９ 第２のスイッチング回路ノード
８２０ ヒステリシスコンパレータ

Claims (18)

  1. 電圧レギュレータ回路であって、
    目標電圧値と出力電圧との間の差を表す誤差信号を使用して、前記電圧レギュレータ回路の出力ノードにおける前記出力電圧を調整するためにスイッチングデューティサイクルを調節するように構成されたスイッチング回路と、
    前記スイッチング回路に結合され、前記出力ノードにインダクタ電流を提供するように構成されたインダクタと、
    前記インダクタに並列に結合され、前記出力電圧が指定された最大出力電圧を超えるときに、前記インダクタ電流を前記出力ノードから迂回させるように構成されたシャント回路と、
    前記出力ノードに結合された出力コンデンサと、
    前記出力ノードに結合され、前記出力電圧を前記指定された最大出力電圧と比較し、前記出力電圧が前記指定された最大出力電圧を超えるときに、前記シャント回路が前記インダクタ電流を前記出力コンデンサから迂回させることを可能にするように構成されたコンパレータ回路と、を備え、
    前記コンパレータ回路がヒステリシスコンパレータを含み、
    前記コンパレータ回路の入力が、前記出力ノード及び前記指定された最大出力電圧に結合され、前記コンパレータ回路の出力が前記シャント回路に結合された、電圧レギュレータ回路。
  2. 前記シャント回路が、前記インダクタに並列に結合されたシャントスイッチを含み、前記シャントスイッチが、前記コンパレータ回路の出力に結合された制御ゲートを含み、
    前記コンパレータ回路が、前記出力電圧を前記指定された最大出力電圧および前記指定された最大出力電圧未満の目標電圧と比較し、前記出力電圧が前記指定された最大出力電圧を超えるときに前記シャントスイッチを有効にし、前記シャントスイッチを有効にした後、前記出力電圧が前記目標電圧に低下したときに前記シャントスイッチを無効にするように構成されている、請求項１に記載の電圧レギュレータ回路。
  3. 前記インダクタが、前記出力ノードに結合され、
    前記スイッチング回路が、スイッチング回路ノードおよび前記電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路と、前記スイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路と、を含み、
    前記シャントスイッチが、前記インダクタに並列に結合され、前記スイッチング回路ノードおよび前記出力ノードに結合されている、請求項２に記載の電圧レギュレータ回路。
  4. 前記インダクタが、前記電圧レギュレータ回路の入力ノードに結合され、
    前記スイッチング回路が、スイッチング回路ノードおよび回路接地ノードに結合された第１のスイッチ回路と、前記出力ノードおよび前記スイッチング回路ノードに結合された第２のスイッチ回路と、を含み、
    前記シャントスイッチが、前記インダクタに並列に結合され、前記スイッチング回路ノードおよび前記入力ノードに結合されている、請求項２に記載の電圧レギュレータ回路。
  5. 前記スイッチング回路が、
    前記電圧レギュレータ回路の入力ノードおよび第１のスイッチング回路ノードに結合された第１のスイッチ回路と、
    前記第１のスイッチング回路ノードおよび回路接地ノードに結合された第２のスイッチ回路と、
    第２のスイッチング回路ノードおよび前記回路接地ノードに結合された第３のスイッチ回路と、
    前記第２のスイッチング回路ノードおよび前記出力ノードに結合された第４のスイッチ回路と、を含み、
    前記インダクタおよび前記シャントスイッチが、前記第１のスイッチング回路ノードおよび前記第２のスイッチング回路ノードに結合されている、請求項２に記載の電圧レギュレータ回路。
  6. 前記スイッチング回路が、スイッチング回路ノードおよび前記電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路と、前記スイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路と、を含み、
    前記シャント回路が、
    前記出力ノードおよび回路接地に結合されたシャントスイッチと、
    前記下部スイッチ回路および前記シャントスイッチに結合された入力、前記シャントスイッチの制御ゲートに結合された出力、およびイネーブル入力を含む、電流マッチ増幅器と、を含み、
    前記コンパレータ回路が、前記出力電圧を前記指定された最大出力電圧と比較し、前記電流マッチ増幅器にイネーブル信号を提供して、前記インダクタ電流を前記出力コンデンサから迂回させるように構成されている、請求項１に記載の電圧レギュレータ回路。
  7. 電圧レギュレータ回路を動作させる方法であって、
    スイッチ回路を活性化および非活性化して、インダクタを充電および放電して、出力電圧を生成し、インダクタ電流を前記電圧レギュレータ回路の出力ノードに提供することと、
    目標電圧値と前記出力電圧との間の差を表す誤差信号を使用して、前記出力電圧を調整するために前記スイッチ回路のスイッチングデューティサイクルを調節することと、
    前記出力電圧を指定された最大出力電圧と比較することと、
    前記出力電圧が指定された最大出力電圧を超えるときに、前記インダクタ電流を前記出力ノードから迂回させることと、を含み、
    前記出力電圧を指定された最大出力電圧と比較することが、ヒステリシスコンパレータを含むコンパレータ回路によって行われ、
    前記コンパレータ回路の入力に、前記出力電圧及び前記指定された最大出力電圧が入力され、前記コンパレータ回路の出力によって、前記インダクタ電流を前記出力ノードから迂回させる、方法。
  8. 前記出力電圧を生成するために出力コンデンサを充電することを含み、
    前記インダクタ電流を迂回させることは、前記出力電圧が前記指定された最大出力電圧を超えるときに、前記インダクタ電流を前記出力コンデンサから迂回させることを含む、請求項７に記載の方法。
  9. 前記インダクタ電流を迂回させることは、前記出力電圧が前記指定された最大出力電圧を超えるときに、回路シャント接続が、前記電流を前記出力コンデンサから迂回させることを可能にすることと、前記出力電圧が前記指定された最大出力電圧未満の目標電圧に低下したときに、前記回路シャント接続を無効にすることと、をさらに含む、請求項８に記載の方法。
  10. 前記スイッチ回路を活性化および非活性化することが、前記インダクタを充電して、前記電圧レギュレータ回路への入力電圧よりも低い出力電圧を生成するために、前記スイッチ回路のパルス幅変調を含む、請求項７に記載の方法。
  11. 前記スイッチ回路を活性化および非活性化することが、前記インダクタを充電して、前記電圧レギュレータ回路への入力電圧よりも高い出力電圧を生成するために、前記スイッチ回路のパルス幅変調を含む、請求項７に記載の方法。
  12. 前記インダクタ電流を前記迂回させることが、前記インダクタ電流に一致するマッチング電流を作成することと、前記マッチング電流を前記出力ノードの出力コンデンサから迂回させることと、を含む、請求項７に記載の方法。
  13. 前記スイッチ回路を活性化および非活性化することが、前記インダクタを充電して、前記電圧レギュレータ回路への入力電圧よりも低い出力電圧を生成するために、前記スイッチ回路のパルス幅変調を含む、請求項１２に記載の方法。
  14. 電圧レギュレータ回路であって、
    目標電圧値と出力電圧との間の差を表す誤差信号を使用して、前記電圧レギュレータ回路の出力ノードにおける前記出力電圧を調整するためにスイッチングデューティサイクルを調節するように構成されたスイッチング回路と、
    前記スイッチング回路に結合され、前記出力ノードにインダクタ電流を提供するように構成されたインダクタと、
    前記インダクタに結合され、前記出力電圧が指定された最大出力電圧を超えるときに、前記インダクタ電流を前記出力ノードから離して循環させ、前記出力電圧が前記指定された最大出力電圧未満の目標電圧に低下したときに、前記出力ノードに前記インダクタ電流を回復させるように構成されたシャント回路ループと、
    前記出力ノードに結合された出力コンデンサと、
    前記出力ノードに結合され、前記出力電圧を前記指定された最大出力電圧と比較し、前記出力電圧が前記指定された最大出力電圧を超えるときに、前記シャント回路ループが前記インダクタ電流を前記出力コンデンサから迂回させることを可能にするように構成されたコンパレータ回路と、を備え、
    前記コンパレータ回路がヒステリシスコンパレータを含み、
    前記コンパレータ回路の入力が、前記出力ノード及び前記指定された最大出力電圧に結合され、前記コンパレータ回路の出力が、前記シャント回路ループ内のシャント回路に結合された、電圧レギュレータ回路。
  15. 前記インダクタが、前記出力ノードに結合され、
    前記スイッチング回路が、スイッチング回路ノードおよび前記電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路と、前記スイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路と、を含み、
    前記シャント回路ループが、前記インダクタに並列に結合され、前記スイッチング回路ノードおよび前記出力ノードに結合されたシャントスイッチを含む、請求項１４に記載の電圧レギュレータ回路。
  16. 前記インダクタが、前記電圧レギュレータ回路の入力ノードに結合され、
    前記スイッチング回路が、スイッチング回路ノードおよび回路接地ノードに結合された第１のスイッチ回路と、前記出力ノードおよび前記スイッチング回路ノードに結合された第２のスイッチ回路と、を含み、
    前記シャント回路ループは、前記インダクタに並列に結合され、前記スイッチング回路ノードおよび前記入力ノードに結合されるシャントスイッチを含む、請求項１４に記載の電圧レギュレータ回路。
  17. 前記スイッチング回路が、
    前記電圧レギュレータ回路の入力ノードおよび第１のスイッチング回路ノードに結合された第１のスイッチ回路と、
    前記第１のスイッチング回路ノードおよび回路接地ノードに結合された第２のスイッチ回路と、
    第２のスイッチング回路ノードおよび前記回路接地ノードに結合された第３のスイッチ回路と、
    前記第２のスイッチング回路ノードおよび前記出力ノードに結合された第４のスイッチ回路と、を含み、
    前記インダクタが、前記第１のスイッチング回路ノードおよび前記第２のスイッチング回路ノードに結合され、前記シャント回路ループが、前記インダクタに並列に、前記第１のスイッチング回路ノードおよび前記第２のスイッチング回路ノードに結合されたシャントスイッチを含む、請求項１４に記載の電圧レギュレータ回路。
  18. 前記スイッチング回路が、スイッチング回路ノードおよび前記電圧レギュレータ回路の入力ノードに結合された上部スイッチ回路と、前記スイッチング回路ノードおよび回路接地ノードに結合された下部スイッチ回路と、を含み、
    前記シャント回路ループが、前記下部スイッチ回路と、前記出力ノードおよび回路接地に結合されたシャントスイッチと、を含み、
    電圧レギュレータ回路が、
    前記下部スイッチ回路および前記シャントスイッチに結合された入力、前記シャントスイッチの制御ゲートに結合された出力、およびイネーブル入力を含む、電流マッチ増幅器を含み、
    前記コンパレータ回路が、前記出力電圧を前記指定された最大出力電圧と比較し、前記電流マッチ増幅器にイネーブル信号を提供して、前記インダクタ電流を前記シャント回路ループ内で前記出力コンデンサから離して循環させるように構成されている、請求項１４に記載の電圧レギュレータ回路。
JP2020169046A 2019-10-07 2020-10-06 Ｄｃ－ｄｃレギュレータにおける負荷ダンプトランジェントの軽減のためのインダクタ電流シャント Active JP7132303B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/594,527 2019-10-07
US16/594,527 US10790747B1 (en) 2019-10-07 2019-10-07 Inductor current shunt for mitigation of load dump transients in DC-DC regulators

Publications (2)

Publication Number Publication Date
JP2021061743A JP2021061743A (ja) 2021-04-15
JP7132303B2 true JP7132303B2 (ja) 2022-09-06

Family

ID=72615156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020169046A Active JP7132303B2 (ja) 2019-10-07 2020-10-06 Ｄｃ－ｄｃレギュレータにおける負荷ダンプトランジェントの軽減のためのインダクタ電流シャント

Country Status (4)

Country Link
US (1) US10790747B1 (ja)
JP (1) JP7132303B2 (ja)
CN (1) CN112636568A (ja)
DE (1) DE102020125208A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11394301B1 (en) 2021-02-15 2022-07-19 Analog Devices, Inc. Techniques for linear control of inductor current shunt for mitigation of load dump transients in DC-DC regulators

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007244156A (ja) 2006-03-10 2007-09-20 Fuji Electric Device Technology Co Ltd スイッチングレギュレータ
US20130264953A1 (en) 2012-04-06 2013-10-10 Dialog Semiconductor Gmbh Method of Preventing Spurious Ringing During Discontinuous Conduction Mode in Inductive Boost Converters for White LED Drivers
JP2014057477A (ja) 2012-09-13 2014-03-27 Rohm Co Ltd スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器
US20180358891A1 (en) 2017-06-13 2018-12-13 Bertrand Diotte Voltage regulator voltage overshoot look-back
US20190131876A1 (en) 2017-10-30 2019-05-02 Renesas Electronics America Inc. Window comparator structure for low power hysteretic buck-boost dc-dc controller

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889392A (en) 1997-03-06 1999-03-30 Maxim Integrated Products, Inc. Switch-mode regulators and methods providing transient response speed-up
US6188209B1 (en) 2000-02-07 2001-02-13 University Of Hong Kong Stepping inductor for fast transient response of switching converter
US6229289B1 (en) 2000-02-25 2001-05-08 Cadence Design Systems, Inc. Power converter mode transitioning method and apparatus
US6377034B1 (en) 2000-12-11 2002-04-23 Texas Instruments Incorporated Method and circuits for inductor current measurement in MOS switching regulators
US6707281B2 (en) 2002-06-28 2004-03-16 Intel Corporation Method and apparatus for operating a voltage regulator based on inductor current detection
US7019507B1 (en) * 2003-11-26 2006-03-28 Linear Technology Corporation Methods and circuits for programmable current limit protection
CN100552593C (zh) 2004-02-05 2009-10-21 美国芯源系统股份有限公司 电压调节器及其方法
US7327127B2 (en) 2005-06-17 2008-02-05 Via Technologies, Inc. Pulse-frequency mode DC-DC converter circuit
US7495419B1 (en) * 2006-04-03 2009-02-24 National Semiconductor Corporation Apparatus and method for PFM buck-or-boost converter with smooth transition between modes
US7948720B2 (en) 2008-03-19 2011-05-24 Qualcomm Incorporated Voltage regulator with transient recovery circuit
US8686698B2 (en) 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8773084B2 (en) 2009-08-24 2014-07-08 Micrel, Inc. Buck-boost converter using timers for mode transition control
US9099919B2 (en) 2011-05-09 2015-08-04 The Hong Kong University Of Science And Technology Single-inductor-multiple-output regulator with synchronized current mode hysteretic control
EP2621068B1 (en) 2012-01-27 2018-08-22 Dialog Semiconductor GmbH Bypass control in a DC-to-DC converter
US9998008B2 (en) 2013-01-09 2018-06-12 Infineon Technologies Austria Ag Active transient response for DC-DC converters
US9401637B2 (en) * 2013-03-13 2016-07-26 Alpha And Omega Semiconductor Incorporated Switching regulator with adaptive PWM/PFM modulator
KR20160012188A (ko) * 2013-05-24 2016-02-02 첸트룸 미크로엘렉트로닉 드레스덴 악치엔게젤샤프트 다중-모드 제어 전력 변환기
TWI496400B (zh) 2013-07-29 2015-08-11 Anpec Electronics Corp 電壓轉換電路與使用其的電子系統
CN106464135B (zh) * 2014-01-07 2019-03-15 朝阳半导体技术江阴有限公司 切换功率级及用于控制所述切换功率级的方法
US9673710B2 (en) * 2015-06-05 2017-06-06 Endura IP Holdings Ltd. Voltage regulator current load sensing
KR101742760B1 (ko) 2015-12-10 2017-06-02 연세대학교 산학협력단 직류-직류 변환기
US11264902B2 (en) 2016-03-02 2022-03-01 Analog Devices International Unlimited Company Inductor current based mode control for buck-boost converters
US10404175B2 (en) 2017-12-29 2019-09-03 Texas Instruments Incorporated Converter topology with adaptive power path architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007244156A (ja) 2006-03-10 2007-09-20 Fuji Electric Device Technology Co Ltd スイッチングレギュレータ
US20130264953A1 (en) 2012-04-06 2013-10-10 Dialog Semiconductor Gmbh Method of Preventing Spurious Ringing During Discontinuous Conduction Mode in Inductive Boost Converters for White LED Drivers
JP2014057477A (ja) 2012-09-13 2014-03-27 Rohm Co Ltd スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器
US20180358891A1 (en) 2017-06-13 2018-12-13 Bertrand Diotte Voltage regulator voltage overshoot look-back
US20190131876A1 (en) 2017-10-30 2019-05-02 Renesas Electronics America Inc. Window comparator structure for low power hysteretic buck-boost dc-dc controller

Also Published As

Publication number Publication date
CN112636568A (zh) 2021-04-09
DE102020125208A1 (de) 2021-04-08
JP2021061743A (ja) 2021-04-15
US10790747B1 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
US9882408B2 (en) Battery charging system including current observer circuitry to avoid battery voltage overshoot based on battery current draw
TWI713495B (zh) 具有改善的暫態響應的控制架構、裝置及系統
US10425006B2 (en) Dynamic voltage transition control methods for switched mode power converters
US9734917B2 (en) Current balance circuit and the method thereof
US6803752B1 (en) Polyphase PWM regulator with high efficiency at light loads
US9625932B2 (en) Switching mode converter having 100% duty cycle mode and method for controlling thereof
US9459636B2 (en) Transition control for a hybrid switched-mode power supply (SMPS)
CN107659147B (zh) 用于开关变换器的过流情况下的输出电压控制
US20130093403A1 (en) Methods and Circuits for Improving the Dynamic Response of a DC-DC Converter
US20140191736A1 (en) Active Transient Response for DC-DC Converters
US11601058B2 (en) Multi-phase power regulator
US9742280B2 (en) Dynamic clock divide for current boosting
US11387734B2 (en) Power converter architecture using lower voltage power devices
US10948934B1 (en) Voltage regulator with piecewise linear loadlines
WO2015095400A1 (en) Apparatuses and methods for over-current protection of dc-dc voltage converters
US10454370B2 (en) Three quarter bridge for buck-derived switch-mode power supplies
US20230378869A1 (en) Pulse width modulation techniques for a multiphase voltage converter
JP7132303B2 (ja) Ｄｃ－ｄｃレギュレータにおける負荷ダンプトランジェントの軽減のためのインダクタ電流シャント
US9729056B2 (en) Charge injection circuit for instantaneous transient support
US11394301B1 (en) Techniques for linear control of inductor current shunt for mitigation of load dump transients in DC-DC regulators
US11703897B2 (en) LDO overshoot protection in a cascaded architecture
US11502607B2 (en) Methods and apparatuses for auxiliary transient control system
US7839132B2 (en) Power converter
CN113131741A (zh) 降压转换器中功率晶体管的降压额定值
JP5926927B2 (ja) スイッチングレギュレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7132303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150