BR112019026382A2

BR112019026382A2 - controladores de corrente por histerese multinível de múltiplos quadrantes e métodos para controle dos mesmos

Info

Publication number: BR112019026382A2
Application number: BR112019026382-9A
Authority: BR
Inventors: Mikhail Slepchenkov
Original assignee: Tae Technologies, Inc.
Priority date: 2017-06-12
Filing date: 2018-06-12
Publication date: 2020-07-21
Also published as: UA127478C2; CA3066434A1; US11973436B2; JP2020523967A; US20200177099A1; CN110999062A; TWI814727B; EA202090027A1; TW201921833A; US11201563B2; IL271187A; EP3639358A4; EP3639358A1; CL2019003626A1; ZA201908178B; SG11201912049PA; MX2019015000A; CN110999062B; JP7398961B2; KR102697175B1

Abstract

Trata-se de sistemas e métodos para controle de corrente por histerese multinível para um conversor multinível em cascata provido de uma pluralidade de células de energia conectadas em série com um número inteiro positivo de níveis de tensão de saída, e para controlar qualquer formato da corrente CA/CC na carga, transferir energia elétrica dos elementos de armazenamento de energia das células de energia para essa carga e recuperar a energia de volta para os elementos de armazenamento. São revelados sistemas e métodos para balanceamento de tensão nos elementos de armazenamento de energia das células de energia para determinar se irá injetar energia em ou extrair energia de um elemento de armazenamento selecionado, e para a técnica de rotação de estado de comutação zero dos elementos de comutação em cada célula de energia do conversor multinível em cascata.

Description

“CONTROLADORES DE CORRENTE POR HISTERESE MULTINÍVEL DE MÚLTIPLOS QUADRANTES E MÉTODOS PARA CONTROLE DOS MESMOS" CAMPO TÉCNICO

[001] A presente revelação relaciona-se a circuitos eletrônicos de potência, e mais particularmente, a controladores de corrente por histerese multinível de múltiplos quadrantes e a métodos para controle dos mesmos.

ANTECEDENTES DA INVENÇÃO

[002] Na engenharia elétrica, na engenharia de sistemas de potência e na indústria de energia elétrica, a conversão de potência é a conversão da energia elétrica de uma forma em outra (por exemplo, convertendo entre CA (corrente alternada) e CC (corrente contínua), ajustando a tensão ou frequência, ou alguma combinação dos mesmos). Um conversor de potência é um dispositivo elétrico ou eletro-mecânico que converte a energia elétrica. Um conversor de potência pode ser tão simples quanto um transformador para alterar a tensão da energia CA (isto é, corrente alternada), mas também pode ser implementado usando sistemas bem mais complexos. O termo "conversor de potência" também pode designar uma classe de equipamentos elétricos que é usada para converter uma frequência de corrente alternada em outra frequência. Os sistemas de conversão de potência geralmente incorporam redundância e regulação de tensão.

[003] Os conversores de potência são restritos em suas capacidades operacionais por seus dispositivos de comutação, cujas limitações operacionais (isto é, uma tensão operacional permissível e corrente máxima) são impostas pelas características físicas dos materials semicondutores usados para fabricá-los. As topologias multinível, como a Topologia de Diodo de Grampeamento, a Topologia de Capacitor Flutuante e Topologias em Cascata (incluindo Híbridas) aumentam a tensão de trabalho dos conversores. À medida que aumentam os números de níveis e chaves, são necessários métodos de controle e comutação mais elaborados para obter a tensão e/ou corrente desejadas na saída de um conversor multinível.

[004] Os métodos para controlar a corrente também desempenham um papel importante nos circuitos eletrônicos de potência, especialmente nas fontes de alimentação CA contínua, onde o objetivo é produzir uma saída CA sinusoidal (por exemplo, em inversores PWM regulados por corrente amplamente aplicados em acionamentos de motores CA, e em fontes de alimentação CC contínua para motores CC ou ímãs potentes). A principal tarefa dos sistemas de controle nos conversores regulados por corrente é forçar a corrente na carga de acordo com uma trajetória de referência.

[005] A histerese é um fenômeno no qual a resposta de um sistema físico a uma influência externa depende não somente da presente magnitude dessa influência, mas também do histórico anterior do sistema. Expressa matematicamente, a resposta à influência externa, é uma função de valor duplo; um valor aplica-se quando a influência está aumentando, enquanto o outro valor se aplica quando a influência está diminuindo.

[006] Há três classes principais de reguladores de corrente: reguladores de histerese, reguladores de PI linear, e reguladores aperiódicos preditivos. Dentre essas classes, o controle de corrente por banda de histerese continua sendo o método mais simples. Além da malha de corrente de resposta rápida, o método de controle de corrente por banda de histerese não exige nenhum conhecimento dos parâmetros de carga. Entretanto, a técnica de controle de corrente por histerese para conversores multinível se torna cada vez mais complicada com o aumento do número de níveis.

[007] Em virtude das limitações anteriores, é desejável oferecer métodos simples e eficazes de controle de corrente por histerese multinível de quadro quadrantes e dois quadrantes.

SUMÁRIO

[008] As modalidades da presente revelação estão direcionadas a sistemas e métodos que facilitam métodos de controle de corrente por histerese multinível de quatro e dois quadrantes para conversores multinível em cascata de única fase ou múltiplas fases com um ou mais níveis de tensão de saída. Um conversor multinível em cascata de única fase ou múltiplas fases compreende uma pluralidade de células de energia conectadas em série em cada fase com um número inteiro positivo de níveis de tensão de saída. Os sistemas e métodos do controle de corrente por histerese multinível de quatro e dois quadrantes apresentado aqui controlam, de maneira eficaz e precisa, qualquer formato de corrente CA/CC na carga, transferem a energia elétrica dos elementos de armazenamento de energia das células de energia para essa carga, e, no caso de uma carga reativa ou regenerativa, recuperam a energia de volta para os elementos de armazenamento. As modalidades também estão direcionadas a um método para balancear as tensões nos elementos de armazenamento de energia das células de energia do conversor multinível em cascata, o qual inclui uma seleção dos elementos de armazenamento com tensões máxima e mínima (baseado nas tensões dos elementos de armazenamento de energia de todas as células de energia), e que efetua uma determinação de balanço com respeito a se irá injetar energia em um elemento de armazenamento selecionado a partir da carga reativa ou regenerativa ou extrair energia de um elemento de armazenamento selecionado para a carga reativa ou regenerativa. Além disso, as modalidades incluem uma técnica de rotação de estado de comutação zero para minimizar o número de comutações de todos os elementos de comutação em cada célula de energia do conversor multinível em cascata.

[009] As modalidades apresentadas aqui podem ser vantajosamente utilizadas em uma variedade de aplicações nas quais se empregam conversores regulados por corrente. Exemplos de tais aplicações podem incluir, sem limitação, circuitos eletrônicos de potência compreendendo: eletroímãs para reatores de plasma, inclusive ímãs de campo poloidal e toroidal da Tokamaks, e ímãs de equilíbrio e compensação de reatores de configuração invertida de campo (FRC); ímãs de aceleração de aceleradores lineares (LINACs); motores elétricos de qualquer tipo e qualquer potência nominal, inclusive PMSM e motores de relutância comutada (SRM) com múltiplas fases; sistemas de armazenamento de energia conectados em grade; STATCOMs para compensação de energia reativa, filtragem de harmônicas de corrente elevada e estabilização de tensão; e sistemas fotovoltaicos conectados em grande.

[010] Outros sistemas, sistemas, aspectos e vantagens das modalidades ilustrativas serão ou se tornarão aparentes aos versados na técnica quando da análise das figuras seguintes e da descrição detalhada. Será apreciado que os termos “dois quadrantes" e “2 quadrantes” são usados aqui de forma intercambiável. Será apreciado que os termos “quatro quadrantes" e “4 quadrantes" são usados aqui de forma intercambiável.

BREVE DESCRIÇÃO DOS DESENHOS

[011] Os detalhes das modalidades ilustrativas, incluindo sua estrutura e operação, podem ser coletados em parte pelo estudo das figuras acompanhantes, nas quais numerais de referência similares se referem a partes similares. Os componentes nas figuras não necessariamente representam a escala real; Em vez disso, dá-se ênfase à ilustração dos princípios da revelação. Ademais, todas as ilustrações pretendem transmitir conceitos, sendo que os tamanhos relativos, formatos e outros atributos detalhados podem ser ilustrados de forma esquemática em vez de em forma literal ou precisa.

[012] A Figura 1A ilustra um diagrama esquemático de um sistema ilustrativo multinível de múltiplos quadrantes de acordo com as modalidades da presente revelação.

[013] A Figura 1B ilustra uma célula ilustrativa de um sistema ilustrativo de quadro quadrantes e nove níveis de acordo com as modalidades da presente revelação.

[014] A Figura 2A ilustra um diagrama esquemático de um sistema ilustrativo multinível de múltiplos quadrantes de acordo com as modalidades da presente revelação.

[015] A Figura 2B ilustra uma célula ilustrativa de um sistema ilustrativo de dois quadrantes e nove níveis de acordo com as modalidades da presente revelação.

[016] A Figura 3 ilustra um seletor de nível de tensão ilustrativo de acordo com as modalidades da presente revelação.

[017] A Figura 4A ilustra o controle de corrente ilustrativo ao longo do tempo de acordo com as modalidades da presente revelação.

[018] A Figura 4B ilustra correntes reais e de referência ilustrativas ao longo do tempo de acordo com as modalidades da presente revelação.

[019] A Figura 4C ilustra a tensão de saída do conversor ilustrativa ao longo do tempo de acordo com as modalidades da presente revelação.

[020] A Figura 5 ilustra um diagrama funcional de um controlador de corrente por histerese multinível e de múltiplos quadrantes com balanceamento de Tensão CC e rotação em Estado Zero de acordo com as modalidades da presente revelação.

[021] A Figura 6 ilustra um bloco de rotação/balanceamento de célula ilustrativo de acordo com as modalidades da presente revelação.

[022] A Figura 7 ilustra um estimador de di/dt ilustrativo de acordo com as modalidades da presente revelação.

[023] A Figura 8A ilustra um diagrama funcional de um bloco de rotação -0OVCC ilustrativo de acordo com as modalidades da presente revelação.

[024] A Figura 8B ilustra um diagrama funcional de um bloco de rotação +OVCC ilustrativo de acordo com as modalidades da presente revelação.

[025] A Figura 9A ilustra um diagrama funcional de um bloco de rotação +1VCC ilustrativo de acordo com as modalidades da presente revelação.

[026] A Figura 9B ilustra um diagrama funcional de um bloco de rotação -1VCC ilustrativo de acordo com as modalidades da presente revelação.

[027] A Figura 10A ilustra um gerador de rotação OVCC ilustrativo de acordo com as modalidades da presente revelação.

[028] A Figura 10B ilustra um gerador de rotação 1VCC ilustrativo de acordo com as modalidades da presente revelação.

[029] A Figura 10C ilustra um gerador de rotação 2VCC ilustrativo de acordo com as modalidades da presente revelação.

[030] A Figura 10D ilustra um gerador de rotação 3VCC ilustrativo de acordo com as modalidades da presente revelação.

[031] A Figura 10E ilustra um gerador de rotação OVCC ilustrativo de acordo com as modalidades da presente revelação.

[032] A Figura 11A ilustra o controle de corrente simulado ilustrativo ao longo do tempo de acordo com as modalidades da presente revelação.

[033] A Figura 11B ilustra correntes reais e de referência simuladas ilustrativas ao longo do tempo de acordo com as modalidades da presente revelação.

[034] A Figura 11C ilustra a tensão de saída do conversor simulada ilustrativa ao longo do tempo de acordo com as modalidades da presente revelação.

[035] A Figura 12 ilustra as tensões ilustrativas nos elementos de armazenamento das células para as modalidades da presente revelação.

[036] A Figura 13A ilustra a tensão de saída de quatro células ilustrativas de acordo com as modalidades da presente revelação.

[037] A Figura 13B ilustra a tensão de saída resultante de um conversor de nove níveis de acordo com uma modalidade representada na Figura 13A.

[038] A Figura 14A ilustra sinais de controle nos elementos de comutação de células ilustrativas de acordo com as modalidades da presente revelação.

[039] A Figura 14B ilustra uma janela de tempo ampliada dos sinais ilustrados na Figura 14A.

[040] As Figuras 15A, 15B, 15C e 15D ilustram resultados simulados ilustrativos para um eletroímã acionado por um conversor multinível em cascata compreendendo um conversor de nove níveis e 2 quadrantes monofásico de acordo com as modalidades da presente revelação; A figura 15A ilustra correntes de ímã simuladas ilustrativas ao longo do tempo; A Figura 15B ilustra tensões de saída PSU simuladas ilustrativas ao longo do tempo; A Figura 15C ilustra sinais de erro de controle simulados ilustrativos ao longo do tempo; a Figura 15D ilustra a Tensão DCL simulada ilustrativa das células ao longo do tempo.

[041] As Figuras 15E, 15F, 15G e 15H ilustram resultados experimentais ilustrativos para um eletroímã acionado por um conversor multinível em cascata compreendendo um conversor de nove níveis e 2 quadrantes monofásico de acordo com as modalidades da presente revelação; A Figura 15E ilustra resultados experimentais ilustrativos para corrente de ímã ao longo do tempo; A Figura 15F ilustra resultados experimentais ilustrativos para tensões de saída PSU ao longo do tempo; À Figura 15G ilustra resultados experimentais ilustrativos para sinais de erro de controle ao longo do tempo; A Figura 15H ilustra resultados experimentais ilustrativos para tensão DCL das células ao longo do tempo.

[042] As Figuras 16A, 16B e 16C ilustram resultados simulados ilustrativos para um eletroímã acionado por um conversor multinível em cascata compreendendo um conversor de sete níveis e 4 quadrantes monofásico de acordo com as modalidades da presente revelação; A figura 16A ilustra correntes de referência e real simuladas ilustrativas ao longo do tempo; A figura 16B ilustra sinais de erro de controle simulados ilustrativos ao longo do tempo; A Figura 16C ilustra tensões de saída PSU simuladas ilustrativas ao longo do tempo.

[043] A Figura 16D ilustra resultados experimentais ilustrativos para correntes de ímã real e de referência, sinais de erro de controle e tensões de saída PSU ao longo do tempo para um conversor multinível em cascata de acionamento eletromagnético compreendendo um conversor de sete níveis e 4 quadrantes monofásico de acordo com as modalidades da presente revelação.

[044] A Figura 17 ilustra um diagrama esquemático de um motor de relutância comutada acionado por três conversores multinível de nove níveis e 2 quadrantes independentes de acordo com as modalidades da presente revelação.

[045] As Figuras 18A, 18B, 18C e 18D ilustram resultados simulados ilustrativos para um motor de relutância comutado acionado por três conversores multinível de dois quadrantes independentes de acordo com as modalidades da presente revelação; A figura 18A ilustra fluxos concatenados por fase simulados ilustrativos ao longo do tempo; A Figura 18B ilustra correntes de fase simuladas ilustrativas ao longo do tempo; A figura 18C ilustra o torque do motor simulado ilustrativo ao longo do tempo; A Figura 18D ilustra a velocidade do motor simulada ilustrativa ao longo do tempo.

[046] As Figuras 19A, 19B, 19C e 19D ilustram resultados simulados ilustrativos para um motor de relutância comutada acionado por três conversores multinível independentes de nove níveis e 2 quadrantes de acordo com as modalidades da presente revelação; A figura 19A ilustra fluxos concatenados por fase simulados ilustrativos ao longo do tempo; A Figura 19B ilustra correntes de fase simuladas ilustrativas ao longo do tempo; A figura 19C ilustra o torque do motor simulado ilustrativo ao longo do tempo; A Figura 19D ilustra a velocidade do motor simulada ilustrativa ao longo do tempo.

[047] As Figuras 20A, 20B, 20C, 20D e 20E ilustram resultados simulados ilustrativos para um motor de relutância comutada acionado por três conversores multinível independentes de nove níveis e 2 quadrantes de acordo com as modalidades da presente revelação; As Figuras 20A, 20B, 20C e 20D ilustram tensões de saída simuladas ilustrativas para células individuais ao longo do tempo; A Figura 20E ilustra a tensão de saída simulada ilustrativa do conversor ao longo do tempo.

[048] Deve-se notar que os elementos de estruturas ou funções similares são em geral representados por numerais de referência similares para fins ilustrativos por todas as figuras. Deve-se notar ainda que as figuras pretendem apenas facilitar a descrição das modalidades preferidas.

DESCRIÇÃO DETALHADA

[049] As modalidades a seguir são descritas em detalhes para possibilitar que os versados na técnica pratiquem e utilizem várias modalidades da presente revelação. Entende-se que outras modalidades seriam evidentes tendo como base a presente revelação, e que o sistema, processo ou alterações podem ser realizadas sem se afastar do escopo das presentes modalidades.

[050] Na descrição a seguir, numerosos detalhes específicos são apresentados para propiciar uma compressão aprofundada das presentes modalidades. No entanto, será aparente que as presentes modalidades podem ser praticadas sem esses detalhes específicos. De modo a aumentar a clareza, certos circuitos, configurações do sistema e etapas de processo bem-conhecidos podem não ser descritos em detalhes.

[051] Os desenhos mostrando modalidades da presente revelação são semi- diagramáticos e não representam a escala real, e, particularmente, algumas das dimensões são para clareza de apresentação e são apresentadas de forma exagerada nas figuras nos desenhos.

[052] A Figura 1A ilustra um diagrama esquemático de um sistema eletrônico de potência multinível de múltiplos quadrantes 100 ilustrativo de acordo com as modalidades da presente revelação. Um conversor em cascata monofásico, nove níveis, quatro quadrantes 107 ilustrativo possui elementos de armazenamento capacitivos e um sistema de controle 101, e está conectado a uma carga 106, tal como, por exemplo, uma carga resistivamente indutiva monofásico, como ilustrado. Uma carga 106 pode incluir eletroímãs, motores elétricos, entre outros similares. As funções do sistema de controle 101 podem ser implementadas usando software ou processadores de hardware incluindo rotinas de software, componentes de hardware, ou combinações dos mesmos.

[053] Nas modalidades, o conversor 107 com elementos de armazenamento capacitivos compreende quatro (4) células conectadas em série 102, 103, 104 e 105. Nas modalidades, cada uma das células conectadas em série 102, 103, 104 e 105 representa um conversor em ponte H possuindo, como ilustrado na Figura 1B com respeito à célula 102 ilustrativa, quatro (4) chaves bidirecionais 110, 111, 112 e 113 (tal como, por exemplo, um IGBT ou um MOSFET com um diodo de roda livre), e um capacitor 114. Todos os quatro capacitores 114 do conversor 107 são isolados uns dos outros e podem ser conectados com qualquer conversor AC/DC ou DC/DC isolado individualmente (não ilustrado na figura). Nas modalidades, cada uma das células conectadas em série 102, 103, 104 e 105 inclui um sensor/transmissor de tensão 115 que transmite um sinal de realimentação de tensão ao sistema de controle 101 correspondendo à tensão CC do capacitor ou elemento de armazenamento 114. Um sensor/transmissor de corrente CT 116 interpõe-se ao conversor 107 e à carga 106 e transmite um sinal de realimentação de corrente correspondendo à corrente (IReal) na carga 106.

[054] Uma vez que o conversor 107 é um conversor de quatro quadrantes, o que significa que tanto a corrente de saída quando a tensão de saída podem ser positivas ou negativas em qualquer combinação, o conversor 107 pode operar não apenas em um regime CC/CC bidirecional, mas também no modo de retificação ou inversão. Será apreciado que, nesta revelação, somente o modo operacional de inversão é explicado como um exemplo. Para os fins desta discussão, assume-se ainda que o conversor está funcionando por um intervalo de tempo curto, tal como, por exemplo, vários milissegundos, de modo que não há fonte de energia adicional necessária para os elementos de armazenamento (capacitores) 114 e a tensão nos capacitores 114 não é reduzida significativamente durante um tempo operacional para manter uma corrente desejada na carga 106. Contudo, não haverá diferença na operação do presente método na presença de fontes de energia adicionais, tais como,

por exemplo, capacitores, supercapacitores, baterias, células a combustível, entre outras.

[055] Todos os estados de comutação possíveis do conversor em cascata de nove níveis e quatro quadrantes 107 ilustrativo com níveis de tensão de saída correspondentes são apresentados na Tabela 1. Somente os estados de comutação para os elementos de comutação ímpares (ou seja, S1, S3, Ss, S7, Sa, S11, S13 e S15) do conversor 107 são apresentados na Tabela 1. De fato, para evitar um curto-circuito do elemento de armazenamento ou capacitor 114, somente uma chave em uma semi- ponte de um conversor em ponte H pode estar ligada (ON) (no modo condutor) em qualquer momento do tempo. Assim, os sinais de controle para os elementos de comutação pares (ou seja, S2, Sa, Ss, Ss, S10, S12, S14 e S16) do conversor 107 podem ser facilmente obtidos invertendo-se os estados dos elementos de comutação ímpares da mesma semi-ponte do conversor em ponte H. Por exemplo, se S1=1 e S3=0, então S2=0 e S4=1.

[056] A tensão de saída zero OVCC pode ser garantida se todas as células 102, 103, 104 e 105 operarem no estado zero ao mesmo tempo. Isto pode ser obtido contornando-se o elemento de armazenamento ou capacitor 114 por meio da ativação (ON) de ambas as chaves superiores ou ambas as chaves inferiores. Por exemplo, para a Célula 1 102: S1=1, S3=1, S2=0, S4=0 ou S1=0, S3=0, S2=1, S4=1.

[057] Ambos os níveis de tensão -3VCC e +3VCC podem ser obtidos usando quatro combinações variadas +3VCC1, +3VCC2, +3VCC3, +3VCCA4, onde o último Índice corresponde a um número da célula operando no estado zero, fornecendo uma tensão de saída zero. Por sua vez, cada estado zero pode ser codificado usando as duas combinações de comutação mencionadas acima. Assim, há oito combinações possíveis para definir um nível de tensão de saída +3VCC.

[058] De maneira similar, ambos os níveis de tensão -2VCC e +2VCC podem ser definidos por cinco combinações diferentes +2VCC12, +2VCC13, +2VCC1A4,

+2VCC23, +2VCC24, dependendo de quais duas células operam à tensão no estado zero, em que o último índice corresponde aos números da combinação de duas células operando no estado zero, fornecendo uma tensão de saída zero. Levando em conta uma possibilidade dupla de fornecer um estado zero, um número total de combinações possíveis para +2VCC é igual a dez.

[059] Ambos os níveis de tensão -1VCC e +1VCC podem ser obtidos usando quatro combinações variadas +1VCC1, H1VCC2, +1VCC3, +1VCCA4. O último índice corresponde ao número da célula operando no nível +1VCC. Novamente, cada estado zero é obtido de forma dual. Assim, como para o nível +3VCC, há oito combinações possíveis para fornecer o nível de tensão de saída +1VCC.

[060] Finalmente, os níveis de tensão máxima -AVCC e +4VCC podem ser fornecidos na saída do conversor quando todas as células estiverem operando ao mesmo tempo. Assim, há somente uma combinação disponível de estado de comutação para cada um desses casos.

Tensão Estados de Comutação de Saída 4vece o / 1 / o /1/o[| 1 /o|[1|

NS O O O O aver sveet 1 [1 /o/1 | o |1 | 09 |/1| Lt Jololo/ 1/09 | 1 |/0o|1| 3vec2a | o [1 [1/1 / 09 |/1 | 0 |/1| LL Jo/1/ 0/0 /o[|[1 /o|[1| -svces | o [1 /o[/1|1|/1 0 |/1| Lt Jol1/o/1/ 0/0 /0o|/1| svecs | o [1 /o[/1 | o |1|1|/1 LL Jo l1/o/1/ 0 | 1 | 0 | 0|

NS O O O O avec avecia | 1 |1 ja 1 011 jo 1) | Jo/ojo/ o /o[|/1 /o0o|[1| avecis 1 | 1 [o |1 | 1/1 /o|1) LL J—ololo/ 1/0 / 0 /0o|1| avec | 1 | 1/0 [1 0 |1|1)1)

LI Jolro/ol1[/o[/1/0|/0o| ae] o e LL Jo|/1/0o/0o/0/ 0 /o|[1| em | o ride to] Lt jo/1/0/ 0/0 /1/ 0 /0|

E

VE [Avect o 1/1119 q q q 1) Lt Jo |/1/0|/ 0/0 /0 /0|/0o| |1vcca 1/1 /o0 1 |/ 1/1 / 1 | 1) LL Jojo ljlo /1/0/0 /0/[/0| |avees 1 / 1/11/11 / 0/1 / 1/1) Lt Jo o / ol lo / o / 1/0 /0| [Avecs 1 / 1/11/19 / 1 1 0 |1)| Lt Jo o/olo/ 0/0 /0o|/1| O O o a Lo 1 1 9a da a A A Lt lo o /olo/ o / 0/0 /0o|

E A rave A +2VCC1 PST mer Lt o o/olo|/1/ 0/1 /0o| +2VCC1 Pe el Ee Lt o o[|1/0/ o /o|1|/0| +2VCC1 4 1 1 1 1 1 Lt Jo o|1/0/1/0/0|[0o| +2VCC2 Peel ss Ee Lt |1/0/olo|/ o /o|1|/0| +2VCC2 Pesadelos o ee | Li l1/0/oilo|/1/0 /0|/0o|

A

FBVEC +avcet | 1/1 [1/9 1 / o 11/60) | [Jolo|1/0/1/0/1/0| +avcez | 1/0 / 1/1) 1/0 | 1 j)0o| Lt |/1/0o/ ol /o/ 1/0 /1/0| +avces | 1 / o [/1/ o | 1/1 |/1/]/0o) Lt [1/0 |1/09/o[/ o | 1/0| +vces | 1 o /1/0o/1/ 0/1 /1| LL [| 1/0|/1/0/1/0/0|[/0o| o +vce [1 or 1 o 1/o 1/0] Tabela 1. Estados de Comutação do Conversor Multinível em Cascata de 4 níveis e 9 quadrantes

[061] A Figura 2A ilustra um diagrama esquemático de um sistema eletrônico de potência multinível de múltiplos quadrantes 200 ilustrativo de acordo com as modalidades da presente revelação. O sistema eletrônico de potência 200 ilustrativo inclui um cascata monofásico com nove níveis e quatro quadrantes 207 dotado de elementos de armazenamento capacitivos e um sistema de controle 201, e está conectado a uma carga 206, tal como, por exemplo, uma carga resistivamente indutiva monofásico. As funções do sistema de controle 201 podem ser implementadas usando software ou processadores de hardware incluindo rotinas de software, componentes de hardware, ou combinações dos mesmos.

[062] Nas modalidades, o conversor em cascata monofásico com nove níveis e quatro quadrantes 207 com elementos de armazenamentos capacitivos adicionalmente compreende quatro células conectadas em série (4) 202, 203, 204 e 205, em que cada célula representa um conversor em ponte H de dois quadrantes com, como ilustrado na Figura 2B, duas chaves bidirecionais 210 e 213 (tal como, por exemplo, um IGBT ou um MOSFET com um diodo de roda livre), dois diodos 211, 212 e um capacitor 214. Todos os quatro capacitores 214 do conversor 207 são isolados uns dos outros e podem ser conectados com qualquer conversor AC/DC ou DC/DC isolado individualmente (não ilustrado na figura). Cada uma das células conectadas em série 202, 203, 204 e 205 inclui um sensor/transmissor de tensão 215 que transmite um sinal de realimentação de tensão ao sistema de controle 201 correspondendo à tensão CC do capacitor ou elemento de armazenamento 214. Um sensor/transmissor de corrente CT 216 interpõe- se ao conversor 207 e à carga 206 e transmite um sinal de realimentação de corrente correspondendo à corrente (IReal)) na carga 206.

[063] Uma vez que o conversor 207 é um conversor de dois quadrantes, o que significa que, somente na corrente de saída positiva, a tensão de saída pode ser positiva ou negativa, o conversor 207 pode operar somente em um regime CC/CC unidirecional ativo, ou somente em um modo de retificação passiva (CA/CC). Será apreciado que o modo operacional CC/CC é discutido nesta revelação. Para os fins desta discussão, assume-se ainda que o conversor esteja operando por um intervalo de tempo curto, logo, não há fonte de energia adicional necessária para os elementos de armazenamento (capacitores) 214 e a tensão nos capacitores 214 não é reduzida significativamente durante um tempo operacional para manter uma corrente desejada na carga 206. Contudo, não haverá diferença na operação do presente método na presença de fontes de energia adicionais.

[064] Todos os estados de comutação possíveis do conversor em cascata de nove níveis e dois quadrantes 207 ilustrativo com níveis de tensão de saída correspondentes são apresentados na Tabela 2. Os estados de comutação para ambos os elementos de comutação (isto é, S1, S2, S3, Sa, S5, Ss, S7 e Sa) de cada célula do conversor 207 são apresentados na Tabela 2.

[065] A tensão de saída zero OVCC pode ser garantida se todas as células 202, 203, 204 e 205 operarem no estado zero ao mesmo tempo. Isto pode ser obtido contornando-se o elemento de armazenamento ou capacitor 214 por meio da ativação (ON) das chaves superiores ou inferiores separadamente. Por exemplo, para a Célula 1 202: S1=1, S2=0 ou S1=0, S2=1.

[066] Ambos os níveis de tensão -3VCC e +3VCC podem ser obtidos usando quatro combinações variadas +3VCC1, +3VCC2, +3VCC3, +3VCCA4, onde o último Índice corresponde a um número de células operando no estado zero, fornecendo uma tensão de saída zero. Por sua vez, cada estado zero pode ser codificado usando as duas combinações de comutação mencionadas acima. Assim, há oito combinações possíveis para definir o nível de tensão de saída +3VCC.

[067] De forma similar, ambos os níveis de tensão -2VCC e +2VCC podem ser definidos por cinco combinações diferentes +2VCC12, +2VCC13, +2VCC14, +2VCC23, +2VCC24, dependendo de quais duas células operam na tensão de estado zero. Levando em conta uma possibilidade dupla de fornecer um estado zero, um número total de combinações possíveis para +2VCC é igual a dez.

[068] Ambos os níveis de tensão -1VCC e +1VCC podem ser obtidos usando quatro combinações variadas +1VCC1, H1VCC2, +1VCC3, +1VCCA4. O último índice corresponde a um número da célula operando no nível +1VCC. Novamente, cada estado zero é obtido de forma dual. Assim, como para o nível +3VCC, há oito combinações possíveis para fornecer o nível de tensão de saída +1VCC.

[069] Finalmente, os níveis de tensão máxima -AVCC e +4VCC podem ser fornecidos na saída do conversor quando todas as células estiverem operando ao mesmo tempo. Assim, há somente uma combinação disponível de estado de comutação para cada um desses casos.

Tensão são 5 [sa] so] 51 [55] so [5 Ts] |avec o / o /o/ o | o | o | o 0o| o

BEE |aveeti 1 [o /o0o / o / o | o | 0 | 0o| LL lo|/1/0o / o | / o | o | 0 |0o| |avec2a| o | o /1/o0o | o /o[/o0 /0o| LL lo |/o/o|/ 1/0 | o | 0 |0o| -svees | o [o /o/o | 1 /0[/0|0o| LL lo|/o/o/o/ o | 1/0 |0o| |avecsi o [o /o0o / o o | o |/1 |0| Li lo l/o/o/ o jo /o[/o| 1)

A E O O O A saves 2 LL |o|/1/0o/ 1/0 | o o 0o| 3 LL lo|/1/0o/o[/ o | 1/0 |0o| 4 LL lol1/0o/ o j o /o[/o|1| 3 LL lo |/o/o|/ 1/0/7191 / 0 |0o| 4 LL | o |/o/o/ 1/0 | o /o|1]| o A ave aveeti o | o /1/o | 1 /o0o[1 /0o| LL lo |/o/o/1/0o|/1/0|1| iveca | 1 / o / o / o / 1 / 0/1 |0o| LL lo|/1/o0o /o/ o | 1 /0|1| |avees|! 1 [o /1 /o0o / o | o |1 |0o| LL |lol/1/0o/1/0/o[/o|1| |Ivees| 1 o /1 /o/ 1 / 0 |/0 | 0o| LL lo|/1/0/1/0o|/1/ 0 |0|

E Lo I1/0o/1/o[/ 1 / o | 1 |0o| LL lol1/0o0/ 1/0 /1[/o0o|1| o A

FIVES +IVCC eee: jo d+ o 1 | LL l1/1/0o/ 1/0 /1[/o0o|1| +IVCC [od o eee ro 1 o | LL lol 1/1/1/ o /1[/o|1| +IVCC eo it a a a fada 1 || LL lol/l1/0/1|/ 1/1 /0|1| +IVCC MSL e 1 o 1) o mA LL lo|/1/0/1/0o| 1/1 |19]| NS — — — ———————— raves Do

Mo o 1 o ea LL lo|/1/0o|/1/1|/ 1/1 |1] +2VCC 13 1 1 1 LL | o | 1/1 /1/o | 1/1 |1] +2VCC 14 1 1 1 1 LL lol 1/1[/1|/ 1/1 /0o|1| +2VCC 23 1 1 1 1 LL |1/1/0o/1/ o /1[|/1|19] +2VCC

ESNNDIININDN LL l1|/ 1/0 /1/1|/ 19 /0|1)| o A aves Po +3VCC 1 1 1 1 1 1 LL lo |/1/1 /191 /1 |/19 19/19) +3VCC 2 1 1 LL l1/1/0o|/1/1|/19 / 1 |1] +3VCC 3 1 1 1 1 1 1 1 LL l1/ 1/1 /1/0o/ 1/1 | |1] o eee : ) o | LL l1/ 1/1 /1/1/ 1/6011]

E Lavee La Dra Dia) Tabela 2. Estados de Comutação do Conversor Multinível em Cascata de 9 níveis e 2 quadrantes

[070] A Figura 3 ilustra um módulo seletor de nível de tensão 300 ilustrativo (também chamado de seletor de estado de chave) de um controlador por histerese (vide a Figura 5; 500) do sistema de controle 101 e 201 de acordo com as modalidades da presente revelação. Como explicado acima, cada nível de tensão do conversor em cascata de nove níveis e quadro quadrantes 107 ou do conversor em cascata de nove níveis e dois quadrantes 207 pode ser obtido por diferentes combinações de comutação das quatro células de potência 102 a 105 e 202 a 205, respectivamente. Entretanto, uma questão significativa que surge em um controlador por histerese multinível de quatro quadrantes ou dois quadrantes, e, abordada pelas modalidades da presente revelação, é a identificação de um nível de tensão de saída apropriado em qualquer momento da operação do conversor baseada em um sinal de realimentação de corrente IREAL.

[071] O seletor de nível de tensão 200 compreende dois blocos de soma Sum1 301 e Sum2 307, cinco blocos de histerese 302, 303, 304, 305, 306, e uma tabela de consulta 308 para determinação do nível de tensão. Nas modalidades, no primeiro bloco de soma Sum1 301, o sinal de corrente de realimentação real IReaL é subtraído da corrente de referência lrRer e sua diferença, o sinal de erro de corrente ERROR, é transmitido para a entrada de todos os cinco blocos de histerese 302, 303, 304, 305,

306. Cada um desses blocos (302, 303, 304, 305, 306) tem diferentes configurações para limiares de limite superior (HB) e limite inferior (LB) conforme apresentados na Tabela 3, onde Al é um valor predefinido de um erro de corrente máximo permitido. Quando lEerRoRr alcança o limite superior (HB) correspondente do bloco de histerese, o valor de saída do bloco de histerese é definido como “1” e permanece neste nível até que ERROR Cruze o limite inferior (LB) do bloco de histerese. Quando lIerRor alcança o LB correspondente do bloco de histerese, o valor de saída do bloco de histerese é definido como “0” e a saída é mantida neste nível até que lERROoR atinja o HB novamente. Assim, Se os limites inferior e superior dos cinco blocos de histerese forem distribuídos dentro de um intervalo entre — Al e +Al (como mostra a Tabela 3), então a saída de Sum2 307 estará variando de 1 a 6, dependendo valor de lERRoRr. A tabela de consulta 308 é usada para a determinação de um nível de tensão de saída necessário baseado no valor de estado total (saída de Sum2 307) dos blocos de histerese 302 a 306 e levando em conta um sinal da derivada de corrente real (ou de referência) di/dt. Como discutido mais adiante, um sinal de di/dt pode ser determinado como positivo no momento do tempo, quando Sum2 307 atinge um valor de 6, e será trocado para um negativo quando Sum2 307 se tornar igual a 1.

Histerese corrente Pp Lp Pp Lo | HB | a | LB | a ) Tabela 3. Níveis Limiares de Corrente para Blocos de Histerese.

[072] A discussão a seguir e as figuras relacionadas apresentam uma descrição detalhada do princípio de comutação entre os níveis de tensão na técnica de controle de por histerese multinível e de múltiplos quadrantes presentemente reveladas com base nos resultados de simulação de uma operação de conversor de uma fase em cascata e nove níveis ilustrativa.

[073] A Figura 4A ilustra um controle de corrente ilustrativo ao longo do tempo de acordo com a operação das modalidades da presente revelação. A Figura 4B ilustra correntes de referência e real ilustrativas ao longo do tempo de acordo com a operação das modalidades da presente revelação. A Figura 4C ilustra a tensão de saída do conversor ilustrativa ao longo do tempo de acordo com a operação das modalidades da presente revelação.

[074] Na Figura 4B, a corrente de referência lRerF e a corrente real IgRear em uma carga RL (vide a Figura 1; 106) são apresentadas junto com cinco limites de histerese positivos (HB1 a HB5) e cinco negativos (LB1 a LB5) (vide a Tabela 3 e também a Figura 4A), igualmente distribuídos entre IRerF- Al e IReF+Al e separados por AI/5 uns dos outros. O erro de controle de corrente lIeERRoR, como uma diferença entre IreaL e lReF, e a tensão de saída do conversor Vour, são apresentados nas Figuras 4A e A4C, respectivamente.

[075] A condição inicial de Vour na janela de tempo considerada (a partir de

23.06ms) foi definida anteriormente pelo sistema de controle em +4VCC (onde VCC=80V no modelo de simulação). Neste nível de tensão, a corrente Ireai está aumentando, e quando leRRoRr atinge o primeiro limite de histerese LB1 no ponto A (nível -AI/5 na Figura 4A), o estado de saída do primeiro bloco de histerese 302 é alterado de “1” para “0”, por conseguinte, uma soma na saída de Sum2 no bloco 307 é reduzida em um de “6” para “5” (Figura 3), e, de acordo com a tabela de consulta 308 na Figura 3 para di/dt>O, a tensão Vour se torna +3VCC.

[076] A partir do começo da janela de tempo considerada para o tempo t1 (Figura 4C), a corrente lReF tem um valor di/dt positivo e o controlador de histerese (vide a Figura 5; 500) deverá operar com os níveis de tensão apresentados na segunda coluna da tabela de consulta 308 na Figura 3 (di/dt>O). Iniciando a partir de t1, o sinal di/dt da corrente IreF é negativo, mas o controlador de histerese permanece operando como para di/dt positivo até o tempo t2, quando leRRor atinge um quinto limite de histerese LB5, onde todos os blocos de histerese 302, 303, 304, 305 e 306 foram trocados de “1” para “0”, e, por conseguinte, uma soma na saída de Sum2 bloco 307 é reduzida para “1”. Este evento irá comutar uma operação do controlador por histerese para a primeira coluna da tabela 308 para di/dt<O0. Em outras palavras, e como foi mencionado anteriormente, um sinal de di/dt pode ser determinado como negativo no momento no tempo (t2) quando a saída de Sum2 bloco 307 atingir um valor de "1" (e será alterado para um positivo quando a saída de Sum2 bloco 307 se tornar igual a "6"). Esta lógica é implementada em um bloco estimador de di/dt (vide a Figura 5; 700), o qual é descrito abaixo.

[077] Enquanto Vour está em seu nível máximo negativo -AVCC a partir do tempo t2, a corrente Ireai está diminuindo (Figura 4B), e quando atinge o ponto F, que corresponde ao primeiro limiar de histerese HB1 na Figura 4A, o estado de saída do primeiro bloco de histerese 302 é alterado de “0” para “1”, por conseguinte, uma soma na saída de Sum2 bloco 307 é aumentada por um de “1” para “2” (Figura 3). Além disso, de acordo com a tabela de consulta 308 na Figura 3 para di/dt<O, a tensão Vour se torna -3VCC. No ponto G, quando lreaL E lERROR alcançam o segundo limite de histerese HB2, a saída de Sum2 bloco 307 é incrementada novamente e Vour se torna - 2VCC.

[078] De acordo com uma modalidade, o erro de corrente máximo Al ocorre somente nos pontos em que o valor de di/dt da corrente de referência lRer muda de sinal. Além desses pontos críticos, o método opera de tal maneira a minimizar o erro de corrente lERRoR em Al/S o mais rápido possível em determinados parâmetros da carga.

[079] De acordo com a tabela de consulta 308 na Figura 3, o conhecimento do sinal de di/dt é necessário para escolher um nível de tensão de saída apropriado. Como foi mencionado nas seções anteriores aqui, um sinal de di/dt pode ser determinado como negativo no momento em que o “Nível” alcança um valor de "1”, e será alterado para um positivo quando o “Nível” se torna igual a “6”. Esta lógica é implementada no bloco estimador de di/dt 700, ilustrado na Figura 7.

[080] Como discutido acima e apresentado na Tabela 1, há muitos estados de comutação disponíveis para cada nível de tensão de um conversor de nove níveis, com a exceção de +4VCC, quando todas as células estão envolvidas em fornecer uma tensão de saída máxima positiva ou negativa. Assim, as seguintes tarefas são resolvidas para controlar a corrente na carga levando ainda em conta que o “Nível” de histerese e um sinal de di/dt são parâmetros já conhecidos.

[081] Tarefa 1: Esta tarefa, que é baseada nas tensões nos capacitores DCL (ligação DC) 114 e 214 de cada célula, resulta em uma identificação, respectivamente, da célula que precisa ser comutada por alguns períodos de tempo para fornecer o nível de tensão de saída necessário e a regulação da corrente de saída. Este método de identificação assegura um balanceamento das tensões nos capacitores DCL (ou baterias) 114 e 214 durante uma operação do conversor 107 e 207. Quando isto é proporcionado, a energia, que está armazenada nos capacitores DCL ou baterias 114 e 214, ou transferida a partir de ou para a fonte por meio dos capacitores DCL 114 e 214, é distribuída igualmente entre todas as células. Esta condição preferida vantajosamente fornece a operação mais eficaz do conversor multinível 107 e 207, em que cada célula tem que ser projetada para um perfil de temperatura específico das chaves semicondutoras baseado em seus regimes operacionais. Esta tarefa é realizada por um bloco de rotação/balanceamento de célula ou balanceamento de tensão CC 600 ilustrativo (vide a Figura 5) no presente método, e seu diagrama funcional é apresentado na Figura 6.

[082] Tarefa 2: Para a célula, identificada pelo bloco de balanceamento de tensão CC 600a, a rotação do estado de comutação zero é preferida. Esta rotação propicia uma distribuição da energia entre as chaves dentro de uma célula específica em operação. Há duas combinações possíveis de comutação para fornecer uma tensão zero na saída de uma célula, como mostra a Tabela 1 (e as Figuras 8A e 8B). O método de rotação alterna as chaves usadas para fornecer uma tensão zero com cada segundo nível operacional positivo ou negativo da célula. Esta rotação reduz duas vezes a frequência de comutação das chaves se comparado à frequência de tensão de saída da célula e de todo o conversor. Há quatro blocos geradores de rotação no presente método para diferentes níveis de tensão de saída a partir de OVCC para 3VCC, que são apresentados na Figura 10 (vide 1001 a 1004).

[083] A Figura 6 ilustra um bloco de rotação/balanceamento de célula 600 ilustrativo de acordo com as modalidades da presente revelação. As entradas deste bloco 600 são as tensões medidas VCC1, VCC2, VCC3 e VCC4 nos capacitores DCL (baterias) 114 e 214 de todas as quatro células. Os sinais de saída são os números de células (de 1 a 4) com uma tensão DCL máxima VCCmax, tensão mínima VCCmiNn, e então VCCrot3 e VCCrot4, distribuídos como se segue: VCCmin<VCCrot4<VCCrot3<VCCmax.

No começo, VCC1 e VCC2 são comparados um com o outro, e se sua diferença AV12 for maior ou menor do que o limiar positivo ou negativo do bloco de histerese Hyst 1, então a saída deste bloco é definido como “1” ou “0” respectivamente, senão, ela mantém seu valor definido previamente na saída.

Este limiar ajuda a ignorar um ruído de um certo nível no sinal de realimentação e regula a frequência com que uma rotação das células deverá ocorrer.

Com base no sinal de saída de Hyst 1, a Chave 1 escolhe um número de célula (1 ou 2) com uma tensão VCC superior e a Chave 5 passa seu valor de tensão correspondente para Sum 3, que o compara com uma menor tensão de VCC3 e VCCA4, que passa pela mesma técnica de comparação.

Assim, na saída do controlador de rotação de célula, os números de célula são distribuídos de acordo com suas tensões VCC como VCCmin<VCCrot4<VCCrot3<VCCmax.

Antes de irem para os blocos de rotação, os sinais VCCmax e VCCmin são reatribuídos para VCCrot1 e VCCrot2 no bloco de balanceamento de tensão CC (vide a Figura 5) levando em conta um sinal da corrente de referência lReF.

Se a corrente Irer for positiva, correspondendo a uma energia sendo transferida dos capacitores DCL 114 e 214 para a carga 106 e 206, então a célula com uma tensão DCL máxima participa de uma rotação de todos os níveis de tensão de saída positivos (mas não ao mesmo tempo). Isto irá causar uma descarga mais rápida desta célula com uma tensão DCL máxima, pois na tensão de saída positiva e corrente de carga positiva, há somente uma maneira de a energia ser transferida: dos capacitores DCL 114 e 214 para a carga 106 e 206. Ao mesmo tempo, na corrente de saída positiva (ou IReF), a célula com uma tensão CC mínima tem que participar no fornecimento somente dos níveis de tensão de saída negativa, para carregar sua tensão DCL o quanto antes.

Isto se deve ao fato de que, na corrente de carga positiva, mas na tensão de saída negativa do conversor, há somente uma direção para transferência de energia: a partir da carga (carga reativa) 106 e 206 para os capacitores

DCL (ou baterias) 114 e 214.

[084] De acordo com uma modalidade multinível de dois quadrantes ilustrativa, a célula com uma tensão DCL máxima participa de uma rotação de todos os níveis de tensão de saída positivos (mas não ao mesmo tempo). Isto irá causar uma descarga mais rápida desta célula com uma tensão DCL máxima, pois na tensão de saída positiva e corrente de carga positiva, há somente uma maneira de a energia ser transferida: do capacitor DCL 214 para a carga 206. Ao mesmo tempo, a célula com uma tensão CC mínima tem que participar no fornecimento apenas dos níveis de tensão de saída negativa, para carregar sua tensão DCL o mais rápido possível. Isto se deve ao fato de que, na corrente de carga positiva, mas na tensão de saída negativa do conversor, há somente uma direção para transferência de energia: a partir da carga (carga reativa) 206 para os capacitores DCL (ou baterias) 214.

[085] A Figura 7 ilustra um bloco estimador de di/dt 700 ilustrativo de acordo com as modalidades da presente revelação. O bloco estimador de di/dt 700 compreende dois comparadores digitais (Comp 1 701 e Comp 2 702) e um elemento multivibrador biestável RS 703. Ambos os comparadores 701 e 702 fornecem pulsos de transição de “falso” para “verdadeiro” nos momentos em que o sinal “Nível” é igual a “6” (Comp 1 701) e “1” (Comp 2 702). Essas bordas crescentes são detectadas pelo multivibrador biestável RS 703, que altera seu estado de saída de forma correspondente: fornecendo um sinal “verdadeiro” em sua saída não-inversora Q quando di/dt > O, e um sinal “falso” quando di/dt < O.

[086] A Figura 8A ilustra um diagrama funcional de um bloco de rotação -0OVCC 800 ilustrativo de acordo com as modalidades da presente revelação. A Figura 8B ilustra um diagrama funcional de um bloco de rotação +OVCC 810 ilustrativo de acordo com as modalidades da presente revelação.

[087] Um bloco de rotação -OVCC 800 recebe um sinal de controle a partir do bloco de balanceamento de tensão DC VCCrot2, bem como um sinal Rot -OVCC a partir de um gerador de rotação OVCC, e fornece os sinais de controle S1 a S16 para os elementos de comutação do conversor de nove níveis 107 e 207 para tensão de saída - OVCC, onde -O significa que o nível OVCC está seguindo após e/ou antes do nível - VCC. O multiplexador Chave 1 escolhe uma dentre quatro combinações diferentes dos sinais de comutação a partir das chaves 2 a 5, baseado no sinal VCCrot2 de entrada, indicando qual célula está operando ao mesmo tempo ao fornecer o nível de saída — VCC. Isso significa que uma rotação do estado de comutação zero tem que ser realizada para esta célula específica (com o número VCCrot2).

[088] Um bloco de rotação +O0VCC 810 recebe um sinal de controle a partir do bloco de balanceamento de tensão DC VCCrot1, bem como um sinal Rot +OVCC a partir de um gerador de rotação OVCC, e fornece os sinais de controle S1 a S16 para os elementos de comutação do conversor de nove níveis 107 e 207 para tensão de saída +OVCC, onde +0O significa que o nível OVCC está seguindo após e/ou antes do nível +VCC. O multiplexador Chave 1 escolhe uma dentre quatro combinações diferentes dos sinais de comutação a partir das chaves 2 a 5, baseado no sinal VCCrot1 de entrada, indicando qual célula está operando ao mesmo tempo ao fornecer o nível de saída +VCC. Isso significa que uma rotação do estado de comutação zero tem que ser realizada para esta célula específica (com o número VCCrot1).

[089] Para uma modalidade multinível de quatro quadrantes ilustrativa, o sinal de entrada Rot +OVCC controla uma sequência de comutação entre dois estados zero possíveis [1 1] e [0 0] para a mesma célula.

[090] Para uma modalidade multinível de dois quadrantes ilustrativa, o sinal de entrada Rot +OVCC controla uma sequência de comutação entre dois estados zero possíveis [1 0] e [0 1] para a mesma célula.

[091] A Figura 9A ilustra um diagrama funcional de um bloco de rotação +1VCC 900 ilustrativo de acordo com as modalidades da presente revelação. A Figura 9B ilustra um diagrama funcional de um bloco de rotação -1VCC 910 ilustrativo de acordo com as modalidades da presente revelação.

[092] Um bloco de rotação +1VCC 900 tem uma estrutura mais complicada do que os representados nas Figuras 8A e 8B. Além do sinal de controle Rot +1VCC chegando a partir do bloco gerador de rotação 1VCC, o bloco 900 recebe dois sinais de controle VCCrot1 e VCCrot3 a partir do bloco de balanceamento de tensão CC. O primeiro sinal, VCC1rot, é usado pelo multiplexador Chave 1 para definir uma tensão positiva na saída da célula, número este que é especificado por este sinal. Isto pode ser feito proporcionando a combinação de comutação [1 0] para esta célula. As outras três células devem fornecer um estado de comutação zero. Se, na saída do conversor 107 e 207, a tensão estiver variando entre +O0VCC e +1VCC, então o sinal Rot+1VCC é sempre “verdadeiro” e não há rotação do estado de comutação zero para outras três células. Se a tensão de saída estiver variando entre +1VCC e +2VCC, então uma rotação de estado zero tem que ser realizada para somente uma célula específica que está envolvida na produção do nível +2VCC.

[093] Para uma modalidade multinível de quatro quadrantes ilustrativa, o sinal de entrada Rot +1VCC controla uma sequência de comutação entre dois estados zero possíveis [1 1] e [0 0] para essa célula.

[094] Para uma modalidade multinível de dois quadrantes ilustrativa, o sinal de entrada Rot +1VCC controla uma sequência de comutação entre dois estados zero possíveis [1 0] e [0 1] para essa célula.

[095] Um bloco de rotação -1VCC 910 recebe o sinal de controle Rot -1VCC proveniente do bloco gerador de rotação IVCC, e dois sinais de controle VCCrot2 e VCCrot3 a partir do bloco de balanceamento de tensão CC. O primeiro sinal, VCC2rot, é usado pelo multiplexador Chave 1 para definir uma tensão negativa na saída da célula, número este que é especificado por este sinal. Isto pode ser feito proporcionando a combinação de comutação [0 1] para esta célula. As outras três células devem fornecer um estado de comutação zero. Se, na saída do conversor 107 e

207, a tensão estiver variando entre -0OVCC e -1VCC, então o sinal Rot-AVCC é sempre “verdadeiro” e não há rotação do estado de comutação zero para outras três células. Se a tensão de saída estiver variando entre -AVCC e -2VCC, então uma rotação de estado zero tem que ser realizada para somente uma célula específica que está envolvida na produção do nível -2VCC.

[096] Não ilustrados aqui, os blocos de rotação +2VCC e os blocos de rotação +3VCC possuem uma estrutura complexa com quatro sinais de entrada, onde três deles, VCCrot1, VCCrot2 e VCCrot3, estão vindo de um bloco de balanceamento de tensão CC, e um sinal vem ou de um gerador de rotação 2VCC ou de um gerador de rotação 3VCC que se destina a controlar uma sequência de alternância entre os estados de comutação zero para a célula específica.

[097] A Figura 10A ilustra um gerador de rotação OVCC 1001 ilustrativo de acordo com as modalidades da presente revelação. A Figura 10B ilustra um gerador de rotação 1VCC 1002 ilustrativo de acordo com as modalidades da presente revelação. À Figura 10C ilustra um gerador de rotação 2VCC 1003 ilustrativo de acordo com as modalidades da presente revelação. A Figura 10D ilustra um gerador de rotação 3VCC 1004 ilustrativo de acordo com as modalidades da presente revelação.

[098] A Figura 10E ilustra um gerador de rotação OVCC ilustrativo de acordo com as modalidades da presente revelação.

[099] Cada um dos quatro geradores de rotação nas Figuras 10A a 10E consiste de: quatro comparadores digitais 1005, 1006, 1008 e 1017, um elemento inversor 1007, quatro elementos lógicos AND 1009, 1010, 1015 e 1016, dois multivibradores biestáveis SR Engate 1 1011 e Engate 2 1012 e dois divisores de frequência por 2 1013 e 1014. A estrutura e o princípio operacional de todos os blocos geradores de rotação são os mesmos; a diferença sendo somente os valores predefinidos dos comparadores digitais. O que se segue é uma análise exemplificativa de uma operação do gerador de rotação OVCC 1001. Quando o sinal “di/dt” a partir da saída do Estimador de di/dt for “verdadeiro”, o comparador Comp1 1005 será a saída do multivibrador biestável SR Engate 1 1011 em “verdadeiro” quando o sinal de “Nível” for igual a “3”, que corresponde a +1VCC do nível de tensão de saída. Outro comparador Comp?2 1006, no di/dt positivo, irá reiniciar o Engate 2, quando o sinal de “Nível” for igual a “2”, que corresponde a +OVCC do nível de tensão de saída. Em outras palavras, um nível alto do trem de pulsos na saída do Engate 1 irá corresponder à tensão IVCC na saída do conversor de nove níveis, enquanto que seu nível zero irá indicar o nível de tensão +OVCC (+0 indica que o nível OVCC está seguindo após e/ou antes do nível +VCC). Finalmente, o circuito incluído nos blocos divisores de frequência 1013 e 1014 e no elemento de circuito AND 1015 e 1016 destina-se a definir o sinal de saída Rot+ OVCC em “verdadeiro” com um alto nível de saída do engate 1, o que acontece no nível de tensão de saída +1VCC, e mantém este sinal “verdadeiro” até que ocorra uma segunda transição de +OVCC para +1VCC. Tal sinal de saída Rot+ OVCC seja usado para alternar duas combinações de comutação de estado zero possíveis para a célula na operação de fornecer o nível de tensão +1VCC. A mesma lógica operacional está por trás do sinal -OVCC Rot, que é gerado pelo mesmo gerador de rotação OVCC 1001 para alternar duas combinações de comutação de estado zero para a célula na operação de fornecer o nível de tensão -1VCC.

[0100] Os resultados de simulação para conversores em cascata multinível de acordo com as modalidades da presente revelação são apresentados nas Figuras 11 a 14B.

[0101] A Figura 11A ilustra o erro de controle de corrente simulado ilustrativo ao longo do tempo de acordo com as modalidades da presente revelação. A Figura 11B ilustra correntes reais e de referência simuladas ilustrativas ao longo do tempo de acordo com as modalidades da presente revelação. A Figura 11C ilustra a tensão de saída do conversor simulada ilustrativa ao longo do tempo de acordo com as modalidades da presente revelação.

[0102] A Figura 11B ilustra uma corrente triangular de referência lReF e a corrente real lReai, que segue lRer com um erro de controle de corrente lERROR apresentado na Figura 11A. Uma amplitude da corrente de referência lRegFm =195A. À tensão na saída de um conversor multinível, criada pela técnica de controle de histerese revelada, é apresentada na Figura 11C, onde cada nível de saída corresponde à tensão DCL no banco de capacitores de uma célula VCC=80V (e como é ilustrado na Figura 11C, as tensões DCL de todas as células são balanceadas com um valor de erro predefinido mínimo de +5V, de modo que elas possam ser consideradas iguais). Como pode ser visto a partir da forma de onda leERRoR, seu valor máximo é limitado por um valor predefinido de AI=1A e este erro máximo é observado somente nos pontos em que o valor di/dt da corrente de referência IgRer muda de sinal (picos de forma de onda de triângulo). Além desses pontos críticos, o método opera de tal maneira a minimizar o erro de corrente leERRoR em Al/S = 0,2A o mais rápido possível em determinados parâmetros da carga.

[0103] A Figura 12 ilustra as tensões DCL ilustrativas nos elementos de armazenamento (capacitores) cada célula de acordo com as modalidades da presente revelação. No circuito simulado, não há fonte de suporte de tensão nos capacitores. Assim, mesmo se o fluxo de energia estiver indo em ambos os sentidos a partir da carga indutiva para os capacitores (através das células individuais) criando pulsações de tensão CA nos mesmos, os componentes CC das tensões dos capacitores estão reduzindo com o tempo por causa das perdas ativas nas chaves e na resistência de carga. Isto pode ser visto também a partir da Figura 12, onde a tensão DCL inicial para todas as células é VCC=80V, mas no final do ciclo de operação do conversor, este valor é reduzido para 65V (valor médio). Adicionalmente, um erro do método de balanceamento de tensão CC, que é uma diferença máxima entre quaisquer duas tensões DCL em qualquer momento do tempo, não excede um valor predefinido de 10V.

[0104] A Figura 13A ilustra a tensão de saída de quatro células ilustrativas de acordo com as modalidades da presente revelação. A Figura 13B ilustra a tensão de saída resultante de um conversor de nove níveis de acordo com uma modalidade representada na Figura 13A.

[0105] Como pode ser observado, a qualquer momento no tempo, somente uma célula opera em um modo de comutação de alta frequência, enquanto outras três células fornecem continuamente tensão positiva, negativa ou zero nas saídas.

[0106] A Figura 14A ilustra sinais de controle nos elementos de comutação de células ilustrativas de acordo com as modalidades da presente revelação. A Figura 14B ilustra uma janela de tempo ampliada dos sinais ilustrados na Figura 14A.

[0107] Queira observar que somente os sinais nos elementos de comutação superiores das células baseadas em ponte H são ilustrados (S1, S3, S5, S7, etc.). Os sinais de controle nos elementos de comutação inferiores (S2, S4, S6, S8, etc.) podem ser obtidos invertendo os sinais para os superiores. Como pode ser observado a partir das figuras, por causa da rotação do estado de comutação zero apropriada, todas as chaves estão envolvidas na operação de comutação em alta frequência. Isto leva à distribuição igual das perdas de comutação entre as chaves. Ademais, a frequência de comutação de todas as chaves é duas vezes menor do que a frequência da tensão resultante na saída do conversor de nove níveis.

[0108] Os resultados de simulação e experimentais para conversores em cascata multinível de acordo com as modalidades da presente revelação são apresentados nas Figuras 15A a 16D. Voltando-se às Figuras 15A a 15H, os resultados de simulação (Figuras 15A a 15D) e os resultados experimentais (Figuras 15E a 15H) são ilustrados para um conversor de 2 quadrantes, nove níveis e fase única consistindo de 4 células conectadas em série com o elemento de armazenamento capacitivo em um lado de ligação CC como representado na Figura 2A. O conversor é operado em conjunto com um eletroímã, que é representado como a carga RL na Figura 2A, e controlado por um controlador por histerese de corrente multinível de acordo com as modalidades apresentadas aqui. O modelo de simulação e configuração experimental possuem os mesmos parâmetros para capacitores de armazenamento, indutância de imã e resistência, bem como tensão de ligação CC inicial e perfil de corrente de saída.

[0109] Como mostram as Figuras 15A, 15B, 15E e 15F, as correntes dos ímãs e as tensões de saída da PSU são idênticas, exceto pelos picos de alta frequência na forma de onda de tensão experimental, que foram causados pelos parâmetros errantes dos cabos de força entre a PSU e o eletroímã e não foram simulados. Como mostram as Figuras 15C e 15G, os sinais de erro de controle tanto para os casos de simulação quanto experimentais são praticamente idênticos e seus valores de captação não excedem 3A (1,5% do valor máximo). Como mostram as Figuras 15D e 15H, um comportamento de descarta do capacitor de armazenamento também é idêntico para os resultados de simulação e experimentais.

[0110] As Figuras 16A, 16B, 16C e 16D mostram a simulação e os resultados experimentais de um conversor de 4 quadrantes e sete níveis monofásico consistindo de 3 células conectadas em série com um elemento de armazenamento capacitivo em um lado de ligação CC, similar ao conversor de nove níveis representado na Figura 1A. O conversor é operado em conjunto com um eletroímã, que é representado como a carga RL na Figura 1A, e controlado por um controlador por histerese de corrente multinível de acordo com as modalidades apresentadas aqui. O modelo de simulação e configuração experimental possuem os mesmos parâmetros para capacitores de armazenamento, indutância de ímã e resistência, bem como tensão de ligação CC inicial e perfil de corrente de saída.

[0111] Como mostram as Figuras 16A, 16C e 16D, as correntes dos ímãs e as tensões de saída da PSU são idênticas, exceto pelos picos de alta frequência na forma de onda de tensão experimental, que foram causados pelos parâmetros errantes dos cabos de força entre a PSU e o eletroímã e não foram simulados.

[0112] Como mostram as Figuras 16B e 16D, os sinais de erro de controle tanto para os casos de simulação quanto experimentais são praticamente idênticos e seus valores de captação não excedem 100A (3,3% do valor máximo).

[0113] Os resultados de simulação para os conversores multinível em cascata de acordo com as modalidades da presente revelação e usados em conjunto com um motor de relutância comutada (SRM) são apresentados nas Figuras 18A a 20E.

[0114] Voltando-se à Figura 17, um diagrama esquemático de um SRM 6/3 trifásico acionado por três conversores multinível de 2 quadrantes de nove níveis 207A, 207B e 207C independentes é apresentado. As aplicações dos acionamentos SRM têm aumentado nos últimos anos graças a vantagens tais como uma estrutura robusta, resistência mecânica intrínseca e baixo custo, além de serem livres de enrolamentos de rotor e ímãs permanentes. Além da construção de máquina simples, um acionamento SRM também tem tolerância a falhas intrínseca, alto torque inicial e alta eficiência ao longo de uma velocidade operacional muito ampla. Esses aspectos o tornam potencialmente atraente para aplicações futuras de velocidade variável e potência superior, como tração, bombas e compressores, turbinas eólicas e aplicações de mineração. Os níveis de potência para essas aplicações de acionamento se estendem a vários megawatts. Para alcançar o potencial pleno de um sistema de acionamento SRM com múltiplos megawatts, as tensões operacionais precisam estar em vários quilovolis.

[0115] Os múltiplos níveis de tensão disponíveis a partir do conversor multinível em combinação com a técnica de controle por histerese multinível proposta das presentes modalidades tornam possível alcançar uma tensão de saída alta e definição de perfil de corrente flexível para acionamentos SRM com o benefício extra de reduzir as frequências de comutação e menos perdas do conversor e do motor.

[0116] Referindo-se novamente à Figura 17, cada um de três conversores multinível de 2 quadrantes e nove níveis 207A, 207B e 207C independentes, como o conversor 207 apresentado e discutido com respeito às Figuras 2A e 2B, compreende quatro células de 2 quadrantes com uma bateria ou quaisquer outros elementos de armazenamento ou de fonte de tensão isolados no lado da ligação CC e conectados em série na saída. Cada um de três conversores de nove níveis também é controlado por um sistema de controle por histerese de corrente multinível separado e independente de acordo com as presentes modalidades. Assim, a metodologia de controle apresentada aqui pode ser usada para qualquer número de fases de um SRM (por exemplo, SRM 8/6 de 4 fases ou SRM de 5 fases e 10/8) sem quaisquer restrições ou limitações adicionais.

[0117] As Figuras 18A a 20E mostram os resultados de simulação de um SRM 6/4 trifásico de 60kW acionado por três conversores multinível de 2 quadrantes e nove níveis independentes. As Figuras 18A a 19D apresentam os fluxos concatenados (Figuras 18A e 19A), as correntes de Fase do Estator (Figuras 18B e 19B), o Torque do Motor (Figuras 18C e 19C), e Velocidade do Motor (Figuras 18D e 19D). Como mostram as Figuras 19A e 19B, o torque e velocidade do motor são assentados em seus valores de referência de 100 Nm e 1800 rpm, respectivamente, após 0,5 segundo de operação. As correntes de fase, bem como o torque do motor, estão livres de pulsações de alta frequência, como ilustrado na Figura 19B e na Figura 19C, respectivamente, por causa da operação adaptativa da metodologia de controle por histerese de múltiplos níveis apresentada aqui, que define e comuta os níveis de baixa tensão das células de acordo com as correntes de fase de referência e os valores de fluxo concatenado instantâneos. As tensões de saída de todas as células de um conversor, bem como sua tensão de saída total aplicada à fase A do SRM, são representadas nas Figuras 20A a 20E. Como mostra a Figura 20E, cada nível de tensão na saída de um conversor multinível corresponde a uma tensão de Ligação CC do elemento de armazenamento de uma célula VCC=50V. Como ilustrado nas Figuras 20A a 20D, a qualquer momento no tempo, somente uma célula opera em um modo de comutação de alta frequência, enquanto as outras três células fornecem continuamente tensão positiva, negativa ou zero nas saídas.

[0118] A metodologia de controle por histerese aqui apresentada permite controlar as correntes de fase do SRM com alta tolerância e baixo erro de controle em amplitude total de velocidade.

[0119] Os processadores dos sistemas de controle e controladores da presente revelação podem ser configurados para realizar os cálculos e análises descritos na presente revelação e podem incluir ou serem acoplados comunicativamente a uma ou mais memórias incluindo um meio não-temporário legível por computador. Ela pode incluir um sistema baseado em processador ou baseado em microprocessador incluindo sistemas usando microcontroladores, computadores de conjunto de instruções reduzido (RISC), circuitos integrados de aplicação específica (ASICs), circuitos lógicos, e qualquer outro circuito ou processador capaz de executar as funções descritas aqui. Os exemplos acima são meramente ilustrativos, não tendo, portanto, qualquer intenção de limitar de forma alguma a definição e/ou o significado do termo “processador” ou “computador”.

[0120] As funções do processador podem ser implementadas usando rotinas de software, componentes de hardware, ou combinações dos mesmos. Os componentes de hardware podem ser implementados usando uma variedade de tecnologias, incluindo, por exemplo, circuitos integrados ou componentes eletrônicos discretos. A unidade de processador tipicamente inclui um dispositivo de armazenamento em memória legível/gravável e tipicamente também inclui o hardware e/ou software para gravação e/ou leitura junto ao dispositivo de armazenamento em memória.

[0121] Os processadores podem incluir um dispositivo de computação, um dispositivo de entrada, uma unidade de exibição e uma interface, por exemplo, para acessar a Internet. O computador ou processador pode incluir um microprocessador. O microprocessador pode ser conectado a um barramento de comunicação. O computador ou processador também pode incluir uma memória. A memória pode incluir a Memória de Acesso Aleatório (RAM) e a Memória Somente para Leitura (ROM). O computador ou processador também pode incluir um dispositivo de armazenamento, que pode ser uma unidade de disco rígido ou um acionamento de armazenamento removível, tal como uma unidade de disco óptico, entre outros. O dispositivo de armazenamento também pode ser outros meios similares para carregar programas de computador ou outras instruções no computador ou processador.

[0122] O processador executa um conjunto de instruções que são armazenadas em um ou mais elementos de armazenamento, de modo a processar dados de entrada. Os elementos de armazenamento também podem armazenar dados ou outras informações conforme desejado ou necessário. O elemento de armazenamento pode ser na forma de uma fonte de informação ou um elemento de memória física dentro de uma máquina de processamento.

[0123] O conjunto de instruções pode incluir vários comandos que instruem os processadores como uma máquina de processamento para executar operações específicas, tals como os métodos e processos das várias modalidades da presente matéria aqui descrita. O conjunto de instruções pode ser na forma de um programa de software. O software pode estar em várias formas, tal como software do sistema ou software aplicativo. Adicionalmente, o software pode estar na forma de um conjunto de programas ou módulos separados, um módulo de programa dentro de um programa maior ou uma parte de um módulo de programa. O software também pode incluir programação modular na forma de programação orientada a objetos. O processamento dos dados de entrada pela máquina de processamento pode ser em resposta aos comandos do usuário, ou em resposta aos resultados do processamento anterior, ou em resposta a uma solicitação feita por outra máquina de processamento.

[0124] Como utilizados aqui, os termos “software” e “fimware” são intercambiáveis, e incluem qualquer programa de computador armazenado na memória para execução por um computador, inclusive memória RAM, memória ROM, memória EEPROM, e memória RAM não-volátil (NVRAM). Os tipos de memória acima são apenas ilustrativos, e, portanto, não são limitantes quanto aos tipos de memória utilizáveis para armazenamento de um programa de computador.

[0125] As modalidades da presente revelação estão direcionadas a um conversor multinível em cascata de múltiplos quadrantes conectável a uma carga. Nas modalidades, o conversor multinível em cascata de múltiplos quadrantes compreende uma pluralidade de células conectadas em série. Nas modalidades, cada célula da pluralidade de células representa um conversor em ponte H e compreende uma pluralidade de chaves bidirecionais e um elemento de armazenamento. Nas modalidades, o conversor multinível em cascata de múltiplos quadrantes adicionalmente compreende um sistema de controle de corrente por histerese acoplado à pluralidade de células. Nas modalidades, o sistema de controle é configurado para controlar um ou mais de um formato e um nível de corrente na carga.

[0126] Nas modalidades, o conversor multinível em cascata de múltiplos quadrantes adicionalmente compreende quatro (4) quadrantes e nove (9) níveis de saída. Nas modalidades, o conversor multinível em cascata de múltiplos quadrantes adicionalmente compreende quatro (4) células conectadas em série, e em que cada célula representa um conversor em ponte H de quatro quadrantes. Nas modalidades, cada célula da pluralidade de células compreende quatro (4) chaves bidirecionais e um elemento de armazenamento.

[0127] Nas modalidades, o conversor multinível em cascata de múltiplos quadrantes adicionalmente compreende dois (2) quadrantes e nove (9) níveis de saída. Nas modalidades, o conversor multinível em cascata de múltiplos quadrantes adicionalmente compreende quatro (4) células conectadas em série, e em que cada célula representa um conversor em ponte H de dois quadrantes. Nas modalidades,

cada célula da pluralidade de células compreende duas (2) chaves bidirecionais, dois (2) diodos e um elemento de armazenamento.

[0128] Nas modalidades, cada chave bidirecional compreende IGBT ou MOSFET com diodo de roda livre.

[0129] Nas modalidades, o conversor isolado é um de um conversor CA/CC isolado ou um conversor CC/CA isolado.

[0130] Nas modalidades, a energia elétrica é transferível a partir de cada célula da pluralidade de células para a carga. Nas modalidades, a energia elétrica é transferível a partir da carga para cada célula da pluralidade de células no caso de uma carga reativa ou regenerativa.

[0131] Nas modalidades, a carga é uma de uma carga resistiva e indutiva multifásica ou monofásica, ou carga reativa pura, ou qualquer tipo de carga regenerativa.

[0132] Nas modalidades, o sistema de controle é adicionalmente configurado para causar a transferência de energia elétrica a partir dos elementos de armazenamento de energia das células de energia para a carga.

[0133] Nas modalidades, o sistema de controle é adicionalmente configurado para recuperar a energia de volta para os elementos de armazenamento quando a carga é uma carga reativa ou regenerativa.

[0134] Nas modalidades, o sistema de controle é adicionalmente configurado para balancear as tensões nos elementos de armazenamento de energia.

[0135] Nas modalidades, o balanço das tensões inclui a seleção dos elementos de armazenamento de energia com as tensões mínima e máxima, e a determinação quanto a se irá extrair energia a partir de um elemento de armazenamento de energia selecionado.

[0136] Nas modalidades, o balanço das tensões inclui a determinação quanto a se irá extrair energia a partir de um elemento de armazenamento de energia selecionado para a carga ou injetar energia a partir da carga no elemento de armazenamento de energia selecionado quando a carga é uma carga reativa ou regenerativa.

[0137] Nas modalidades, o sistema de controle é adicionalmente configurado para minimizar a comutação dos elementos de comutação através da rotação de comutação zero.

[0138] Nas modalidades, o elemento de armazenamento é um capacitor.

[0139] Nas modalidades, o sistema de controle inclui um ou mias processadores acoplados a uma memória não-temporária compreendendo uma pluralidade de instruções que, quando executadas, fazem com que o um ou mais processadores controlem um ou mais dentre um formato e um nível da corrente na carga.

[0140] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores controlem um nível de tensão de saída do conversor em função do nível de corrente na carga, uma corrente de referência e um erro de corrente igual à diferença entre o nível de corrente na carga e a corrente de referência.

[0141] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores determinem uma tensão em um elemento de armazenamento para cada célula da pluralidade de células, selecionem uma célula da pluralidade de células com base nas tensões nos elementos de armazenamento da pluralidade de células, e alterna repetitivamente a célula selecionada para fornecer um nível de tensão de saída requerido e a regulação da corrente de saída.

[0142] Nas modalidades, a pluralidade de instruções, quando executada, adicionalmente leva o um ou mais processadores a extrair energia a partir da célula selecionada para uma carga reativa ou regenerativa.

[0143] Nas modalidades, a pluralidade de instruções, quando executada,

adicionalmente leva o um ou mais processadores a extrair energia a partir de uma carga reativa ou regenerativa para a célula selecionada.

[0144] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores forneçam uma tensão zero para um primeiro nível operacional positivo/negativo da célula usando um primeiro subconjunto da pluralidade de chaves bidirecionais, e forneçam uma tensão zero para um segundo nível operacional positivo/negativo da célula usando um segundo subconjunto da pluralidade de chaves bidirecionaisó. Nas modalidades, o primeiro subconjunto é diferente do segundo subconjunto. Nas modalidades, o segundo nível operacional positivo/negativo da célula é diretamente subsequente ao primeiro nível operacional positivo/negativo da célula.

[0145] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores subtraiam um sinal de corrente de realimentação real lRear de um sinal de corrente de referência lReF para produzir um sinal de erro de corrente IERROR.

[0146] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores informem o sinal de erro de corrente IERRoR para cada bloco de histerese de uma pluralidade de blocos de histerese. Nas modalidades, cada bloco de histerese da pluralidade de blocos de histerese tem uma configuração diferente do limiar de limite superior (UB) e do limiar de limite inferior (LB) em relação aos demais blocos de histerese da pluralidade de blocos de histerese.

[0147] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores, para cada bloco de histerese da pluralidade de blocos de histerese, definam um valor de saída do bloco de histerese como “1” quando lIERROoR alcança o limiar de limite superior (HB) do bloco de histerese, mantenham o valor de saída do bloco de histerese em “1” até que leRRoR alcance o limiar de limite inferior (LB) do bloco de histerese, e definam o valor de saída do bloco de histerese como “0”

quando lERRoR alcança o limiar de limite inferior (LB) do bloco de histerese.

[0148] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores somem os valores de saída de todos os blocos de histerese da pluralidade de blocos de histerese para produzir um valor de estado total.

[0149] Nas modalidades, a pluralidade de instruções, quando executada, faz com que o um ou mais processadores selecionem o nível de tensão de saída necessário a partir de uma tabela de consulta em função do valor de estado total.

[0150] Nas modalidades, a seleção da tensão de saída necessária é em função do valor de estado total e de um sinal da derivada de corrente di/dt.

[0151] Nas modalidades, a derivada de corrente é uma dentre real ou de referência.

[0152] Nas modalidades, o sinal da derivada de corrente di/dt é determinado como positivo em um momento do tempo em que o valor de estado total alcança um valor de seis (6).

[0153] Nas modalidades, o sinal da derivada de corrente di/dt é determinado como negativo em um momento do tempo em que o valor de estado total alcança um valor de um (1).

[0154] As modalidades da presente revelação estão direcionadas a um método para balancear as tensões em uma pluralidade de células de um conversor multinível em cascata de múltiplos quadrantes. Nas modalidades, o método compreende, para cada célula da pluralidade de células, determinar uma tensão em um elemento de armazenamento da célula. Nas modalidades, o método adicionalmente compreende selecionar, com base nas tensões nos elementos de armazenamento da pluralidade de células, uma célula selecionada da pluralidade de células. Nas modalidades, o método adicionalmente compreende repetitivamente comutar a célula selecionada para fornecer um nível de tensão de saída necessário e a regulação da corrente de saída.

[0155] Nas modalidades, o método adicionalmente compreende extrair energia a partir da célula selecionada para uma carga reativa ou regenerativa.

[0156] Nas modalidades, o método adicionalmente compreende extrair energia a partir de uma carga reativa ou regenerativa para a célula selecionada.

[0157] Nas modalidades, os elementos de armazenamento são capacitores.

[0158] As modalidades da presente revelação estão direcionadas a um método para distribuir a energia entre uma pluralidade de chaves bidirecionais de uma célula de uma pluralidade de células em um conversor multinível em cascata de múltiplos quadrantes. Nas modalidades, o método compreende usar um primeiro subconjunto da pluralidade de chaves bidirecionais para fornecer uma tensão zero para um primeiro nível operacional positivo/negativo da célula, e usar um segundo subconjunto da pluralidade de chaves bidirecionais para fornecer uma tensão zero para um segundo nível operacional positivo/negativo da célula. Nas modalidades, o primeiro subconjunto é diferente do segundo subconjunto. Nas modalidades, o segundo nível operacional positivo/negativo da célula é diretamente subsequente ao primeiro nível operacional positivo/negativo da célula.

[0159] As modalidades da presente revelação estão direcionadas a um método para selecionar um nível de tensão de saída necessário de um conversor multinível em cascata de múltiplos quadrantes. Nas modalidades, o método compreende subtrair um sinal de corrente de realimentação real IRear de um sinal de corrente de referência lReF para produzir um sinal de erro de corrente leERRoR. Nas modalidades, o método adicionalmente compreende inserir o sinal de erro de corrente IERRoR em cada bloco de histerese de uma pluralidade de blocos de histerese. Nas modalidades, cada bloco de histerese da pluralidade de blocos de histerese tem uma configuração diferente do limiar de limite superior (UB) e do limiar de limite inferior (LB) em relação aos demais blocos de histerese da pluralidade de blocos de histerese.

[0160] Nas modalidades, o método adicionalmente compreende, para cada bloco de histerese da pluralidade de blocos de histerese, quando leRRoRr alcança o limiar de limite superior (HB) do bloco de histerese, definir um valor de saída do bloco de histerese como “1”.

[0161] Nas modalidades, o método adicionalmente compreende manter o valor de saída do bloco de histerese em “1” até que leRRoR alcance o limiar de limite inferior (LB) do bloco de histerese.

[0162] Nas modalidades, o método adicionalmente compreende, quando lERROR alcança o limiar de limite inferior (LB) do bloco de histerese, definir o valor de saída do bloco de histerese como “0”.

[0163] Nas modalidades, o método adicionalmente compreende somar os valores de saída de todos os blocos de histerese da pluralidade de blocos de histerese para produzir um valor de estado total.

[0164] Nas modalidades, o método adicionalmente compreende selecionar, a partir de uma tabela de consulta com base no valor de estado total, o nível de tensão de saída necessário.

[0165] Nas modalidades, a seleção da tensão de saída necessária se baseia no valor de estado total e em um sinal da derivada de corrente di/dt.

[0166] Nas modalidades, a derivada de corrente é uma dentre real ou de referência.

[0167] Nas modalidades, o sinal da derivada de corrente di/dt é determinado como positivo em um momento do tempo em que o valor de estado total alcança um valor de seis (6).

[0168] Nas modalidades, o sinal da derivada de corrente di/dt é determinado como negativo em um momento do tempo em que o valor de estado total alcança um valor de um (1).

[0169] Todos os aspectos, elementos, componentes, funções e etapas descritas com respeito a qualquer modalidade apresentada aqui pretendem ser livremente combináveis e substituíveis pelos de qualquer outra modalidade. Se um certo aspecto, elemento, componente, função ou etapa for descrito com relação a somente uma modalidade, então deve ser entendido que esse aspecto, elemento, componente, função ou etapa pode ser usado com cada outra modalidade descrita aqui, salvo indicação clara em contrário. Este parágrafo, portanto, serve de base antecedente e suporte escrito para a introdução das reivindicações, em qualquer momento, que combine aspectos, elementos, componentes, funções e etapas de diferentes modalidades, ou que substitua aspectos, elementos, componentes, funções e etapas de uma modalidade pelos de outra, mesmo se a descrição seguinte não afirmar explicitamente, em um caso específico, que tais combinações ou substituições são possíveis. A declaração explícita de cada combinação e substituição possível é extremamente cansativa, especialmente dado que a permissibiidade de toda e qualquer tal combinação e substituição será prontamente reconhecida pelos versados na técnica quando da leitura desta descrição.

[0170] Em muitos casos, as entidades são descritas aqui como sendo acopladas a outras entidades. Deve ser entendido que os termos “acoplado” e “conectado”, ou qualquer uma de suas formas, são usados aqui de forma intercambiável, e, em ambos os casos, são genéricos para o acoplamento direto de duas entidades sem quaisquer entidades intervenientes não-desprezíveis, por exemplo, parasitas, e ao acoplamento indireto de duas entidades com uma ou mais entidades intervenientes não-desprezíveis. Quando as entidades são ilustradas como sendo acopladas diretamente juntas, ou descritas como acopladas juntas sem descrição de qualquer entidade interveniente, deve-se entender que essas entidades podem ser acopladas indiretamente juntas, bem como a menos que o contexto dite claramente o contrário.

[0171] Embora as modalidades sejam suscetíveis a várias modificações e formas alternativas, exemplos específicos das mesmas foram ilustrados nos desenhos e são aqui descritos em detalhes.

Deve-se entender, no entanto, que essas modalidades não devem se limitar à forma específica revelada, justamente o contrário; essas modalidades deverão cobrir todas as modificações, equivalentes e alternativas que se encaixem no âmbito da revelação.

Adicionalmente, quaisquer aspectos, funções, etapas ou elementos das modalidades podem ser recitados ou adicionados às reivindicações, bem como limitações negativas que definem o escopo inventivo das reivindicações por aspectos, funções, etapas ou elementos que não estão dentro desse escopo.

Claims

REIVINDICAÇÕES

1. Conversor multinível em cascata com múltiplos quadrantes conectável a uma carga, CARACTERIZADO por compreender: uma pluralidade de células conectadas em série, em que cada célula da pluralidade de células representa um conversor em ponte H e compreende uma pluralidade de chaves bidirecionais e um elemento de armazenamento; e um sistema de controle de corrente por histerese acoplado à pluralidade de células, em que o sistema de controle é configurado para controlar um ou mais de um formato e um nível da corrente na carga.

2. Conversor, de acordo com a reivindicação 1, CARACTERIZADO por compreender quatro (4) quadrantes e nove (9) níveis de saída.

3. Conversor, de acordo com a reivindicação 2, CARACTERIZADO por compreender quatro (4) células conectadas em série, e em que cada célula representa um conversor em ponte H de quatro quadrantes.

4. Conversor, de acordo com a reivindicação 3, CARACTERIZADO pelo fato de que cada célula da pluralidade de células compreende quatro (4) chaves bidirecionais e um elemento de armazenamento.

5. Conversor, de acordo com a reivindicação 1, CARACTERIZADO por compreender dois (2) quadrantes e nove (9) níveis de saída.

6. Conversor, de acordo com a reivindicação 5, CARACTERIZADO por compreender quatro (4) células conectadas em série, e em que cada célula representa um conversor em ponte H de dois quadrantes.

7. Conversor, de acordo com a reivindicação 6, CARACTERIZADO pelo fato de que cada célula da pluralidade de células compreende duas (2) chaves bidirecionais, dois (2) diodos, e um elemento de armazenamento.

8. Conversor, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que cada chave bidirecional compreende IGBT ou MOSFET com diodo de roda livre.

9. Conversor, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o conversor isolado é um dentre um conversor CA/CC isolado ou um conversor CC/CA isolado.

10. Conversor, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que a energia elétrica é transferível a partir de cada célula da pluralidade de células para a carga, e em que a energia elétrica é transferível a partir da carga para cada célula da pluralidade de células no caso de uma carga reativa ou regenerativa.

11. Conversor, de acordo com as reivindicações 1 a 10, CARACTERIZADO pelo fato de que a carga é uma dentre uma carga resistiva e indutiva multifásica ou monofásica, ou carga reativa pura, ou qualquer tipo de carga regenerativa.

12. Conversor, de acordo com a reivindicação 11, CARACTERIZADO pelo fato de que o sistema de controle é adicionalmente configurado para causar a transferência de energia elétrica a partir dos elementos de armazenamento de energia das células de energia para a carga.

13. Conversor, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que o sistema de controle é adicionalmente configurado para recuperar energia de volta para os elementos de armazenamento quando a carga é uma carga reativa ou regenerativa.

14. Conversor, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que o sistema de controle é adicionalmente configurado para balancear as tensões nos elementos de armazenamento de energia.

15. Conversor, de acordo com a reivindicação 14, CARACTERIZADO pelo fato de que o balanço das tensões inclui a seleção dos elementos de armazenamento de energia com as tensões mínima e máxima, e a determinação quanto a se irá extrair energia a partir de um elemento de armazenamento de energia selecionado.

16. Conversor, de acordo com a reivindicação 15, CARACTERIZADO pelo fato de que o balanço das tensões inclui a determinação quanto a se irá extrair energia a partir de um elemento de armazenamento de energia selecionado para a carga ou injetar energia a partir da carga no elemento de armazenamento de energia selecionado quando a carga é uma carga reativa ou regenerativa.

17. Conversor, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que o sistema de controle é adicionalmente configurado para minimizar a comutação dos elementos de comutação através da rotação de comutação zero.

18. Conversor, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o elemento de armazenamento é um capacitor.

19. Conversor, de acordo com as reivindicações 1 a 18, CARACTERIZADO pelo fato de que o sistema de controle inclui um ou mais processadores acoplados a uma memória não-temporária compreendendo uma pluralidade de instruções que, quando executadas, fazem com que o um ou mais processadores controlem um ou mais dentre um formato e um nível da corrente na carga.

20. Conversor, de acordo com a reivindicação 19, CARACTERIZADO pelo fato de que a pluralidade de instruções, quando executadas, fazem com que o um ou mais processadores controlem um nível de tensão de saída do conversor em função do nível de corrente na carga, uma corrente de referência e um erro de corrente igual à diferença entre o nível de corrente na carga e a corrente de referência.

21. Conversor, de acordo com a reivindicação 19, CARACTERIZADO pelo fato de que a pluralidade de instruções, quando executadas, levam o um ou mais processadores a: determinar uma tensão em um elemento de armazenamento para cada célula da pluralidade de células; selecionar uma célula da pluralidade de células baseado nas tensões nos elementos de armazenamento da pluralidade de células; e repetitivamente comutar a célula selecionada para fornecer um nível de tensão de saída necessário e a regulação da corrente de saída.

22. Conversor, de acordo com a reivindicação 21, CARACTERIZADO pelo fato de que a pluralidade de instruções, quando executadas, adicionalmente fazem com que o um ou mais processadores extraiam energia a partir da célula selecionada para uma carga reativa ou regenerativa.

23. Conversor, de acordo com a reivindicação 21, CARACTERIZADO pelo fato de que a pluralidade de instruções, quando executadas, adicionalmente fazem com que o um ou mais processadores extraiam energia a partir de uma carga reativa ou regenerativa para a célula selecionada.

24. Conversor, de acordo com a reivindicação 19, CARACTERIZADO pelo fato de que a pluralidade de instruções, quando executadas, levam o um ou mais processadores a: fornecer uma tensão zero para um primeiro nível operacional positivo/negativo da célula usando um primeiro subconjunto da pluralidade de chaves bidirecionais; e fornecer uma tensão zero para um segundo nível operacional positivo/negativo da célula usando um segundo subconjunto da pluralidade de chaves bidirecionais; em que o primeiro subconjunto é diferente do segundo subconjunto, e em que o segundo nível operacional positivo/negativo da célula é diretamente subsequente ao primeiro nível operacional positivo/negativo da célula.

25. Conversor, de acordo com a reivindicação 19, CARACTERIZADO pelo fato de que a pluralidade de instruções, quando executadas, levam o um ou mais processadores a: subtrair um sinal de corrente de realimentação real IReai de um sinal de corrente de referência lReF para produzir um sinal de erro de corrente lIERROR; informar o sinal de erro de corrente lIERRoRr para cada bloco de histerese de uma pluralidade de blocos de histerese, em que cada bloco de histerese da pluralidade de blocos de histerese tem uma configuração diferente do limiar de limite superior (HB) e do limiar de limite inferior (LB) do que os demais blocos de histerese da pluralidade de blocos de histerese; para cada bloco de histerese da pluralidade de blocos de histerese, definir um valor de saída do bloco de histerese como “1” quando lerRoRr alcança o limiar de limite superior (HB) do bloco de histerese; manter o valor de saída do bloco de histerese em “1” até que leRRoRr alcance o limiar de limite inferior (LB) do bloco de histerese; e definir o valor de saída do bloco de histerese como “0” quando lerRror alcança o limiar de limite inferior (LB) do bloco de histerese; somar os valores de saída de todos os blocos de histerese da pluralidade de blocos de histerese para produzir um valor de estado total; selecionar o nível de tensão de saída necessário a partir de uma tabela de consulta em função do valor de estado total.

26. Conversor, de acordo com a reivindicação 25, CARACTERIZADO pelo fato de que a seleção da tensão de saída necessária é em função do valor de estado total e de um sinal da derivada de corrente di/dt.

27. Conversor, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que a derivada de corrente é uma dentre real ou de referência.

28. Conversor, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que o sinal da derivada de corrente di/dt é determinado como positivo em um momento do tempo em que o valor de estado total alcança um valor de seis (6).

29. Conversor, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que o sinal da derivada de corrente di/dt é determinado como negativo em um momento do tempo em que o valor de estado total alcança um valor de um (1).

30. Método de balanceamento de tensões em uma pluralidade de células de um conversor multinível em cascata com múltiplos quadrantes, CARACTERIZADO por compreender: para cada célula da pluralidade de células, determinar uma tensão em um elemento de armazenamento da célula; selecionar, com base nas tensões nos elementos de armazenamento da pluralidade de células, uma célula selecionada da pluralidade de células; e repetitivamente comutar a célula selecionada para fornecer um nível de tensão de saída necessário e a regulação da corrente de saída.

31. Método, de acordo com a reivindicação 30, CARACTERIZADO por adicionalmente compreender extrair energia a partir da célula selecionada para uma carga reativa ou regenerativa.

32. Método, de acordo com a reivindicação 30, CARACTERIZADO por adicionalmente compreender extrair energia a partir de uma carga reativa ou regenerativa para a célula selecionada.

33. Método, de acordo com a reivindicação 30, CARACTERIZADO pelo fato de que os elementos de armazenamento são capacitores.

34. Método para distribuir energia entre uma pluralidade de chaves bidirecionais de uma célula de uma pluralidade de células em um conversor multinível em cascata com múltiplos quadrantes, CARACTERIZADO por compreender: usar um primeiro subconjunto da pluralidade de chaves bidirecionais para fornecer uma tensão zero para um primeiro nível operacional positivo/negativo da célula; e usar um segundo subconjunto da pluralidade de chaves bidirecionais para fornecer uma tensão zero para um segundo nível operacional positivo/negativo da célula; em que o primeiro subconjunto é diferente do segundo subconjunto, e em que o segundo nível operacional positivo/negativo da célula é diretamente subsequente ao primeiro nível operacional positivo/negativo da célula.

35. Método para selecionar um nível de tensão de saída necessário de um conversor multinível em cascata com múltiplos quadrantes, CARACTERIZADO por compreender: subtrair um sinal de corrente de realimentação real IReai de um sinal de corrente de referência lReF para produzir um sinal de erro de corrente lIERROR; informar o sinal de erro de corrente lIERRoRr para cada bloco de histerese de uma pluralidade de blocos de histerese, em que cada bloco de histerese da pluralidade de blocos de histerese tem uma configuração diferente do limiar de limite superior (HB) e do limiar de limite inferior (LB) do que os demais blocos de histerese da pluralidade de blocos de histerese; para cada bloco de histerese da pluralidade de blocos de histerese, quando lerRoRr alcançar o limiar de limite superior (HB) do bloco de histerese, definir um valor de saída do bloco de histerese como “1” ; manter o valor de saída do bloco de histerese em “1” até que leRRoRr alcance o limiar de limite inferior (LB) do bloco de histerese; e quando lERROoR alcançar o limiar de limite inferior (LB) do bloco de histerese, definir o valor de saída do bloco de histerese como “0” ; somar os valores de saída de todos os blocos de histerese da pluralidade de blocos de histerese para produzir um valor de estado total; selecionar, a partir de uma tabela de consulta com base no valor de estado total, o nível de tensão de saída necessário.

36. Método, de acordo com a reivindicação 35, CARACTERIZADO pelo fato de que a seleção da tensão de saída necessária se baseia no valor de estado total e em um sinal da derivada de corrente di/dt.

37. Método, de acordo com a reivindicação 36, CARACTERIZADO pelo fato de que a derivada de corrente é uma dentre real ou de referência.

38. Método, de acordo com a reivindicação 36, CARACTERIZADO pelo fato de que o sinal da derivada de corrente di/dt é determinado como positivo em um momento do tempo em que o valor de estado total alcança um valor de seis (6).

39. Método, de acordo com a reivindicação 36, CARACTERIZADO pelo fato de que o sinal da derivada de corrente di/dt é determinado como negativo em um momento do tempo em que o valor de estado total alcança um valor de um (1).

1,30 100 101 07 dq o : - 1102 ÍREAL : Kã S: Í Í ) VDCI: [ 1 Sistema de Controte : | i í $