JP2020010563A - ゲートドライバ - Google Patents

Abstract

【課題】トランジスタを高精度に制御することができるゲートドライバを提供すること。【解決手段】実施形態に係る物標検出装置は、電圧変換回路と、昇圧回路とを備える。電圧変換回路は、入力電圧および出力電圧の和に基づく電圧振幅でスイッチングを行うことで出力電圧が目標値となるように制御を行う。昇圧回路は、電圧変換回路のスイッチングにより入力電圧を昇圧することでゲート電圧を生成する。また、昇圧回路は、電圧振幅を所定の電圧レベルにシフトさせるレベルシフト回路と、レベルシフト回路によってシフトされた電圧振幅を所定値に保持する保持回路とを備える。【選択図】図２

Description

本発明は、ゲートドライバに関する。

従来、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のゲートに駆動電圧を印加することで、トランジスタを駆動させるゲートドライバがある。

車載バッテリのように入力電圧が不安定な場合、駆動電圧を、ソース電位と略等しくなる入力電圧と、トランジスタがＯＮとなる所定のゲート・ソース間電圧の和として設定することがある。そのため、ゲートドライバには、昇圧回路、例えば、並列接続された複数のキャパシタに蓄えられたエネルギーを放出することで、入力電圧に所定の電圧を足した電圧を出力する、いわゆるチャージポンプ回路を有するものがある（例えば、特許文献１参照）。

特開２００６−３４５６１１号公報

しかしながら、従来のチャージポンプ回路では、キャパシタに蓄積されたエネルギーを使用する構成であるため、出力可能な電流が低く、単一のゲートドライバで駆動可能なトランジスタの数が制限されるという課題があった。このように、従来は、出力可能な電流が高く、単一のゲートドライバで駆動可能なトランジスタの数を多くする、すなわち、ゲートドライバの駆動能力を高くすることが望まれていた。

本発明は、上記に鑑みてなされたものであって、駆動能力の高いゲートドライバを提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係るゲートドライバは、電圧変換回路と、昇圧回路とを備える。前記電圧変換回路は、入力電圧および出力電圧の和に基づく電圧振幅でスイッチングを行うことで前記出力電圧が目標値となるように制御を行う。前記昇圧回路は、前記電圧変換回路のスイッチングにより前記入力電圧を昇圧することでゲート電圧を生成する。また、前記昇圧回路は、前記電圧振幅を所定の電圧レベルにシフトさせるレベルシフト回路と、前記レベルシフト回路によってシフトされた前記電圧振幅を所定値に保持する保持回路とを備える。

本発明によれば、ゲートドライバの駆動能力を高くすることができる。

図１は、実施形態に係るリレー回路の構成を示す図である。 図２は、実施形態に係るゲートドライバの回路図である。 図３は、実施形態に係る駆動装置の構成を示すブロック図である。

以下、添付図面を参照して、本願の開示するゲートドライバの実施形態を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。なお、以下では、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の駆動を制御するゲートドライバを例に挙げて説明する。

まず、図１を用いて、ゲートドライバを備えたリレー回路Ｓについて説明する。図１は、実施形態に係るリレー回路Ｓの構成を示す図である。図１に示すように、リレー回路Ｓは、２つのトランジスタｔｒ１，ｔｒ２と、ゲートドライバ１とを備える。リレー回路Ｓの端子Ｂｉｎは、例えば、車載バッテリ等の電源（例えば、電圧が６Ｖ〜１６Ｖ）に接続され、端子Ｂｏｕｔは、例えば、車載の負荷に接続される。

トランジスタｔｒ１，ｔｒ２は、例えば、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。２つのトランジスタｔｒ１，ｔｒ２は、直列に接続され、ゲートドライバ１からの駆動電圧に応じて端子Ｂｉｎおよび端子Ｂｏｕｔ間を導通状態または非導通状態とする。

具体的には、トランジスタｔｒ１は、ドレインが端子Ｂｉｎに接続され、ソースがトランジスタｔｒ２のソースに接続され、ゲートがゲートドライバ１に接続される。また、トランジスタｔｒ２は、ドレインが端子Ｂｏｕｔに接続され、ソースがトランジスタｔｒ１のソースに接続され、ゲートがゲートドライバ１に接続される。

ゲートドライバ１は、入力側が端子Ｂｉｎに接続され、出力側が２つのトランジスタｔｒ１，ｔｒ２のゲートに接続される。ゲートドライバ１は、端子Ｂｉｎから入力される駆動電圧の入力電圧Ｖｉｎを昇圧し、ゲート電圧ＶＧＤとなった駆動電圧をトランジスタｔｒ１，ｔｒ２のゲートへ入力する。これにより、トランジスタｔｒ１、ｔｒ２がオンして、端子Ｂｉｎおよび端子Ｂｏｕｔ間が導通状態となる。

ここで、従来のゲートドライバについて説明する。従来のゲートドライバは、複数のキャパシタのエネルギーを放電することで、入力電圧に対して一定電圧を上乗せする回路（いわゆるチャージポンプ回路）であった。しかしながら、従来のチャージポンプ回路は、キャパシタに蓄積されたエネルギーを使用する構成であるため、出力可能な電流が低く、単一のゲートドライバで駆動可能なトランジスタの数が制限されるという課題があった。このように、従来は、出力可能な電流が高く、単一のゲートドライバで駆動可能なトランジスタの数を多くする、すなわち、ゲートドライバの駆動能力を高くすることが望まれていた。さらに、従来の回路構成上、出力地絡時に入力がグランドに短絡するおそれがあった。

そこで、実施形態に係るゲートドライバ１は、コイルを備えた電流駆動能力の高い電圧変換回路と、駆動電圧の電圧レベルを所定値にシフトさせるレベルシフト回路を備える。つまり、電圧変換部分にコイルを備えた電圧変換回路を使用することで出力電流を従来よりも増加させることができる。

従って、実施形態に係るゲートドライバ１によれば、出力可能な電流が高くなるため、単一のゲートドライバで駆動可能なトランジスタの数を多くできる、すなわち、ゲートドライバ１としての駆動能力を高くすることができる。

また、実施形態に係るゲートドライバ１は、レベルシフト回路を備えることにより、出力地絡時に入力がグランドに短絡することを防止できる。以下、ゲートドライバ１が備える回路について詳細に説明する。

図２は、実施形態に係るゲートドライバ１の回路図である。図３は、実施形態に係る駆動装置２０の構成を示すブロック図である。

図２に示すように、ゲートドライバ１は、電圧変換回路２と、昇圧回路３とを備える。電圧変換回路２は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの和に基づく電圧振幅でスイッチングを行うことで、出力電圧Ｖｏｕｔが目標値となるように制御する。昇圧回路３は、電圧変換回路２のスイッチノードに接続され、電圧変換回路２のスイッチングにより入力電圧Ｖｉｎを昇圧することでゲート電圧ＶＧＤを生成する。以下、電圧変換回路２および昇圧回路３の回路構成について説明する。

図２に示すように、電圧変換回路２は、コイルＬ２１，Ｌ２２と、コンデンサＣ２１〜Ｃ２４と、ダイオードＤ２１と、抵抗Ｒ２１〜Ｒ２３と、駆動装置２０とを備える。このような構成の電圧変換回路２は、ＳＥＰＩＣ（Single Ended Primary Inductor Converter）回路とも呼ばれる。

コイルＬ２１、コンデンサＣ２２およびダイオードＤ２１は、入力側から出力側に向かって互いに直列に接続される。また、コイルＬ２２、抵抗Ｒ２１、コンデンサＣ２３、コンデンサＣ２４および抵抗Ｒ２３は、入力側および出力側の間で互いに並列に接続される。

具体的には、コイルＬ２２は、一端がコンデンサＣ２２およびダイオードＤ２１の間に接続され、他端が接地される。また、抵抗Ｒ２１、コンデンサＣ２３、コンデンサＣ２４および抵抗Ｒ２３は、一端がダイオードＤ２１よりも出力側に接続される。

また、抵抗Ｒ２１は、他端がコンデンサＣ２１および駆動装置２０の間に接続されるとともに、抵抗Ｒ２２の一端に接続される。抵抗Ｒ２２の他端は、接地される。また、コンデンサＣ２４および抵抗Ｒ２３は、他端が接地される。

駆動装置２０は、スイッチ素子２１と、検出回路２２と、パルス制御回路２３とを備える。また、駆動装置２０は、端子Ｖｉｎおよび端子ＥＮ／ＵＶＬＯがコイルＬ２１よりも入力側に接続される。端子Ｖｉｎには、駆動装置２０の駆動源となる駆動電流が入力される、端子ＥＮ／ＵＶＬＯは、いわゆる低電圧誤作動機能のトリガとなる電流が入力される。

また、端子ＳＷは、コイルＬ２１およびコンデンサＣ２２の間に接続される。端子ＳＷには、後述のスイッチ素子２１がオンの場合に、入力側から駆動電圧が入力される。また、端子ＦＢＸは、コンデンサＣ２３に接続される。端子ＦＢＸには、出力電圧Ｖｏｕｔの電圧を検出するための信号が入力される。また、端子ＧＮＤは、接地され、端子ＩＮＴＶｃｃは、コンデンサＣ２１を介して接地される。

駆動装置２０は、たとえば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、データフラッシュ、入出力ポートなどを有するコンピュータや各種の回路を含む。

コンピュータのＣＰＵは、たとえば、ＲＯＭに記憶されたプログラムを読み出して実行することによって、検出回路２２およびパルス制御回路２３として機能する。

また、駆動装置２０の一部または全部をアナログ電子回路やＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等のハードウェアで構成することもできる。

また、ＲＡＭやデータフラッシュは、各種プログラムの情報等を記憶することができる。なお、駆動装置２０は、有線や無線のネットワークで接続された他のコンピュータや可搬型記録媒体を介して上記したプログラムや各種情報を取得することとしてもよい。

スイッチ素子２１は、例えば、ＭＯＳＦＥＴ等の半導体スイッチである。検出回路２２は、出力電圧Ｖｏｕｔを検出する。

パルス制御回路２３は、スイッチ素子２１の駆動制御を行う。具体的には、パルス制御回路２３は、検出回路２２によって検出された出力電圧Ｖｏｕｔが目標値となるようにスイッチ素子２１のデューティー比を調整する。

例えば、パルス制御回路２３は、出力電圧Ｖｏｕｔと基準電圧とを比較して、その差分に応じてスイッチ素子２１のデューティー比を調整する。つまり、パルス制御回路２３は、出力電圧Ｖｏｕｔのフィードバック制御によりスイッチ素子２１を制御することで、出力電圧Ｖｏｕｔが目標値となるように制御する。

なお、かかる目標値は、必要となるゲート・ソース間電圧に応じた値となる。つまり、目標値は、上記したトランジスタｔｒ１，ｔｒ２のゲート・ソース間の電圧差が駆動閾値を超え、かつ、耐圧未満となるような値である。

昇圧回路３は、ダイオードＤ３１，Ｄ３２と、コンデンサＣ３１，Ｃ３２と、抵抗Ｒ３１とを備える。２つのダイオードＤ３１，Ｄ３２は、直列に接続される。コンデンサＣ３１は、一端が電圧変換回路２に接続され、他端が２つのダイオードＤ３１，Ｄ３２の間に接続される。

具体的には、コンデンサＣ３１の一端は、電圧変換回路２のコイルＬ２１およびコンデンサＣ２２の間に接続される。すなわち、昇圧回路３は、電圧変換回路２のスイッチノードに接続される。これにより、スイッチ素子２１のオフ時に、コイルＬ２１で充電された電流を昇圧回路３側へ入力させることができる。

さらに、昇圧回路３は、コンデンサＣ３１によって駆動電圧を直流的に電圧変換回路２から分離できるため、ゲート出力の地絡時の保護回路を設ける必要がなくなり、コストが嵩むことを防止できる。

コンデンサＣ３２は、一端がダイオードＤ３２のゲート出力側に接続され、他端が接地される。また、抵抗Ｒ３１は、一端がダイオードＤ３２のゲート出力側に接続され、他端が接地される。

なお、ダイオードＤ３１は、レベルシフト回路として動作し、ダイオードＤ３２およびコンデンサＣ３２は、保持回路として動作するが、かかる点については後述する。

ここで、図２に示すゲートドライバ１の動作例について説明する。ここでは、駆動装置２０のスイッチ素子２１がオンの場合と、オフの場合とに分けて動作例を説明する。

まず、駆動装置２０のスイッチ素子２１がオンの場合について説明する。駆動装置２０のスイッチ素子２１がオンの場合、入力側に印加された入力電圧ＶｉｎによりコイルＬ２１に駆動電流が流れる。このとき、コイルＬ２１は、駆動電流が流れることで充電される。そして、駆動電流は、駆動装置２０の端子ＳＷから駆動装置２０に入力される。

そして、端子ＳＷから入力された駆動電流は、オン状態のスイッチ素子２１を介して端子ＧＮＤへ流れる。また、駆動装置２０のスイッチ素子２１がオンの場合、コンデンサＣ２２に蓄積されたエネルギーによりコイルＬ２２に電流が流れ、コイルＬ２２が充電される。

なお、駆動装置２０のスイッチ素子２１がオンの場合には、昇圧回路３には、電流が流れないため、電圧振幅は略０Ｖとなる。

次に、駆動装置２０のスイッチ素子２１がオフの場合について説明する。駆動装置２０のスイッチ素子２１がオンからオフに切り替わった場合、コイルＬ２１で充電されたエネルギーが放出され、コンデンサＣ２２およびダイオードＤ２１を介して出力側に電流が流れる。

このとき、コンデンサＣ２２には、エネルギーが蓄積される。また、駆動装置２０のスイッチ素子２１がオフになると、コイルＬ２２で充電されたエネルギーが放出され、ダイオードＤ２１を介して出力側へ電流が流れる。

定常状態においては、コイルＬ２１に流れる平均電流は一定になるため、コイルＬ２１に流れる電流の増加幅（スイッチ素子２１オン時）と減少幅（スイッチ素子２１オフ時）は等しい。コイルＬ２２についても同様である。この性質により、出力電圧Ｖｏｕｔを得る所定のオン時間／オフ時間比率において、コイルＬ２１の電圧はＶｉｎ（オン時）、−Ｖｏｕｔ（オフ時）となる。したがってコイルＬ２１を介して入力に接続される端子ＳＷの電圧は、ＶｉｎからコイルＬ２１の電圧を引いた０（オン時）、Ｖｉｎ＋Ｖｏｕｔ（オフ時）で振動する。すなわち、電圧変換回路２は、端子ＳＷにおいて、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの和となる電圧振幅の電圧波形が生成される。

また、駆動装置２０のスイッチ素子２１がオフの場合、コイルＬ２１で蓄積されたエネルギーは、昇圧回路３へも分岐して放出される。すなわち、コイルＬ２１で充電されたエネルギーによりゲート出力側へ電流を流すことで、出力電流を増やすことができる。

そして、昇圧回路３に流れた電流は、コンデンサＣ３２およびダイオードＤ３２を介してゲート出力側へ流れる。このとき、コンデンサＣ３２に充電された電流もゲート出力側へ流れる。

また、図２に示すように、昇圧回路３には、ダイオードＤ３１が接続されている。ダイオードＤ３１は、駆動電圧の電圧振幅を所定の電圧レベルにシフトさせるレベルシフト回路として機能する。

具体的には、ダイオードＤ３１は、電圧振幅をグランド（略０Ｖ）の電圧レベルにシフトさせる。端子ＳＷの電圧波形は、コンデンサＣ３１を介して後述の保持回路に印加される。つまり、スイッチ素子２１がオン時（端子ＳＷの電圧は０Ｖ）の時のコンデンサＣ３１の充電電圧だけシフトされて、スイッチ素子２１がオフ時（端子ＳＷの電圧はＶｉｎ＋Ｖｏｕｔ）の端子ＳＷの電圧を保持回路に印加する。なお、本構成ではスイッチ素子２１がオン時、コンデンサ３１はダイオードＤ３１を介してグランドに接続されるため、充電電圧は０Ｖとなる。したがって、電圧振幅はグランドにシフトさせる。またコンデンサ３１により駆動装置２０と昇圧回路３は直流的に切り離される。これにより、例えば、ゲート出力が地絡した場合に、入力側が短絡することを防止できる。

なお、ダイオードＤ３１によりシフトする電圧レベルは略０Ｖに限定されるものではなく、種々の目的に応じて任意の値が設定されてよい。

また、昇圧回路３のダイオードＤ３２およびコンデンサＣ３２は、駆動電圧の電圧振幅を所定値に保持する保持回路として機能する。具体的には、保持回路は、ダイオードＤ３１によって電圧レベルがシフトした駆動電圧の電圧振幅のピーク値（最大値）で保持する。これにより、トランジスタｔｒ１，ｔｒ２に対して安定したゲート電圧の駆動電圧を出力することができる。

上述した回路構成により、電圧変換回路２および昇圧回路３で昇圧されたゲート電圧ＶＧＤは、入力電圧Ｖｉｎ、出力電圧ＶｏｕｔおよびダイオードＤ３２の降下電圧Ｖｆとした場合、以下の式で表される。すなわち、ＶＧＤ＝Ｖｉｎ＋Ｖｏｕｔ−Ｖｆとなる。

従って、実施形態に係るゲートドライバ１によれば、入力電圧Ｖｉｎに対して、所望のゲート・ソース間電圧をＶｏｕｔ−Ｖｆとして昇圧されたゲート電圧ＶＧＤを生成することができる。

上述してきたように、実施形態に係るゲートドライバ１は、電圧変換回路２と、昇圧回路３とを備える。電圧変換回路２は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの和に基づく電圧振幅でスイッチングを行うことで出力電圧Ｖｏｕｔが目標値となるように制御を行う。昇圧回路３は、電圧変換回路２のスイッチングにより入力電圧Ｖｉｎを昇圧することでゲート電圧ＶＧＤを生成する。昇圧回路３は、電圧振幅を所定の電圧レベルにシフトさせるレベルシフト回路（ダイオードＤ３１）と、レベルシフト回路によってシフトされた電圧振幅を所定値に保持する保持回路（ダイオードＤ３２およびコンデンサＣ３２）とを備える。これにより、出力電流を増加させることができる、すなわち、ゲートドライバ１としての駆動能力を高くすることができる。

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。

１ ゲートドライバ
２ 電圧変換回路
３ 昇圧回路
２０ 駆動装置
２１ スイッチ素子
２２ 検出回路
２３ パルス制御回路
Ｃ２１〜Ｃ２４、Ｃ３１、Ｃ３２ コンデンサ
Ｄ２１、Ｄ３１、Ｄ３２ ダイオード
Ｌ２１、Ｌ２２ コイル
Ｒ２１〜Ｒ２３、Ｒ３１ 抵抗
Ｓ リレー回路
ｔｒ１、ｔｒ２ トランジスタ

Claims (5)

1. 入力電圧および出力電圧の和に基づく電圧振幅でスイッチングを行うことで前記出力電圧が目標値となるように制御を行う電圧変換回路と、
   前記電圧変換回路のスイッチングにより前記入力電圧を昇圧することでゲート電圧を生成する昇圧回路と、を備え、
   前記昇圧回路は、
   前記電圧振幅を所定の電圧レベルにシフトさせるレベルシフト回路と、
   前記レベルシフト回路によってシフトされた前記電圧振幅を所定値に保持する保持回路とを備えること
   を特徴とするゲートドライバ。
2. 前記電圧変換回路は、
   コイルと、当該コイルと接続されるスイッチ素子とを備え、
   前記昇圧回路は、
   前記コイルおよび前記スイッチ素子の間に接続されること
   を特徴とする請求項１に記載のゲートドライバ。
3. 前記昇圧回路は、
   コンデンサを備え、
   前記電圧変換回路は、
   前記コンデンサに接続されること
   を特徴とする請求項１または２に記載のゲートドライバ。
4. 前記レベルシフト回路は、
   前記電圧振幅をグランドの前記電圧レベルにシフトさせるダイオードであること
   を特徴とする請求項１〜３のいずれか１つに記載のゲートドライバ。
5. 前記保持回路は、
   ダイオードと、コンデンサとを備え、
   前記レベルシフト回路によってシフトされた前記電圧振幅のピーク値で保持すること
   を特徴とする請求項１〜４のいずれか１つに記載のゲートドライバ。

Images