JP2020030073A - 電子製品の評価方法および評価装置 - Google Patents

電子製品の評価方法および評価装置 Download PDF

Info

Publication number
JP2020030073A
JP2020030073A JP2018154669A JP2018154669A JP2020030073A JP 2020030073 A JP2020030073 A JP 2020030073A JP 2018154669 A JP2018154669 A JP 2018154669A JP 2018154669 A JP2018154669 A JP 2018154669A JP 2020030073 A JP2020030073 A JP 2020030073A
Authority
JP
Japan
Prior art keywords
frequency
noise
electronic product
common mode
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018154669A
Other languages
English (en)
Other versions
JP7075121B2 (ja
Inventor
秀勝 佐々木
Hidekatsu Sasaki
秀勝 佐々木
宏靖 佐野
Hiroyasu Sano
宏靖 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Metropolitan Industrial Technology Research Instititute (TIRI)
Original Assignee
Tokyo Metropolitan Industrial Technology Research Instititute (TIRI)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Metropolitan Industrial Technology Research Instititute (TIRI) filed Critical Tokyo Metropolitan Industrial Technology Research Instititute (TIRI)
Priority to JP2018154669A priority Critical patent/JP7075121B2/ja
Publication of JP2020030073A publication Critical patent/JP2020030073A/ja
Application granted granted Critical
Publication of JP7075121B2 publication Critical patent/JP7075121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】電子製品の誤動作原因となるノイズ周波数を明確にし、さらに誤動作の原因であるノイズを低減させる際のレベル指標を定める、電子製品の評価方法およびこの方法を用いた評価装置を提供する。【解決手段】ノイズ源12が電子製品10に備えられた伝送線路へコモンモードノイズの周波数をスイープしながら注入する第1過程と、前記伝送線路を介して前記電子製品10に備えられたデバイス30の端子31,32に注入されたコモンモードノイズの各周波数におけるノイズレベルを示す周波数特性を測定する第2過程と、前記デバイス30に誤動作が発生する各ノイズ周波数におけるノイズレベルを示す耐久特性を取得する第3過程と、前記周波数特性と前記耐久特性とから、前記電子製品10に誤動作を発生させる前記コモンモードノイズの周波数帯を特定する第4過程とを有する。【選択図】図1

Description

本発明は、電子デバイスを用いて構成された電子製品の評価方法および評価装置に関する。
半導体素子などを用いた電子回路等が構成されている電子製品は、例えば、モータなどの動作時に発生するノイズが電源ラインや信号線などに重畳し、誤動作を起こすことがある。
電子回路等に誤動作を発生させるノイズとして、例えば、ファーストトランジェントバーストノイズ(Electrical Fast Transient/Burst noise :以下、EFT/Bノイズと記載する)がある。
このEFT/Bノイズは、回路ユニット等において、基準電位(基準グラウンド)と回路配線等との間に生じる電圧変動であり、回路ユニット等を構成する高電位側配線とシグナルグランド等の低電位側配線の両方に重畳されるノイズである。そのため、例えば、コモンモードフィルタなどを回路配線の適当な部位に備えて減少させている。
EFT/Bノイズの影響を抑制するため、通信装置用電源にサージ吸収非線形素子等を備えたものがある(例えば、特許文献1参照)。この技術は、直流給電のリターン線のG線と、アース線のE線との間にサージ吸収非線形素子を介装し、G線とE線との間に生じるノイズ電圧をクランプする。また、ファーストトランジェントノイズの立ち上がり時間を遅らせるキャパシタンスを備え、これらによって、通信装置へ供給する電力に重畳している、もしくは含まれているファーストトランジェントノイズを効果的に吸収抑制するものである。
また、ICやLSIなどのデバイスのEMC評価において、DPI(Direct Power injection)法が標準化されており、高周波ノイズ信号(ディファレンシャルモードノイズ)を上記のデバイスへ入力させ、DPI法に則して当該デバイスの誤動作耐久評価を行う技術がある(例えば、特許文献2参照)。
この技術は、DPIテストを統括するコントローラが、高周波信号を発振してデバイスへ注入し、当該デバイスの動作に、パルス抜けや周波数乱れ、出力電圧の規格外れ、または、通信エラーなどを起したか否かを判定するものである。
DPIテストにおいて、上記のコントローラは、高周波信号の周波数をスイープして上記のような誤動作が発生した時点における注入電力(高周波信号)の演算結果を求め、高周波信号の周波数と誤動作発生時の注入電力とを関連付けた誤動作電力周波数特性を求めている。
特許第3329987号公報 特許第6283174号公報
前述のコモンモードフィルタを使用する場合、コモンモードノイズをどの程度まで抑えると良いのか指標となるものが無い。そのため、多種多様なノイズ減衰用フィルタ素子などを回路内に備える場合が多くなり、コスト上昇とともに電子製品の小型化を難しくするという問題点があった。
本発明は、上記の問題点に鑑みなされたもので、電子製品の誤動作原因となるノイズ周波数を明確にし、ノイズを低減させる際のレベル指標を定める、電子製品の評価方法およびこの方法を用いた評価装置を提供することを目的とする。
本発明に係る電子製品の評価方法は、ノイズ源が電子製品に備えられた伝送線路へコモンモードノイズの周波数をスイープしながら注入する第1過程と、前記伝送線路を介して前記電子製品に備えられたデバイスの端子に注入されたコモンモードノイズの各周波数におけるノイズレベルを示す周波数特性を測定する第2過程と、前記デバイスに誤動作が発生する各ノイズ周波数におけるノイズレベルを示す耐久特性を取得する第3過程と、前記周波数特性と前記耐久特性とから、前記電子製品に誤動作を発生させる前記コモンモードノイズの周波数帯を特定する第4過程と、を有することを特徴とする。
また、前記第4過程は、前記周波数特性を示す特性曲線および前記耐久特性を示す特性曲線を、横軸が周波数で縦軸がノイズレベルのグラフに示したとき、前記周波数特性曲線が前記耐久特性曲線以上のノイズレベルになる周波数帯を、前記電子製品に誤動作を発生させる周波数帯であると特定する、ことを特徴とする。
また、前記第1過程は、前記電子製品の2つの伝送線路に前記ノイズ源から同一振幅であって同位相のコモンモードノイズを注入し、前記第2過程は、前記2つの伝送線路に各々接続している前記デバイスの2つの端子間の電位差を測定することにより前記周波数特性を取得する、ことを特徴とする。
また、本発明に係る評価装置は、電子製品に備えられた伝送線路へコモンモードノイズの周波数をスイープしながら注入するノイズ源と、前記伝送線路を介して前記電子製品に備えられたデバイスの端子に注入されたコモンモードノイズを測定する測定部と、を備え、前記測定部は、前記デバイスの端子からコモンモードノイズを入力して所定様式のデータに変換する入力部と、前記入力部から出力されたデータを用いて所定の演算処理を行う制御部と、を備え、前記制御部は、前記デバイスの端子から入力したコモンモードノイズの各周波数におけるノイズレベルを示す周波数特性を表したデータを取得するとともに、前記デバイスに誤動作が発生する各ノイズ周波数におけるノイズレベルを示す耐久特性を表したデータを取得し、前記周波数特性を表したデータと前記耐久特性を表したデータとを用いて、前記電子製品に誤動作を発生させる前記コモンモードノイズの周波数帯を特定する、ことを特徴とする。
また、前記制御部は、前記周波数特性を示す特性曲線および前記耐久特性を示す特性曲線を、横軸が周波数で縦軸がノイズレベルのグラフに示したとき、前記周波数特性曲線が前記耐久特性曲線以上のノイズレベルになる周波数帯を前記各データを用いた演算によって抽出し、前記電子製品に誤動作を発生させる周波数帯であると特定する、
ことを特徴とする。
また、前記ノイズ源は、前記電子製品の2つの伝送線路に同一振幅であって同位相のコモンモードノイズを注入し、前記測定部は、前記2つの伝送線路に各々接続する前記デバイスの2つの端子間の電位差を測定することにより前記周波数特性を取得する、ことを特徴とする。
本発明によれば、電子製品の誤動作原因となる周波数を特定することができ、当該周波数に適した対策を施すことにより、効率よくノイズを削減することが可能になる。
本発明の実施例による評価装置の概略構成を示す説明図である。 図1の評価装置によって測定した周波数特性を示す説明図である。 図1のデバイスの耐久特性を示す説明図である。 電子製品の誤動作原因として特定する周波数帯を示す説明図である。
以下、この発明の実施の一形態を説明する。
(実施例)
図1は、本発明の実施例による評価装置の概略構成を示す説明図である。この評価装置は、各周波数の高周波信号を出力する発振器等のノイズ源12と、電子製品10の各部からノイズ信号等を検出し、所定様式のデータへ変換して演算処理を行う計測装置11によって構成されている。
ノイズ源12は、2つの高周波信号を出力するように構成されており、上記の高周波信号を所望の振幅大きさ(信号レベル)に調整することができ、また2つの信号の位相を調整することができるように構成されている。また、所望の周波数帯域において、高周波信号の周波数をスイープすることができるように構成されている。
計測装置11は、電子製品10の所望の部分から高周波のノイズ信号を検出する(入力する)プローブ20を備えている。なお、プローブ20は、例えば2[kV]のコモンモード電圧に対応する高耐圧型の差動プローブである。
計測装置11は、例えばスペクトラムアナライザの機能を備え、プローブ20を用いて入力したコモンモードノイズなどの高周波信号等を所定様式のデータに変換する入力部21、CPUやDSP(Digital Signal Processor)などのプロセッサを備えて所定のデータ処理、演算等を行う制御部22、制御部22の演算処理に用いるデータや制御プログラム等を記憶し、また、制御部22が行った演算結果等を記憶する記憶部23などを備えている。
制御部22は、例えば入力部21から順次入力するデータを処理し、後述する各特性を表すデータを生成し、また、これらのデータを用いた演算処理を行って上記の特性を表す特性曲線から所定領域等を求めるように構成されている。
後述する各特性曲線等に関連する動作処理は、各特性などを表すデータを用いて制御部22が演算処理等によって行うものである。
評価対象の電子製品10は、デバイス30などの回路素子等を、図示を省略した基板に実装し、当該基板に形成された配線パターン等によって上記の各回路素子等を接続した電子回路を備えている。
デバイス30は、例えばICやLSI等の半導体集積回路素子であり、複数の端子ピンを備えて構成されている。
図1に例示したデバイス30は、外部から電力を入力する電源端子ピンのVdピン31、デバイス30の内部回路のグラウンド部分(シグナルグラウンド)と接続されているSGピン32などを備えている。Vdピン31は、電子製品10内部に備えられた伝送線路121に接続されている。また、SGピン32は、電子製品10内部に備えられた伝送線路122に接続されている。伝送線路121,122は、いずれも基準グラウンド120に接続されていない。
次に動作について説明する。
電子製品10の評価を行うとき、初めに、EFT/Bノイズが当該電子製品10へ侵入した場合に、デバイス30等が実装されている前述の基板上、もしくは電子製品10内部において発生する電位差を観測する。
この電位差の観測は、図1に示したように、デバイス30のVdピン31とSGピン32にそれぞれ接続される伝送線路121,122(電子製品10内部のコモンモード電圧の伝送線路)にノイズ源12を接続する。また、Vdピン31とSGピン32にプローブ20を接触もしくは接続する。
上記のように各部を接続して電子製品10を動作状態とし、ノイズ源12からノイズ信号を出力させ、上記の端子ピン間の電位差(図1に示した電位差V3)を計測装置11に入力して波形観測し、当該電位差の大きさを測定する。
この電位差の測定は、ノイズ源12が発生するノイズ信号の周波数をスイープさせ、各周波数において電子製品10に誤動作が生じる信号強度を測定する。
なお、この測定を行うとき、ノイズ源12から同じ大きさの振幅で同位相のノイズ信号を伝送線路121と伝送線路122へ出力し、電子製品10にコモンモードノイズを注入する。
図1に例示した評価装置では、ノイズ源12から電圧V1のノイズ信号を伝送線路121へ出力し、また、電圧V2のノイズ信号を伝送線路122へ出力している。
ここで、ノイズ源12から出力される電圧V1および電圧V2は、ノイズ源12の各出力端子等と基準グラウンド120との間に生じる電位差であり、当該ノイズ源12の出力端子において、同一の振幅大きさ(同一のノイズレベル)である。
図2は、図1の評価装置によって測定した周波数特性を示す説明図である。この図は、伝送線路121,122へ入力するノイズ信号の振幅を所定大きさ(一定の大きさ)とし、当該ノイズ信号の周波数をスイープしたとき、各周波数において観測されたデバイス30のVdピン31とSGピン32との間の電位差V3を示したものである。
図中、横軸はノイズ源12から出力されるノイズ信号の周波数を示し、縦軸はVdピン31とSGピン32との間において観測された電位差V3(デバイス30に注入されたノイズレベル)を示している。
また、図中、特性曲線aは、電子製品10に誤動作が発生する振幅大きさ(ノイズレベル)のノイズ信号(EFT/Bノイズ)を各伝送線路へ入力したとき、デバイス30の前述のピン間において測定した周波数特性を示している。
また、特性曲線bは、電子製品10が正常に動作することができる振幅大きさのノイズ信号(EFT/Bノイズ)を前述の各伝送線路へ入力したとき、デバイス30の前述のピン間において測定した周波数特性を示している。
電子製品10の評価を行うときには、前述の周波数特性を取得するとともに、次に説明するDPI法によるデバイス30の耐久特性(イミュニティ特性)を取得する。
デバイス30のノイズに対する耐久特性を測定するときには、例えばデバイス30の評価ボード(図示省略)を用いる。評価ボードには所定の端子等が備えられており、所定の端子に外部電源装置を接続し、デバイス30に電源電力が供給されるように接続する。また、例えば、デバイス30のVdピン31に、高周波信号(EFT/Bノイズ)が注入されるように、例えば評価ボードの所定端子に方向性結合器(ディレクショナルカプラ)を介してノイズ源12(RFモジュレータ等)を接続する。また、例えば上記の方向性結合器を介して計測装置11(RFパワーメータ等)を評価ボードに接続する。
上記のように各部を接続しておき、ノイズ源12からデバイス30の例えばVdピン31ならびにSGピン32へ直接高周波信号を注入する。このとき、Vdピン31とSGピン32の間の電位差V3を測定する。
詳しくは、初めに、評価ボードのデバイス30を動作させずに、例えば、評価ボードに設けられているノイズ入力端子(ノイズ注入ポート等)に所定強度のノイズ信号を供給し、このとき計測装置11が示した計測値を取得する。この計測値を各ノイズ周波数において求め、当該評価ボードのノイズ入力端子から方向性結合器を介して計測装置11までの伝送線路が有する伝送特性を測定する。
この後、評価ボード等に電源電力を供給してデバイス30を動作状態とし、ノイズ源12から出力するノイズ信号の強度(ノイズレベル)を変化させて、デバイス30に誤動作が生じるノイズレベルを測定する。
ここで取得するデバイス30に誤動作が生じるノイズレベルは、実測値に前述の伝送特性を加味して求めた値である。
図3は、図1のデバイス30の耐久特性を示す説明図である。この図は、前述のようにDPI法によって測定したデバイス30のノイズに対する耐久特性の特性曲線cを示したもので、例えば評価ボードに実装されたデバイス30のVdピン31とSGピン32にコモンモードノイズを注入し、当該デバイス30に誤動作が発生したときのノイズレベルを縦軸に示し、当該ノイズレベルで誤動作が発生したときのノイズ周波数を横軸に示している。
例えば、図1に示した計測装置11の制御部22は、前述のように電子製品10の周波数特性を測定し、例えば図2に示した周波数特性の特性曲線aを表すデータを取得する。また、前述のDPI法により耐久特性の特性曲線cを表すデータを取得する。
なお、デバイス30の耐久特性は、前述のように計測装置11等を用いて実際に測定してもよいが、計測装置11の外部から当該耐久特性を表すデータを取得し、例えば記憶部23などに予め記憶させておき、制御部22が演算処理に用いる際に記憶部23から読み出すように構成してもよい。
デバイス30の耐久特性を取得した後、制御部22は、前述の周波数特性(特性曲線a)および耐久特性(特性曲線c)を表すデータを用いて、電子製品10についてノイズ対策を要するノイズ周波数帯を特定する処理(演算処理等)を行う。
図4は、電子製品10の誤動作原因として特定する周波数帯を示す説明図である。この図は、図2の特性曲線a,bと図3の特性曲線cとを、縦軸ならびに横軸のスケールを同一に揃えてグラフ表示したものである。
例えば制御部22は、上記のグラフに各特性曲線を示したとき、ノイズレベルに関して特性曲線aが特性曲線c以上になっている周波数帯を抽出し、これをノイズ対策を要する周波数帯として特定する。
即ち、制御部22は、図4に示した領域dを演算処理等によって求め、当該領域dに該当する周波数帯を抽出する。
領域dは、電子製品10に誤動作を発生させるノイズレベルが、DPI法によって取得したデバイス30の耐久特性を超えている領域である。
この領域dが示す周波数帯のEFT/Bノイズが、電子製品10に誤動作を発生させる原因であることから、当該周波数帯のコモンモードノイズを例えば基準グラウンド120へ放出させる素子等(例えばバイパスコンデンサ)を、電子製品10の適当な位置に備えるとよい。
また、電子製品10にノイズ対策を施す場合には、領域dの周波数帯におけるノイズレベルを、特性曲線c(デバイス30の耐久特性)が示すノイズレベル未満に抑制するとよい。このように、制御部22が領域dを求めることにより、電子製品10のノイズ低減を行う際のレベル指標を定めることも可能になる。
10電子製品
11計測装置
12ノイズ源
20プローブ
21入力部
22制御部
23記憶部
30デバイス
31Vdピン
32SGピン
120基準グラウンド
121,122伝送線路

Claims (6)

  1. ノイズ源が電子製品に備えられた伝送線路へコモンモードノイズの周波数をスイープしながら注入する第1過程と、
    前記伝送線路を介して前記電子製品に備えられたデバイスの端子に注入されたコモンモードノイズの各周波数におけるノイズレベルを示す周波数特性を測定する第2過程と、
    前記デバイスに誤動作が発生する各ノイズ周波数におけるノイズレベルを示す耐久特性を取得する第3過程と、
    前記周波数特性と前記耐久特性とから、前記電子製品に誤動作を発生させる前記コモンモードノイズの周波数帯を特定する第4過程と、
    を有することを特徴とする電子製品の評価方法。
  2. 前記第4過程は、
    前記周波数特性を示す特性曲線および前記耐久特性を示す特性曲線を、横軸が周波数で縦軸がノイズレベルのグラフに示したとき、前記周波数特性曲線が前記耐久特性曲線以上のノイズレベルになる周波数帯を、前記電子製品に誤動作を発生させる周波数帯であると特定する、
    ことを特徴とする請求項1に記載の電子製品の評価方法。
  3. 前記第1過程は、
    前記電子製品の2つの伝送線路に前記ノイズ源から同一振幅であって同位相のコモンモードノイズを注入し、
    前記第2過程は、
    前記2つの伝送線路に各々接続している前記デバイスの2つの端子間の電位差を測定することにより前記周波数特性を取得する、
    ことを特徴とする請求項1または2に記載の電子製品の評価方法。
  4. 電子製品に備えられた伝送線路へコモンモードノイズの周波数をスイープしながら注入するノイズ源と、
    前記伝送線路を介して前記電子製品に備えられたデバイスの端子に注入されたコモンモードノイズを測定する測定部と、
    を備え、
    前記測定部は、
    前記デバイスの端子からコモンモードノイズを入力して所定様式のデータに変換する入力部と、
    前記入力部から出力されたデータを用いて所定の演算処理を行う制御部と、
    を備え、
    前記制御部は、
    前記デバイスの端子から入力したコモンモードノイズの各周波数におけるノイズレベルを示す周波数特性を表したデータを取得するとともに、前記デバイスに誤動作が発生する各ノイズ周波数におけるノイズレベルを示す耐久特性を表したデータを取得し、
    前記周波数特性を表したデータと前記耐久特性を表したデータとを用いて、前記電子製品に誤動作を発生させる前記コモンモードノイズの周波数帯を特定する、
    ことを特徴とする評価装置。
  5. 前記制御部は、
    前記周波数特性を示す特性曲線および前記耐久特性を示す特性曲線を、横軸が周波数で縦軸がノイズレベルのグラフに示したとき、前記周波数特性曲線が前記耐久特性曲線以上のノイズレベルになる周波数帯を前記各データを用いた演算によって抽出し、前記電子製品に誤動作を発生させる周波数帯であると特定する、
    ことを特徴とする請求項4に記載の評価装置。
  6. 前記ノイズ源は、
    前記電子製品の2つの伝送線路に同一振幅であって同位相のコモンモードノイズを注入し、
    前記測定部は、
    前記2つの伝送線路に各々接続する前記デバイスの2つの端子間の電位差を測定することにより前記周波数特性を取得する、
    ことを特徴とする請求項4または5に記載の評価装置。
JP2018154669A 2018-08-21 2018-08-21 電子製品の評価方法および評価装置 Active JP7075121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018154669A JP7075121B2 (ja) 2018-08-21 2018-08-21 電子製品の評価方法および評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018154669A JP7075121B2 (ja) 2018-08-21 2018-08-21 電子製品の評価方法および評価装置

Publications (2)

Publication Number Publication Date
JP2020030073A true JP2020030073A (ja) 2020-02-27
JP7075121B2 JP7075121B2 (ja) 2022-05-25

Family

ID=69624289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018154669A Active JP7075121B2 (ja) 2018-08-21 2018-08-21 電子製品の評価方法および評価装置

Country Status (1)

Country Link
JP (1) JP7075121B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023223414A1 (ja) * 2022-05-17 2023-11-23 日本電信電話株式会社 周波数帯域推定装置、周波数帯域推定方法、ems試験方法、及び、周波数帯域推定プログラム
KR20230170949A (ko) 2021-05-21 2023-12-19 미쓰비시덴키 가부시키가이샤 Ic의 노이즈 내량 검출 장치 및 ic의 노이즈 내량 검출 방법
JP7461033B2 (ja) 2020-05-29 2024-04-03 地方独立行政法人東京都立産業技術研究センター 電磁ノイズ耐性評価装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318797A (ja) * 2004-04-29 2005-11-10 Linear Technol Corp スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路
US20060097806A1 (en) * 2004-11-04 2006-05-11 International Business Machines Corporation Wideband Gaussian White Noise Source
CN1996030A (zh) * 2006-12-22 2007-07-11 南京师范大学 测定传导性电磁干扰噪声源内阻抗的装置
CN101577532A (zh) * 2009-06-09 2009-11-11 西安交通大学 一种源阻抗稳定网络
CN201708548U (zh) * 2010-06-01 2011-01-12 苏州泰思特电子科技有限公司 一种用于抑制传导电磁干扰的差模滤波器
JPWO2011142079A1 (ja) * 2010-05-12 2013-07-22 パナソニック株式会社 差動信号伝送線路、icパッケージおよびそれらの試験方法
JP2015001436A (ja) * 2013-06-14 2015-01-05 ローム株式会社 電気回路の評価方法
JP2017130917A (ja) * 2015-12-24 2017-07-27 株式会社Soken 差動通信装置、測定方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110080514A (ko) 2010-01-06 2011-07-13 엘지이노텍 주식회사 백라이트 유닛 및 이를 이용한 디스플레이 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318797A (ja) * 2004-04-29 2005-11-10 Linear Technol Corp スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路
US20060097806A1 (en) * 2004-11-04 2006-05-11 International Business Machines Corporation Wideband Gaussian White Noise Source
CN1996030A (zh) * 2006-12-22 2007-07-11 南京师范大学 测定传导性电磁干扰噪声源内阻抗的装置
CN101577532A (zh) * 2009-06-09 2009-11-11 西安交通大学 一种源阻抗稳定网络
JPWO2011142079A1 (ja) * 2010-05-12 2013-07-22 パナソニック株式会社 差動信号伝送線路、icパッケージおよびそれらの試験方法
CN201708548U (zh) * 2010-06-01 2011-01-12 苏州泰思特电子科技有限公司 一种用于抑制传导电磁干扰的差模滤波器
JP2015001436A (ja) * 2013-06-14 2015-01-05 ローム株式会社 電気回路の評価方法
JP2017130917A (ja) * 2015-12-24 2017-07-27 株式会社Soken 差動通信装置、測定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7461033B2 (ja) 2020-05-29 2024-04-03 地方独立行政法人東京都立産業技術研究センター 電磁ノイズ耐性評価装置
KR20230170949A (ko) 2021-05-21 2023-12-19 미쓰비시덴키 가부시키가이샤 Ic의 노이즈 내량 검출 장치 및 ic의 노이즈 내량 검출 방법
DE112021007695T5 (de) 2021-05-21 2024-03-07 Mitsubishi Electric Corporation Ic-rauschimmunitätserkennungsvorrichtung, ic-rauschimmunitätserkennungsverfahren und ic-innenimpedanzmessverfahren
WO2023223414A1 (ja) * 2022-05-17 2023-11-23 日本電信電話株式会社 周波数帯域推定装置、周波数帯域推定方法、ems試験方法、及び、周波数帯域推定プログラム

Also Published As

Publication number Publication date
JP7075121B2 (ja) 2022-05-25

Similar Documents

Publication Publication Date Title
TWI546545B (zh) 輔助測試電路及具有該輔助測試電路之晶片及電路板
CN107807323B (zh) 电路板健康状况监测方法,检测装置以及检测系统
JP2020030073A (ja) 電子製品の評価方法および評価装置
US7612568B2 (en) Open-circuit testing system and method
US6556938B1 (en) Systems and methods for facilitating automated test equipment functionality within integrated circuits
CN108572310B (zh) 电路测试方法
KR20050114580A (ko) 회로패턴 결함 검사장치 및 이를 구비하는 결함 검사 시스템
CN109813992B (zh) 连通性测试方法
JP5105442B2 (ja) プリント基板の検査装置および検査方法
US11703549B2 (en) Systems and methods for ground fault detection
Bacher et al. Novel measurement set-ups of FTB stress propagation in an IC
JP2015001517A (ja) 電気回路の評価方法
JP2015001435A (ja) 電気回路の評価方法および電気回路
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
KR102563797B1 (ko) 품질 측정 장치, 이의 측정 방법 및 이의 기록매체
US9217769B2 (en) Ring oscillator testing with power sensing resistor
JP5254898B2 (ja) 半導体検査方法
Ichikawa et al. Measurement-based analysis of electromagnetic immunity in LSI circuit operation
CN109696617B (zh) 电信号侦测电路和装置
JP5919030B2 (ja) 回路基板検査装置
TWI381175B (zh) 電子元件之測量方法及其測量裝置
JP4062006B2 (ja) フィルタ回路の検査装置
US20130285689A1 (en) Method for detecting working state of i/o pins of electronic components
JP5710398B2 (ja) 回路基板実装部品の検査装置および回路基板実装部品の検査方法
KR100577553B1 (ko) 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛과 신호스큐 및 지터 측정방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220506

R150 Certificate of patent or registration of utility model

Ref document number: 7075121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150