TWI381175B - 電子元件之測量方法及其測量裝置 - Google Patents

Description

電子元件之測量方法及其測量裝置

本發明係關於一種測量方法，特別是一種電子元件之測量方法及其測量裝置。

線上測試儀(in circuit tester; ICT)是一台靜態元件測試儀，並且其能準確、高速地測量印刷電路板(printed circuit board; PCB)上已安裝元件的不良問題，例如：元件的漏焊、錯焊、裝反、空焊、和原料不良，以及印刷電路板上線路之間的開路和短路等。可以線上測試儀進行量測的元件包括：電阻、電容、二極管、三極管、電感、變壓器、和積體電路(integrated circuit; IC)等絕大多數電子元件。

目前，線上測試儀是一種廣泛應用於線路板組裝過程中的檢測設備。線上測試儀所運用的測試方法主要是在於零組件隔離，即當對某個待測元件進行測試時，使待測元件能不受到與此待測元件相連的其它元件的影響。換言之，線上測試儀具有隔離(guarding)功能，而此隔離的作用是使待測元件在測試時不受旁路元件的影響。

一般來說，在設計印刷電路板時，會於印刷電路板的線路上設計有一些測試點。傳統上，於進行測試時，線上測試儀的針床會頂在待測的印刷電路板上，並且印刷電路板上的每一個功能模組的電路會對應線上測試儀的一個測試電路模組。當待測的印刷電路板複雜且龐大時，線上測試儀上對應的測試電路 模組就會隨之功能冗餘、機構複雜、不便於靈活地相容其他種類的待測的印刷電路板，並且也不便於維護。

因此如何能提供一種簡易、準確的測量方法及其測量裝置，成為研究人員待解決的問題之一。

鑒於以上的問題，本發明提供一種電子元件之測量方法及其測量裝置，透過簡易的電路架構以及軟體計算程式，來量測待測電子元件的數值，藉以提升測量裝置的維護便利性，以及降低測量裝置的成本。

因此，本發明所揭露之電子元件之測量方法，包含有下列步驟：提供時脈產生器、中央處理器與相位偵測器，並形成一電性迴路；將第一待測電子元件連接於時脈產生器；提供電源給時脈產生器，以產生一時脈訊號；中央處理器根據時脈訊號的頻率值計算出第一待測電子元件的數值；將第二待測電子元件連接於時脈產生器；使時脈訊號通過第二待測電感器，以產生一相位移時脈訊號；透過相位偵測器取得相位移時脈訊號的相位；及中央處理器根據相位移時脈訊號的相位與時脈訊號的相位計算出第二待測電子元件的數值。

另外，本發明所揭露之電子元件之測量裝置，包含有：時脈產生器，用以接收一電源，以產生一特定頻率的時脈訊號；第一待測電子元件，與時脈產生器電性連接；中央處理器，與時脈產生器電性連接，中央處理器接收時脈產生器輸出的時脈訊號，並根據時脈訊號的頻率計算出第一待測電子元件的數 值；第二待測電子元件，分別與訊號放大器和中央處理器電性連接；及相位偵測器，分別與第二待測電子元件和中央處理器電性連接，相位偵測器用以偵測一相位移時脈訊號與時脈訊號的相位差，以供中央處理器根據時脈訊號的相位與相位移時脈訊號的相位，計算出第二待測電子元件的數值。

藉由這種電子元件之測量方法及其測量裝置，利用時脈產生器、中央處理器與相位偵測器所組成的電路架構，配合軟體程式計算出待測電子元件的數值，相較於以往線上測試儀的電路架構較為簡易，另外，由於測量裝置的組成元件較少，因此，維護上也較為方便，特別是建構成本也較低。

有關本發明的特徵與實作，茲配合圖示作最佳實施例詳細說明如下。

請參照「第1圖」，係為本發明之測量裝置之系統方塊圖。如「第1圖」所示，本發明之電子元件之測量裝置100可同時測量第一待測電子元件20與第二待測電子元件50。測量裝置100包含有時脈產生器10、中央處理器30、訊號放大器40與相位偵測器60。

時脈產生器10用以接收一電源，以產生一特定頻率的時脈訊號。時脈產生器10可以例如是555晶片。

第一待測電子元件20與時脈產生器10電性連接，其中可透過儀器用探測線將第一待測電子元件20的兩端分別連接至時脈產生器10。第一待測電子元件20可以例如是電容器。

中央處理器30與時脈產生器10電性連接。中央處理器30接收時脈產生器10輸出的時脈訊號。中央處理器30根據時脈訊號的頻率計算出第一待測電子元件20的數值(例如，電容值)。

訊號放大器40與時脈產生器10的輸出端電性連接。訊號放大器40接收時脈產生器10輸出的時脈訊號，並放大時脈訊號(例如，放大時脈訊號的振幅)。

第二待測電子元件50分別與訊號放大器40和中央處理器30電性連接。其中可透過儀器用探測線將第二待測電子元件50的兩端分別連接至訊號放大器40。當時脈訊號通過第二待測電子元件50後，會產生相位移時脈訊號。另外，可將第二待測電子元件50直接電性連接至時脈產生器10的輸出端，同樣可達成測量第二待測電子元件50的目的，換言之，可省略訊號放大器40。

相位偵測器(Phase Detector，PD)60分別與第二待測電子元件50和中央處理器30電性連接。相位偵測器60係為一個相位比較裝置。相位偵測器60用以偵測相位移時脈訊號與時脈訊號的相位差。中央處理器30根據訊號放大器40輸出的時脈訊號的相位與相位移時脈訊號的相位，計算出第二待測電子元件50的數值(例如，電感值)。

請參照「第2A圖」，係為本發明之時脈產生器第一實施例的電路示意圖。如「第2A圖」所示，本發明之時脈產生器10包含有555晶片11、第一電阻R1、第二電阻R2、電容C1(相 當於第一待測電子元件20)與電容C2。

首先555晶片11具有8個接腳，而各接腳的功用說明如下：腳位1(接地，ground)，接至電源的負極；腳位2(觸發，trigger)，當腳位2的電壓低於1/3電源時，會令腳位3輸出高電位，且腳位7對地開路；腳位3(輸出，output)，輸出電壓是高電位或低電位，受到腳位2、4、6控制；腳位4(重置，reset)，腳位4的電壓小於0.4伏特時，會令腳位3的輸出為低電位，同時令腳位7對地短路，所以不使用腳位4時，應接於1伏特以上之電壓；腳位5(控制電壓，Control Voltage)，腳位5直接與比較器的參考電壓相通，充許由外界電路改變腳位2、腳位6之動作電壓，平時多接一個電容C2(約0.01μF以上)到地端(Ground)，以避免雜訊干擾；腳位6(臨界，Threshold)，腳位6之電壓高於2/3電源時，會使輸出低電位、腳位7對地短路，腳位7(放電，Discharge)，與輸出同步動作，當輸出為高電位時，腳位7對地開路，而輸出為低電位時，腳位7對地短路；腳位8(+Vcc)，接收電源，最大可至15伏特。

以下說明電路的連接關係，555晶片11的腳位1電性連接至地端。腳位2電性連接至電容C1的第一端，電容C1的第二端電性連接至地端。腳位3電性連接至下一級電路(例如，訊號放大器40或第二待測電子元件50)。腳位4電性連接至電源。腳位5電性連接至電容C2的第一端，電容C2的第二端電性連接至地端。腳位6電性連接至電容C1的第一端。腳位7電性連接至第二電阻R2的第一端，第二電阻R2 的第二端電性連接至腳位2。腳位8電性連接至電源以及第一電阻R1的第一端，第一電阻R1的第二端電性連接至第二電阻R2的第一端。

如「第2A圖」所示，555晶片11所產生的時脈訊號的頻率值可透過下列式(1)計算取得：F=1.433/(R1+2*R2)*C1………(1)

由於頻率值F、第一電阻R1、第二電阻R2均為已知，故中央處理器30由上式(1)即可計算出電容C1的電容值。另外，式(1)的計算過程係透過軟體程式來實現。

請參照「第2B圖」，係為本發明之時脈產生器第二實施例的電路示意圖。如「第2B圖」所示，本發明之時脈產生器10包含有555晶片11、第一電阻R1、第二電阻R2、電容C1(相當於第一待測電子元件20)與電容C2。

以下說明電路的連接關係，555晶片11的腳位1電性連接至地端。腳位2電性連接至電容C1的第一端，電容C1的第二端電性連接至地端。腳位3電性連接至下一級電路(例如，訊號放大器40或第二待測電子元件50)以及第一電阻R1的第一端，第一電阻R1的第二端電性連接至電容C1的第一端。腳位4電性連接至電源。腳位5電性連接至電容C2的第一端，電容C2的第二端電性連接至地端。腳位6電性連接至電容C1的第一端。腳位8電性連接至電源。

如「第2B圖」所示，555晶片11所產生的時脈訊號的頻率值可透過下列式(2)計算取得： F=1.4*R1*C1………(2)

由於頻率值F與第一電阻R1均為已知，故中央處理器30由上式(2)即可計算出電容C1的電容值。另外，式(2)的計算過程係透過軟體程式來實現。

請參照「第3圖」，係為本發明之方法步驟流程圖。如「第3圖」所示，本發明之電子元件之測量方法包含有下列步驟：首先，提供一時脈產生器、一中央處理器與一相位偵測器，並形成一電性迴路(步驟200)。其中時脈產生器的輸出端電性連接至中央處理器，而相位偵測器的輸出端電性連接至中央處理器。

將第一待測電子元件連接於時脈產生器(步驟210)。其中可透過儀器用探測線將第一待測電子元件的兩端分別連接至時脈產生器。第一待測電子元件可以例如是電容器。

接著，提供一電源給時脈產生器，以產生一時脈訊號(步驟220)。其中時脈產生器可以例如是555晶片。

提供一訊號放大器連接至時脈產生器的輸出端，以放大時脈訊號(步驟230)。另外，步驟230可省略。

中央處理器根據時脈訊號的頻率值計算出第一待測電子元件的數值(步驟240)。由於時脈訊號的頻率值與連接至時脈產生器的第一待測電子元件有關，因此中央處理器可根據脈訊號的頻率值計算出第一待測電子元件的數值(例如，電容值)。脈訊號的頻率值可透過上述式(1)或式(2)計算出。中央處理器的計算過程係透過軟體程式來實現。

將第二待測電子元件連接於時脈產生器(步驟250)。其中可透過儀器用探測線將第二待測電子元件的兩端分別連接至訊號放大器。

使時脈訊號通過第二待測電感器，以產生一相位移時脈訊號(步驟260)，由於第二待測電子元件的特性，當時脈訊號通過第二待測電子元件後，會產生時脈訊號產生相位移，即相位移時脈訊號。

透過相位偵測器取得相位移時脈訊號的相位(步驟270)。其中相位偵測器透過偵測時脈訊號與相位移時脈訊號，亦可取得時脈訊號的相位差。

中央處理器根據相位移時脈訊號的相位與時脈訊號的相位計算出第二待測電子元件的數值(步驟280)。由於時脈訊號的相位差與連接至相位偵測器的第二待測電子元件有關，因此中央處理器可根據脈訊號的相位差計算出第二待測電子元件的數值(例如，電感值)。脈訊號的頻率值可透過以下式(3)計算出。中央處理器的計算過程係透過軟體程式來實現。

tanθ=X/R………(3)，其中X為迴路總阻抗的虛部，R為迴路總阻抗的實部，這裡是以電感為例，則X=2*π*F*L。

綜合以上所述，本發明之電子元件之測量方法及其測量裝置，利用時脈產生器、中央處理器與相位偵測器所組成的電路架構，配合軟體程式計算出待測電子元件的數值，相較於以往線上測試儀的電路架構較為簡易，另外，由於測量裝置的組成元件較少，因此，維護上也較為方便，特別是建構成本也較低。

雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

1‧‧‧腳位

2‧‧‧腳位

3‧‧‧腳位

4‧‧‧腳位

5‧‧‧腳位

6‧‧‧腳位

7‧‧‧腳位

8‧‧‧腳位

10‧‧‧時脈產生器

11‧‧‧555晶片

20‧‧‧第一待測電子元件

30‧‧‧中央處理器

40‧‧‧訊號放大器

50‧‧‧第二待測電子元件

60‧‧‧相位偵測器

100‧‧‧測量裝置

C1‧‧‧電容

C2‧‧‧電容

R1‧‧‧第一電阻

R2‧‧‧第二電阻

第1圖係為本發明之測量裝置之系統方塊圖；第2A圖係為本發明之時脈產生器第一實施例的電路示意圖；第2B圖係為本發明之時脈產生器第二實施例的電路示意圖；及第3圖係為本發明之方法步驟流程圖。

Claims (8)

1. 一種電子元件之測量方法，包含有下列步驟：提供一時脈產生器、一中央處理器與一相位偵測器，並形成一電性迴路；將一第一待測電子元件連接於該時脈產生器；提供一電源給該時脈產生器，以產生一時脈訊號；該中央處理器根據該時脈訊號的頻率值計算出該第一待測電子元件的電容值；將一第二待測電子元件連接於該時脈產生器；使該時脈訊號通過該第二待測電子元件，以產生一相位移時脈訊號；透過該相位偵測器取得該相位移時脈訊號的相位；及該中央處理器根據該相位移時脈訊號的相位與該時脈訊號的相位計算出該第二待測電子元件的電感值。
2. 如請求項1所述之電子元件之測量方法，其中該時脈產生器為555晶片。
3. 如請求項1所述之電子元件之測量方法，其中該第一待測電子元件為一電容器，該第二待測電子元件為一電感器。
4. 如請求項1所述之電子元件之測量方法，其中於提供一電源給該時脈產生器，以產生一時脈訊號的步驟後，還包含有提供一訊號放大器連接至該時脈產生器的輸出端，以放大該時脈訊號之步驟。
5. 一種電子元件之測量裝置，包含有： 一時脈產生器，用以接收一電源，以產生一特定頻率的時脈訊號；一第一待測電子元件，與該時脈產生器電性連接；一中央處理器，與該時脈產生器電性連接，該中央處理器接收該時脈產生器輸出的該時脈訊號，並根據該時脈訊號的頻率計算出該第一待測電子元件的電容值；一第二待測電子元件，分別與該訊號放大器和該中央處理器電性連接，該第二待測電子元件接收該時脈產生器輸出的該時脈訊號，並輸出一產生相位移時脈訊號；及一相位偵測器，分別與該第二待測電子元件和該中央處理器電性連接，該相位偵測器用以偵測該相位移時脈訊號與該時脈訊號的相位差，以供該中央處理器根據該時脈訊號的相位與該相位移時脈訊號的相位，計算出該第二待測電子元件的電感值。
6. 如請求項5所述之電子元件之測量裝置，其中該時脈產生器為555晶片。
7. 如請求項5所述之電子元件之測量裝置，其中該第一待測電子元件為一電容器，該第二待測電子元件為一電感器。
8. 如請求項5所述之電子元件之測量裝置，其中包含有一訊號放大器連接至該時脈產生器的輸出端，以放大該時脈訊號。