JP2010175339A - 絶縁検査装置 - Google Patents
絶縁検査装置 Download PDFInfo
- Publication number
- JP2010175339A JP2010175339A JP2009017085A JP2009017085A JP2010175339A JP 2010175339 A JP2010175339 A JP 2010175339A JP 2009017085 A JP2009017085 A JP 2009017085A JP 2009017085 A JP2009017085 A JP 2009017085A JP 2010175339 A JP2010175339 A JP 2010175339A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- wiring pattern
- circuit board
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【課題】回路配線パターンが微細化されても、微小リークパス等の絶縁不良を短時間で確実に高精度で測定する。
【解決手段】回路基板(113)にプローブ(112a,112b)を介して電圧を印加し、その電流を測定器(109)で測定する。この測定電流のピーク波形をピーク検出回路(114)で検出する。ピーク検出時、この回路基板が不良であると判定する。
【選択図】図1
【解決手段】回路基板(113)にプローブ(112a,112b)を介して電圧を印加し、その電流を測定器(109)で測定する。この測定電流のピーク波形をピーク検出回路(114)で検出する。ピーク検出時、この回路基板が不良であると判定する。
【選択図】図1
Description
この発明は、回路基板の絶縁性を検査する絶縁検査装置に関し、特に、回路基板の配線パターン間の絶縁不良を検出するための絶縁検査装置に関する。
電子装置においては、種々の電子部品が、回路基板上に載置される。この回路基板上には、導体配線パターンが形成されており、この導体配線パターンにより基板上に配置された電子部品が相互接続される。従って、回路基板の配線パターン間の絶縁性が悪ければ、電子装置が正常に動作せず、また、電子部品が破壊される場合が生じる。このため、回路基板の配線パターンが形成された後、回路基板の配線パターン間における絶縁状態の良/不良の判定を行ない、その判定結果に従って回路基板が良品であるか不良品であるかが判定される。
この絶縁検査は、以下のようにして行なわれる。回路基板上に形成された複数の配線パターンから、配線パターンの組を選択する。配線パターンの組の1つの配線パターンに電圧を印加し、残りの組の配線パターンに流れる電流を測定する。印加電圧と流れる電流とから、配線パターン間の抵抗値を計算して、絶縁状態を検査する。
対象の配線パターンに電圧が印加された直後は、配線間には、配線間容量により過渡的な電流が流れる。したがって、電圧印加後ある時間が経過し、電圧が安定した後に、絶縁状態の測定および判定を行なう。この判定操作は、電圧および電流が定常状態にある状態での測定であり、静的な絶縁状態で良否判定を行なうということができる。しかしながら、微細化されてきた回路基板に不具合が存在する場合、その不良モード(たとえば配線間の微小リークパスなど)によっては、静的な絶縁検査のみでは、その不具合を検知できない場合がある。
この電圧印加時に、電圧が安定状態となる前の過渡時において、電圧および電流波形を検出して不良判定を行なう動的な絶縁検査法が、特許文献1(特許第3546046号公報)に示されている。この特許文献1に示される絶縁検査においては、配線パターン間に、たとえば200Vの高電圧が印加され、この電圧の配線パターン印加シーケンスにおける過渡状態、定常状態および電圧印停止後の過渡状態それぞれにおいて電圧波形を検出する。配線間にスパークが発生した場合、電圧が大きく降下し、その電圧降下を検出してスパークを検出する。スパークが検出された回路基板は、回路基板に損傷が存在するため、不良品として処理される。
また、この絶縁検査時、配線パターンを流れる電流の変化を検知する構成が特許文献2(特許第4059291号公報)に示されている。特許文献2に示される構成においては、配線パターンに電圧を印加し、電圧が印加された配線パターンと組をなす配線パターンを流れる電流を検出し、検出電流値が基準値よりも大きくなると、回路基板は不良であると判定する。この特許文献2においては、配線間にスパークが発生すると大きな電流が流れるため、この電流変化を検出して、スパーク発生の有無を検出する。スパーク発生回路基板は、不良であると判定される。
配線パターン間にスパークが発生する場合、その発生期間は極めて短い。通常、回路基板の絶縁性を検査する装置において判定処理はすべてデジタル的に実行される。すなわち、電圧計または電流計を用いて計測されたアナログ電圧値またはアナログ電流値をアナログ/デジタル変換器(ADC)によりデジタル信号に変換された後、判定処理が行なわれる。この判定処理においては、デジタル電圧値またはデジタル電流値と基準値との比較、または抵抗値の算出および基準抵抗値との比較が行なわれる。この比較結果に従って、スパークの発生および/または回路基板の絶縁性不良の判定が行なわれる。したがって、ADCにおいて、アナログ電流値またはアナログ電圧値を所定の周期でサンプリングしてデジタル信号に変換する必要があり、このスパーク発生期間がサンプリング期間よりも短い場合、スパークによる電圧/電流変化がサンプリングされず、スパーク発生を正確に識別することができなくなる。このため、瞬間的に発生するスパークなどを検出するためには、アナログ/デジタル変換時のサンプリング周期を短くする必要があり、サンプリング点が増加し、比較の回数が増大し、検査時間が長くなるという問題が生じる。
また、良品の回路基板の配線パターンの電圧/電流波形を予め求めておき、測定対象の回路基板の測定電圧/電流波形と比較することが考えられる。しかしながら、電圧/電流波形は、配線パターンの容量に応じて異なり、過渡時に発生するスパーク発生等の異常を検出するためには、各配線パターン毎に基準電圧/電流波形を求めておく必要があり、配線パターンの数が増大すると基準電圧/電流波形の数も増大し、実用的でなく、また、回路基板間の配線パターンの製造工程時の許容範囲内のばらつきが存在する場合、微笑リーク電流等の異常を検出するのが困難となる。
また、配線パターン間に微小リークパスが存在する場合、スパークが発生せず、単に微小リークパスを介して微小電流が流れる状態が存在する。この微小電流変化は、通常、配線パターンに対する電圧印加の過渡時の電流ピーク波形として生じる。しかしながら、このピーク波形は、スパイク状に瞬間的に発生するだけであり、上述の特許文献1および2に示されるようなスパークの発生よりもその波形は小さく、検出するのが困難である。また、このような微小リークパスによるピーク波形を正確に検出するために、アナログ/デジタル変換の精度を高くする必要があり、ADCの規模が増大するとともに、スパイク状のピーク波形を検出するためにサンプリング周期を短くする必要があり、同様、検査時間が長くなる。
それゆえ、この発明の目的は、検査時間を増大させることなく微小電流リークパス等の異常の存在を正確に検出することのできる絶縁検査装置を提供することである。
この発明に係る絶縁検査装置は、回路基板上の複数の導体配線パターンから選択された第1の配線パターンに電圧を印加する電圧印加手段と、この第1の配線パターンと組をなす第2の配線パターンを流れる電流の高域成分を検出するピーク検出手段と、少なくともこのピーク検出手段の出力信号に従って回路基板が正常であるかを判定する判定手段を備える。
ピーク電流波形を検出しており、配線間の微小リークパス等のプロセス的な不具合をも検出することができ、検査時間を増大させることなく高精度で回路基板の絶縁不良を検出することができる。
[実施の形態1]
図1は、この発明の実施の形態1に従う絶縁検査装置の構成を概略的に示す図である。図1において、絶縁検査装置は、測定条件等の制御情報を入力する操作部100と、操作部100からの入力情報に従って、絶縁性検査に必要な動作を制御する制御部101と、この制御部101からの制御情報に従って、プローブ112aおよび112bを介して回路基板113上の配線パターンに電圧を印加するとともに、電圧および電流を測定する測定器109と、測定器109において検査された測定電流からピーク波形を検出するピーク検出回路114と、ピーク検出回路114と出力信号をデジタル信号に変換するADC(アナログ/デジタル変換器)107を含む。
図1は、この発明の実施の形態1に従う絶縁検査装置の構成を概略的に示す図である。図1において、絶縁検査装置は、測定条件等の制御情報を入力する操作部100と、操作部100からの入力情報に従って、絶縁性検査に必要な動作を制御する制御部101と、この制御部101からの制御情報に従って、プローブ112aおよび112bを介して回路基板113上の配線パターンに電圧を印加するとともに、電圧および電流を測定する測定器109と、測定器109において検査された測定電流からピーク波形を検出するピーク検出回路114と、ピーク検出回路114と出力信号をデジタル信号に変換するADC(アナログ/デジタル変換器)107を含む。
プローブ112aおよび112bは、回路基板113の複数の導体配線パターンのうちの測定対象の配線パターンに接触され、電圧印加および電圧/電流を検出するために利用される。
測定器109に対して電源108が設けられ、この電源108は、DAC(デジタル/アナログ変換器)106からのアナログ電源制御情報に従って電圧を生成する。測定器109は、この電源108からの電圧に従ってプローブ112aまたは112bを介して回路基板113上の配線パターンに電圧を印加する。
制御部101は、DAC106を制御するDAC制御部102と、ADC107の出力データを処理するADCデータ制御部103と、ADCデータ制御部103の生成データに従って測定条件について所定の判定を行なう判定部104と、判定部104の判定結果を表示する結果表示部105を含む。
DAC106は、このDAC制御部102からのデジタル制御情報をアナログ制御信号に変換し、電源回路108の生成する電圧を調整する。電源108から、プローブ112aまたは112bを介して回路基板113上の配線パターンの一方に対し電圧が印加される。
測定器109は、インターフェイスI/Fを介してプローブ112aおよび112bに接続される電圧測定部110および電流測定部111を含む。電圧測定部110は、プローブ112aまたは112bに表われる電圧波形を測定し、図示しないADCを介して制御部101に対し、測定電圧情報を伝達する。電流測定部111は、電源108からの電圧が印加されるプローブと異なるプローブを介して与えられる電流を測定し、測定電流情報を生成する。この電流測定部111は、電流計を含み、この電流計を介して流れる電流のピーク波形をピーク検出回路114で検出する。
本実施の形態1においては、ピーク検出回路114においてピーク波形が検出されたか否かに従って回路基板113の絶縁不良の有無を判定部104において判定する。 ピーク検出回路114により微小電流のピーク波形を検出するため、この測定器109と測定対象の回路基板113とは、ノイズ等の影響を回避して正確に測定するために電気的にシールドされていることが好ましい。
図2は、図1に示す回路基板113上の導体配線パターンの一例を示す図である。図2において、回路基板113上に複数の導体配線パターン115aおよび115bが配置される。回路基板113上には、数多くの配線パターンが配置されるが、図2においては、導体配線パターン115aおよび115bを代表的に示す。これらの導体配線パターン115aおよび115bそれぞれの一端に、プローブ112aおよび112bが接触される。導体配線パターン115aおよび115bは、回路基板113上に配置される電子部品の形状に応じて、他の十字形状およびコの字型などの種々の形態を有することができる。図2においては、直線状の導体配線パターン115aおよび115bを代表的に示すが、この配線パターンの形状は任意である。
これらの導体配線パターン112aおよび112bの間の微小リークパスの原因としては、以下のものが考えられる。配線パターンの形成のためのエッチング処理時において、エッチング残渣が配線パターン115aおよび115bを架橋するように形成される。配線パターンの部品取付け用の穴あけ加工時に発生した微細導体片または微細導体紛が断続的に連なって、配線パターン115aおよび115bを架橋する。
この配線パターン115aに対してプローブ112aを介して電圧が印加され、また、電圧測定部110に含まれる電圧計(V)により電圧波形が測定される。また、配線パターン115bに対してプローブ112bを介して電流測定部111が接続され、その電流計(A)により配線パターン115aを流れる電流の波形を測定する。なお、電圧測定部110は、プローブ112bに接続されてもよい。
図3は、図1に示す絶縁検査装置の検査工程を示すフロー図である。以下、図3を参照して、図1に示す絶縁検査装置の絶縁検査工程について説明する。
まず、回路基板113が図示しない取次台に装着された後、操作部100を操作し各種測定条件の設定および測定開始を指示する。制御部101においては、操作部100から入力された制御情報に従って、DAC制御部102がデジタル電源制御情報を生成し、DAC106へ与える。DAC106は与えられたデジタル電源制御情報をアナログ制御信号に変換し電源108へ与える。電源108は、このDAC106からのアナログ制御信号に従って規定されたレベルの電圧を生成する。
また、このとき、電源108からの電圧がプローブ112aおよび112bの一方を介して回路基板113の測定対象の配線パターンPヘ与えられる。この測定対象の配線パターンとして最初の測定対象の配線パターンが設定される(Pi;i=1)。また、測定器109においては、電圧測定部110および電流測定部111は、インターフェイスI/Fを介してプローブ112aおよび112bに結合される。電圧測定部110および電流測定部111は、ともに同じプローブに結合されてもよく、電圧測定部110が、電源108からの電圧が供給されるプローブに電源108と並列に接続され、電流測定部111が、電源108からの電圧が印加されないプローブに結合されてもよい。この接続態様は、測定対象に応じて適宜定められるが、この接続経路は、制御部101からの図示しない経路を介してインターフェイスI/Fに含まれるスイッチの接続経路を設定することに変更されてもよい(ステップST1)。
この測定対象の配線パターンPの初期設定(Pi:i=1)された配線パターンが選択され、プローブ112aおよび112bが対象の配線パターンに接触された後(Piの選択)、電源108からの電圧が測定対象の配線パターンへ供給される。このとき、測定器109において、電流測定部111により電流波形をモニタする(ステップST2)。この電流測定部111は、測定器109を介して電源108からの電圧が対象の配線パターンに印加されている期間中モニタ(測定)する。すなわち、測定対象の配線パターンへの電圧印加開始時の過渡時、印加電圧の安定化期間および電圧印加停止時の過渡時にわたって電流波形をモニタする。
ピーク検出回路114が、電流測定部111を介して伝達される電流波形のピーク波形の検出動作をアナログ的に行なう。ピーク検出回路114のアナログ検出結果が、ADC107によりデジタル信号に変換されて制御部101のADCデータ制御部103へ伝達される。ADCデータ制御部103は、ADC107のサンプリング動作を制御するとともに、ADC107からのアナログ/デジタル変換されたデータを判定部104へ伝達し、ピーク波形が検出されたかの判定を判定部104で行なう(ステップST3)。
ピーク波形の有無は、ピーク検出回路114の出力電流波形が、所定値以上であるかを見ることにより判定される。ピーク波形がステップST3において検出されたと判定されると、判定部104は、回路基板に不良が存在すると判定し、その不良結果を結果表示部105に表示する(ステップST4)。この場合、それ以上、この回路基板113の配線パターンの検査を行なう必要はなく、回路基板113に対する絶縁性検査は終了される。この操作は、結果表示部105に表示された不良結果をオペレータが視認し、操作部100を操作して、この回路基板に対する検査処理を終了させるように構成されてもよい。また、判定部104が、回路基板が不良であると判定すると、図示しない主制御部の制御の下に測定が終了され、次の回路基板が取付け台に装着されてもよい。
一方、ステップST3においてピーク波形は、電源108からの電圧印加期間中において検出されないと判定されると、次いで、現在の検査対象の配線パターンが最終配線パターンであるかの判定が行なわれる(ステップST5)。この判定は、制御部101において、図示しないカウンタを用いて主制御部により行なわれてもよい。また、判定部104が、カウンタを内蔵し、測定対象の配線パターンの番号iをモニタし、そのカウント値に基づいて、最終配線パターンの測定が完了したかの判定が行なわれてもよい。
まだ最後の配線パターンの検査が行なわれていないと判定されると、次の測定対象の配線パターンを選択(i=i+1に設定)し(ステップST6)、再びステップST2に戻り、配線パターンのインターフェイスI/Fによる選択、電圧印加、電圧および電流波形モニタの処理および以降の処理が実行される。
一方、ステップST5において最終の配線パターンについての検査が行なわれたと判定されると、ピーク回路基板113における配線パターンすべてについてピーク波形は検出されなかったため、この回路基板113は良品と判定され、その判定結果が結果表示部105に表示され、この回路基板113に対する検査工程が終了する。
したがって、この検査装置においては、ピーク波形が検出された場合、その時点で回路基板の良/不良判定処理が終了しており、検査時間を短くすることができる。また、電圧/電流波形を基準電圧/電流波形と比較し、その比較結果に従って不良/良判定を行なう場合に比べて、基準波形を準備する必要がなく、また、電圧/電流波形から抵抗値を算出する必要もなく検査装置の構成が簡略化される。
図4(A)から(D)は、図1に示す検査装置による検査時における電圧および電流波形を示す図である。図4(A)は、検査対象の配線パターンへ電源108からの電圧が印加されたときの電圧波形を示す。図4(B)は、検査対象の配線パターンのうち電源電圧印加配線パターンと異なる電流測定対象の配線パターンの正常時の測定電流波形を示す。図4(C)は、検査対象の配線パターン間に微小リーク電流が存在する場合の測定電流波形を示す。図4(D)は、微小リークパス存在時の検出ピーク波形を示す。図4(A)から(D)各々において、横軸に時間tを示し、縦軸に印加電圧または測定電流値を示す。以下、図4(A)−(D)を参照して、この発明に従う絶縁検査装置の絶縁検査処理工程について説明する。
図4(A)に示すように、時刻t0において、検査対象の配線パターンにプローブ(112aまたは112b)を介して電源108からの電圧が供給される。このとき、配線パターンの容量に応じて、ある時定数を持って充電動作が行われて電圧レベルが上昇し、時刻t1においてその電圧レベルが所定電圧レベルに到達して安定化する。
検査対象の配線パターンにプロセス的な不良(例えば微小リークパス)が存在しない場合、図4(B)に示すように、この配線パターン間の寄生容量による容量結合により、瞬間的に、大きな電流が、電圧印加開始時の時刻t0において流れ、電圧安定化の時刻t1においてその電流が0に到達する。一方、図4(C)に示すように、検査対象の配線パターンにプロセス的な不良(配線間の微小リークパス等)が存在する場合、たとえば数10nA(ナノアンペア)程度の微小な電流変化(PK1)が生じる。この電流波形における異常電流波形(PK1)をピーク検出回路で検出することにより、図4(D)に示すようにピーク波形PK1が得られる。
また、時刻t1から時刻t2の間の印加電圧が安定した状態において、検査対象を介して瞬間的に電流が流れた場合、ピーク波形が生じ(図4(C))、ピーク検出回路において、図4(D)に示すように、このピーク波形(PK2)が検出される。時刻t2において、電圧印加期間が完了すると、電源108から対象の配線パターンおよび電圧印加が停止され、その電圧レベルが低下し、時刻t3においてほぼ0Vに到達する(図4(A)参照)。このとき、異常が存在しない場合には、図4(B)に示すように、瞬間的に電流波形が負の方向に流れた後、指数関数的に電流レベルが低下し、時刻t3において0Aに到達する。一方、微小リークパスなどのプロセス的な不良が存在した場合、瞬間的に、電流波形に変化(ピーク波形PK3)が生じる(図4(C)参照)。ピーク検出回路において図4(D)に示すように、この電流波形の変化によりピーク波形PK3が検出される。
微小リークパス等の異常による電流波形は、配線パターンの充放電電流波形の周波数よりも十分高い周波数成分を持つ高周波成分である。したがって、この高周波成分のみを通過させるフィルタ等を利用することにより、ピーク波形を検出することができ、微小リークパスなどの異常を検出することができる。
図5は、図1に示すピーク検出回路114の構成の一例を概略的に示す図である。図5において、ピーク検出回路114は、電流測定部111を介して伝達される電流を受けるフィルタ回路120と、基準電圧を生成する基準電圧生成回路122と、フィルタ回路120の出力信号と基準電圧生成回路122の生成する基準電圧とを比較する比較回路124と、比較回路124の出力信号をラッチするラッチ回路126とを含む。このラッチ回路126の出力信号が、図1に示すADC107へ与えられる。
フィルタ回路120は、直列に接続される容量素子C1およびC2と、これらの容量素子C1およびC2の電極ノードと接地ノードの間にそれぞれ接続される抵抗素子R1、R2およびR3を含む。このフィルタ回路120においては、RC回路で構成される微分回路が2段縦続接続されており、高域通過フィルタとして機能する。初段の抵抗素子R1は、電流/電圧変換用の抵抗素子である。このフィルタ回路120の遮断周波数fは、1/(2π・C・R)で与えられる。ここで、容量素子C1およびC2の容量値がともに等しくCであり、抵抗素子R2およびR3の抵抗値がすべて等しくRであるとする。
基準電圧生成回路122は、基準電源ノードに対し直列に接続される抵抗素子R4およびR5と、抵抗素子R4およびR5の接続ノードと接地ノードの間に接続される容量素子C3を含む。基準電圧Vrefを、容量素子C3で安定に保持する。この基準電圧Vrefを生成する回路は、制御部101に設けられてもよく、また、電源108内において設けられていてもよい。
比較回路124は、差動増幅器(演算増幅器)OPで構成され、その正入力にフィルタ回路120の出力信号を受け、負入力に基準電圧生成回路122の出力する基準電圧Vrefを受ける。したがって、比較回路124からは、フィルタ回路120の出力信号の電圧レベルが基準電圧Vrefよりも高いときに、論理ハイレベル(Hレベル)の信号が出力される。基準電圧Vrefの電圧レベルを適切な電圧レベルに調整することにより、微小電流のピーク波形を、正確に識別することができ、ノイズの影響を受けることなく、ピーク波形の検出を行なうことができる。
ラッチ回路126は、クロック信号CLKに従って信号の取込みおよび送出を行なうフリップフロップFFを含む。クロック信号CLKは、次段のADC107のサンプリング周期を規定するクロック信号と逆相のクロック信号であり、フリップフロップFFがラッチ状態となって出力信号が確定したときに、次段のADC107がサンプリング動作を行なって、A/D変換を実行する。
なお、フリップフロップFFの出力信号が、次段のADC107へ与えられてアナログ/デジタル変換されるのは、以下の理由による。フリップフロップFFの動作電源電圧が、制御部101におけるADCデータ制御部(103)の動作電源電圧と異なる場合、正確なレベル判定を行なうことができなくなる。そこで、ADC107においてデジタル信号に変換して、ADCデータ制御部(103)において比較回路124の出力信号のHレベルおよびLレベルを識別する。
また、ピーク検出回路114において、フィルタ回路120の出力信号が、ボルテージフォロアにより伝達され、ラッチ回路でアナログ電圧がラッチされて次段のADC107へ伝達することも考えられる。この場合のラッチ回路は、入力部および出力部が、相補的に動作するCMOSトランスミッションゲートで構成され、アナログ信号のラッチを行ない、ピーク波形がラッチされ、ADC107において、A/D変換が行なわれる。この場合、ピーク波形をサンプリングするためには、ADC107におけるサンプリング周波数を高くする必要があり、また、ADC変換時の量子化ステップ幅を小さくする必要がある。したがってフリップフロップFFを用いてラッチ回路126を構成することにより、確実に、ADCのサンプリング周期に関わらず、ピーク波形の存在を検出することができる。
このフリップフロップFFは、セット/リセットフリップフロップでってもよく、ピーク波形が検出されると、セットされて、その出力信号がHレベルに維持される。この場合、フリップフロップの出力信号は、長期にわたってHレベルに維持されるため、ADC107のサンプリング周波数を高くすることなく、ピーク波形を検出することができる。
また、フィルタ回路120において、容量素子C1およびC2および/または抵抗素子R1−R3は、それぞれ可変容量素子または可変抵抗素子で構成され、その容量値Cおよび抵抗値Rが変更可能とされてもよい。この場合、遮断周波数を調整することができ、検出対象のピーク波形の周波数帯域に応じて正確にピーク波形を検出することができる。
以上のように、この発明の実施の形態1に従えば、回路基板の絶縁性を検査する検査装置において、配線パターンの電流波形のピーク波形を検出し、このピーク波形の有無により、回路基板の良/不良を判定している。したがって、ADCにおけるA/D変換のサンプリング周期の影響を受けることなく、正確にかつ高速で、回路基板の異常(不良)を検出することができる。
[実施の形態2]
図6は、この発明の実施の形態2に従う検査装置の電流測定部111の構成を概略的に示す図である。図6において、電流測定部111は、プローブにより検出された電流を図1に示すインターフェイスI/Fを介して受ける差動増幅器(OPアンプ;演算増幅器)130と、差動増幅器130の負入力と出力との間に接続されるフィードバック抵抗132を含む。この可変フィードバック抵抗132は、抵抗値Rfが変更可能である。差動増幅器130の正入力は接地ノードに結合される。
図6は、この発明の実施の形態2に従う検査装置の電流測定部111の構成を概略的に示す図である。図6において、電流測定部111は、プローブにより検出された電流を図1に示すインターフェイスI/Fを介して受ける差動増幅器(OPアンプ;演算増幅器)130と、差動増幅器130の負入力と出力との間に接続されるフィードバック抵抗132を含む。この可変フィードバック抵抗132は、抵抗値Rfが変更可能である。差動増幅器130の正入力は接地ノードに結合される。
図6に示す電流測定部111は、フィードバック式電流計である。この差動増幅器130は、OPアンプで構成されており、入力インピーダンスが極めて高く、差動増幅器130の負入力に流入する電流ibは、測定電流Iに比べてほぼ無視することができる。したがって、図6に示す電流測定部111の構成の場合、差動増幅器130の出力電圧VOは、−I・Rfで与えられる。
この場合、フィードバック抵抗132の抵抗値Rfが変更可能とされており、測定対象の回路におけるピーク波形の大きさに応じて正確に電流測定を行なうことができ、測定精度を向上することができる。また、次段のピーク検出回路に対しては、電流波形をほぼ低減させることなく伝達することができ、正確にピーク電流波形を検出することができる。
以上のように、この発明の実施の形態2に従えば、プローブにより検出された電流を測定する電流測定部をフィードバック式電流計で構成するとともに、そのフィードバック抵抗を可変抵抗で構成している。したがって、測定対象の回路基板のピーク波形の大きさに応じて最適な精度で測定を行うことができ、高精度でピーク波形を検出することができる。また、このフィードバック式電流計を利用することにより、微小リークパスにおける微小電流であっても高精度で測定することができる。
[実施の形態3]
図7は、この発明の実施の形態3に従う測定器の構成を概略的に示す図である。図7により、回路基板は、取付台142上に取付けられる(回路基板は示さず)。この取付台142は、スタンド/微小振動台140上に配置される。図7においては、1つのプローブを代表的に示すが、このプローブは、図1に示すように最小限2本は設けられる。
図7は、この発明の実施の形態3に従う測定器の構成を概略的に示す図である。図7により、回路基板は、取付台142上に取付けられる(回路基板は示さず)。この取付台142は、スタンド/微小振動台140上に配置される。図7においては、1つのプローブを代表的に示すが、このプローブは、図1に示すように最小限2本は設けられる。
プローブ112は、対応のプローブアーム145の先端部に取付けられる。プローブアーム145は、各プローブに対して設けられ、アーム固定台156に固定される。このプローブアーム固定台156は、XYステージ154上に配置される。このXYステージ154は、移動ADC158および159により、手動でXY方向に移動可能である。このXYステージ154は、台座152上に配置され、台座152は、微小振動スタンド150に配置される。
図7に示すように、マニュアルプローバを用い、プローブ112(112a,112b)の位置を手動で移動させることにより、任意の形状の配線パターンに対してプローブを接触させることができ、回路基板のパターン形状に応じて専用の測定冶具を作成する必要がなくなる。
すなわち、図8に示すように、回路基板113においてたとえば測定対象領域160にTEG(テスト・エレメント・グループ)が配置される場合、このTEGの絶縁性を測定することにより、プロセス不良解析を行なう場合、手動でプローブを移動させてTEGの測定対象の回路配線パターンにっプローブを接触させて不良測定を行なうことができる。
また、測定対象領域160において、TEGが配置されているのではなく,互いに近接して配置されるように、プロセスマージンが小さい配線パターン162aおよび162bが配置されている場合、このようなプロセスマージンの小さい領域の配線162aおよび162bに対して絶縁の異常検査を行なうことができる。この場合、回路基板が潜在的な不良を有するかを判定することができ、すべての配線パターンを検査する必要がなく、検査時間を短縮することができる。
なお、図8においては、プロセスマージンの小さい配線パターンとして近接して配置されるL字型の配線パターンを示しているものの、このプロセスマージンの小さな配線パターンは図8に示す配線パターンに限定されず、他のパターンであってもよい。
なお、このプロセスマージンの小さい領域が予め予測でき、量産品で検査を行なう場合には、マニュアルプローバを用いることなく、専用の冶具を用いて測定されてもよい。
以上のように、この発明の実施の形態3に従えば、測定器のプローバを手動で移動可能としており、専用の冶具を用いることなく必要な箇所の測定を行なうことができ、測定精度を改善することができるとともに、測定時間を短縮することができる。
この発明は、一般に、配線パターンが形成された回路基板の絶縁性を測定する装置に適用することができ、高精度でかつ短時間で絶縁不良を検出することができる検査装置を実現することができる。この回路基板は、表面に導体配線パターンが形成されていればよく、プリント配線基板、フレキシブル基板、多層配線基板、液晶表示装置またはプラズマ表示装置用の電極盤および半導体パッケージ用のパッケージ基板およびフィルムキャリアなど種々の配線が施される基板であればよく、検査対象項目として絶縁性の検査項目が含まれる回路基板であればよい。
100 操作部、101 制御部、102 DAC制御部、103 ADCデータ制御部、104 判定部、105 結果表示部、106 DAC、107 ADC、108 電源、109 測定器、110 電圧測定部、111 電流測定部、I/F インターフェイス、112a,112b プローブ、113 回路基板、114 ピーク検出回路、115a,115b 導体配線パターン、120 フィルタ回路、122 基準電圧生成回路、124 比較回路、126 ラッチ回路、130 差動増幅器(OPアンプ)、132 可変フィードバック抵抗、142 回路基板取付台、145 プローブアーム、154 XYステージ、160 検査対象領域、162a,162b 導体配線パターン。
Claims (4)
- 複数の導体配線パターンが形成された回路基板の配線パターン間の絶縁性を検査する装置であって、
前記複数の導体配線パターンから選択された第1の配線パターンに電圧を印加する電圧印加手段、
前記複数の導体配線パターンから選択された第2の配線パターンを流れる電流の高域成分を検出するピーク検出手段、および
少なくとも前記ピーク検出手段の出力信号に従って前記回路基板が正常であるかを判定する判定手段を備える、絶縁検査装置。 - 前記ピーク検出手段は、前記電圧印加手段による電圧印加の間、前記高域成分検出動作を行なう、請求項1記載の絶縁検査装置。
- 前記ピーク検出手段は、通過帯域が変更可能とされるフィルタを備える、請求項1記載の絶縁検査装置。
- 前記第2の配線パターンを流れる電流を検出する電流検出手段をさらに備え、前記電流検出手段は、前記電流を第1入力に受ける演算増幅器と、前記演算増幅器の第1入力と出力との間に接続されるフィードバック抵抗を有するフィードバック式電流計であり、前記フィードバック抵抗は可変抵抗で構成される、請求項1記載の絶縁検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017085A JP2010175339A (ja) | 2009-01-28 | 2009-01-28 | 絶縁検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009017085A JP2010175339A (ja) | 2009-01-28 | 2009-01-28 | 絶縁検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010175339A true JP2010175339A (ja) | 2010-08-12 |
Family
ID=42706468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009017085A Withdrawn JP2010175339A (ja) | 2009-01-28 | 2009-01-28 | 絶縁検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010175339A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140016828A (ko) * | 2012-07-31 | 2014-02-10 | 야마하 파인 테크 가부시키가이샤 | 프린트 기판의 절연 검사 장치 및 절연 검사 방법 |
JP2015045542A (ja) * | 2013-08-27 | 2015-03-12 | 日本電産リード株式会社 | 検査装置 |
JP2015227829A (ja) * | 2014-06-02 | 2015-12-17 | 日本電産リード株式会社 | 基板検査装置、及び基板検査方法 |
CN105467234A (zh) * | 2015-11-18 | 2016-04-06 | 黑龙江大学 | 一种电池组电压采集板工装测试仪 |
CN107345978A (zh) * | 2017-06-23 | 2017-11-14 | 沈阳工程学院 | 发电厂或智能变电站用的可移动式控制电源及控制方法 |
CN110231549A (zh) * | 2019-05-14 | 2019-09-13 | 重庆鹏锦塑料有限公司 | 一种橡胶合成新材料绝缘检测装置 |
CN113533909A (zh) * | 2020-04-15 | 2021-10-22 | 雅马哈精密科技株式会社 | 检查装置以及检查方法 |
-
2009
- 2009-01-28 JP JP2009017085A patent/JP2010175339A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140016828A (ko) * | 2012-07-31 | 2014-02-10 | 야마하 파인 테크 가부시키가이샤 | 프린트 기판의 절연 검사 장치 및 절연 검사 방법 |
JP2014029311A (ja) * | 2012-07-31 | 2014-02-13 | Yamaha Fine Technologies Co Ltd | プリント基板の絶縁検査装置及び絶縁検査方法 |
TWI577997B (zh) * | 2012-07-31 | 2017-04-11 | 山葉汎提克股份有限公司 | 印刷基板之絕緣檢查裝置及絕緣檢查方法 |
KR102004842B1 (ko) * | 2012-07-31 | 2019-07-29 | 야마하 파인 테크 가부시키가이샤 | 프린트 기판의 절연 검사 장치 및 절연 검사 방법 |
JP2015045542A (ja) * | 2013-08-27 | 2015-03-12 | 日本電産リード株式会社 | 検査装置 |
JP2015227829A (ja) * | 2014-06-02 | 2015-12-17 | 日本電産リード株式会社 | 基板検査装置、及び基板検査方法 |
CN105467234A (zh) * | 2015-11-18 | 2016-04-06 | 黑龙江大学 | 一种电池组电压采集板工装测试仪 |
CN107345978A (zh) * | 2017-06-23 | 2017-11-14 | 沈阳工程学院 | 发电厂或智能变电站用的可移动式控制电源及控制方法 |
CN107345978B (zh) * | 2017-06-23 | 2023-07-04 | 沈阳工程学院 | 发电厂或智能变电站用的可移动式控制电源及控制方法 |
CN110231549A (zh) * | 2019-05-14 | 2019-09-13 | 重庆鹏锦塑料有限公司 | 一种橡胶合成新材料绝缘检测装置 |
CN113533909A (zh) * | 2020-04-15 | 2021-10-22 | 雅马哈精密科技株式会社 | 检查装置以及检查方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010175339A (ja) | 絶縁検査装置 | |
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
KR101222802B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
CN109557376B (zh) | 电阻测定装置、基板检查装置以及电阻测定方法 | |
KR20110086046A (ko) | 정전 척의 검사방법 및 정전 척 장치 | |
JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
JP2009264736A (ja) | 基板検査装置 | |
JP5428748B2 (ja) | 検査用治具のメンテナンス方法及び基板検査装置 | |
JP2006201058A (ja) | 故障検出装置及び方法、並びに信号抽出回路 | |
JP2012013589A (ja) | 回路基板検査装置および回路基板検査方法 | |
JP4259692B2 (ja) | 回路基板検査装置 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
JP5604839B2 (ja) | 基板検査方法及び基板検査装置 | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
JP5474685B2 (ja) | 擬似放電発生器および回路基板検査装置 | |
CN214252434U (zh) | 引脚等效电阻检测电路及芯片 | |
JP2010286312A (ja) | 回転子検査装置及び回転子検査方法 | |
JP2010249664A (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2005049314A (ja) | プロービングテスト法およびプローブ状態検出装置 | |
JP2006003135A (ja) | 半導体集積回路の不良診断方法 | |
JP2008215899A (ja) | 検査装置および検査方法 | |
Swaminathan et al. | A survey of test techniques for MCM substrates | |
CN112798868A (zh) | 引脚等效电阻检测电路、检测方法及芯片 | |
KR100701374B1 (ko) | 반도체 소자의 아이디디큐 불량분석 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111128 |