JP2006003135A - 半導体集積回路の不良診断方法 - Google Patents
半導体集積回路の不良診断方法 Download PDFInfo
- Publication number
- JP2006003135A JP2006003135A JP2004177744A JP2004177744A JP2006003135A JP 2006003135 A JP2006003135 A JP 2006003135A JP 2004177744 A JP2004177744 A JP 2004177744A JP 2004177744 A JP2004177744 A JP 2004177744A JP 2006003135 A JP2006003135 A JP 2006003135A
- Authority
- JP
- Japan
- Prior art keywords
- electric field
- probe
- magnetic field
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/303—Contactless testing of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】 本発明は、半導体集積回路不良解析をより簡略化された解析装置にて実施することを可能とし、不良解析作業の簡便化を図ることを目的とする。
【解決手段】 半導体集積回路の表面にプローブなどを用いて電界(磁界)を局所的に印加し、その時の半導体集積回路内の電源電流など電気特性の変動を検出することにより不良の診断を行う方法において、電界(磁界)プローブの先端の位置基準を設けて、診断に先立ってこの基準に対してプローブ位置あわせを行うことにより、正確なLSI内部座標位置に対して局所的な電界(磁界)の印加を可能とする。これにより、電子ビームを用いた大型の装置に対して、小形で簡便な装置で実現できる半導体集積回路の不良診断方法を提供する。
【選択図】 図1
【解決手段】 半導体集積回路の表面にプローブなどを用いて電界(磁界)を局所的に印加し、その時の半導体集積回路内の電源電流など電気特性の変動を検出することにより不良の診断を行う方法において、電界(磁界)プローブの先端の位置基準を設けて、診断に先立ってこの基準に対してプローブ位置あわせを行うことにより、正確なLSI内部座標位置に対して局所的な電界(磁界)の印加を可能とする。これにより、電子ビームを用いた大型の装置に対して、小形で簡便な装置で実現できる半導体集積回路の不良診断方法を提供する。
【選択図】 図1
Description
本発明は半導体を対象に不良の有無の検出や不良位置の特定を目的とした半導体不良診断方法、および半導体不良診断装置に関するものである。
近年、微細化や高集積化の進むLSIでは配線パターンが膨大となり、断線不良を始めとするLSIの不良解析が困難になっている。
LSIの断線故障を検出する不良解析技術の従来例が特開平10-10208号公報及び特開2001-141776号公報に開示されている。特開平10-10208号公報記載の技術では、任意の断線配線部に電子ビームを照射し不良箇所の電位を中間電位と[L]及び「H」の間で変化させ、断線配線部または前記配線部につながる回路のみが点滅する電位像を得ることにより、故障箇所を特定する。また特開2001-141776号公報記載の技術では、電位変化の供与に対して、電子ビーム照射でなく磁界発生ヘッドに局所的に磁界を加え、発生した起電力によって電位変化を発生し、これを電位像として取得して不良の有無を検出している。
上記の従来例では、電子ビーム制御装置や、電位像取得にEBテスタ等を用いるため、LSIを真空状態に保つ装置が要求されるなど装置が大型化し、それに応じた装置コストも必要となる。
そこで、より簡単な装置で断線不良箇所を特定するため、例えば、半導体集積回路の表面に、プローブなどを用いて電界(磁界)を局所的に印加し、その時の半導体集積回路内の電源電流など電気特性の変動を検出することにより不良の診断を行うことが考えられるが、電界(磁界)プローブの先端の位置検出が難しく、LSIへの局所的な電界(磁界)の印加を正確なLSI内部座標位置に対して行うのが困難である、という問題がある。
本発明では、上述した半導体集積回路の表面にプローブなどを用いて電界(磁界)を局所的に印加し、その時の半導体集積回路内の電源電流など電気特性の変動を検出することにより不良の診断を行う方法において、電界(磁界)プローブの先端の位置基準を設けて、診断に先立ってこの基準に対してプローブ位置あわせを行うことにより、正確なLSI内部座標位置に対して局所的な電界(磁界)の印加を可能とする。これにより、電子ビームを用いた大型の装置に対して、小形で簡便な装置で実現できる半導体集積回路の不良診断方法を提供する。
本発明によれば、より簡便な解析装置により半導体集積回路の不良診断を実施することが可能となり、かつ不良箇所の正確な特定および解析時間の短縮が可能となる。
以下、本発明の実施の形態について、図面を用いて説明する。
図2に半導体集積回路で用いられる最も簡単なCMOSインバータ回路の不良例を示す。LSI内部で前段のインバータから後段のインバータへつながる配線の途中に断線不良が生じているものとする。この断線不良を簡便な方法で検出するため、図3に示すようにLSI表面近傍に電界プローブ102を位置づけて、変動電界を印加する。この時、電界プローブ102が十分に微小なものであれば、プローブ先端が断線のある配線近傍に位置している時、このプローブ102と断線配線との容量性結合が最も大きくなる。本プローブ102を変動電圧により駆動する。プローブ近傍の配線はプローブ102との容量性結合により変動電界の影響を受ける。配線に断線が無ければ、配線は前段のトランジスタによりグランド側あるいは電源側に対して低インピーダンスで接続されており、変動電界の影響を受けてもその電位には観測可能な電位変化は発生しない。しかし、配線に断線があると、断線箇所以降は、前段トランジスタにより駆動されることなく、後段もゲート入力が接続されているだけであり、グランドおよび電源に対して高インピーダンス状態におかれる。このため、断線箇所以降の配線は変動電界の影響を受けて、その電位が変動する。この電位変動は、後段のインバータのゲート電位を変動させ、その結果、後段インバータのトランジスタは不飽和領域での不完全スイッチング動作を行い、消費電流変動をもたらす。この消費電流変動はLSI全体のリーク電流に比べて微小なものであるが、電界プローブ102を駆動している変動周波数に同期しているため、ロックインアンプ(図示せず)等を用いて検出することができる。
上記の検出をLSI表面上で電界プローブ102の位置を変えながら行う。断線箇所よりも前段よりの部分では変動が検出されず、後段よりの部分で変動が観測される。また、断線のある配線近傍でのみ変動検出され、対象の配線からプローブが遠ざかると変動が検出されなくなる。このため、LSI表面上で変動検出のあった位置に消費電流の変動を対応づけてマップ化することにより、断線でフローティング状態にある配線の形状が浮かび上がってくる。
図4は、上述した方法により半導体集積回路を診断する診断装置の例である。電界プローブ102は3軸ステージ104に装着されXYZの3方向で位置制御される。診断対象のLSI(101)は3軸ステージ104において電界プローブ102に直下に配置される。LSI(101)へは電源111からパワー供給される。電源供給系には電流計測手段106が接続されており、これにより電流の変動を検出する。電界プローブ102は電界駆動回路110によりドライブされる。これらは全て計測制御用コンピュータ109により制御される。しかしながら、この形態では、電界プローブ102の先端位置を対象のLSI内部座標に対して正確に制御することが困難である。
この理由は、プローブを高精度に座標制御するために不可欠となるプローブの位置基準出しを高精度に行う検出する機構を有しておらず、LSI内部座標に対し正確な位置を特定することが困難であるためである。
この問題を解決する1つの構成例を図1に示す。図1は、本実施例の一例である半導体集積回路の位置検出装置を有する半導体電磁界診断解析装置の概略図である。本実施例の解析装置は、主要構成としてプローブ102、基板103、3軸ステージ104、基板電源端子105、電流計測106、位置基準107を備えている。電磁界診断装置にて解析を行う際、解析LSI(101)に対して、電界駆動回路110にて供給される電力にてプローブ102を駆動し、電界または磁界を発生させる。発生した電界または磁界はLSI(101)に局所的に照射され、LSI(101)上の配線に電界または磁界強度に応じた起電力を与える。この起電力によりオープンゲートの中間電位を変動させることができ、ゲート回路またはゲート電位を活性化することで貫通電流を発生させ、電源電流を変動させることが出来る。この電源電流変動は基板電源端子105を介し、電流計測106において計測され、計測制御用コンピュータにて制御されているプローブの3次元座標とリンケージを行い、解析エリアの診断マップを生成する。正確な診断を実現するにはプローブを高精度に座標制御することが不可欠となり、診断前にプローブに対し位置基準出しを高精度に行うことが要求される。この要求に対し本実施例では位置基準107にて検出された微弱なプローブ位置信号をアンプ108にて増幅を行い、計測コンピュータ109では本信号をモニタリングすることによりプローブの位置基準を高精度に検知し、プローブの座標制御を高精度に行う。
この発明によるプローブ先端の位置制御のキーとなるのは基準位置に対するプローブ先端の位置あわせである。実施例図5に、位置基準107の拡大図を示す。実施例では同軸プローブの内導体、及び外導体の同径寸法を有する位置基準パターン502を有し、差動アンプ108を介して同パターンの差動電位を高精度に計測する。
この位置基準107にて計測される計測信号を図6の実施例に示す。位置基準107では位置基準パターンとプローブ位置関係により、x軸方向およびy軸方向の座標に対し両者が同一座標へと一致した時に検出レベルが最大となり、位置ズレ量に応じて中心値から線対称に検出レベルが減衰する出力特性を示す。上記の出力特性より位置基準パターンとプローブ位置関係をリアルタイムで判定し、検出レベルが最大となる点を探索することによりプローブに対する高精度の位置基準出しを実現する。
また実施例図7ではゲート回路によりLSI内に位置基準パターン機能を構成する場合の回路図を示す。スキャンチェインなどにより制御されるこの回路は、通常モードにおいては、トグル動作せず、回路内の各ノードはHまたはLレベルに固定される。この回路を位置基準として使用する場合、スキャンチェインなどにより回路をテストモードに投入する。テストモードでは、図内でチップ内位置基準配線701に対する変動電界がある場合、この配線の電位変動により後段のインバータ各回路が不完全なトグル動作を行うため、電源電流の変動(ICC変動)を検出することでプローブが位置基準配線701上に位置していることを検出することができる。
図8にこの時の動作を示す。同軸プローブ501を変動電圧で駆動する。これによりチップ内位置基準配線701の電位変動が発生する。図8では、配線の断面と各々の位置づけを示している。この位置基準検出回路では、3つの並びで電流変動の位相が逆になるように並べてある。すなわち、プローブの最近端位置が3つの並びの両側のいずれかに偏っている場合と、3つの並びの丁度真ん中に位置している場合とでは、電流変動の位相が逆転するような並びに配置されている。これを利用して、高精度なプローブの位置出しを行う。
図9にはLSIの内部に2箇所以上の複数箇所に位置基準回路を設けた例を示す。この2箇所の基準回路を用いてプローブの位置出しを行うことにより、それ以降のLSI座標と、3軸ステージの制御座標との間での正確な変換が可能となる。
また、図10にはプローブの高さ出しにもこの回路が利用できることを示している。すなわち、プローブ高さが高く、LSI表面から離れていると、プローブ位置を左右に振った時の位相変化は、3つの回路が打ち消しあうために変化が乏しくなる。一方、プローブがLSI表面に十分に近接している場合、プローブ位置を左右に振ると、位置に応じて、電流変動の位相が逆転する。これにより、3つの検出回路の中心位置からのプローブずれ量と位相の変化量とから、プローブの高さを割り出すことが可能となる。
以上説明した、具体的な手段に限らず、LSIの診断に先立って、LSI内部座標に対するプローブ位置の基準あわせを行ってから、診断することにより、正確なLSI内部座標に対する不良箇所の特定が実現できるのである。
101…診断対象のLSI、102…電界プローブ、103…診断対象のLSIを搭載する基板、104…3軸ステージ、105…基板電源端子、106…電流計測、107…位置基準、108…アンプ、109…計測制御用コンピュータ、110…電界駆動回路、111…LSI用電源、201…インバータ、202…プローブ、501…同軸プローブ、502…位置基準パターン、701…チップ内位置基準配線、702…テストモード制御用F/F¥、801…変動駆動電圧、802…ドライバ、901…位置基準回路(L1位置)、902…位置基準回路(L2位置)。
Claims (5)
- 半導体に対して電界あるいは磁界を印加した状態で、消費電流など半導体の電気的特性の変動を計測することにより、半導体における不良の有無や不良位置を診断する半導体集積回路の不良診断方法において、電界を印加するための電界印加端、あるいは磁界を印加する為の磁界印加端の位置基準を設け、半導体の診断に先立って電界印加端あるいは磁界印加端の位置を該位置基準に従った位置に合わせてから半導体の診断を行うことにより、診断対象の半導体の正確な内部座標位置に対して電界あるいは磁界を印加して診断できるようにしたことを特徴とする半導体集積回路の不良診断方法。
- 請求項1に記載の半導体集積回路の不良診断方法において、電界あるいは磁界の検出手段を位置基準に設け、該検出手段における検出信号を用いて、電界を印加するための電界印加端、あるいは磁界を印加する為の磁界印加端の、位置基準に対する位置あわせを行うことを特徴とした半導体集積回路の不良診断方法。
- 請求項1に記載の半導体集積回路の不良診断方法において、光学的な近接検出手段を位置基準に設け、該検出手段における検出信号を用いて、電界を印加するための電界印加端、あるいは磁界を印加する為の磁界印加端の、位置基準に対する位置あわせを行うことを特徴とした半導体集積回路の不良診断方法。
- 請求項1〜3に記載の不良診断方法を用いて半導体の不良位置を特定することを特徴とする半導体集積回路の不良診断装置。
- 電界あるいは磁界の印加により消費電流などの電気的特性が変動することを特徴とした検出用回路を半導体内部に設け、該検出用回路を位置基準として、電界を印加するための電界印加端、あるいは磁界を印加する為の磁界印加端の、位置あわせを行うことを特徴とした半導体集積回路の不良診断方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004177744A JP2006003135A (ja) | 2004-06-16 | 2004-06-16 | 半導体集積回路の不良診断方法 |
US11/151,263 US20060017455A1 (en) | 2004-06-16 | 2005-06-14 | Defect diagnosis method and apparatus for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004177744A JP2006003135A (ja) | 2004-06-16 | 2004-06-16 | 半導体集積回路の不良診断方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006003135A true JP2006003135A (ja) | 2006-01-05 |
Family
ID=35656459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004177744A Withdrawn JP2006003135A (ja) | 2004-06-16 | 2004-06-16 | 半導体集積回路の不良診断方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060017455A1 (ja) |
JP (1) | JP2006003135A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8447539B2 (en) | 2007-06-29 | 2013-05-21 | Nec Corporation | Electromagnetic field distribution measurement apparatus |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335550A (ja) * | 2006-06-14 | 2007-12-27 | Seiko Instruments Inc | 半導体装置 |
JP4995495B2 (ja) * | 2006-06-16 | 2012-08-08 | セイコーインスツル株式会社 | 半導体装置 |
US7673202B2 (en) * | 2006-09-28 | 2010-03-02 | Cisco Technology, Inc. | Single event upset test circuit and methodology |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625554B2 (en) * | 2001-06-22 | 2003-09-23 | Hitachi, Ltd. | Method and apparatus for determining a magnetic field |
US6794886B1 (en) * | 2001-11-01 | 2004-09-21 | Kla-Tencor Technologies Corporation | Tank probe for measuring surface conductance |
JP2004150840A (ja) * | 2002-10-29 | 2004-05-27 | Hitachi Ltd | 半導体集積回路の不良解析装置、システムおよび検出方法 |
-
2004
- 2004-06-16 JP JP2004177744A patent/JP2006003135A/ja not_active Withdrawn
-
2005
- 2005-06-14 US US11/151,263 patent/US20060017455A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8447539B2 (en) | 2007-06-29 | 2013-05-21 | Nec Corporation | Electromagnetic field distribution measurement apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20060017455A1 (en) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7710131B1 (en) | Non-contact circuit analyzer | |
JPS622552A (ja) | 半導体検査装置および半導体検査方法 | |
TWI716901B (zh) | 半導體檢查裝置 | |
JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
US8400175B2 (en) | System and method for use in functional failure analysis by induced stimulus | |
US6137295A (en) | Method of detecting defect of integrated circuit and apparatus thereof | |
US6154039A (en) | Functional OBIC analysis | |
Soden et al. | IC failure analysis: Magic, mystery, and science | |
KR20080080494A (ko) | 나노크기 결함 분리 및 측정 시스템 | |
JP2006003135A (ja) | 半導体集積回路の不良診断方法 | |
US20240069095A1 (en) | Defect detection using thermal laser stimulation and atomic force microscopy | |
US20070179736A1 (en) | System and method for determining probing locations on ic | |
KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
JP7389434B2 (ja) | 試験装置 | |
JP2007005490A (ja) | 半導体デバイスの検査用プローブ装置、半導体デバイスの検査装置および半導体デバイスの検査方法 | |
WO2012014736A1 (ja) | 試料検査装置及び吸収電流像の作成方法 | |
JP2006337203A (ja) | 位置出し方法と装置 | |
US7323888B1 (en) | System and method for use in functional failure analysis by induced stimulus | |
JP2011007647A (ja) | Tft基板検査装置用プローバフレームの検査装置 | |
JP6596341B2 (ja) | 検査装置および検査方法 | |
US7899237B2 (en) | Method, apparatus and system for detecting anomalies in mixed signal devices | |
JP2006261391A (ja) | 半導体装置およびその検査方法 | |
JP2009277913A (ja) | 配線検査方法、配線検査装置、およびtftアレイ検査装置 | |
JP2648947B2 (ja) | 半導体装置の検査装置 | |
JP2007123430A (ja) | 半導体ウエハ及び半導体検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071225 |