JP2004245584A - 2端子回路素子測定装置およびコンタクトチェック方法 - Google Patents
2端子回路素子測定装置およびコンタクトチェック方法 Download PDFInfo
- Publication number
- JP2004245584A JP2004245584A JP2003032377A JP2003032377A JP2004245584A JP 2004245584 A JP2004245584 A JP 2004245584A JP 2003032377 A JP2003032377 A JP 2003032377A JP 2003032377 A JP2003032377 A JP 2003032377A JP 2004245584 A JP2004245584 A JP 2004245584A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- conductor
- voltage
- ammeter
- coaxial cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
【解決手段】中心導体である第1導体と、この第1導体の外周に設けられた第2導体とからなる同軸ケーブルの一端が接続され、このケーブルの他端の第1導体にはDUTが接続され、DUTとのコンタクトチェックができるように構成された測定装置であって、前記同軸ケーブルを介してDUTと直列接続され、コモンラインがこの同軸ケーブルの第2導体に接続された電流計と、この電流計とは独立した回路であって、前記DUTに印加用の、交流電圧の重畳された直流電圧を発生する直流電圧発生回路と、前記電流計の出力から直流成分と交流成分を抽出して前記DUTの絶縁抵抗と交流インピーダンスを求め、これを基にコンタクトチェックを行う信号処理手段を備える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、回路素子測定装置に関するものであり、詳しくは、被測定対象の試料(DUT)と回路素子測定装置間の接続をチェックするコンタクトチェック方法および2端子回路素子測定装置に関するものである。
【0002】
【従来の技術】
チップ形状の受動部品の小型化に伴い部品メ−カの自動検査工程においてもプロ−ビングの信頼性が問題になっている。そのため、チップ部品の自動検査工程で使用されるような回路素子測定装置には被測定対象との接続をチェックするためのコンタクトチェック機能が用意されている。
【0003】
通常の抵抗測定においては、リ−ド線の抵抗(リード抵抗)の影響を受けない4端子測定が用いられるが、リ−ド抵抗が無視できるような高抵抗の測定では2端子測定が用いられている。
高抵抗測定の代表的な試料にコンデンサがある。コンデンサは絶縁抵抗が高いほど良品とされる。ところが、測定装置とコンデンサが接触不良を起こしていても測定装置が接触不良と判別できなければ、コンデンサは高絶縁で良品であると判断されてしまう。
【0004】
この点を解決するために、従来より、絶縁抵抗測定と共にDUTの交流インピ−ダンスを測定することによりコンタクトチェックを行い接触不良による誤測定を防止する方式がある(特許文献1参照)。
【0005】
図4にそのようなコンタクトチェック機能付き2端子回路素子測定装置の一例を示す。図4において、4は回路素子測定装置、5は3軸同軸ケーブル、6はDUT、7はインダクタ、8はコンデンサ、12は直流電流計、13は直流電圧発生回路、22は交流電流計、23は交流電圧源、24は交流電圧計、41はフェライトコアトランスである。
【0006】
直列接続されたインダクタ7と、直流電流計12およびコンデンサ8と交流電流計22とが互いに並列接続され、さらにDUT6に直列接続されている。それらには、直流電圧発生回路13とフェライトコアトランス41を介して交流電圧源23により、交流電圧重畳の直流電圧が印加されている。
【0007】
DUT6の絶縁抵抗は、既知の直流電圧発生回路13の値と流れる電流の直流成分を直流電流計12で測定することにより求められる。一方、DUT6の容量は、フェライトコアトランス41に印加した電圧を交流電圧計24で、また、流れる電流の交流成分を交流電流計22で測定することにより求められる。
【0008】
ここで、インダクタ7のインダクタンスは測定周波数におけるDUTのインピーダンスよりも十分大きく、コンデンサ8の容量は測定周波数におけるDUTのインピーダンスよりも十分小さくなるようにそれぞれ設定されている。
【0009】
コンタクトチェックの結果は、直流電流計12と交流電流計22の測定値が共に0である場合に接触不良と判断され、交流電流計22の測定値が0でない場合にはDUT6と測定装置4の接続が正常と判断される。
【0010】
図4において、50は交流電圧源23の出力抵抗、51と55はオペアンプ、52と56は電流/電圧変換(I/V変換)用のインピーダンス、53と57はA/Dコンバータである。
【0011】
フェライトコアトランス41の1次側(交流電圧源23が印加される側)に印加される交流電圧は、フェライトコアトランス41の励磁インピーダンス、DUT6のインピーダンス、交流電圧源23の出力インピーダンス50に依存するため、交流電圧計24で直接測定する必要がある。
【0012】
直流電流計12は、演算増幅器(以下オペアンプという)51とインピーダンス52を用いたI/V変換器と、A/Dコンバータ53から構成される。これらの回路の基準電位はコモンライン54の電位である。
オペアンプ51は、バイアス電流やオフセット電圧の変動が小さい高精度のものが用いられる。インピーダンス52は、直流の微小電流を電圧に変換するため、直流に対しては高インピーダンスとなっている。
【0013】
一般的に、高精度のオペアンプは広帯域ではない。したがって、DUTの入力容量に対して安定に動作するように、インピーダンス52で帯域制限をする必要がある。特許文献1の特許第3155310号に記載の装置では、数百kHzの帯域において直流電流計12は十分なフィードバック効果が得られず、電流計としては動作できない。
【0014】
一方、交流電流計22は、直流電流計12と同様に、オペアンプ55、インピーダンス56から成るI/V変換器と、A/Dコンバータ57から構成されている。オペアンプ55は、高周波に対応するために高速で広帯域のオペアンプが用いられる。
【0015】
しかしながら、このような従来の装置では、フェライトコアトランスで交流電圧を印加しているため、次のような問題点がある。
(1)フェライトコアトランスの励磁インピーダンスは、交流電圧源の負荷となるため、ある程度上げる必要がある。そのためには一次側の巻数を多くしてインダクタンスを上げるか、周波数を高くしてインピーダンスを上げることになる。しかし、前者は構造が大きくなり、後者は周辺回路を高い周波数に対応させなければならない。
【0016】
特許文献1に記載の装置では後者を選択しており、数百kHzの周波数で数十Ωの励磁インピーダンスを得ている。しかし、電流計を構成するオペアンプにおいて、高精度と高帯域とはトレードオフの関係にあるので、精度が要求される直流電流計と高帯域が要求される交流電流計とは、当該特許の図1に示すように、別々の回路で実現しなければならない。したがって、回路規模が大きくなり、コストアップを招く。
【0017】
(2)交流電圧源の出力抵抗とフェライトコアトランス1次側の励磁インピーダンスと2次側の負荷(DUT)により、1次側に印加される交流電圧は変動する。そのため、特許第3155310号に記載の装置では交流電圧計を用意して1次側の電圧を測定している。したがって、回路規模が大きくなり、コストアップを招く。
【0018】
(3)安定した励磁電圧を得るためには、3軸同軸ケーブルの第1、第2導体がフェライトコアトランスの中心に位置するように固定しなければならない。したがって、コンタクトチェックの精度に対して構造的な不安定要素が存在する。
【0019】
本願出願人によって提案された特願2002−172257号には、このような問題点を解決した2端子回路素子測定装置が記載されている。図5はその一実施例を示す構成図である。
【0020】
図5において、4は2端子回路素子測定装置の本体部分である。5は3軸同軸ケーブル、6はDUT、13は直流電圧発生回路、23は交流電圧源、60は電流計、61は高精度のオペアンプ、62は交流電流測定用コンデンサ、63は直流電流測定用抵抗、64はA/Dコンバータ、65はCPU、66はCPUのプログラムが格納されているメモリである。
【0021】
電流計60とDUT6は直列接続されており、それらには、交流電圧源23と直流電圧発生回路13により交流電圧が重畳した直流電圧が印加されている。
DUT6の絶縁抵抗は、既知の直流電圧発生回路13の値と、流れる電流の直流成分を電流計60とCPU 65で測定することにより求められる。一方、DUT6の交流インピ−ダンスは同様に既知の交流電圧源23の値と流れる電流の交流成分を電流計60とCPU65で測定することにより求められる。
【0022】
そしてこれらの回路の基準は54の電位である。直流成分の抽出はA/Dコンバ−タ64の出力デ−タをCPU65がデジタル信号処理、具体的にはロ−パスフィルタを通すことにより求められる。交流成分の抽出はハイパスフィルタを通した後で、DUTが接続されていない場合(オ−プン状態)との差を取ることにより求められる。
【0023】
プログラムはメモリ66に格納されている。コンタクトチェックの結果は、電流の直流成分と交流成分の測定値が共に0である場合に接触不良と判断され、交流成分の測定値が0でない場合にはDUT6と測定装置4の接続状態が正常と判断される。
【0024】
交流電圧源23は、高精度オペアンプ61でもI/V変換機として十分動作できる周波数、例えば10kHzに設定される。この程度の周波数においてコンデンサ62のインピ−ダンスは抵抗63より十分小さく、直流においてコンダンサ62のインピ−ダンスは抵抗63より十分大きくなるように設定されている。したがって、直流/交流を一つの高精度オペアンプで測定可能になる。
【0025】
この測定では、DUTとの接続に3軸同軸ケ−ブルを用いて、第2導体でガ−ディングすることによりケーブル容量を受けずにコンタクトチェックを行うことが可能である。
【0026】
【特許文献1】
特許第3155310号公報[図2(A)]
【0027】
【発明が解決しようとする課題】
しかしながら、この2端子回路素子測定装置では次のような課題がある。
(1)図6(図5のA部分の詳細図)に示すようにDUT6を固定する治具周りに介在するオフセット容量1がDUT6と並列に接続される。オフセット容量が交流インピーダンス測定に影響しないようにするためには、DUTと測定装置間の接続がオープン状態のときとの差を取って補正する必要があり、DUTの容量が小さくなると問題が生じる可能性がある。
(2)3軸同軸ケーブルとコネクタが必要になり、コストアップの要因となる。
【0028】
本発明の目的は、上記の課題を解決するもので、DUTの容量が小さくなってもオフセット容量などの影響を受けることなく精度良くコンタクトチェックを行うことのできる2端子回路素子測定装置を提供することにある。
本発明の他の目的は、3軸同軸ケーブルとコネクタは使用せずに2軸同軸ケーブルとコネクタを使用してコストダウンを図った2端子回路素子測定装置を実現するものである。
本発明の更に他の目的は、測定系がフローティングされた2端子回路素子測定装置を実現することにある。
【0029】
【課題を解決するための手段】
このような目的を達成するために、請求項1の発明は
中心導体である第1導体と、この第1導体の外周に設けられた第2導体とからなる2軸同軸ケーブルの一端が接続され、このケーブルの他端の第1導体にはDUTが接続され、DUTとのコンタクトチェックができるように構成された測定装置であって、
前記2軸同軸ケーブルを介してDUTと直列接続され、コモンラインがこの2軸同軸ケーブルの第2導体に接続された電流計と、
この電流計とは独立した回路であって、前記DUTに印加用の、交流電圧の重畳された直流電圧を発生する直流電圧発生回路と、
前記電流計の出力から直流成分と交流成分を抽出して前記DUTの絶縁抵抗と交流インピーダンスを求め、これを基にコンタクトチェックを行う信号処理手段
を備えたことを特徴とする。
【0030】
このような構成によれば、交流電圧の周波数を下げることができるため、直流電流計、交流電流計を同じ回路で実現することができる。また、3軸同軸ケ−ブルとそれ用のコネクタは使わず2軸同軸ケ−ブルとそれ用のコネクタで測定系を構築できるため、安価に構成できる。また、接地に対してフロ−ティングの測定系を構築でき、ガーディングした第2導体を接地することが可能なため、同軸ケーブルでの使用が可能である。
【0031】
この場合、前記電流計は、請求項2のように、反転入力端子が前記同軸ケーブルの第1導体に接続され、非反転入力端子が前記同軸ケーブルの第2導体に接続され、帰還路には並列接続されたコンデンサと抵抗が接続された演算増幅器と、この演算増幅器の出力をディジタル変換するA/D変換器から構成される。
【0032】
請求項3の発明は、中心導体である第1導体と、この第1導体の外周に設けられた第2導体とからなる同軸ケーブルの一端が接続され、このケーブルの他端の第1導体にはDUTが接続され、DUTとのコンタクトチェックができるように構成された測定装置であって、
前記同軸ケーブルを介してDUTと直列接続され、コモンラインがこの同軸ケーブルの第2導体に接続された電流計と、
この電流計とは独立した回路であって、前記DUTに印加用の、直流電圧のみまたは交流電圧の重畳された直流電圧を選択的に発生することのできる直流電圧発生回路と、
前記電流計の出力から直流成分と交流成分を抽出して前記DUTの絶縁抵抗と交流インピーダンスを求め、これを基にコンタクトチェックを行う信号処理手段
を備え、
前記直流電圧発生回路から直流のみを発生させて行う前記DUTの絶縁抵抗測定と、交流電圧の重畳された直流電圧を発生させて行うDUTの交流インピーダンス測定を異なるタイミングで行うようにしたことを特徴とする。
【0033】
このような構成によれば、直流電圧発生回路からは直流電圧のみまたは交流電圧が重畳された直流電圧をタイミングをずらせて選択的にDUTに印加することにより、極めて高い交流インピーダンスの絶縁抵抗を高精度に測定することができる。
【0034】
また、請求項4のように、測定時にコモンラインを接地すれば、DUTの治具周りのオフセット容量の影響が電流計に及ばなくなり、容量の小さいDUTでも精度よくコンタクトチェックを行うことができる。
【0035】
請求項5のコンタクトチェック方法の発明は、
請求項1または4のいずれかに記載の2端子回路素子測定装置を用いてDUTとこの測定装置の接続状態を検出するコンタクトチェック方法であって、
前記電流計と信号処理手段により求めた電流の直流成分と交流成分の測定値が共に0である場合は接触不良、前記交流成分の測定値が0でない場合には接続が正常であると判断することを特徴とする。
このような方法によれば、容易に精度の良いコンタクトチェックを行うことができる。
【0036】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図1は本発明に係る2端子回路素子測定装置の一実施例を示す構成図である。図1において図5と基本的に同じ構成要素には同じ番号を付けてある。図において、4は2端子回路素子測定装置、5は2軸同軸ケ−ブル(以下単に同軸ケーブルとも言う)、6はDUTである。60は電流計であり、高精度オペアンプ61、交流電流測定用コンデンサ62、直流電流測定用抵抗63、A/Dコンバ−タ64より構成されている。
【0037】
65はCPU、66はCPUのプログラムが格納されているメモリである。70は直流電圧発生回路であり、交流電圧源71、直流電圧源72、オペアンプ73、抵抗74〜76から構成されている。
【0038】
同軸ケーブル5は、中心導体である第1導体と、この第1導体の外周に設けられた第2導体とから形成されており、その一端の第1導体はDUTに接続され、他端の第1導体は電流計のオペアンプ61の反転入力端子に接続されると共に第2導体はオペアンプ61の非反転入力端子に接続されている。
なお、同軸ケーブル5の第2導体はDUT側では接地電位に接続される。
【0039】
DUT6は直列接続されており、DUT6には直流電圧発生回路70の直流電圧が印加されている。この直流電圧発生回路70から出力される直流電圧は、交流電圧源71による交流電圧の重畳した直流電圧である。
【0040】
DUT6の絶縁抵抗は、既知の直流電圧発生回路70の値と、流れる電流の直流成分を電流計60とCPU65で測定することにより求められる。一方DUT6の交流インピ−ダンスは同様に、既知の交流電圧源71の値と流れる電流の交流成分を電流計60とCPU65で測定することにより求められる。
そしてこれらの回路の基準はコモンライン54の電位である。この電位は、直流電圧発生回路70のコモンラインと共通であり、接地に対してはフローティングされている。
【0041】
コンタクトチェックの結果は、電流の直流成分と交流成分の測定値が共に0である場合に接触不良と判断され、交流成分の測定値が0でない場合にはDUT6、測定装置4、直流電圧発生回路70の接続状態が正常と判断される。
【0042】
この測定系では、図2(図1のB部分の詳細図)に示すように測定装置4のコモンライン54を接地電位に接続すると、DUT6を固定する治具周りのオフセット容量1の両端はオペアンプ61の入力端の電圧であり、電位差は生じない。そのためオフセット容量1は測定系に影響しなくなる。したがって、オ−プン補正をしなくても、低容量のDUT6に対しても精度よくコンタクトチェックを行うことができる。
【0043】
また、ガ−ディングが接地されているため、3軸同軸ケ−ブルやコネクタは必要とせず、同軸ケーブルとコネクタで使用可能になる。
なお、コモンライン54は、一箇所で接地されるため、グランドル−プによる測定系への影響は無い。
【0044】
なお、本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
例えば、図3に示す構成としてもよい。図3において図1と異なるところはスイッチ71である。オペアンプ61の出力の交流成分はDUT6とコンデンサ62の容量比で決る。したがって接続するDUT6の容量値によってはオペアンプ61の出力が飽和するけれども、DUT6との接続が正常でない場合には、オペアンプ61の出力が0になる方向であるためコンタクトチェックの判断には影響を与えない。
【0045】
ただし、オペアンプ61の出力が飽和してしまうと絶縁抵抗測定において支障をきたすため、CPU65により、スイッチ81を開閉し、交流インピーダンス測定と絶縁抵抗測定をタイミングをずらして行う。すなわち、交流インピーダンス測定時にはスイッチ71を開き、絶縁抵抗測定時にはスイッチ71を閉じて測定する。なお、コンタクトチェックは、前述と同様にそれぞれの測定結果を基にして行う。
このような測定方式によれば、非常に高いインピーダンスの測定である絶縁抵抗測定も精度良く行うことが可能となる。
【0046】
【発明の効果】
以上説明したように本発明によれば次のような効果がある。
(1)電流計のコモンラインを接地電位とすることにより、治具周りのオフセット容量による影響を無くすことができ、DUTの容量が低い場合でも精度の良いコンタクトチェックが可能となる。
(2)交流電圧の周波数を下げることができるため、直流電流計、交流電流計を同じ回路で実現することができる。
【0047】
(3)従来の装置のような3軸同軸ケ−ブルとそれ用のコネクタは使わずに2軸同軸ケ−ブルとそれ用のコネクタで測定系を構築できるため、コストダウンに繋がる。
(4)接地に対してフロ−ティングの測定系を構築でき、ガーディングした第2導体を接地することが可能なため、2軸同軸ケーブルでの使用が可能である。
【図面の簡単な説明】
【図1】本発明に係る2端子回路素子測定装置の一実施例を示す構成図である。
【図2】オフセット容量の測定系への影響を説明するための図である。
【図3】本発明の他の実施例を示す構成図である。
【図4】従来の2端子回路素子測定装置の一例を示す構成図である。
【図5】従来の他の2端子回路素子測定装置の一例を示す構成図である。
【図6】図5におけるオフセット容量の測定系への影響を説明するための図である。
【符号の説明】
1 オフセット容量
4 2端子回路素子測定装置
5 2軸同軸ケーブル
6 DUT
54 コモンライン
60 電流計
61 オペアンプ
62 コンデンサ
63 抵抗
64 A/D変換器
65 CPU
66 メモリ
70 直流電圧発生回路
71 交流電圧源
72 直流電圧源
73 オペアンプ
74〜76 抵抗
81 スイッチ
Claims (5)
- 中心導体である第1導体と、この第1導体の外周に設けられた第2導体とからなる2軸同軸ケーブルの一端が接続され、このケーブルの他端の第1導体にはDUTが接続され、DUTとのコンタクトチェックができるように構成された測定装置であって、
前記2軸同軸ケーブルを介してDUTと直列接続され、コモンラインがこの2軸同軸ケーブルの第2導体に接続された電流計と、
この電流計とは独立した回路であって、前記DUTに印加用の、交流電圧の重畳された直流電圧を発生する直流電圧発生回路と、
前記電流計の出力から直流成分と交流成分を抽出して前記DUTの絶縁抵抗と交流インピーダンスを求め、これを基にコンタクトチェックを行う信号処理手段
を備えたことを特徴とする2端子回路素子測定装置。 - 前記電流計は、反転入力端子が前記2軸同軸ケーブルの第1導体に接続され、非反転入力端子が前記2軸同軸ケーブルの第2導体に接続され、帰還路には並列接続されたコンデンサと抵抗が接続された演算増幅器と、この演算増幅器の出力をディジタル変換するA/D変換器から構成されたことを特徴とする請求項1記載の2端子回路素子測定装置。
- 中心導体である第1導体と、この第1導体の外周に設けられた第2導体とからなる2軸同軸ケーブルの一端が接続され、このケーブルの他端の第1導体にはDUTが接続され、DUTとのコンタクトチェックができるように構成された測定装置であって、
前記2軸同軸ケーブルを介してDUTと直列接続され、コモンラインがこの2軸同軸ケーブルの第2導体に接続された電流計と、
この電流計とは独立した回路であって、前記DUTに印加用の、直流電圧のみまたは交流電圧の重畳された直流電圧を選択的に発生することのできる直流電圧発生回路と、
前記電流計の出力から直流成分と交流成分を抽出して前記DUTの絶縁抵抗と交流インピーダンスを求め、これを基にコンタクトチェックを行う信号処理手段
を備え、
前記直流電圧発生回路から直流のみを発生させて行う前記DUTの絶縁抵抗測定と、交流電圧の重畳された直流電圧を発生させて行うDUTの交流インピーダンス測定を異なるタイミングで行うようにしたことを特徴とする2端子回路素子測定装置。 - 前記電流計のコモンラインを接地したことを特徴とする請求項1ないし3のいずれかに記載の2端子回路素子測定装置。
- 請求項1または4のいずれかに記載の2端子回路素子測定装置を用いてDUTとこの測定装置の接続状態を検出するコンタクトチェック方法であって、
前記電流計と信号処理手段により求めた電流の直流成分と交流成分の測定値が共に0である場合は接触不良、前記交流成分の測定値が0でない場合には接続が正常であると判断することを特徴とするコンタクトチェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003032377A JP4193112B2 (ja) | 2003-02-10 | 2003-02-10 | 2端子回路素子測定装置およびコンタクトチェック方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003032377A JP4193112B2 (ja) | 2003-02-10 | 2003-02-10 | 2端子回路素子測定装置およびコンタクトチェック方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004245584A true JP2004245584A (ja) | 2004-09-02 |
JP4193112B2 JP4193112B2 (ja) | 2008-12-10 |
Family
ID=33018743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003032377A Expired - Fee Related JP4193112B2 (ja) | 2003-02-10 | 2003-02-10 | 2端子回路素子測定装置およびコンタクトチェック方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4193112B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007206058A (ja) * | 2006-02-03 | 2007-08-16 | Keithley Instruments Inc | 接続システム |
JP2009229327A (ja) * | 2008-03-25 | 2009-10-08 | Yokogawa Electric Corp | 回路素子測定装置 |
JP2016102747A (ja) * | 2014-11-28 | 2016-06-02 | 株式会社アドバンテスト | 測定装置 |
JP2018112566A (ja) * | 2018-04-26 | 2018-07-19 | 株式会社アドバンテスト | 測定装置 |
CN108680793A (zh) * | 2018-07-10 | 2018-10-19 | 天津职业技术师范大学 | 一种纯电动汽车绝缘电阻检测电路及其检测方法 |
CN112666399A (zh) * | 2020-12-31 | 2021-04-16 | 江苏固德威电源科技股份有限公司 | 光伏阵列对地绝缘阻抗检测方法和装置 |
CN115314071A (zh) * | 2022-08-12 | 2022-11-08 | 程艳 | 一种全双工双向模拟前端混合收发器 |
US11637926B2 (en) | 2019-05-10 | 2023-04-25 | Internet Initiative Japan Inc. | Method, server, client and program for supporting calling |
-
2003
- 2003-02-10 JP JP2003032377A patent/JP4193112B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007206058A (ja) * | 2006-02-03 | 2007-08-16 | Keithley Instruments Inc | 接続システム |
JP4624974B2 (ja) * | 2006-02-03 | 2011-02-02 | キースリー インストルーメンツ インコーポレイテッド | 接続システム |
JP2009229327A (ja) * | 2008-03-25 | 2009-10-08 | Yokogawa Electric Corp | 回路素子測定装置 |
JP2016102747A (ja) * | 2014-11-28 | 2016-06-02 | 株式会社アドバンテスト | 測定装置 |
JP2018112566A (ja) * | 2018-04-26 | 2018-07-19 | 株式会社アドバンテスト | 測定装置 |
CN108680793A (zh) * | 2018-07-10 | 2018-10-19 | 天津职业技术师范大学 | 一种纯电动汽车绝缘电阻检测电路及其检测方法 |
CN108680793B (zh) * | 2018-07-10 | 2023-04-28 | 天津职业技术师范大学 | 一种纯电动汽车绝缘电阻检测电路及其检测方法 |
US11637926B2 (en) | 2019-05-10 | 2023-04-25 | Internet Initiative Japan Inc. | Method, server, client and program for supporting calling |
CN112666399A (zh) * | 2020-12-31 | 2021-04-16 | 江苏固德威电源科技股份有限公司 | 光伏阵列对地绝缘阻抗检测方法和装置 |
CN115314071A (zh) * | 2022-08-12 | 2022-11-08 | 程艳 | 一种全双工双向模拟前端混合收发器 |
Also Published As
Publication number | Publication date |
---|---|
JP4193112B2 (ja) | 2008-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915658B2 (ja) | 蓄電池セルの端子電圧及び内部インピーダンス測定回路 | |
JP2007514148A5 (ja) | ||
JP2003028900A (ja) | 非接触電圧測定方法およびその装置 | |
US7518385B2 (en) | Probe using high pass ground signal path | |
JP2004170314A (ja) | 試験装置、試験方法、及び電流測定器 | |
JPH0316626B2 (ja) | ||
JP4193112B2 (ja) | 2端子回路素子測定装置およびコンタクトチェック方法 | |
JP3479061B2 (ja) | 電流検出用抵抗器の実装構造および方法 | |
US6674295B1 (en) | Impedance measuring apparatus for electronic component | |
US11703549B2 (en) | Systems and methods for ground fault detection | |
JP2007003407A (ja) | インピーダンス測定方法及び装置 | |
CA2376732C (en) | A current-comparator-based four-terminal resistance bridge for power frequencies | |
JP3821057B2 (ja) | 2端子回路素子測定装置およびコンタクトチェック方法 | |
Zhang et al. | High-bandwidth shielded Rogowski coil current sensor for SiC MOSFET power module | |
US20080129306A1 (en) | Multi-Point, Multi-Parameter Data Acquisition For Multi-Layer Ceramic Capacitor Testing | |
CN106199285B (zh) | 任意交流载波下的电容特性测量设备及其测量方法 | |
JP2001050996A (ja) | プローブ接触状態検出方法およびプローブ接触状態検出装置 | |
Lai et al. | Quasi-balance four-terminal resistance bridge | |
JP3155310B2 (ja) | コンタクトチェック機能付二端子回路素子測定装置および被測定対象のコンタクトチェック方法 | |
CN219935963U (zh) | 一种数字电桥的电压电流测量通道和数字电桥 | |
CN105224003A (zh) | 集成电路 | |
RU2240571C1 (ru) | Устройство контроля технического состояния обмоток трансформатора | |
CN108736852A (zh) | 积分电路、电流传感器及断路器 | |
Filipovic-Grcic et al. | An Improved Method for Performance Testing of Partial Discharge Calibrators | |
JP3469160B2 (ja) | 接触検査の感度向上装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |