JP2016076155A - クロック信号生成回路 - Google Patents

Abstract

【課題】クロック信号の周波数拡散を簡易に実現する。
【解決手段】クロック信号生成回路２００は、自身が生成するクロック信号Ｓ１３の発振周波数をトリミングデータに応じて任意に調整するためのトリミング機能を備えたオシレータ１３０と；クロック信号Ｓ１３の発振周波数を調整するための基準トリミングデータＳ１２を動的に変化させて変調トリミングデータＳ２２を生成し、これをトリミングデータとしてオシレータ１３０に出力するトリミングデータ変調部２２０と；を有する。
【選択図】図６

Description

本発明は、クロック信号生成回路に関する。

電子機器の高機能化、高速化、ないしは、高集積化に伴い、これに搭載されるＬＳＩから放射される電磁波輻射（以下、ＥＭＩ［electro-magnetic interference］と呼ぶ）が問題となっている。民生機器に搭載されるＬＳＩはもちろんのこと、特に車載機器用のＬＳＩや産業機器用のＬＳＩに対してはＥＭＩに関する厳しい国際規格が存在し、その基準をクリアすることのできないＬＳＩは、車載機器や産業機器に搭載することができない。

ＥＭＩ対策の１つとして、ＳＳＣＧ［spread spectrum clock generator］回路が知られている。ＳＳＣＧ回路を用いてクロック信号の発振周波数を変調してやれば、クロック信号の発振周波数が固定である場合と比べてＥＭＩのピークを抑えることが可能となる。

図２０は、クロック信号生成回路の一従来例（一般的なＳＳＣＧ回路）を示すブロック図である。本従来例のクロック信号生成回路５００は、リファレンスクロックの入力を受けて変調クロックを出力する回路であり、リファレンス分周器５０１（分周比：１／Ｒ）と、プログラマブル分周器５０２（分周比：１／Ｎ）と、周波数位相比較器５０３と、チャージポンプ５０４と、フィルタ５０５と、Ｖ−Ｉ変換器５０６と、電圧制御発振器５０７と、を有する。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１４−１４３２３５号公報

しかしながら、上記従来例のクロック信号生成回路５００は、これを構成するために必要な回路ブロックが多い。そのため、回路面積の増大を許容することができないＬＳＩには、ＳＳＣＧ回路を実装することが困難であった。

本発明は、本願の発明者らにより見出された上記の課題に鑑み、クロック信号の周波数拡散を簡易に実現することのできるクロック信号生成回路を提供することを目的とする。

本明細書中に開示されているクロック信号生成回路は、自身が生成する第１クロック信号の発振周波数をトリミングデータに応じて任意に調整するためのトリミング機能を備えたオシレータと；前記第１クロック信号の発振周波数を調整するための基準トリミングデータを動的に変化させて変調トリミングデータを生成し、前記変調トリミングデータを前記トリミングデータとして前記オシレータに出力するトリミングデータ変調部と；を有する構成（第１の構成）とされている。

なお、第１の構成から成るクロック信号生成回路は、前記第１クロック信号のパルス数をカウントしてカウンタ値を出力するカウンタをさらに有し、前記トリミングデータ変調部は、前記カウンタ値に応じた周波数変化タイミングで前記変調トリミングデータのデータ値を切り替える構成（第２の構成）にするとよい。

また、第１の構成から成るクロック信号生成回路は、発振周波数が固定された第２クロック信号を生成する第２オシレータと、前記第２クロック信号のパルス数をカウントしてカウンタ値を出力するカウンタと、をさらに有し、前記トリミングデータ変調部は、前記カウンタ値に応じた周波数変化タイミングで前記変調トリミングデータのデータ値を切り替える構成（第３の構成）にするとよい。

また、第３の構成から成るクロック信号生成回路において、前記第２オシレータは、自身が生成する前記第２クロック信号の発振周波数を前記基準トリミングデータに応じて任意に調整するためのトリミング機能を備えている構成（第４の構成）にするとよい。

また、第３または第４の構成から成るクロック信号生成回路は、前記第１クロック信号と前記第２クロック信号の一方を選択して出力するセレクタをさらに有する構成（第５の構成）にするとよい。

また、第５の構成から成るクロック信号生成回路において、前記セレクタは、複数設けられている構成（第６の構成）にするとよい。

また、第１〜第６いずれかの構成から成るクロック信号生成回路は、不揮発性メモリ、ツェナーザップ法、ポリシリコンフューズ法、または、レーザーカット法を用いて、前記基準トリミングデータを保持するトリミングデータ保持部をさらに有する構成（第７の構成）にするとよい。

また、第１〜第７いずれかの構成から成るクロック信号生成回路において、前記トリミングデータ変調部は、前記基準トリミングデータを中心値として前記変調トリミングデータを変化させるセンタースプレッド、前記基準トリミングデータを上限値として前記変調トリミングデータを変化させるダウンスプレッド、或いは、前記基準トリミングデータを下限値として前記変調トリミングデータを変化させるアップスプレッドを行う構成（第８の構成）にするとよい。

また、第１〜第８いずれかの構成から成るクロック信号生成回路において、前記トリミングデータ変調部は、前記第１クロック信号の発振周波数に対する周波数拡散処理のオン／オフを設定する機能、前記周波数拡散処理における発振周波数の変調周期を設定する機能、ないしは、前記周波数拡散処理における発振周波数の変調幅を設定する機能を備えている構成（第９の構成）にするとよい。

また、本明細書中に開示されている電子機器は、第１〜第９いずれかの構成から成るクロック信号生成回路を有する構成（第１０の構成）とされている。

本明細書中に開示されているクロック信号生成回路によれば、クロック信号の周波数拡散を簡易に実現することが可能となる。

クロック信号生成回路の基本構成例を示すブロック図 オシレータ１３０の一構成例を示す回路図 トリミング機能部１３９の一構成例を示す回路図 トリミングデータの一設定例を示す図 オシレータ１３０のバリエーションを示すテーブル クロック信号生成回路の第１実施形態を示すブロック図 変調トリミングデータの第１変調例（センタースプレッド）を示す図 第１実施形態でのセンタースプレッド結果を示すタイミングチャート 変調トリミングデータの第２変調例（ダウンスプレッド）並びに第３変調例（アップスプレッド）を示す図 第１実施形態でのダウンスプレッド結果を示すタイミングチャート 第１実施形態でのアップスプレッド結果を示すタイミングチャート クロック信号生成回路の第２実施形態を示すブロック図 第２実施形態でのセンタースプレッド結果を示すタイミングチャート 第２実施形態でのダウンスプレッド結果を示すタイミングチャート 第２実施形態でのアップスプレッド結果を示すタイミングチャート クロック信号生成回路の第３実施形態を示すブロック図 携帯電話（スマートフォン）の外観図 デジタルスチルカメラの外観図 車両の外観図 クロック信号生成回路の一従来例を示すブロック図

＜基本構成＞
図１は、クロック信号生成回路の基本構成例を示すブロック図である。本構成例のクロック信号生成回路１００は、後述する周波数拡散機能を実装することが可能なベース回路（トリミング機能を備えたクロック信号生成回路）であり、トリミングデータ保持部１１０と、レジスタ１２０と、オシレータ１３０とを有する。

トリミングデータ保持部１１０は、不揮発性メモリ（本図ではＯＴＰＲＯＭ［one time programmable read only memory］）、ツェナーザップ法、ポリシリコンフューズ法、または、レーザーカット法など、周知の手法を用いてトリミングデータＳ１１を不揮発的に保持する。なお、トリミングデータＳ１１は、オシレータ１３０で生成されるクロック信号Ｓ１３の発振周波数ｆ１を任意に調整するためのデータ信号である。

レジスタ１２０は、トリミングデータ保持部１１０から読み出されたトリミングデータＳ１１をレジスタデータＳ１２として所定のアドレスに格納する。

オシレータ１３０は、クロック信号生成回路１００が搭載される電子機器の各部にクロック信号Ｓ１３を出力する。なお、オシレータ１３０は、自身が生成するクロック信号Ｓ１３の発振周波数ｆ１を、レジスタ１２０から読み出されたレジスタデータＳ１２（＝トリミングデータＳ１１）に応じて任意に調整するためのトリミング機能を備えている。

図２は、オシレータ１３０の一構成例を示す回路図である。本構成例のオシレータ１３０は、インバータ１３１〜１３４と、キャパシタ１３５及び１３６と、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ１３７と、トランスミッションゲート１３８と、トリミング機能部１３９と、を含む。

インバータ１３１の入力端は、トランジスタ１３７のドレインに接続されている。インバータ１３１の出力端は、インバータ１３２の入力端に接続されている。インバータ１３２の出力端は、インバータ１３３の入力端に接続されている。インバータ１３３の出力端は、トランスミッションゲート１３８の第１端に接続されている。トランスミッションゲート１３８の第２端は、クロック信号Ｓ１３の出力端とトリミング機能部１３９の入力端（ノードＡ）に各々接続されている。トリミング機能部１３９の出力端（ノードＢ）は、インバータ１３１の入力端に接続されている。このように、本構成例のオシレータ１３０では、３段のインバータ１３１〜１３３を含むリングオシレータが形成されている。ただし、遅延素子の段数については上記に限定されるものではない。

インバータ１３４の入力端とトランスミッションゲート１３８の非反転制御端は、いずれもイネーブル信号Ｓ１４の入力端に接続されている。インバータ１３４の出力端は、トランジスタ１３７のゲートとトランスミッションゲート１３８の反転制御端に各々接続されている。トランジスタ１３７のソースは、接地端に接続されている。キャパシタ１３５は、インバータ１３１の入力端と接地端との間に接続されている。キャパシタ１３６は、インバータ１３１の入力端とインバータ１３２の出力端との間に接続されている。このような回路構成により、イネーブル信号Ｓ１４がハイレベルであるときにクロック信号Ｓ１３の生成動作が許可状態（イネーブル状態）となり、イネーブル信号Ｓ１４がローレベルであるときにクロック信号Ｓ１３の生成動作が禁止状態（ディセーブル状態）となる。

トリミング機能部１３９は、発振周波数ｆ１の精度を向上させるために、レジスタデータＳ１２（＝トリミングデータＳ１１）に応じて、ＲＣフィルタの時定数τ（＝Ｒ×Ｃ）を切り替える。

図３は、トリミング機能部１３９の一構成例を示す回路図である。本構成例のトリミング機能部１３９は、抵抗Ｒ１〜Ｒｎ（抵抗値：Ｒ１＜Ｒ２＜…＜Ｒｎ）と、キャパシタＣ１〜Ｃｎと、インバータＩＮＶ１〜ＩＮＶｎと、トランスミッションゲートＳＷ１〜ＳＷｎと、を含む。本構成例のトリミング機能部１３９には、ｎビットのレジスタデータＳ１２（最下位ビット（Ｓ１２−１）〜最上位ビット（Ｓ１２−ｎ））が入力されている。

抵抗Ｒ１〜Ｒｎは、ノードＡとノードＢとの間に図示の順序で直列に接続されている。キャパシタＣ１〜Ｃｎは、それぞれ、抵抗Ｒ１〜Ｒｎと共にＲＣフィルタを形成するように、抵抗Ｒ１〜Ｒｎの各一端と接地端との間に接続されている。トランスミッションゲートＳＷ１〜ＳＷｎは、それぞれ、抵抗Ｒ１〜Ｒｎに対して並列に接続されている。インバータＩＮＶ１〜ＩＮＶｎの各入力端とトランスミッションゲートＳＷ１〜ＳＷｎの各非反転制御端は、それぞれ、レジスタデータＳ１２−１〜Ｓ１２−ｎの入力端に接続されている。インバータＩＮＶ１〜ＩＮＶｎの各出力端は、それぞれ、トランスミッションゲートＳＷ１〜ＳＷｎの反転制御端に接続されている。

例えば、レジスタデータＳ１２−１がローレベルである場合には、トランスミッションゲートＳＷ１がオフするので、抵抗Ｒ１とキャパシタＣ１から成るＲＣフィルタがノードＡとノードＢとの間に挿入された形となる。一方、レジスタデータＳ１２−１がハイレベルである場合には、トランスミッションゲートＳＷ１がオンして抵抗Ｒ１の両端間がショートされるので、抵抗Ｒ１とキャパシタＣ１から成るＲＣフィルタがノードＡとノードＢとの間に挿入されない形となる。レジスタデータＳ１２−２〜Ｓ１２−ｎについても同様である。従って、レジスタデータＳ１２−１〜Ｓ１２−ｎの論理レベルに応じて、ノードＡとノードＢとの間に挿入されるＲＣフィルタの時定数τを任意に切り替えることができる。なお、時定数τが大きいほど発振周波数ｆ１は低くなり、時定数τが小さいほど発振周波数ｆ１は高くなる。

図４は、トリミングデータＳ１１の一設定例を示す図である。なお、本図（ａ）欄及び（ｂ）欄に各々描写されているトリミングテーブルでは、トリミング前の発振周波数ｆ１とトリミングデータＳ１１（８ビット（ｎ＝８））とが一対一で対応付けられている。

発振周波数ｆ１を所望の目標値に合わせ込む際には、まずトリミング前の発振周波数ｆ１を測定し、その測定結果から図示のトリミングテーブルを参照してトリミングデータＳ１１のデータ値を決定した上で、当該データ値を持つトリミングデータＳ１１をトリミングデータ保持部１１０に保持させる、という一連の作業が行われる。

なお、図示のトリミングテーブルは、発振周波数ｆ１を５．００ＭＨｚに合わせ込むために用意されたものである。例えば、トリミング前の発振周波数ｆ１が元々５．００ＭＨｚと一致していた場合には、トリミングデータＳ１１のデータ値が「１０００００００」に設定される。このとき、トリミング機能部１３９では、最も抵抗値の高い抵抗Ｒ８の両端間のみがショートされる。この状態は、ＲＣフィルタの時定数τが設定可能レンジの中央値に設定された状態に相当する。

一方、トリミング前の発振周波数ｆ１が４．９８ＭＨｚであった場合には、（ａ）欄で示すように、トリミングデータＳ１１のデータ値が「１０００００１０」に設定される。このとき、トリミング機能部１３９では、最も抵抗値の高い抵抗Ｒ８だけでなく抵抗Ｒ２の両端間もショートされる。その結果、トリミング前の発振周波数ｆ１が元々５．００ＭＨｚであった場合と比べてＲＣフィルタの時定数τが小さくなるので、発振周波数ｆ１が４．９８ＭＨｚから５．００ＭＨｚに引き上げられる。

また、トリミング前の発振周波数ｆ１が５．０４ＭＨｚであった場合には、（ｂ）欄で示すように、トリミングデータＳ１１のデータ値が「０１１１１１００」に設定される。このとき、トリミング機能部１３９では、最も抵抗値の高い抵抗Ｒ８がＲＣフィルタに挿入され、これより抵抗値の低い抵抗Ｒ３〜Ｒ７（Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７＜Ｒ８）の各両端間がショートされる。その結果、トリミング前の発振周波数ｆ１が元々５．００ＭＨｚであった場合と比べてＲＣフィルタの時定数τが大きくなるので、発振周波数ｆ１が５．０４ＭＨｚから５．００ＭＨｚに引き下げられる。

上記のトリミング処理により、発振周波数ｆ１を所望の目標値に合わせ込むことができるので、発振周波数ｆ１の精度を向上することが可能となる。

図５は、上記のトリミング処理を適用することが可能なオシレータ１３０のバリエーションを示すテーブルである。

（ａ）欄のオシレータ１３０ａは、いわゆるウィーンブリッジ形ＲＣ発振回路であり、抵抗Ｒ１１〜Ｒ１４と、キャパシタＣ１１及びＣ１２と、オペアンプＡＭＰ１１と、を含む。抵抗Ｒ１１の第１端、抵抗Ｒ１２の第１端、及び、キャパシタＣ１１の第１端は、いずれもオペアンプＡＭＰ１１の非反転入力端（＋）に接続されている。抵抗Ｒ１１の第２端とキャパシタＣ１１の第２端は、いずれも接地端に接続されている。抵抗Ｒ１２の第２端は、キャパシタＣ１２の第１端に接続されている。キャパシタＣ１２の第２端は、オペアンプＡＭＰ１１の出力端に接続されている。抵抗Ｒ１３の第１端と抵抗Ｒ１４の第１端は、いずれもオペアンプＡＭＰ１１の反転入力端（−）に接続されている。抵抗Ｒ１３の第２端は、接地端に接続されている。抵抗Ｒ１４の第２端は、オペアンプＡＭＰ１１の出力端に接続されている。本構成例のオシレータ１３０ａでは、抵抗Ｒ１１と抵抗Ｒ１２との組み合わせ、若しくは、キャパシタＣ１１とキャパシタＣ１２との組み合わせで、それぞれの特性値を調整することにより、発振周波数ｆ１を可変制御することが可能である。

（ｂ）欄のオシレータ１３０ｂは、いわゆるコルピッツ形ＬＣ発振回路であり、ｎｐｎ型バイポーラトランジスタＱ２１と、コイルＬ２１と、キャパシタＣ２１及びＣ２２とを含む。トランジスタＱ２１のコレクタは、キャパシタＣ２１の第１端とコイルＬ２１の第１端にそれぞれ接続されている。トランジスタＱ２１のエミッタは、キャパシタＣ２１の第２端とキャパシタＣ２２の第１端にそれぞれ接続されている。トランジスタＱ２１のベースは、キャパシタＣ２２の第２端とコイルＬ２１の第２端にそれぞれ接続されている。本構成例のオシレータ１３０ｂでは、キャパシタＣ２１及びＣ２２の各容量値を調整することにより、発振周波数ｆ１を可変制御することが可能である。

（ｃ）欄のオシレータ１３０ｃは、図２の構成をより単純化したリングオシレータであり、インバータＩＮＶ３１〜ＩＮＶ３３を含む。本構成例のオシレータ１３０ｃでは、ＲＣフィルタの時定数τを切り替えるトリミング機能部１３９が省略されている。従って、発振周波数ｆ１は、インバータチェインを形成するインバータＩＮＶ３１〜ＩＮＶ３３の遅延量に依存して決定される。インバータＩＮＶ３１〜ＩＮＶ３３の遅延量は、インバータＩＮＶ３１〜ＩＮＶ３３に電力供給を行う電源の電流能力に応じて変化する。そこで、この電流能力を調整することにより、発振周波数ｆ１を可変制御することが可能である。

なお、図２及び図５で挙げたオシレータ１３０の回路構成は、あくまで例示であり、トリミング処理を適用することが可能であれば、いかなる回路構成を採用しても構わない。

＜第１実施形態＞
図６は、クロック信号生成回路の第１実施形態を示すブロック図である。第１実施形態のクロック信号生成回路２００は、先出の基本構成（図１）をベースとしつつ、トリミング機能を利用した周波数拡散機能を実装するための回路ブロックとして、カウンタ２１０とトリミングデータ変調部２２０が追加されている点に特徴を有する。そこで、先出の基本構成と同様の回路ブロックについては、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第１実施形態の特徴部分について重点的な説明を行う。

カウンタ２１０は、クロック信号Ｓ１３のパルス数をカウントしてカウンタ値Ｓ２１を出力する。

トリミングデータ変調部２２０は、カウンタ値Ｓ２１に応じた周波数変化タイミングでレジスタデータＳ１２（以下、説明の便宜上、基準トリミングデータＳ１２と呼ぶ）を動的に変化させることにより変調トリミングデータＳ２２を生成し、その変調トリミングデータＳ２２を基準トリミングデータＳ１２に代えてオシレータ１３０に出力する。具体的に述べると、トリミングデータ変調部２２０は、カウンタ値Ｓ２１が所定の上限値に達する毎に周波数変化タイミング信号（トリミングデータ変調部２２０の内部信号）のパルス生成を行い、そのパルスをトリガとして変調トリミングデータＳ２２のデータ値を切り替え、カウンタ値Ｓ２１をゼロ値にリセットする、という一連の動作を繰り返す。なお、トリミングデータ変調部２２０は、簡易なロジック回路により実装することが可能である。

上記したように、第１実施形態のクロック信号生成回路２００では、データ値が固定された基準トリミングデータＳ１２をそのままオシレータ１３０に入力するのではなく、基準トリミングデータＳ１２のデータ値を動的に変化させた変調トリミングデータＳ２２がオシレータ１３０に入力される。

このような構成とすることにより、回路規模の大きい従来のＳＳＣＧ回路（図２０を参照）を用いることなく、回路規模の小さいクロック信号生成回路１００（図１を参照）にカウンタ２１０とトリミングデータ変調部２２０を追加するだけで、発振周波数ｆ１の変調処理（周波数拡散処理）を実現することが可能となる。

なお、トリミングデータ変調部２２０には、設定信号Ｓ２３に応じて、発振周波数ｆ１に対する周波数拡散処理のオン／オフ（基準トリミングデータＳ１２をオシレータ１３０にスルー出力するか否か）を設定する機能、周波数拡散処理における発振周波数ｆ１の変調周期（カウンタ値Ｓ２１の上限値）を設定する機能、ないしは、周波数拡散処理における発振周波数ｆ１の変調幅（変調トリミングデータＳ２２における調整ステップの上限値及び下限値）を設定する機能などを持たせてもよい。設定信号Ｓ２３は、ＯＴＰＲＯＭから読み出してもよいし、レジスタ１２０から読み出してもよいし、或いは、装置外部から入力してもよい。

図７は、変調トリミングデータＳ２２の第１変調例（センタースプレッド）を示す図である。本図の例では、基準トリミングデータＳ１２を中心値として、変調トリミングデータＳ２２を上下に５ステップずつ変化させる場合を考える。

（ａ）欄で示すように、トリミング前の発振周波数ｆ１が４．９８ＭＨｚであった場合は、基準トリミングデータＳ１２のデータ値が「１０００００１０」に設定されている。従って、この基準トリミングデータＳ１２をオシレータ１３０にスルー出力してやれば、トリミング後の発振周波数ｆ１が５．００ＭＨｚに合わせ込まれる。

このとき、トリミングデータ変調部２２０は、基準トリミングデータＳ１２のデータ値（調整基準値に相当）を中心値として、変調トリミングデータＳ２２のデータ値を上下に５ステップずつ動的に変化させる。より具体的に述べると、トリミングデータ変調部２２０は、変調トリミングデータＳ２２のデータ値を上限値「１００００１１１」（＝調整基準値＋５ステップ）から下限値「０１１１１１０１」（＝調整基準値−５ステップ）まで動的に変化させる。その結果、発振周波数ｆ１が５．００ＭＨｚを中心値として周期的にスイングされる。

また、（ｂ）欄で示すように、トリミング前の発振周波数ｆ１が５．０４ＭＨｚであった場合には、基準トリミングデータＳ１２のデータ値が「０１１１１１００」に設定されている。従って、この基準トリミングデータＳ１２をオシレータ１３０にスルー出力してやれば、トリミング後の発振周波数ｆ１が５．００ＭＨｚに合わせ込まれる。

このとき、トリミングデータ変調部２２０は、基準トリミングデータＳ１２のデータ値（調整基準値に相当）を中心値として、変調トリミングデータＳ２２のデータ値を上下に５ステップずつ動的に変化させる。より具体的に述べると、トリミングデータ変調部２２０は、変調トリミングデータＳ２２のデータ値を上限値「１００００００１」（＝調整基準値＋５ステップ）から下限値「０１１１０１１１」（＝調整基準値−５ステップ）まで動的に変化させる。その結果、発振周波数ｆ１が５．００ＭＨｚを中心値として周期的にスイングされる。

なお、トリミング前の発振周波数ｆ１が目標値から大きく乖離していた場合には、基準トリミングデータＳ１２のデータ値がその最大値（１１１１１１１１）または最小値（００００００００）に近くなり、変調トリミングデータＳ２２をフルレンジ（上記の例では±５ステップ）でスイングさせることができなくなる。このような不具合を避けるためには、基準トリミングデータＳ１２をその最大値から最小値までフルレンジで設定可能とするのではなく、少なくともその最大値及び最小値からそれぞれ変調ステップ分（上記の例では５ステップ分）の設定禁止範囲を設けておくことが望ましい。

図８は、第１実施形態でのセンタースプレッド結果を示すタイミングチャートであり、上から順番に、発振周波数ｆ１、カウンタ用クロック（＝クロック信号Ｓ１３）、カウンタ値Ｓ２１、周波数変化タイミング信号、及び、周波数調整ビットが描写されている。

本図の例では、クロック信号Ｓ１３のパルスが３カウントされる毎に、周波数変化タイミング信号のトリガパルスが生成されており、このトリガパルスに同期して周波数調整ビットが＋５ステップから−５ステップまで１ステップずつ巡回的に切り替えられている。その結果、クロック信号Ｓ１３の発振周波数ｆ１は、その目標値を中心値として周期的に変化されることになる。

図９は、変調トリミングデータＳ２２の第２変調例（ダウンスプレッド）と第３変調例（アップスプレッド）を示す図である。本図の例では、基準トリミングデータＳ１２を上限値として変調トリミングデータＳ２２を下側にのみ８ステップ分だけ変化させる場合、及び、基準トリミングデータＳ１２を下限値として変調トリミングデータＳ２２を上側にのみ８ステップ分だけ変化させる場合を考える。

（ａ）欄及び（ｂ）欄で示すように、トリミング前の発振周波数ｆ１が４．９８ＭＨｚであった場合には、基準トリミングデータＳ１２のデータ値が「１０００００１０」に設定されている。従って、この基準トリミングデータＳ１２をオシレータ１３０にスルー出力してやれば、トリミング後の発振周波数ｆ１が５．００ＭＨｚに合わせ込まれる。

発振周波数ｆ１をダウンスプレッドさせる場合、トリミングデータ変調部２２０では、（ａ）欄で示すように、基準トリミングデータＳ１２のデータ値（調整基準値に相当）を上限値として、変調トリミングデータＳ２２のデータ値が下側にのみ８ステップ分だけ動的に変化される。より具体的に述べると、トリミングデータ変調部２２０は、変調トリミングデータＳ２２のデータ値を上限値「１０００００１０」（＝調整基準値）から下限値「０１１１１０１０」（＝調整基準値−８ステップ）まで動的に変化させる。その結果、発振周波数ｆ１が５．００ＭＨｚを上限値として周期的にスイングされる。

一方、発振周波数ｆ１をアップスプレッドさせる場合、トリミングデータ変調部２２０では、（ｂ）欄で示すように、基準トリミングデータＳ１２のデータ値（調整基準値に相当）を下限値として、変調トリミングデータＳ２２のデータ値が上側にのみ８ステップ分だけ動的に変化される。より具体的に述べると、トリミングデータ変調部２２０は、変調トリミングデータＳ２２のデータ値を上限値「１０００１０１０」（＝調整基準値＋８ステップ）から下限値「１０００００１０」（＝調整基準値）まで動的に変化させる。その結果、発振周波数ｆ１が５．００ＭＨｚを下限値として周期的にスイングされる。

図１０は、第１実施形態でのダウンスプレッド結果を示すタイミングチャートであり、上から順番に、発振周波数ｆ１、カウンタ用クロック（＝クロック信号Ｓ１３）、カウンタ値Ｓ２１、周波数変化タイミング信号、及び、周波数調整ビットが描写されている。

本図の例では、クロック信号Ｓ１３のパルスが３カウントされる毎に、周波数変化タイミング信号のトリガパルスが生成されており、このトリガパルスに同期して周波数調整ビットが０ステップから−８ステップまで１ステップずつ巡回的に切り替えられている。その結果、クロック信号Ｓ１３の発振周波数ｆ１は、その目標値を上限値として周期的に変化されることになる。

図１１は、第１実施形態でのアップスプレッド結果を示すタイミングチャートであり、上から順番に、発振周波数ｆ１、カウンタ用クロック（＝クロック信号Ｓ１３）、カウンタ値Ｓ２１、周波数変化タイミング信号、及び、周波数調整ビットが描写されている。

本図の例では、クロック信号Ｓ１３のパルスが３カウントされる毎に、周波数変化タイミング信号のトリガパルスが生成されており、このトリガパルスに同期して周波数調整ビットが０ステップから＋８ステップまで１ステップずつ巡回的に切り替えられている。その結果、クロック信号Ｓ１３の発振周波数ｆ１は、その目標値を下限値として周期的に変化されることになる。

このように、第１実施形態のクロック信号生成回路２００では、発振周波数ｆ１のトリミング機能を活用することにより、極めて簡易に発振周波数ｆ１の周波数拡散機能を実装することができる。ただし、第１実施形態のクロック信号生成回路２００では、クロック信号Ｓ１３のパルス数に応じて周波数変化タイミングを決定しているので、発振周波数ｆ１の変調周期にも周波数拡散処理の影響が及んでしまう。すなわち、発振周波数ｆ１が高いほど変調周期が短くなり、発振周波数ｆ１が低いほど変調周期が長くなる。その結果、発振周波数ｆ１の時間平均値が低周波数側に偏ってしまう。

＜第２実施形態＞
図１２は、クロック信号生成回路の第２実施形態を示すブロック図である。第２実施形態のクロック信号生成回路３００は、先出の第１実施形態（図６）をベースとしつつ、発振周波数ｆ１の偏りを防ぐための回路ブロックとして、オシレータ３１０が追加されている点に特徴を有する。そこで、先出の第１実施形態と同様の回路ブロックについては、図６と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。

オシレータ３１０は、カウンタ２１０に対して発振周波数ｆ２が固定されたクロック信号Ｓ３１を出力する。なお、オシレータ３１０は、自身が生成するクロック信号Ｓ３１の発振周波数ｆ２を基準トリミングデータＳ１２に応じて任意に調整するためのトリミング機能を備えている。オシレータ３１０の回路構成としては、オシレータ１３０と同様の回路構成（先出の図２または図５を参照）を採用すればよいので重複した説明は割愛する。

カウンタ２１０は、発振周波数ｆ１に周波数変調処理（周波数拡散処理）が掛けられたクロック信号Ｓ１３ではなく、発振周波数ｆ２が固定されたクロック信号Ｓ３１のパルス数をカウントしてカウンタ値２１を出力する。トリミングデータ変調部２２０は、カウンタ値Ｓ２１に応じた周波数変化タイミングで変調トリミングデータＳ２２のデータ値を切り替える。

上記したように、発振周波数ｆ１の偏りが許容できない場合には、クロック信号Ｓ１３を生成するためのオシレータ１３０に加えて、周波数変化タイミングを決定するためのオシレータ３１０を別系統で用意し、オシレータ３１０で生成されるクロック信号Ｓ３１に周波数変調処理（周波数拡散処理）の影響が及ばないようにすればよい。

このような構成とすることにより、カウンタ値Ｓ２１のインクリメント周期が一定となり、延いては、周波数変化タイミングが一定となる。従って、発振周波数ｆ１が高周波数に設定される期間と低周波数に設定される期間が等しくなるので、発振周波数ｆ１の偏りが解消される。

なお、オシレータ３１０は、従来のＳＳＣＧ回路（図２０を参照）と比べて非常に小面積である。従って、オシレータ３１０を１つ余分に実装したとしても、従来のＳＳＣＧ回路を実装する場合に比べれば、回路規模を大幅に縮小することが可能となる。

図１３〜図１５は、それぞれ、第２実施形態でのセンタースプレッド結果、ダウンスプレッド結果、及び、アップスプレッド結果を示すタイミングチャートであり、いずれも上から順に、発振周波数ｆ１、カウンタ用クロック（＝クロック信号Ｓ３１）、カウンタ値Ｓ２１、周波数変化タイミング信号、及び、周波数調整ビットが描写されている。

いずれの図においても、クロック信号Ｓ３１のパルスが３カウントされる毎に、周波数変化タイミング信号のトリガパルスが生成されており、このトリガパルスに同期して周波数調整ビットが１ステップずつ巡回的に切り替えられている。なお、クロック信号Ｓ３１の発振周波数ｆ２が一定なので、発振周波数ｆ１が高周波数に設定される期間と低周波数に設定される期間が等しくなっていることが分かる。

＜第３実施形態＞
図１６は、クロック信号生成回路の第３実施形態を示すブロック図である。第３実施形態のクロック信号生成回路４００は、先出の第２実施形態（図１２）をベースとしつつ、クロック信号Ｓ３１をより有効活用するための回路ブロックとして、セレクタ４１０及び４２０が追加されている点に特徴を有する。そこで、先出の第２実施形態と同様の回路ブロックについては、図１２と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分について重点的な説明を行う。

セレクタ４１０は、セレクタ制御信号Ｓ４３に応じてクロック信号Ｓ１３とクロック信号Ｓ３１の一方をクロック信号Ｓ４１として選択し、これを第１回路ブロック（不図示）に出力する。

セレクタ４２０は、セレクタ制御信号Ｓ４３に応じてクロック信号Ｓ１３とクロック信号Ｓ３１の一方をクロック信号Ｓ４２として選択し、これを第２回路ブロック（不図示）に出力する。

セレクタ制御信号Ｓ４３は、ＯＴＰＲＯＭから読み出してもよいし、レジスタ１２０から読み出してもよいし、或いは、装置外部から入力してもよい。

このような構成とすることにより、第１回路ブロックと第２回路ブロックのそれぞれに対して、周波数変調が掛けられたクロック信号Ｓ１３と周波数変調が掛けられていないクロック信号Ｓ３１のうち、より適切な方を任意に選択して出力することが可能となる。

特に、セレクタを複数用意することにより、複数の回路ブロック毎にクロック信号の周波数変調を掛けるか否かを選択することが可能となる。また、一度クロック信号に周波数変調を掛けてＥＭＩの低減効果を確認した後で、恒常的に周波数変調を掛けるべきか否かを判断することも可能となる。

＜電子機器への適用＞
図１７及び図１８は、それぞれ、スマートフォンＸ及びデジタルスチルカメラＹの外観図である。例えば、これらの電子機器に各々組み込まれる表示パネル駆動用ドライバＬＳＩに先述のクロック信号生成回路を搭載すれば、面積の大きいＳＳＣＧ回路を実装することなく、簡易にＥＭＩ対策を施すことが可能となる。

＜車両への適用＞
図１９は、車両Ｚの一構成例を示す外観図である。本構成例の車両Ｚは、不図示のバッテリと、バッテリから電源電圧の供給を受けて動作する種々の電子機器Ｚ１１〜Ｚ１８とを搭載している。なお、本図における電子機器Ｚ１１〜Ｚ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｚ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｚ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｚ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｚ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

電子機器Ｚ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｚ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｚに組み込まれている電子機器である。

電子機器Ｚ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｚに装着される電子機器である。

電子機器Ｚ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先述のクロック信号生成回路は、電子機器Ｚ１１〜Ｚ１８のいずれにも組み込むことが可能である。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、発振周波数のトリミング機能を備えたクロック信号生成回路全般に利用することが可能である。

１００〜４００ クロック信号生成回路
１１０ トリミングデータ保持部
１２０ レジスタ
１３０、１３０ａ〜１３０ｃ オシレータ
１３１〜１３４ インバータ
１３５、１３６ キャパシタ
１３７ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１３８ トランスミッションゲート
１３９ トリミング機能部
２１０ カウンタ
２２０ トリミングデータ変調部
３１０ オシレータ
４１０、４２０ セレクタ
Ｒ１〜Ｒｎ、Ｒ１１〜Ｒ１４ 抵抗
Ｃ１〜Ｃｎ、Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２ キャパシタ
ＩＮＶ１〜ＩＮＶｎ、ＩＮＶ３１〜ＩＮＶ３３ インバータ
ＳＷ１〜ＳＷｎ トランスミッションゲート
ＡＭＰ１１ オペアンプ
Ｑ２１ ｎｐｎ型バイポーラトランジスタ
Ｌ２１ コイル
Ｘ スマートフォン
Ｙ デジタルスチルカメラ
Ｚ 車両
Ｚ１１〜Ｚ１８ 電子機器

Claims (10)

1. 自身が生成する第１クロック信号の発振周波数をトリミングデータに応じて任意に調整するためのトリミング機能を備えたオシレータと；
   前記第１クロック信号の発振周波数を調整するための基準トリミングデータを動的に変化させて変調トリミングデータを生成し、前記変調トリミングデータを前記トリミングデータとして前記オシレータに出力するトリミングデータ変調部と；
   を有することを特徴とするクロック信号生成回路。
2. 前記第１クロック信号のパルス数をカウントしてカウンタ値を出力するカウンタをさらに有し、
   前記トリミングデータ変調部は、前記カウンタ値に応じた周波数変化タイミングで前記変調トリミングデータのデータ値を切り替えることを特徴とする請求項１に記載のクロック信号生成回路。
3. 発振周波数が固定された第２クロック信号を生成する第２オシレータと、
   前記第２クロック信号のパルス数をカウントしてカウンタ値を出力するカウンタと、
   をさらに有し、
   前記トリミングデータ変調部は、前記カウンタ値に応じた周波数変化タイミングで前記変調トリミングデータのデータ値を切り替えることを特徴とする請求項１に記載のクロック信号生成回路。
4. 前記第２オシレータは、自身が生成する前記第２クロック信号の発振周波数を前記基準トリミングデータに応じて任意に調整するためのトリミング機能を備えていることを特徴とする請求項３に記載のクロック信号生成回路。
5. 前記第１クロック信号と前記第２クロック信号の一方を選択して出力するセレクタをさらに有することを特徴とする請求項３または請求項４に記載のクロック信号生成回路。
6. 前記セレクタは、複数設けられていることを特徴とする請求項５に記載のクロック信号生成回路。
7. 不揮発性メモリ、ツェナーザップ法、ポリシリコンフューズ法、または、レーザーカット法を用いて前記基準トリミングデータを保持するトリミングデータ保持部をさらに有することを特徴とする請求項１〜請求項６のいずれか一項に記載のクロック信号生成回路。
8. 前記トリミングデータ変調部は、前記基準トリミングデータを中心値として前記変調トリミングデータを変化させるセンタースプレッド、前記基準トリミングデータを上限値として前記変調トリミングデータを変化させるダウンスプレッド、或いは、前記基準トリミングデータを下限値として前記変調トリミングデータを変化させるアップスプレッドを行うことを特徴とする請求項１〜請求項７のいずれか一項に記載のクロック信号生成回路。
9. 前記トリミングデータ変調部は、前記第１クロック信号の発振周波数に対する周波数拡散処理のオン／オフを設定する機能、前記周波数拡散処理における発振周波数の変調周期を設定する機能、ないしは、前記周波数拡散処理における発振周波数の変調幅を設定する機能を備えていることを特徴とする請求項１〜請求項８のいずれか一項に記載のクロック信号生成回路。
10. 請求項１〜請求項９のいずれか一項に記載のクロック信号生成回路を有することを特徴とする電子機器。