CN110830041B - 占空比50%的连续整数分频器及包括其的锁相环电路 - Google Patents

占空比50%的连续整数分频器及包括其的锁相环电路 Download PDF

Info

Publication number
CN110830041B
CN110830041B CN201911162944.8A CN201911162944A CN110830041B CN 110830041 B CN110830041 B CN 110830041B CN 201911162944 A CN201911162944 A CN 201911162944A CN 110830041 B CN110830041 B CN 110830041B
Authority
CN
China
Prior art keywords
flip
clock signal
flop
duty cycle
continuous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911162944.8A
Other languages
English (en)
Other versions
CN110830041A (zh
Inventor
张宁
刘玉春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201911162944.8A priority Critical patent/CN110830041B/zh
Publication of CN110830041A publication Critical patent/CN110830041A/zh
Priority to US16/857,617 priority patent/US10972112B1/en
Application granted granted Critical
Publication of CN110830041B publication Critical patent/CN110830041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/70—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is an odd number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及占空比50％的连续整数分频器及包括其的锁相环电路，涉及半导体集成电路设计，通过在现有的占空比非50％的连续整数分频器的外围添加D触发器单元和逻辑门电路，对占空比非50％的连续整数分频器输出的占空比非50％的连续分频时钟信号进行延时及逻辑运算即可实现占空比为50％的任意连续分频的时钟信号，首先电路结构简单，其次在现有电路的外围添加模块，因此成本低，再次其可根据需求选择添加的外围电路模块的个数而实现任意分频，因此适用性强。

Description

占空比50％的连续整数分频器及包括其的锁相环电路
技术领域
本发明涉及半导体集成电路设计，尤其涉及占空比50％的连续整数分频器及包括其的锁相环电路。
背景技术
为了使不同电子部件或装置之间的信号处理同步，通常采用系统时钟来为装置时序以用于不同部件或装置之间的适当的数据或信号操作。通常，通过锁相环(PLL)来建立系统时钟。
因此，在模拟电路中广泛地使用锁相环电路，在锁相环电路中会用到M分频器、N分频器和O分频器；目前现有技术能够实现的是M、N分频器连续分频，但是占空比不是50％，而是为1与M、N分频器的分频数的商；O分频能够实现占空比50％的分频，但是只能1、2、4、8……2n-1分频，其中n为2进制的bit位。随着科技的进步，客户需求越来越高，这些都限制了锁相环的使用。例如，有的客户会要求锁相环的输出能够实现连续整数分频并且占空比为50％。
发明内容
本发明的目的在于提供一种占空比50％的连续整数分频器，以增强分频器的适用性。
本发明提供的一种占空比50％的连续整数分频器，包括：占空比非50％的连续整数分频器，用于接收一时钟信号CLK和一输入控制信号CB，输出占空比非50％的连续分频时钟信号CLK1；D触发器单元，接收所述时钟信号CLK和所述占空比非50％的连续分频时钟信号CLK1，输出至少一时钟信号CLKx，x为大于1的整数；以及逻辑或门，接收所述占空比非50％的连续分频时钟信号CLK1及所述至少一时钟信号CLKx，输出占空比为50％的输出时钟信号CLKout。
更进一步的，所述时钟信号CLK为占空比为50％的连续脉冲时钟信号，所述至少一时钟信号CLKx为占空比非50％的连续分频时钟信号，并所述至少一时钟信号CLKx为对占空比非50％的连续分频时钟信号CLK1延时后的时钟信号。
更进一步的，所述时钟信号CLK的频率大于占空比非50％的连续分频时钟信号CLK1的频率以及所述至少一时钟信号CLKx的频率，占空比为50％的输出时钟信号CLKout的频率与占空比非50％的连续分频时钟信号CLK1的频率相同。
更进一步的，所述占空比非50％的连续整数分频器的分频数与占空比50％的连续整数分频器的分频数相同。
更进一步的，所述占空比非50％的连续整数分频器的分频数由输入控制信号CB控制。
更进一步的，所述D触发器单元包括至少一个D触发器，所述至少一个D触发器级联连接，第一个D触发器接收所述占空比非50％的连续分频时钟信号CLK1和所述时钟信号CLK，用于将所述占空比非50％的连续分频时钟信号CLK1延时，输出第一延时时钟信号CLK2，后续的每一D触发器连接位于其前的一D触发器，并其D输入端接收来自位于其前的D触发器的Q端的输出信号和所述时钟信号CLK，并将位于其前的D触发器的Q端的输出信号延时，依次输出第二延时时钟信号CLK3至第X-1延时时钟信号CLKx。
更进一步的，占空比50％的连续整数分频器的分频数n为偶数时，所述D触发器的个数为(n-2)/2，n为大于2的偶数。
更进一步的，所述(n-2)/2个D触发器为上升沿触发的D触发器。
更进一步的，所述D触发器单元中的每一上升沿触发的D触发器的Q输出端经一开关连接所述逻辑或门的输入端，以选择地输出第一延时时钟信号CLK2至第X-1延时时钟信号CLKx至所述逻辑或门。
更进一步的，占空比50％的连续整数分频器的分频数n为奇数时，所述D触发器的个数为[(n-3)/2]+1，n为大于等于3的奇数。
更进一步的，其中(n-3)/2个D触发器为上升沿触发的D触发器，其中一个D触发器为下降沿触发的D触发器。
更进一步的，所述下降沿触发的D触发器包括一非门和一上升沿触发的D触发器，所述非门接收所述时钟信号CLK，将所述时钟信号CLK取反后输出至上升沿触发的D触发器的时钟信号端，而由非门和一上升沿触发的D触发器构成下降沿触发的D触发器。
更进一步的，所述下降沿触发的D触发器为D触发器单元120的最后一级，用于输出第X-1延时时钟信号CLKx。
更进一步的，所述D触发器单元中的每一上升沿触发的D触发器的Q输出端经一开关连接所述逻辑或门的输入端，以选择地输出第一延时时钟信号CLK2至第X-2延时时钟信号CLKx-1至所述逻辑或门，并所有上升沿触发的D触发器的Q输出端和占空比非50％的连续整数分频器的输出端经一选通开关连接下降沿触发的D触发器的D输入端，用于选择所有上升沿触发的D触发器和占空比非50％的连续整数分频器中的一者的输出端输出的时钟信号输入至下降沿触发的D触发器的输入端。
更进一步的，所述D触发器的个数随占空比50％的连续整数分频器的分频数n增加，n为大于等于2的整数。
更进一步的，占空比50％的连续整数分频器的分频数为n，n为大于等于2的整数，级联连接的所述D触发器的个数为(n-1)/2，其中前面的[(n-1)/2]-1个D触发器为上升沿触发的D触发器，最后一个D触发器为下降沿触发的D触发器，所述下降沿触发的D触发器为D触发器单元的最后一级，所述D触发器单元中的每一D触发器的Q输出端经一开关连接所述逻辑或门的输入端，以选择地输出第一延时时钟信号CLK2至第X-1延时时钟信号CLKx至所述逻辑或门，并包括一选通开关，选通开关连接下降沿触发的D触发器的D输入端，以选择连通第一延时时钟信号CLK2至第X-1延时时钟信号CLKx以及占空比非50％的连续分频时钟信号CLK1中的任意一个。
更进一步的，所述占空比非50％的连续整数分频器为M分频器，其输出占空比非50％的连续分频时钟信号。
更进一步的，所述占空比非50％的连续整数分频器为N分频器，其输出占空比非50％的连续分频时钟信号。
本发明还提供一种锁相环电路，包括：N分频器，用于接收参考时钟信号CLK_REF；鉴频检相器，连接N分频器的输出端，用于接收N分频器的输出信号；电荷泵，连接鉴频检相器的输出端，用于接收鉴频检相器的输出信号；滤波器，连接电荷泵的输出端，用于接收电荷泵的输出信号；压控振荡器，连接滤波器的输出端，用于接收滤波器的输出信号；M分频器，其输入端连接压控振荡器的输出端，其输出端连接鉴频检相器的输入端，用于将压控振荡器的输出信号反馈至鉴频检相器；以及占空比50％的连续整数分频器，其输入端连接压控振荡器的输出端，其输出端输出锁相环电路输出信号PLL_OUT。
更进一步的，所述占空比50％的连续整数分频器为权利要求1所述的占空比50％的连续整数分频器。
本发明提供的占空比50％的连续整数分频器及包括其的锁相环电路，通过在现有的占空比非50％的连续整数分频器的外围添加D触发器单元和逻辑门电路，对占空比非50％的连续整数分频器输出的占空比非50％的连续分频时钟信号进行延时及逻辑运算即可实现占空比为50％的任意连续分频的时钟信号，首先电路结构简单，其次在现有电路的外围添加模块，因此成本低，再次其可根据需求选择添加的外围电路模块的个数而实现任意分频，因此适用性强。
附图说明
图1为本发明一实施例的占空比50％的连续整数分频器的电路示意图。
图2为本发明一实施例的七分频器的电路结构示意图。
图3为如图2所示的七分频器的波形图。
图4为本发明另一实施例的占空比50％的连续整数分频器的示意图。
图5为本发明另一实施例的占空比50％的连续整数分频器的示意图。
图6为本发明另一实施例的占空比50％的连续整数分频器的示意图。
图7为一实施例的占空比非50％的连续整数分频器的示意图。
图8为SCB_LSB模块结构示意图。
图9为SCB_BIT模块结构示意图。
图10为SCB_UF模块结构。
图11为3_bit分频器的原理图。
图12为图11所示的分频器的时序图。
图13为4_bit分频器的原理图。
图14为图13所示的分频器的时序图。
图15为本发明一实施例的锁相环电路的示意图。
图中主要元件附图标记说明如下：
110、占空比非50％的连续整数分频器；120、D触发器单元；130、逻辑或门。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明一实施例中，在于提供一种占空比50％的连续整数分频器。具体的，可参阅图1，图1为本发明一实施例的占空比50％的连续整数分频器的电路示意图，如图1所示该占空比50％的连续整数分频器包括：占空比非50％的连续整数分频器110，用于接收一时钟信号CLK和一输入控制信号CB，输出占空比非50％的连续分频时钟信号CLK1；D触发器单元120，接收所述时钟信号CLK和所述占空比非50％的连续分频时钟信号CLK1，输出至少一时钟信号CLKx，x为大于1的整数；以及逻辑或门130，接收所述占空比非50％的连续分频时钟信号CLK1及所述至少一时钟信号CLKx，输出占空比为50％的输出时钟信号CLKout。
具体的，在本发明一实施例中，时钟信号CLK为占空比为50％的连续脉冲时钟信号，所述至少一时钟信号CLKx为占空比非50％的连续分频时钟信号，并所述至少一时钟信号CLKx为对占空比非50％的连续分频时钟信号CLK1延时后的时钟信号。
具体的，在本发明一实施例中，时钟信号CLK的频率大于占空比非50％的连续分频时钟信号CLK1的频率以及所述至少一时钟信号CLKx的频率，占空比为50％的输出时钟信号CLKout的频率与占空比非50％的连续分频时钟信号CLK1的频率相同。具体的，在本发明一实施例中，所述占空比非50％的连续整数分频器110的分频数与占空比50％的连续整数分频器的分频数相同。具体的，在本发明一实施例中，所述占空比非50％的连续整数分频器110的分频数由输入控制信号CB控制。
具体的，在本发明一实施例中，所述D触发器单元120包括至少一个D触发器，所述至少一个D触发器级联连接，第一个D触发器接收所述占空比非50％的连续分频时钟信号CLK1和所述时钟信号CLK，用于将所述占空比非50％的连续分频时钟信号CLK1延时，输出第一延时时钟信号CLK2，后续的每一D触发器连接位于其前的一D触发器，并其D输入端接收来自位于其前的D触发器的Q端的输出信号和所述时钟信号CLK，并将位于其前的D触发器的Q端的输出信号延时，依次输出第二延时时钟信号CLK3至第X-1延时时钟信号CLKx。
具体的，在本发明一实施例中，占空比50％的连续整数分频器的分频数n为偶数时，所述D触发器的个数为(n-2)/2，n为大于2的偶数。更具体的，在本发明一实施例中，所述(n-2)/2个D触发器为上升沿触发的D触发器。具体的，在本发明一实施例中，所述D触发器单元120中的每一上升沿触发的D触发器的Q输出端经一开关连接逻辑或门130的输入端，以选择地输出第一延时时钟信号CLK2至第X-1延时时钟信号CLKx至逻辑或门130，如此可实现不同的偶数分频。
具体的，在本发明一实施例中，占空比50％的连续整数分频器的分频数n为奇数时，所述D触发器的个数为[(n-3)/2]+1，n为大于等于3的奇数。更具体的，在本发明一实施例中，其中(n-3)/2个D触发器为上升沿触发的D触发器，其中一个D触发器为下降沿触发的D触发器。具体的，在本发明一实施例中，下降沿触发的D触发器包括一非门和一上升沿触发的D触发器，所述非门接收所述时钟信号CLK，将所述时钟信号CLK取反后输出至上升沿触发的D触发器的时钟信号端，而由非门和一上升沿触发的D触发器构成下降沿触发的D触发器。具体的，在本发明一实施例中，所述下降沿触发的D触发器为D触发器单元120的最后一级，用于输出第X-1延时时钟信号CLKx。具体的，在本发明一实施例中，所述D触发器单元120中的每一上升沿触发的D触发器的Q输出端经一开关连接逻辑或门130的输入端，以选择地输出第一延时时钟信号CLK2至第X-2延时时钟信号CLKx-1至逻辑或门130，并所有上升沿触发的D触发器的Q输出端和占空比非50％的连续整数分频器110的输出端经一选通开关连接下降沿触发的D触发器的D输入端，用于选择所有上升沿触发的D触发器和占空比非50％的连续整数分频器110中的一者的输出端输出的时钟信号输入至下降沿触发的D触发器的输入端，如此可实现不同的奇数分频。
具体的，在本发明一实施例中，所述D触发器的个数随占空比50％的连续整数分频器的分频数n增加，n为大于等于2的整数。具体的，在本发明一实施例中，占空比50％的连续整数分频器的分频数为n，n为大于等于2的整数，级联连接的所述D触发器的个数为(n-1)/2，其中前面的[(n-1)/2]-1个D触发器为上升沿触发的D触发器，最后一个D触发器为下降沿触发的D触发器，所述下降沿触发的D触发器为D触发器单元120的最后一级，所述D触发器单元120中的每一D触发器的Q输出端经一开关连接逻辑或门130的输入端，以选择地输出第一延时时钟信号CLK2至第X-1延时时钟信号CLKx至逻辑或门130，并包括一选通开关，选通开关连接下降沿触发的D触发器的D输入端，以选择连通第一延时时钟信号CLK2至第X-1延时时钟信号CLKx以及占空比非50％的连续分频时钟信号CLK1中的任意一个，如此可实现任意不同的分频数，如偶数分频和奇数分频。
具体的，以七分频为例，请参阅图2，图2为本发明一实施例的七分频器的电路结构示意图，如图2所示，为实现七分频，所述D触发器单元120包括(n-1)/2＝(7-1)/2＝3个D触发器级联，其中第一个D触发器121和第二个D触发器122为上升沿触发的D触发器，最后一个D触发器为下降沿触发的D触发器122，并请参阅图3，图3为如图2所示的七分频器的波形图，如图3所示，时钟信号CLK为占空比为50％的连续脉冲时钟信号，占空比非50％的连续整数分频器110接收时钟信号CLK和输入控制信号CB，经输入信号CB控制实现七分频，输出占空比非50％的七分频时钟信号CLK1，也即时钟信号CLK的频率大于占空比非50％的连续分频时钟信号CLK1的频率，时钟信号CLK2为经上升沿触发的D触发器121对时钟信号CLK1延时一个脉冲周期后的时钟信号，时钟信号CLK3为经上升沿触发的D触发器122对时钟信号CLK2延时一个脉冲周期后的时钟信号，时钟信号CLK4为经下降沿触发的D触发器123对时钟信号CLK3延时半个时钟周期后的时钟信号，将时钟信号CLK1、时钟信号CLK2、时钟信号CLK3和时钟信号CLK4经逻辑或门130后输出输出占空比为50％的输出时钟信号CLKout，也即占空比为50％的输出时钟信号CLKout的频率与占空比非50％的连续分频时钟信号CLK1的频率相同，只是经本发明的D触发器单元120延时，以及逻辑或门130进行运算后获得了占空比为50％的输出时钟信号CLKout，如此通过在现有的占空比非50％的连续整数分频器110的外围通过简单的添加D触发器单元和逻辑门电路即可实现占空比为50％的任意分频的时钟信号。
如图2所示的占空比50％的连续整数分频器的分频数7为奇数，所述D触发器包括两个上升沿触发的D触发器121和122，一个下降沿触发的D触发器123。下降沿触发的D触发器包括一非门和一上升沿触发的D触发器，所述非门接收所述时钟信号CLK，将所述时钟信号CLK取反后输出至上升沿触发的D触发器的时钟信号端，而由非门和一上升沿触发的D触发器构成下降沿触发的D触发器。
具体的，更进一步的，请参阅图4，图4为本发明另一实施例的占空比50％的连续整数分频器的示意图，如图4在如图2所示的分频数为7的分频器的基础上添加选通开关S1和开关S2和开关S3，具体的，如图4所示，D触发器单元120中的上升沿触发的D触发器121的Q输出端经开关S2连接逻辑或门130的输入端，上升沿触发的D触发器122的Q输出端经开关S3连接逻辑或门130的输入端，以选择地输出第一延时时钟信号CLK2和第二延时时钟信号CLK3至逻辑或门130，并D触发器单元120中的上升沿触发的D触发器121和上升沿触发的D触发器122的Q输出端和占空比非50％的连续整数分频器110的输出端经一选通开关S1连接下降沿触发的D触发器的D输入端，用于选择上升沿触发的D触发器121、上升沿触发的D触发器122的Q输出端和占空比非50％的连续整数分频器110中的一者的输出端输出的时钟信号输入至下降沿触发的D触发器的输入端，如此可实现不同的奇数分频。如采用图4所示的分频器实现5分频，则选通开关S1选择连通上升沿触发的D触发器121的Q输出端，并控制开关S3关断，开关S2导通，则第二延时时钟信号CLK3不输出至逻辑或门130，第一延时时钟信号CLK2和时钟信号CLK1输出至逻辑或门130，并下降沿触发的D触发器123对第一延时时钟信号CLK2延时半个时钟后输出至逻辑或门130，如此实现五分频。如采用图4所示的分频器实现3分频，则选通开关S1选择连通占空比非50％的连续整数分频器110的输出端，并控制开关S2和S3关断，则第一延时时钟信号CLK2和第二延时时钟信号CLK3不输出至逻辑或门130，时钟信号CLK1输出至逻辑或门130，并下降沿触发的D触发器123对时钟信号CLK1延时半个时钟周期后输出至逻辑或门130，如此实现三分频。
具体的，更进一步的，请参阅图5，图5为本发明另一实施例的占空比50％的连续整数分频器的示意图，如图5所示的分频数可实现6分频器，如添加开关S2和S3可实现4分频和2分频，具体的，如图5所示，D触发器单元120中的上升沿触发的D触发器121的Q输出端经开关S2连接逻辑或门130的输入端，上升沿触发的D触发器122的Q输出端经开关S3连接逻辑或门130的输入端，以选择地输出第一延时时钟信号CLK2和第二延时时钟信号CLK3至逻辑或门130，如此可实现不同的偶数分频。如采用图5所示的分频器，若开关S2和S3均导通，则可实现6分频；若开关S3关断，开关S2导通，则可实现4分频；若开关S3和S2关断，则可实现2分频。
具体的，更进一步的，请参阅图6，图6为本发明另一实施例的占空比50％的连续整数分频器的示意图，如图6在如图4所示的分频数为7的分频器的基础上添加开关S4，具体的，如图6所示，进一步的，下降沿触发的D触发器的输出端经开关S4连接逻辑或门130的输出端，如此可实现不同的奇数或偶数分频。如采用图6所示的分频器实现7分频，则开关S2、开关S3和开关S4均导通，选通开关S1选择连通上升沿触发的D触发器123的Q输出端；若实现6分频，控制开关S4关断，开关S2和S3导通；若实现5分频，则选通开关S1选择连通上升沿触发的D触发器121的Q输出端，并控制开关S3关断，开关S2和开关S4导通；若实现4分频，控制开关S4和S3关断，开关S2导通；若实现3分频，则选通开关S1选择连通占空比非50％的连续整数分频器110的输出端，并控制开关S2和S3关断，开关S4导通；若实现2分频，控制开关S4、S2和S3关断，如此可实现不同的分频数。
具体的，在本发明一实施例中，占空比非50％的连续整数分频器110为M分频器或N分频器，其输出占空比非50％的连续分频时钟信号。具体的，请参阅图7，图7为一实施例的占空比非50％的连续整数分频器的示意图，并请结合图8、图9和图10，图8为SCB_LSB模块结构示意图，图9为SCB_BIT模块结构示意图，图10为SCB_UF模块结构。如图7所示，占空比非50％的连续整数分频器包括：计数器最低有效位模块结构(SCB_LSB)、至少一个计数器高位模块结构(SCB_BIT)以及SCB_UF模块结构。其工作原理为：计数器可实现任意位数的二进制减法计数。减法计数过程中SCB_UF模块始终保持低电平输出，当计数过程进行至设定周期(即二进制码递减至00…010)时，由逻辑门控制使SCB_UF模块的输出端CLKOUT和LD输出高电平，此时高电平LD信号反馈至计数器的各个模块，对每一个减法计数模块做复位置数操作，从而开始新一个周期的减法计数过程。如图8和9所示，其中一个模块单元控制一位的01二进制切换，增加高位模块数量即可实现更高位的二进制减法计数；如图7结构共有N个模块单元，其可实现2N-1分频，但是其占空比为1/(2N-1)，并不是50％。
如图11所示为3_bit分频器的原理图，其可实现1-7连续分频，若要实现7分频，其原理为：此时输入控制信号DB<2：0>＝111，三个模块单元进行减法运算，当三个模块单元的输出Q<2:0>＝010时，SCB_UF模块的LD信号输出为“1”，对三个减法计数模块做复位置数操作，从而开始新一个周期的减法计数过程。其7分频时序如图12所示。
如图13所示为4_bit分频器的原理图，其可实现1-16连续分频，若要实现11分频，其原理为：此时输入信号DB<3：0>＝1011，四个模块单元进行减法运算，当四个模块单元的输出Q<3:0>＝0010时，SCB_UF模块的LD信号输出为“1”，对四个减法计数模块做复位置数操作，从而开始新一个周期的减法计数过程。其11分频时序如图14所示。
本发明对占空比非50％的连续整数分频器110的类型并不做限定，只要其能其输出占空比非50％的连续分频时钟信号即可。
进一步的，在本发明一实施例中还提供一种锁相环电路，具体的，可参阅图15，图15为本发明一实施例的锁相环电路的示意图，如图15所示，锁相环电路包括：N分频器(NDivider)131，用于接收参考时钟信号CLK_REF；鉴频检相器(PFD)132，连接N分频器的输出端，用于接收N分频器的输出信号；电荷泵133，连接鉴频检相器的输出端，用于接收鉴频检相器的输出信号；滤波器134，连接电荷泵的输出端，用于接收电荷泵的输出信号；压控振荡器135，连接滤波器的输出端，用于接收滤波器的输出信号；M分频器(M Divider)136，其输入端连接压控振荡器的输出端，其输出端连接鉴频检相器(PFD)132的输入端，用于将压控振荡器的输出信号反馈至鉴频检相器(PFD)132；以及占空比50％的连续整数分频器137，其输入端连接压控振荡器的输出端，其输出端输出锁相环电路输出信号PLL_OUT。
在本发明一实施例中，占空比50％的连续整数分频器137为上述所述的占空比50％的连续整数分频器，在此不再赘述。
综上所述，通过在现有的占空比非50％的连续整数分频器的外围添加D触发器单元和逻辑门电路，对占空比非50％的连续整数分频器输出的占空比非50％的连续分频时钟信号进行延时及逻辑运算即可实现占空比为50％的任意连续分频的时钟信号，首先电路结构简单，其次在现有电路的外围添加模块，因此成本低，再次其可根据需求选择添加的外围电路模块的个数而实现任意分频，因此适用性强。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种占空比50％的连续整数分频器，其特征在于，包括：
占空比非50％的连续整数分频器，用于接收一时钟信号CLK和一输入控制信号CB，输出占空比非50％的连续分频时钟信号CLK1；
D触发器单元，接收所述时钟信号CLK和所述占空比非50％的连续分频时钟信号CLK1，输出至少一时钟信号CLKx，x为大于1的整数；以及
逻辑或门，接收所述占空比非50％的连续分频时钟信号CLK1及所述至少一时钟信号CLKx，输出占空比为50％的输出时钟信号CLKout；
所述时钟信号CLK为占空比为50％的连续脉冲时钟信号，所述至少一时钟信号CLKx为占空比非50％的连续分频时钟信号，并所述至少一时钟信号CLKx为对占空比非50％的连续分频时钟信号CLK1延时后的时钟信号。
2.根据权利要求1所述的占空比50％的连续整数分频器，其特征在于，所述时钟信号CLK的频率大于占空比非50％的连续分频时钟信号CLK1的频率以及所述至少一时钟信号CLKx的频率，占空比为50％的输出时钟信号CLKout的频率与占空比非50％的连续分频时钟信号CLK1的频率相同。
3.根据权利要求2所述的占空比50％的连续整数分频器，其特征在于，所述占
空比非50％的连续整数分频器的分频数与占空比50％的连续整数分频器的分频数相同。
4.根据权利要求3所述的占空比50％的连续整数分频器，其特征在于，所述占空比非50％的连续整数分频器的分频数由输入控制信号CB控制。
5.根据权利要求1所述的占空比50％的连续整数分频器，其特征在于，所述D
触发器单元包括至少一个D触发器，所述至少一个D触发器级联连接，第一个D触发器接收所述占空比非50％的连续分频时钟信号CLK1和所述时钟信号CLK，用于将所述占空比非50％的连续分频时钟信号CLK1延时，输出第一延时时钟信号CLK2，后续的每一D触发器连接位于其前的一D触发器，并其D输入端接收来自位于其前的D触发器的Q端的输出信号和所述时钟信号CLK，并将位于其前的D触发器的Q端的输出信号延时，依次输出第二延时时钟信号CLK3至第X-1延时时钟信号CLKx。
6.根据权利要求5所述的占空比50％的连续整数分频器，其特征在于，占空比50％的连续整数分频器的分频数n为偶数时，所述D触发器的个数为(n-2)/2，n为大于2的偶数。
7.根据权利要求6所述的占空比50％的连续整数分频器，其特征在于，所述(n-2)/2个D触发器为上升沿触发的D触发器。
8.根据权利要求7所述的占空比50％的连续整数分频器，其特征在于，所述D触发器单元中的每一上升沿触发的D触发器的Q输出端经一开关连接所述逻辑或门的输入端，以选择地输出第一延时时钟信号CLK2至第X-1延时时钟信号CLKx至所述逻辑或门。
9.根据权利要求5所述的占空比50％的连续整数分频器，其特征在于，占空比50％的连续整数分频器的分频数n为奇数时，所述D触发器的个数为[(n-3)/2]+1，n为大于等于3的奇数。
10.根据权利要求9所述的占空比50％的连续整数分频器，其特征在于，其中(n-3)/2个D触发器为上升沿触发的D触发器，其中一个D触发器为下降沿触发的D触发器。
11.根据权利要求10所述的占空比50％的连续整数分频器，其特征在于，所述下降沿触发的D触发器包括一非门和一上升沿触发的D触发器，所述非门接收所述时钟信号CLK，将所述时钟信号CLK取反后输出至上升沿触发的D触发器的时钟信号端，而由非门和一上升沿触发的D触发器构成下降沿触发的D触发器。
12.根据权利要求11所述的占空比50％的连续整数分频器，其特征在于，所述下降沿触发的D触发器为D触发器单元120的最后一级，用于输出第X-1延时时钟信号CLKx。
13.根据权利要求12所述的占空比50％的连续整数分频器，其特征在于，所述D触发器单元中的每一上升沿触发的D触发器的Q输出端经一开关连接所述逻辑或门的输入端，以选择地输出第一延时时钟信号CLK2至第X-2延时时钟信号CLKx-1至所述逻辑或门，并所有上升沿触发的D触发器的Q输出端和占空比非50％的连续整数分频器的输出端经一选通开关连接下降沿触发的D触发器的D输入端，用于选择所有上升沿触发的D触发器和占空比非50％的连续整数分频器中的一者的输出端输出的时钟信号输入至下降沿触发的D触发器的输入端。
14.根据权利要求5所述的占空比50％的连续整数分频器，其特征在于，所述D触发器的个数随占空比50％的连续整数分频器的分频数n增加，n为大于等于2的整数。
15.根据权利要求14所述的占空比50％的连续整数分频器，其特征在于，占空比50％的连续整数分频器的分频数为n，n为大于等于2的整数，级联连接的所述D触发器的个数为(n-1)/2，其中前面的[(n-1)/2]-1个D触发器为上升沿触发的D触发器，最后一个D触发器为下降沿触发的D触发器，所述下降沿触发的D触发器为D触发器单元的最后一级，所述D触发器单元中的每一D触发器的Q输出端经一开关连接所述逻辑或门的输入端，以选择地输出第一延时时钟信号CLK2至第X-1延时时钟信号CLKx至所述逻辑或门，并包括一选通开关，选通开关连接下降沿触发的D触发器的D输入端，以选择连通第一延时时钟信号CLK2至第X-1延时时钟信号CLKx以及占空比非50％的连续分频时钟信号CLK1中的任意一个。
16.根据权利要求1所述的占空比50％的连续整数分频器，其特征在于，所述占空比非50％的连续整数分频器为M分频器，其输出占空比非50％的连续分频时钟信号。
17.根据权利要求1所述的占空比50％的连续整数分频器，其特征在于，所述占空比非50％的连续整数分频器为N分频器，其输出占空比非50％的连续分频时钟信号。
18.一种包括权利要求1所述的占空比50％的连续整数分频器的锁相环电路，其特征在于，包括：
N分频器，用于接收参考时钟信号CLK_REF；
鉴频检相器，连接N分频器的输出端，用于接收N分频器的输出信号；
电荷泵，连接鉴频检相器的输出端，用于接收鉴频检相器的输出信号；
滤波器，连接电荷泵的输出端，用于接收电荷泵的输出信号；
压控振荡器，连接滤波器的输出端，用于接收滤波器的输出信号；
M分频器，其输入端连接压控振荡器的输出端，其输出端连接鉴频检相器的输入端，用于将压控振荡器的输出信号反馈至鉴频检相器；以及，
占空比50％的连续整数分频器，其输入端连接压控振荡器的输出端，其输出端输出锁相环电路输出信号PLL_OUT。
CN201911162944.8A 2019-11-25 2019-11-25 占空比50%的连续整数分频器及包括其的锁相环电路 Active CN110830041B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911162944.8A CN110830041B (zh) 2019-11-25 2019-11-25 占空比50%的连续整数分频器及包括其的锁相环电路
US16/857,617 US10972112B1 (en) 2019-11-25 2020-04-24 50%-duty-cycle consecutive integer frequency divider and phase-locked loop circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911162944.8A CN110830041B (zh) 2019-11-25 2019-11-25 占空比50%的连续整数分频器及包括其的锁相环电路

Publications (2)

Publication Number Publication Date
CN110830041A CN110830041A (zh) 2020-02-21
CN110830041B true CN110830041B (zh) 2023-09-15

Family

ID=69559076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911162944.8A Active CN110830041B (zh) 2019-11-25 2019-11-25 占空比50%的连续整数分频器及包括其的锁相环电路

Country Status (2)

Country Link
US (1) US10972112B1 (zh)
CN (1) CN110830041B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7393079B2 (ja) * 2019-03-26 2023-12-06 ラピスセミコンダクタ株式会社 半導体装置
CN113315491A (zh) * 2020-02-27 2021-08-27 成都纳能微电子有限公司 分频结构
CN113364449A (zh) * 2020-03-04 2021-09-07 川土微电子(深圳)有限公司 一种自校准分频器
US11411570B1 (en) * 2021-10-29 2022-08-09 Hangzhou Geo-Chip Technology Co., Ltd. Multi modulus frequency divider and electronic device
CN117081582B (zh) * 2023-05-12 2024-04-23 南京筠芯科技有限公司 一种实现占空比50%的分频方法及分频器
CN117176140B (zh) * 2023-08-18 2024-03-19 上海奎芯集成电路设计有限公司 一种同步七分频电路和七分频信号生成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030776A (zh) * 2006-01-25 2007-09-05 国际商业机器公司 通过分频器电路处理信号的方法及分频器电路
WO2018094924A1 (zh) * 2016-11-25 2018-05-31 深圳市中兴微电子技术有限公司 一种可编程分频器及计算机存储介质
CN108777575A (zh) * 2018-04-23 2018-11-09 深圳华大北斗科技有限公司 分频器
CN109639271A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 锁定指示电路及其构成的锁相环

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924678B2 (en) * 2003-10-21 2005-08-02 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
DE102004046404B4 (de) * 2004-09-24 2006-07-20 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis
JP2009159038A (ja) * 2007-12-25 2009-07-16 Hitachi Ltd Ｐｌｌ回路
JP5114218B2 (ja) * 2008-01-10 2013-01-09 ラピスセミコンダクタ株式会社 周波数補正回路及びこれを用いた時計装置
JP5097573B2 (ja) * 2008-02-25 2012-12-12 ルネサスエレクトロニクス株式会社 分周回路
TWI404073B (zh) * 2009-01-22 2013-08-01 Univ Nat Taiwan Science Tech 數位至時間轉換器與數位至時間轉換方法
JP2011107750A (ja) * 2009-11-12 2011-06-02 Renesas Electronics Corp 半導体集積回路装置
KR101206436B1 (ko) * 2010-09-29 2012-11-29 전자부품연구원 위상 동기 루프 기반의 주파수 합성기 및 그의 동작 방법
JP5672092B2 (ja) * 2011-03-17 2015-02-18 株式会社リコー スペクトラム拡散クロック発生回路
US8971455B2 (en) * 2011-12-12 2015-03-03 Texas Instruments Incorporated Near-integer channel spur mitigation in a phase-locked loop
KR101994847B1 (ko) * 2012-05-02 2019-07-01 에스케이하이닉스 주식회사 위상 고정 루프, 이를 포함하는 집적회로 칩 및 테스트 시스템
US9209819B2 (en) * 2012-09-26 2015-12-08 Freescale Semiconductor, Inc. Phase locked loop with burn-in mode
KR102283255B1 (ko) * 2014-10-10 2021-07-28 삼성전자주식회사 반도체 장치
JP2016127310A (ja) * 2014-12-26 2016-07-11 株式会社リコー クロック信号生成装置、クロック信号の生成方法およびプログラム
US9590637B1 (en) * 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US10644868B2 (en) * 2018-09-12 2020-05-05 Texas Instruments Incorporated Frequency/phase lock detector for clock and data recovery circuits
US10924125B2 (en) * 2018-10-23 2021-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Frequency divider circuit, method and compensation circuit for frequency divider circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030776A (zh) * 2006-01-25 2007-09-05 国际商业机器公司 通过分频器电路处理信号的方法及分频器电路
WO2018094924A1 (zh) * 2016-11-25 2018-05-31 深圳市中兴微电子技术有限公司 一种可编程分频器及计算机存储介质
CN108777575A (zh) * 2018-04-23 2018-11-09 深圳华大北斗科技有限公司 分频器
CN109639271A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 锁定指示电路及其构成的锁相环

Also Published As

Publication number Publication date
CN110830041A (zh) 2020-02-21
US10972112B1 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
CN110830041B (zh) 占空比50%的连续整数分频器及包括其的锁相环电路
JP3169794B2 (ja) 遅延クロック生成回路
KR940007543B1 (ko) 고속 프로그램가능 분주기
US7164297B2 (en) Multiple reference clock synthesizer
EP1605594B1 (en) Clock frequency divider and trigger signal generation circuit for same
US7994828B2 (en) Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider
US8471607B1 (en) High-speed frequency divider architecture
US6937685B2 (en) Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator
US8633739B2 (en) Frequency divider circuit
US6549045B1 (en) Circuit for providing clock signals with low skew
US11374584B2 (en) Frequency divider circuit, and method for frequency divider circuit
US6316982B1 (en) Digital clock with controllable phase skew
US10742220B1 (en) Method and apparatus for operating programmable clock divider using reset paths
US6108393A (en) Enhanced prescaler phase interface
US7378885B1 (en) Multiphase divider for P-PLL based serial link receivers
JPH0548433A (ja) 多段分周器
CN114337661B (zh) 基于pll电路的小数分频和动态移相系统
US11984901B2 (en) Compensation circuit and method for frequency divider circuit
EP0469738A2 (en) Low noise frequency divider architecture
KR100266742B1 (ko) 프로그램 가능한 주파수 분주기
CN114337661A (zh) 基于pll电路的小数分频和动态移相系统
CN117749142A (zh) 一种低成本延时电路
CN112332837A (zh) 一种应用于锁相环的n倍脉宽扩展电路及其锁相环
CN116137529A (zh) 小数分频的多模同步分频器及pll
CN115149946A (zh) 一种半周期延时步进的时钟同步电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant