CN113744772A

CN113744772A - 半导体装置和半导体存储器装置

Info

Publication number: CN113744772A
Application number: CN202110116563.7A
Authority: CN
Inventors: 金载仁; 李炫哲
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2020-05-28
Filing date: 2021-01-28
Publication date: 2021-12-03
Also published as: KR20210147202A; US20210375331A1; US11315608B2

Abstract

本申请公开了半导体装置和半导体存储器装置。一种半导体装置可包括突然电力检测电路和操作电路。突然电力检测电路可在突然断电状态下生成断电控制信号。操作电路可基于断电控制信号对特定节点进行放电。

Description

半导体装置和半导体存储器装置

技术领域

示例性实施方式涉及半导体装置和半导体存储器装置，具体地，涉及一种使用基于外部电源电压生成的内部电源电压来操作的半导体装置和半导体存储器装置。

背景技术

通常，半导体装置使用基于外部电源电压生成的内部电源电压来执行电路操作。同样，易失性存储器装置和非易失性存储器装置(即，半导体存储器装置)也使用基于外部电源电压生成的内部电源电压来执行电路操作。

易失性存储器装置的优点在于数据处理速度高(是将外部数据存储在其中或将内部数据输出到外部装置的速度)。此外，易失性存储器装置的缺点在于，在处理数据时继续向其供应外部电源电压。相反，非易失性存储器装置的缺点在于其数据处理速度低。此外，非易失性存储器装置的优点在于，即使不供应外部电源电压，其也保持已经存储在其中的数据。

在这种情况下，非易失性存储器装置执行编程操作以便将数据存储在存储器单元中，并且执行读操作以便输出存储在存储器单元中的数据。此外，非易失性存储器装置在编程操作之前执行擦除操作以便擦除存储在存储器单元中的数据。如上所述，即使未供应外部电源电压，非易失性存储器装置也保持已经存储在其中的数据。然而，如果在编程操作、读操作或擦除操作期间没有平稳地供应外部电源，则存储在存储器单元中的数据可能损坏。

更具体地，在非易失性存储器装置中，在编程操作、读操作或擦除操作期间，高电压可被施加到字线、位线或源极线。因此，如果在编程操作、读操作或擦除操作期间没有平稳地供应外部电源电压，则施加到对应线的高电压的电压电平可能非情愿地降低。在这种情况下，存储在联接到对应线的存储器单元中的数据的分布受到非情愿地降低的电压电平影响。存储器单元的数据分布的改变意味着无法保证存储在存储器单元中的数据的可靠性。

以下，为了描述方便，没有平稳地供应外部电源电压的状态(即，外部电源电压的电压电平降低至预设电压电平或更低的状态)被称为“突然断电状态”。

发明内容

在实施方式中，一种半导体装置可包括：突然电力检测电路(sudden powerdetection circuit)，其被配置为在突然断电状态下生成具有与外部电源电压的电压电平对应的电压电平的断电控制信号；以及操作电路，其被配置为在断电控制信号的启用时段期间对特定节点进行放电。

在实施方式中，一种半导体装置可包括：电压检测电路，其被配置为通过检测外部电源电压的电压电平来启用断电控制信号；内部电压发生电路，其被配置为接收外部电源电压，通过将外部电源电压与预设基准电压进行比较来生成内部电源电压，并且在断电控制信号的启用时段期间驱动内部电源电压作为外部电源电压；以及控制信号发生电路，其被配置为生成具有与内部电源电压的电压电平对应的电压电平的控制信号并且被配置为控制电压检测电路的电路操作。

在实施方式中，一种半导体存储器装置可包括：突然电力检测电路，其被配置为在突然断电状态下生成具有与外部电源电压的电压电平对应的电压电平的断电控制信号；存储器单元阵列，其被配置为存储数据，并且该存储器单元阵列包括连接在位线和源极线之间并且具有联接到字线的栅极的存储器单元；以及放电驱动电路，其被配置为在断电控制信号的启用时段期间对位线、源极线和字线中的至少一个进行放电。

附图说明

图1是示出根据实施方式的半导体装置的配置的框图。

图2是示出根据实施方式的半导体装置的配置的框图。

图3是示出图2的电压检测电路的配置的图。

图4是示出图2的内部电压发生电路的配置的图。

图5是示出根据实施方式的半导体存储器装置的配置的框图。

图6是示出根据图5的半导体存储器装置的另一实施方式的半导体存储器装置的框图。

具体实施方式

本公开的描述仅是结构和/或功能描述的实施方式。本公开的权利范围不应解释为限于说明书中所描述的实施方式。即，本公开的权利范围应该被理解为包括可实现技术精神的等同物，因为实施方式可按各种方式修改并且可具有各种形式。此外，本公开中提出的目的或效果并不意味着特定实施方式应该包括所有目的或效果或者仅包括这些效果。因此，本公开的权利范围不应理解为由其限制。

本申请中描述的术语的含义应该如下理解。

诸如“第一”和“第二”的术语用于将一个元件与另一元件相区分，并且本公开的权利范围不应由这些术语限制。例如，第一元件可被命名为第二元件。同样，第二元件可被命名为第一元件。

除非上下文中清楚地另外表示，否则单数表达应该被理解为包括复数表达。诸如“包括”或“具有”的术语应该被理解为指示存在设定的特性、数量、步骤、操作、元件、部分或其组合，而非排除存在或添加一个或更多个其它特性、数量、步骤、操作、元件、部分或其组合的可能性。

在各个步骤中，为了描述方便使用了符号(例如，a、b和c)，这些符号并非描述步骤的次序。除非上下文中清楚地描述了特定次序，否则步骤可按与上下文中描述的次序不同的次序执行。即，步骤可根据所描述的次序执行，可基本上与所描述的次序同时执行，或者可按所描述的次序的相反次序执行。

除非另外定义，否则本文所使用的所有术语(包括技术术语或科学术语)具有与本领域技术人员通常理解的含义相同的含义。除非本申请中清楚地定义，否则常用字典中定义的术语应该被解释为具有与相关技术的上下文中的含义相同的含义，而不应解释为具有理想或过分正式的含义。

在描述之前，根据实施方式的半导体装置和半导体存储器装置可在突然断电状态下对特定节点进行放电。此外，根据实施方式的半导体存储器装置可在突然断电状态下对字线、源极线和位线中的至少一个进行放电。

各种实施方式涉及提供一种能够在突然断电状态下稳定地生成断电控制信号(即，检测信号)的半导体装置。

另外，各种实施方式涉及提供一种能够在突然断电状态下保证对尝试执行电路操作的电路的平稳放电操作的半导体装置。

另外，各种实施方式涉及提供一种能够在突然断电状态下保证对配置存储器单元阵列的各条线的稳定放电操作的半导体存储器装置。

本公开的目的不限于上述目的，本公开所属领域的技术人员可从以下描述清楚地理解上面未描述的其它目的。

图1是示出根据实施方式的半导体装置的配置的框图。

参照图1，半导体装置可包括突然电力检测电路10和操作电路20。

首先，在突然断电状态下，突然电力检测电路10可以是生成电压电平与外部电源电压VCCE的电压电平对应的断电控制信号DTVCC的元件。在这种情况下，断电控制信号DTVCC可以是在突然断电状态下以逻辑电平“高”启用的信号。此外，在启用期间，断电控制信号DTVCC可具有与外部电源电压VCCE的电压电平对应的电压电平。

作为参考，如上所述，突然断电状态可意指没有平稳地供应外部电源电压的状态，即，外部电源电压的电压电平降低至预设电压电平或更低的状态。

操作电路20可以是在断电控制信号DTVCC的启用时段期间对特定节点进行放电的元件。操作电路20可对应于属于包括在半导体装置中的各种电路并基于断电控制信号DTVCC对特定节点执行放电操作的电路。

半导体装置可在突然断电状态下基于外部电源电压VCCE来生成断电控制信号DTVCC。因此，断电控制信号DTVCC可具有与外部电源电压VCCE的电压电平对应的电压电平，而与内部电源电压无关。结果，在突然断电状态下，供应有断电控制信号DTVCC的操作电路20可确保平稳操作。

图2是示出根据实施方式的半导体装置的配置的框图。

参照图2，半导体装置可包括电压检测电路100、内部电压发生电路200和控制信号发生电路300。此外，半导体装置可包括基准电压发生电路400和操作电路500。

首先，电压检测电路100可以是通过检测外部电源电压VCCE的电压电平来启用断电控制信号DTVCC的元件。电压检测电路100可接收第一基准电压VREF1并且可通过将第一基准电压VREF1与外部电源电压VCCE进行比较来生成断电控制信号DTVCC。因此，当外部电源电压VCCE低于第一基准电压VREF1时，即，在突然断电状态下，电压检测电路100可启用断电控制信号DTVCC。

在这种情况下，输入到电压检测电路100的控制信号CTR可控制是否启用电压检测电路100的检测操作。此外，控制信号CTR可基于电压检测电路100的电路配置来控制电压检测电路100的初始化操作。参照图3更具体地描述控制信号CTR的详细操作。

内部电压发生电路200可以是在正常操作状态下接收外部电源电压VCCE并生成内部电源电压VCCI的元件。在这种情况下，正常操作状态意指不处于突然断电状态的区段中的电路操作状态。换言之，内部电压发生电路200可在正常操作状态下接收第二基准电压VREF2(即，预设电压)，并且可通过比较第二基准电压VREF2与外部电源电压VCCE来生成内部电源电压VCCI。

此外，内部电压发生电路200可以是在断电控制信号DTVCC的启用时段期间驱动内部电源电压VCCI作为外部电源电压VCCE的元件。在这种情况下，输入到内部电压发生电路200的控制信号CTR可控制是否启用内部电压发生电路200的电压生成操作。此外，控制信号CTR可基于内部电压发生电路200的电路配置来控制内部电压发生电路200的初始化操作。参照图4更具体地描述控制信号CTR的详细操作。

控制信号发生电路300可以是通过生成电压电平与内部电源电压VCCI的电压电平对应的控制信号CTR来控制电压检测电路100的电路操作的元件。在这种情况下，控制信号CTR可以是控制电压检测电路100的启用操作或初始化操作的信号。下面描述控制信号CTR控制电压检测电路100和内部电压发生电路200的启用操作的示例。

由控制信号发生电路300生成的逻辑电平“高”的控制信号CTR可具有与内部电压发生电路200所生成的内部电源电压VCCI的电压电平对应的电压电平。逻辑电平“低”的控制信号CTR可具有与接地电源电压VSS的电压电平对应的电压电平。换言之，如上所述，在突然断电状态下，内部电压发生电路200可基于断电控制信号DTVCC驱动内部电源电压VCCI作为外部电源电压VCCE。此外，作为外部电源电压VCCE驱动的内部电源电压VCCI可被施加到控制信号发生电路300。因此，由控制信号发生电路300生成的逻辑电平“高”的控制信号CTR可具有外部电源电压VCCE的电压电平。

半导体装置可使用在突然断电状态下启用的断电控制信号DTVCC来驱动由内部电压发生电路200生成的内部电源电压VCCI作为外部电源电压VCCE。换言之，在突然断电状态下，内部电源电压VCCI可被驱动为外部电源电压VCCE。因此，由控制信号发生电路300生成的控制信号CTR可具有与外部电源电压VCCE的电压电平对应的电压电平。因此，基于控制信号CTR启用的电压检测电路100可在突然断电状态下稳定地生成期望的断电控制信号DTVCC。

基准电压发生电路400可以是基于控制信号CTR来启用电压生成操作并生成第一基准电压VREF1和第二基准电压VERF2的元件。基准电压发生电路400可被实现为带隙基准电路。由基准电压发生电路400生成的第一基准电压VREF1可被提供给电压检测电路100。由基准电压发生电路400生成的第二基准电压VREF2可被提供给内部电压发生电路200。在这种情况下，控制信号CTR可以是控制基准电压发生电路400的启用操作或初始化操作的信号。

操作电路500可以是在断电控制信号DTVCC的启用时段期间对特定节点进行放电的元件。操作电路500可对应于属于包括在半导体装置中的各种电路并基于断电控制信号DTVCC对特定节点执行放电操作的电路。参照图5更具体地描述执行放电操作的电路的详细配置和操作。

图3是示出图2的电压检测电路100的配置的图。

参照图3，电压检测电路100可包括分布电路110、比较电路120以及启用电路130_1和130_2。

首先，分布电路110可以是通过对外部电源电压VCCE的电压电平进行分压来生成分布电压VD的元件。更具体地，分布电路110可包括串联联接在被施加有外部电源电压VCCE的电源级与被施加有接地电源电压VSS的接地级之间的第一电阻器R1和第二电阻器R2。因此，由分布电路110生成的分布电压VD可从第一电阻器R1和第二电阻器R2所联接至的公共节点输出。

比较电路120可以是通过将分布电路110所输出的分布电压VD与第一基准电压VREF1进行比较来生成断电控制信号DTVCC的元件。更具体地，比较电路120可通过一个输入级接收第一基准电压VREF1，可通过另一输入级接收分布电压VD，并且可通过将第一基准电压VREF1和分布电压VD进行比较的操作来生成断电控制信号DTVCC。因此，比较电路120可生成当分布电压VD的电压电平低于第一基准电压VREF1的电压电平时启用的断电控制信号DTVCC。

启用电路130_1和130_2可以是基于图2的控制信号发生电路300所输出的控制信号CTR来控制比较电路120的启用操作的元件。更具体地，启用电路130_1和130_2可包括源极和漏极联接在比较电路120与被施加有外部电源电压VCCE的供电级之间的第一PMOS晶体管PM1，并且启用电路130_1和130_2可分别包括源极和漏极联接在比较电路120与被施加有接地电源电压VSS的接地级之间的第一NMOS晶体管NM1。在这种情况下，第一PMOS晶体管PM1可通过其栅极接收具有与控制信号CTR的逻辑电平相反的逻辑电平的负控制信号/CTR，并且可执行导通/截止操作。此外，第一NMOS晶体管NM1可通过其栅极接收控制信号CTR并执行导通/截止操作。因此，当第一PMOS晶体管PM1和第一NMOS晶体管NM1分别基于负控制信号/CTR和控制信号CTR而导通时，比较电路120可被启用以执行将分布电压VD和第一基准电压VREF1比较的操作。

通过上述配置，电压检测电路100可生成与外部电源电压VCCE对应的分布电压VD，并且可通过由控制信号CTR启用的比较操作来生成断电控制信号DTVCC。

如上所述，由半导体装置生成的控制信号CTR可具有与在突然断电状态下作为外部电源电压VCCE驱动的内部电源电压VCCI的电压电平对应的电压电平。因此，由于比较电路120在突然断电状态下平稳地启用，所以电压检测电路100可生成稳定的断电控制信号DTVCC。

图4是示出图2的内部电压发生电路200的配置的图。

参照图4，内部电压发生电路200可包括比较电路210、驱动电路220、反馈电路230、控制电路240以及启用电路250_1和250_2。

首先，比较电路210可以是通过将与内部电源电压VCCI对应的反馈电压VF与第二基准电压VREF2(即，预设基准电压)进行比较来生成控制电压VC的元件。更具体地，比较电路210可通过一个输入级接收第二基准电压VREF2，可通过另一输入级接收反馈电压VF，并且可通过比较操作来生成控制电压VC。因此，当反馈电压VF的电压电平低于第二基准电压VREF2的电压电平时，比较电路210可降低控制电压VC的电压电平。

驱动电路220可以是基于控制电压VC驱动内部电源电压VCCI作为外部电源电压VCCE的元件。更具体地，驱动电路220可包括第二PMOS晶体管PM2，第二PMOS晶体管PM2的源极和漏极联接在被施加有外部电源电压VCCE的供电级与输出内部电源电压VCCI的输出级之间，第二PMOS晶体管PM2的栅极被输入有控制电压VC。在这种情况下，可基于控制电压VC来控制第二PMOS晶体管PM2的导通/截止操作。因此，当第二PMOS晶体管PM2导通时，内部电源电压VCCI可被驱动为外部电源电压VCCE。

反馈电路230可以是通过对内部电源电压VCCI进行分压来生成反馈电压VF的元件。更具体地，反馈电路230可包括串联联接在输出内部电源电压VCCI的输出级与被施加有接地电源电压VSS的接地级之间的第三PMOS晶体管PM3和第四PMOS晶体管PM4。第三PMOS晶体管PM3和第四PMOS晶体管PM4可按二极管类型联接。因此，第三PMOS晶体管PM3和第四PMOS晶体管PM4可通过对内部电源电压VCCI进行分压来输出反馈电压VF。在这种情况下，反馈电压VF可从第三PMOS晶体管PM3和第四PMOS晶体管PM4所联接至的公共节点输出并且可被反馈到比较电路210的另一输入级。

控制电路240可以是基于断电控制信号DTVCC来控制控制电压VC的元件。更具体地，控制电路240可包括第二NMOS晶体管NM2，第二NMOS晶体管NM2的源极和漏极联接在被施加有接地电源电压VSS的接地级与控制电压VC所传送至的节点之间，第二NMOS晶体管NM2的栅极被输入有断电控制信号DTVCC。在这种情况下，可基于断电控制信号DTVCC来控制第二NMOS晶体管NM2的导通/截止操作。因此，当例如在突然断电状态下以逻辑电平“高”启用断电控制信号DTVCC时，第二NMOS晶体管NM2可导通以驱动控制电压VC作为接地电源电压VSS。当控制电压VC被驱动为接地电源电压VSS时，驱动电路220的第二PMOS晶体管PM2可导通，因此，内部电源电压VCCI可被驱动为外部电源电压VCCE。

启用电路250_1和250_2可以是基于图2的控制信号发生电路300所输出的控制信号CTR来控制比较电路210的启用操作的元件。更具体地，启用电路250_1和250_2可包括源极和漏极联接在被施加有外部电源电压VCCE的供电级与比较电路210之间的第五PMOS晶体管PM5，并且启用电路250_1和250_2可分别包括源极和漏极联接在比较电路210与被施加有接地电源电压VSS的接地级之间的第三NMOS晶体管NM3。在这种情况下，第五PMOS晶体管PM5可通过其栅极接收负控制信号/CTR并且可执行导通/截止操作。此外，第三NMOS晶体管NM3可通过其栅极接收控制信号CTR并且可执行导通/截止操作。因此，当第五PMOS晶体管PM5和第三NMOS晶体管NM3分别基于负控制信号/CTR和控制信号CTR导通时，比较电路210可被启用以执行将反馈电压VF和第二基准电压VREF2进行比较的操作。

通过上述配置，内部电压发生电路200可在正常操作状态下生成内部电源电压VCCI。此外，内部电压发生电路200可在突然断电状态下在断电控制信号DTVCC的启用时段期间驱动内部电源电压VCCI作为外部电源电压VCCE。

半导体装置可通过在突然断电状态下生成被驱动为外部电源电压VCCE的内部电源电压VCCI来保证使用内部电源电压VCCI的图2的控制信号发生电路300的稳定电路操作。控制信号发生电路300可在突然断电状态下生成与外部电源电压VCCE对应的控制信号CTR。因此，可在突然断电状态下保证图2中被输入有控制信号CTR的电压检测电路100、内部电压发生电路200和基准电压发生电路400的稳定电路操作。

图5是示出根据实施方式的半导体存储器装置的配置的框图。

参照图5，半导体存储器装置可包括突然电力检测电路1000、存储器单元阵列2000以及放电驱动电路3010、3020和3030。

首先，突然电力检测电路1000可以是在突然断电状态下生成具有与外部电源电压VCCE的电压电平对应的电压电平的断电控制信号DTVCC的元件。突然电力检测电路1000可包括电压检测电路100A、内部电压发生电路200A和控制信号发生电路300A。在这种情况下，电压检测电路100A、内部电压发生电路200A和控制信号发生电路300A可分别与图2中的电压检测电路100、内部电压发生电路200和控制信号发生电路300对应，因此，将省略各个元件的详细配置和操作。

存储器单元阵列2000可以是存储数据的元件。存储器单元阵列2000可包括多个存储器单元C0、C1、…和Cn，这多个存储器单元C0、C1、…和Cn联接在位线BL与源极线CSL之间并且其栅极分别联接到多条字线WL0、WL1、…和Wn(其中，n是自然数)。存储器单元阵列2000可包括多个存储器单元串ST，各个存储器单元串ST包括多个存储器单元C0、C1、…和Cn。图5中代表性地示出一个存储器单元串ST。存储器单元串ST可基于施加到位线BL、源极线CSL和多条字线WL0、WL1、…和Wn的电压的电平来执行编程操作、读操作或擦除操作。由于存储器单元串ST的编程操作、读操作和擦除操作是公知技术，所以省略其详细配置和操作的描述。

作为参考，存储器单元串ST可包括一端联接到位线BL并且基于漏极选择信号DSL导通/截止的漏极选择晶体管DST以及一端联接到源极线CSL并且基于源极选择信号SSL导通/截止的源极选择晶体管SST。此外，存储器单元串ST可包括串联联接在漏极选择晶体管DST与源极选择晶体管SST之间的多个存储器单元C0、C1、…和Cn。此外，多个存储器单元C0、C1、…和Cn的栅极可分别联接到多条字线WL0、WL1、…和Wn。以下，为了描述方便，代表性地描述多条字线WL0、WL1、…和Wn中的字线WLn。

放电驱动电路3010、3020和3030可以是在断电控制信号DTVCC的启用时段期间对位线BL、源极线CSL和字线WLn中的至少一个进行放电的元件。放电驱动电路3010、3020和3030可包括基于断电控制信号DTVCC对位线BL进行放电的第一放电驱动电路3010、基于断电控制信号DTVCC对源极线CSL进行放电的第二放电驱动电路3020以及基于断电控制信号DTVCC对字线WLn进行放电的第三放电驱动电路3030。

更具体地，第一放电驱动电路3010可包括第四NMOS晶体管NM4，第四NMOS晶体管NM4的源极和漏极联接在被施加有接地电源电压VSS的接地级与位线BL之间，并且第四NMOS晶体管NM4的栅极被输入有断电控制信号DTVCC。在这种情况下，第四NMOS晶体管NM4可基于断电控制信号DTVCC来执行导通/截止操作。因此，当第四NMOS晶体管NM4基于断电控制信号DTVCC导通时，位线BL可放电为接地电源电压VSS。

第二放电驱动电路3020可包括基于断电控制信号DTVCC导通的第五NMOS晶体管NM5。第三放电驱动电路3030可包括基于断电控制信号DTVCC导通的第六NMOS晶体管NM6。类似于第一放电驱动电路3010，第二放电驱动电路3020和第三放电驱动电路3030可基于断电控制信号DTVCC分别将源极线SL和字线WLn放电为接地电源电压VSS。

半导体存储器装置可在突然断电状态下生成具有与外部电源电压VCCE的电压电平对应的电压电平的断电控制信号DTVCC。因此，在突然断电状态下，可通过第一放电驱动电路3010、第二放电驱动电路3020和第三放电驱动电路3030稳定地保证对联接到存储器单元串ST的位线BL、源极线SL和字线WLn的放电操作。

参照图5和图6，除了图5所示的突然电力检测电路1000、存储器单元阵列2000以及第一放电驱动电路3010、第二放电驱动电路3020和第三放电驱动电路3030之外，半导体存储器装置还可包括图6的选择控制电路4000。

选择控制电路4000可以是在正常操作期间基于存储器单元阵列2000的操作信息INF_OP向第一放电驱动电路3010、第二放电驱动电路3020和第三放电驱动电路3030中的至少一个提供断电控制信号DTVCC的元件。在这种情况下，第一断电控制信号DTVCC1可以是提供给第一放电驱动电路3010的信号。第二断电控制信号DTVCC2可以是提供给第二放电驱动电路3020的信号。第三断电控制信号DTVCC3可以是提供给第三放电驱动电路3030的信号。

操作信息INF_OP可意指在发生突然断电状态之前与正常操作期间的存储器单元阵列2000的操作状态对应的信息。即，存储器单元阵列2000可在发生突然断电状态之前执行编程操作、读操作和擦除操作中的任一个。在这种情况下，操作信息INF_OP可包括关于存储器单元阵列2000的操作的信息。

例如，假设存储器单元阵列2000在发生突然断电状态之前执行编程操作或读操作，操作信息INF_OP可包括与编程操作或读操作对应的信息。在这种情况下，选择控制电路4000可例如基于操作信息INF_OP选择性地控制对字线WLn的放电操作。即，选择控制电路4000可基于操作信息INF_OP输出断电控制信号DTVCC作为第三断电控制信号DTVCC3。因此，第三断电控制信号DTVCC3可被选择性地发送到第三放电驱动电路3030。即，可优先于源极线SL和位线BL对字线WLn执行放电操作。

半导体存储器装置可在突然断电状态下基于在正常操作期间执行的编程操作、读操作和擦除操作选择性地对字线、源极线和位线中的至少一个进行放电。

本公开的实施方式具有这样的效果：其可通过在突然断电状态下生成稳定的断电控制信号来平稳地控制被提供有断电控制信号的电路。

本公开的实施方式具有这样的效果：其可通过在突然断电状态下保证稳定的放电操作来增加存储在存储器单元中的数据的可靠性。

本公开的效果不限于上述效果，本公开所属领域的技术人员可从以上描述清楚地理解上面未描述的其它效果。

尽管出于例示性目的描述了各种实施方式，但是对于本领域技术人员而言将显而易见的是，在不脱离以下权利要求中限定的本公开的精神和范围的情况下，可进行各种改变和修改。

Claims

1.一种半导体装置，该半导体装置包括：

突然电力检测电路，该突然电力检测电路被配置为在突然断电状态下生成具有与外部电源电压的电压电平对应的电压电平的断电控制信号；以及

操作电路，该操作电路被配置为在所述断电控制信号的启用时段期间对特定节点进行放电。

2.一种半导体装置，该半导体装置包括：

电压检测电路，该电压检测电路被配置为通过检测外部电源电压的电压电平来启用断电控制信号；

内部电压发生电路，该内部电压发生电路被配置为接收所述外部电源电压，通过将所述外部电源电压与预设基准电压进行比较来生成内部电源电压，并且在所述断电控制信号的启用时段期间驱动所述内部电源电压作为所述外部电源电压；以及

控制信号发生电路，该控制信号发生电路被配置为生成具有与所述内部电源电压的电压电平对应的电压电平的控制信号并且被配置为控制所述电压检测电路的电路操作。

3.根据权利要求2所述的半导体装置，该半导体装置还包括被配置为生成所述基准电压的基准电压发生电路，

其中，是否启用所述基准电压发生电路的电压生成操作是基于所述控制信号的。

4.根据权利要求2所述的半导体装置，其中，所述电压检测电路包括：

分布电路，该分布电路被配置为通过对所述外部电源电压的所述电压电平进行分压来生成分布电压；

比较电路，该比较电路被配置为通过将所述分布电压与所述基准电压进行比较来生成所述断电控制信号；以及

启用电路，该启用电路被配置为基于所述控制信号来控制所述比较电路的启用操作。

5.根据权利要求2所述的半导体装置，其中，所述内部电压发生电路包括：

比较电路，该比较电路被配置为通过将与所述内部电源电压对应的反馈电压与所述基准电压进行比较来生成控制电压；

驱动电路，该驱动电路被配置为基于所述控制电压来驱动所述内部电源电压作为所述外部电源电压；

反馈电路，该反馈电路被配置为通过对所述内部电源电压进行分压来生成所述反馈电压；

控制电路，该控制电路被配置为基于所述断电控制信号来控制所述控制电压；以及

6.根据权利要求2所述的半导体装置，该半导体装置还包括操作电路，该操作电路被配置为在所述断电控制信号的所述启用时段期间对特定节点进行放电。

7.一种半导体存储器装置，该半导体存储器装置包括：

突然电力检测电路，该突然电力检测电路被配置为在突然断电状态下生成具有与外部电源电压的电压电平对应的电压电平的断电控制信号；

存储器单元阵列，该存储器单元阵列被配置为存储数据，并且该存储器单元阵列包括连接在位线和源极线之间并且具有联接到字线的栅极的存储器单元；以及

放电驱动电路，该放电驱动电路被配置为在所述断电控制信号的启用时段期间对所述位线、所述源极线和所述字线中的至少一个进行放电。

8.根据权利要求7所述的半导体存储器装置，其中，所述突然电力检测电路包括：

电压检测电路，该电压检测电路被配置为通过检测所述外部电源电压的所述电压电平来启用所述断电控制信号；

内部电压发生电路，该内部电压发生电路被配置为接收所述外部电源电压，通过将所述外部电源电压与预设基准电压进行比较来生成内部电源电压，并且在所述断电控制信号的所述启用时段期间驱动所述内部电源电压作为所述外部电源电压；以及

9.根据权利要求书8所述的半导体存储器装置，其中，所述电压检测电路包括：

10.根据权利要求书8所述的半导体存储器装置，其中，所述内部电压发生电路包括：

比较电路，该比较电路被配置为通过将与所述外部电源电压对应的反馈电压与所述基准电压进行比较来生成控制电压；

控制电路，该控制电路被配置为基于所述断电控制信号控制所述控制电压；以及

11.根据权利要求7所述的半导体存储器装置，其中，所述放电驱动电路包括：

第一放电驱动电路，该第一放电驱动电路被配置为基于所述断电控制信号对所述位线进行放电；

第二放电驱动电路，该第二放电驱动电路被配置为基于所述断电控制信号对所述源极线进行放电；以及

第三放电驱动电路，该第三放电驱动电路被配置为基于所述断电控制信号对所述字线进行放电。

12.根据权利要求11所述的半导体存储器装置，该半导体存储器装置还包括选择控制电路，该选择控制电路被配置为在发生所述突然断电状态之前基于在正常操作期间所述存储器单元阵列的操作信息向所述第一放电驱动电路、所述第二放电驱动电路和所述第三放电驱动电路中的至少一个提供所述断电控制信号。

13.根据权利要求12所述的半导体存储器装置，其中，所述操作信息包括关于编程操作、读操作和擦除操作中的至少一个的信息。