KR20080030214A - 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법 - Google Patents

메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법 Download PDF

Info

Publication number
KR20080030214A
KR20080030214A KR1020060095983A KR20060095983A KR20080030214A KR 20080030214 A KR20080030214 A KR 20080030214A KR 1020060095983 A KR1020060095983 A KR 1020060095983A KR 20060095983 A KR20060095983 A KR 20060095983A KR 20080030214 A KR20080030214 A KR 20080030214A
Authority
KR
South Korea
Prior art keywords
word line
pump
negative
voltage
bias voltage
Prior art date
Application number
KR1020060095983A
Other languages
English (en)
Inventor
박원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060095983A priority Critical patent/KR20080030214A/ko
Publication of KR20080030214A publication Critical patent/KR20080030214A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 소자의 워드라인에 제공되는 전압 제어를 위한 것으로, 데이터의 프로그램 또는 독출을 위한 워드라인을 선택하고, 해당 워드라인에 바이어스 전압을 제공하기 위한 노멀 펌프를 구동시켜 바이어스 전압을 제공한 후, 상기 프로그램 또는 독출이 완료된 후, 해당 워드라인을 네거티브 전압 제공을 위한 네거티브 펌프와 연결 시켜, 해당 워드라인에 차지된 바이어스 전압을 네거티브 펌프로 이동 시켜 축적하고, 제어신호에 따라 상기 네거티브 펌프의 내부에 축적된 전압을 디스차지 하면서, 다른 워드라인에 프로그램 또는 독출을 위한 바이어스 전압을 제공하여, 효율적으로 워드라인을 디스차지 시키고, 동작 시간을 단축시킨다.
디스차지, 네거티브 펌프

Description

메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법{Circuit of controlling a word line voltage of memory device and method of operating the same}
도 1은 종래의 워드라인 전압 제어회로를 나타낸다.
도 2는 본 발명의 실시 예에 따른 앤드 플래시 메모리 소자의 워드라인 전압 제어회로를 나타낸다.
도 3은 상기 도2의 하이브리드 펌프의 상세 구조를 나타낸 블록도이다.
도 4는 상기 도 2의 워드라인 디스차지 장치의 동작 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
100 : 하이브리드 펌프 101 : 노멀 펌프
102 : 네거티브 펌프 103 : 먹스
104 : WL 선택부
본 발명은 메모리 소자의 워드라인에 공급되는 전압 제어에 관한 것으로, 특히 워드라인에 인가된 바이어스 전압이 효과적으로 디스차지 되도록 하는 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법에 관한 것이다.
최근 전기적으로 프로그램(Program)과 소거(Erase)가 가능하며, 전원(Power)이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 반도체 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터(Data)를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서, 메모리 셀(Memory Cell)의 고집적화 기술이 개발되고 있다. 이를 위해, 복수 개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(String)으로 구성되고, 복수 개의 스트링들이 하나의 메모리 셀 어레이(Memory Cell Array)를 이루는 앤드(NAND) 타입의 플래시 메모리 장치가 제안되었다.
앤드 플래시 메모리 장치의 플래시 메모리 셀들은 반도체 기판(Semiconductor Substrate) 위에 소오스-드레인(Source-Drain) 사이에 형성되는 전류 통로(Current Pass) 및 상기 반도체 기판 상부의 절연막(Insulator) 사이에 형성되는 플로팅 게이트(Floating Gate)와 제어 게이트(Control Gate)로 구성된다. 그리고 플래시 메모리 셀의 프로그램은 일반적으로, 메모리 셀의 소오스/드레인 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양의 고전압(Program Voltage; Vpp, 예를 들어, 15V~20V)을 인가하여 플로팅 게이트와 기판 사이에 파울로 노드하임 터널링(Fowler-Nordheim tunneling; 이하, F-N 터널링)을 발생시킴으로써 수행된다. 상기 F-N 터널링은 제어 게이트에 인가되는 고전압(Vpp)의 전계(Electric Field)에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되어 메모리 셀의 문턱 전압이 증가하게 되는 것이다.
플래시 메모리 셀의 소거(Erase)는 제어 게이트에 음의 고전압(Erase Voltage; Vera, 예를 들어, -10V)을 인가하고, 벌크영역에 소정의 전압(예를 들어, 5V)을 인가하여 F-N 터널링을 발생시킴으로써, 벌크 영역을 공유하는 섹터(Sector) 단위로 동시에 수행된다. 상기 F-N 터널링은 플로팅 게이트에 축적된 전자들을 소오스 영역으로 방출시킴으로써, 플래시 메모리 셀들이 약 '-2V~-3V'까지의 소거 드레솔드 전압(Erase Threshold Voltage) 분포를 가지게 한다. 프로그램 동작에 의해 드레솔드 전압이 높아진 셀은 독출 동작시 드레인 영역으로부터 소오스 영역으로 전류가 주입되는 것이 방지되어 오프(Off) 된 것처럼 보인다. 그리고 소거 동작에 의해 드레솔드 전압이 낮아진 셀은 드레인 영역으로부터 소오스 영역으로 전류가 주입되어 온(on) 된 것처럼 보인다.
상기와 같은 앤드 플래시 메모리의 독출(Read) 또는 프로그램(Program) 동작을 위한 바이어스 전압은 다음의 펌프 회로에 의해 공급된다.
도 1은 종래의 워드라인 전압제어 회로를 나타낸다.
도 1은 앤드 플래시 메모리의 메모리 셀의 워드라인에 바이어스 전압을 공급하기 위한 회로를 간략화 하여 도시한 것이다.
도 1을 참조하면, 앤드 플래시 메모리는 메모리 셀(미도시)을 구성하는 다수의 로컬 워드라인(Local Word Line; LWL)과, 상기 다수의 로컬 워드라인과 연결되어 바이어스 전압을 제공하는 글로벌 워드라인(Global Word Line; GWL)과, 선택되는 워드 라인에 바이어스 전압을 제공하기 위한 펌프(10)를 포함한다. 또한, 상기 로컬 워드라인과 글로벌 워드라인의 사이는 블록 선택 제어신호(BLKWL)에 의해 연 결되도록 하는 블록 스위치(SW)가 각각 연결된다.
또한, 펌프(10)와 글로벌 워드라인은 각각 스위치(SW1 내지 SW4)를 통해 연결되어 있으며, 글로벌 및 로컬 워드라인에 차지된 바이어스 전압을 디스차지하기 위한 NMOS 트랜지스터(N1 내지 N4)가 글로벌 워드라인과 접지전압 사이에 연결되어 있다. NMOS 트랜지스터(N1 내지 N4)의 게이트에 워드라인 디스차지 제어신호(DISCH)가 제공된다.
상기와 같은 앤드 플래시 메모리는 기본적인 동작, 즉 프로그램, 리드 명령을 수행하기 위하여, 펌프(10)가 만들어내는 바이어스 전압이 스위치(SW1 내지 SW4)를 통해 글로벌 워드 라인으로 공급되고, 블록 선택 제어신호가 하이 레벨로 인가되어 글로벌 워드라인과 로컬 워드라 라인을 연결함으로써, 로컬 워드라인으로 바이어스 전압이 공급된다.
상기 동작이 끝난 후에는 로컬 워드 라인과 글로벌 워드라인에 인가되었던 바이어스 전압을 디스차지 하여 전압 레벨을 0V로 만들어야한다.
디스차지를 위해서는 우선 상기 스위치(SW1 내지 SW4)를 턴 오프 하여 펌프(10)로부터의 바이어스를 끊는다.
그리고 디스차지 제어신호(DISCH)를 하이 레벨로 인가하여 NMOS 트랜지스터(N1 내지 N4)를 턴 온 시켜 접지전압과 글로벌 워드 라인(GWL)을 연결해 줌으로써 글로벌 워드 라인(GWL)을 어느 정도 디스차지 시킨다.
글로벌 워드 라인(GWL)이 어느 정도 디스차지된 후에는 블록 워드 라인(BLKWL)을 하이 레벨로 하여 로컬 워드 라인(LWL)쪽이 디스차지 되도록 한다.
상기와 같이 워드라인을 디스차지 하는 기술은 칩의 밀도(Density)가 증가함에 따라 워드라인의 길이 증가와 비례하여 디스차지 시간이 길어지는 문제가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 칩의 밀도에 관계없이 신속하게 워드라인이 전압을 디스차지 할 수 있는 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 메모리 소자의 워드라인 전압 제어회로는,
메모리 소자의 프로그램 또는 독출 동작 동안 상기 메모리 소자의 워드라인에 바이어스 전압을 제공하기 위한 노멀 펌프; 상기 프로그램 또는 독출 동작 완료후, 상기 워드라인에 차지된 바이어스 전압을 디스차지하기 위한 네거티브 펌프; 및 상기 노멀펌프 또는 네거티브 펌프의 출력을 선택적으로 상기 워드라인에 연결하기 위한 먹스를 포함하여 구성된다.
상기 네거티브 펌프는, 네거티브 전압을 이용한 워드라인 디스차지 후에, 디스차지 제어신호에 의해 내부에 축적되는 전압을 디스차지 하는 것을 특징으로 한다.
또한 본 발명의 특징에 따른 메모리 소자의 워드라인 전압 제어회로의 동작 방법에 있어서,
데이터의 프로그램 또는 독출을 위한 워드라인을 선택하고, 해당 워드라인에 바이어스 전압을 제공하기 위한 노멀 펌프를 구동시켜 바이어스 전압을 제공하는 단계; 상기 프로그램 또는 독출이 완료된 후, 해당 워드라인을 네거티브 전압 제공을 위한 네거티브 펌프와 연결 시켜, 해당 워드라인에 차지된 바이어스 전압을 네거티브 펌프로 이동 시켜 축적하는 단계; 및 제어신호에 따라 상기 네거티브 펌프의 내부에 축적된 전압을 디스차지 하면서, 다른 워드라인에 프로그램 또는 독출을 위한 바이어스 전압을 제공하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 앤드 플래시 메모리 소자의 워드라인 전압 제어회로를 나타낸다.
도 2를 참조하면, 앤드 플래시 메모리는 데이터 저장을 위한 메모리 셀 어레이(110)와, 상기 메모리 셀 어레이(110)를 구성하는 다수의 워드라인에 데이터 프로그램 또는 독출을 위한 바이스 전압을 생성하여 제공하거나 디스차지를 위한 네거티브 전압을 제공하는 하이브리드 펌프(100)를 포함하여 구성된다. 상기 도 2는 앤드 플래시 메모리 중, 본 발명의 실시 예에 대한 설명을 위한 부분만을 간략화 하여 도시한 것이다.
상기 메모리 셀 어레이(110)는 다수의 메모리 셀(미도시)이 직렬 접속된 각 셀 스트링의 공통 드레인 단자에 각각 접속되는 다수의 비트라인(미도시)이 구성되고 또한, 상기 비트라인과 교차하며 메모리 셀을 각각 선택하기 위한 다수의 로컬 워드 라인(Local Word Line; LWL)이 구성되며, 상기 메모리 셀 어레이(110)의 각각의 로컬 워드 라인에는 글로벌 워드라인(Global Word Line; GWL) 및 블록 선택 제어신호(BLKWL)에 의해 동작되는 블록선택 스위치(BS)가 각각 접속된다.
그리고 하이브리드 펌프(100)는 글로벌 워드라인을 통해 바이어스 전압 또는 네거티브 전압을 상기 로컬 워드라인으로 전달한다.
상기 하이브리드 펌프(100)는 노멀(normal) 모드에서 메모리 셀에 데이터를 프로그램하거나 독출하기 위한 바이어스 전압을 생성하여 제공하고, 네거티브(negative) 모드에서 프로그램 또는 독출 동작을 수행할 때 인가되었던 바이어스 전압을 디스차지 시키기 위한 네거티브 전압을 생성한다.
즉, 데이터를 프로그램 또는 독출 하는 동작을 수행할 때, 하이브리드 펌프(100)는 노멀 모드로 동작하여 이를 위한 바이어스 전압을 만들어 글로벌 워드라인을 통해 로컬 워드라인으로 제공한다.
그리고 프로그램 또는 독출 하는 동작이 완료된 후에는, 네거티브 모드로 동작하여 워드라인에 공급되었던 바이어스 전압을 액티브(Active)하게 디스차지 시킨다. 디스차지 동작은 워드라인에 인가되어 있는 바이어스 전압보다 네거티브 펌프(102)의 네거티브 전압이 낮은 전위 레벨을 가지므로, 워드라인에 차지된 전하가 네거티브 펌프(102) 쪽으로 이동함으로써 가능하다.
상기 하이브리드 펌프(100)를 좀더 자세히 설명하면 다음과 같다.
도 3은 상기 도2의 하이브리드 펌프의 상세 구조를 나타낸 블록도이다.
도 3을 참조하면, 하이브리드 펌프(100)는 노멀 모드로 동작할 때, 메모리 셀 어레이(110)의 로컬 워드라인에 프로그램 또는 독출을 위해 제공하는 바이어스 전압을 생성하는 노멀 펌프(101)와, 네거티브 모드로 동작할 때, 로컬 워드라인에 제공하는 네거티브 전압을 생성하는 네거티브 펌프(102)와, 상기 노멀 펌프(101)와, 네거티브 펌프(102)로부터의 출력전압들을 입력받아 제어신호(NEG_MODE#)에 의해 선택적으로 출력하는 먹스(MUX; Multiplexor)(103)와, 상기 먹스(103)의 출력을 프로그램 또는 독출을 위한 글로벌 워드라인(GWL)과 연결하기 위한 WL(Word Line) 선택부(104)를 포함하여 구성된다.
상기 WL 선택부(104)는 어드레스 신호(미도시)에 응답하여 로컬 워드라인에 연결되는 글로벌 워드라인을 선택한다.
또한, 하이브리드 펌프(100)는 노멀 펌프(101)와, 네거티브 펌프(102)의 제어를 위하여 제 1 앤드 게이트(NA1)와, 제 2 앤드 게이트(NA2) 및 인버터(IN1)를 더 포함한다.
제 1 앤드 게이트(NA1)에는 상기 노멀 펌프(101)의 전압 바이어스 인가를 위한 펌프 인에이블 신호(PUMP_EN) 및 네거티브 모드 제어신호(NEG_MODE#) 신호가 입력된다. 제 2 앤드 게이트(NA1)의 출력은 노멀 펌프(101)의 PMEN(Pump Enable) 단자에 입력된다.
그리고 제 2 앤드 게이트(NA1)에는 상기 네거티브 펌프(102)의 전압 바이어스 인가를 위한 펌프 인에이블 신호(PUMP_EN) 및 인버터(IN1)에 의해 반전된 네거 티브 모드 제어신호(NEG_MODE#)가 입력된다. 제 2 앤드 게이트(NA2)의 출력은 네거티브 펌프(102)의 PMEN 단자에 입력된다. 상기 네거티브 모드 제어신호(NEG_MODE#)는 실제 네거티브 모드임을 나타내는 제어신호의 반전신호이다.
네거티브 모드 제어신호(NEG_MODE#) 및 인버터(IN1)에 의해 반전된 네거티브 모드 제어신호가 제 1 앤드 게이트(NA1) 및 제 2 앤드 게이트(NA2)에 각각 인가됨으로, 노멀 펌프(101) 및 네거티브 펌프(102)가 동시에 동작 하지 않는다.
또한, 네거티브 펌프(102)에 쌓이는 워드라인의 바이어스 전압을 자체적으로 디스차지 하기 위해 제어신호인 디스차지 제어신호(NEG_PUMP_DISCH)가 네거티브 펌프(102)의 디스차지 단자(DISCH)에 입력된다.
상기 디스차지 단자(DISCH)를 통해 디스차지 제어신호(NEG_PUMP_DISCH)가 인가되면, 네거티브 모드에서 네거티브 펌프(102)에 쌓이는 워드라인의 바이어스 전압이 디스차지 된다. 따라서 노멀 펌프(101)는 어떤 영향을 받지 않고 다음 오퍼레이션을 수행할 수 있다.
그리고 먹스(103)는 상기 네거티브 모드 제어신호(NEG_MODE#)에 의해 제어되어 노멀펌프(101) 또는 네거티브 펌프(102)의 출력을 WL 디코더(104)로 출력되게 한다. 상기 먹스(103)는 상기 네거티브 모드 제어신호(NEG_MODE#)가 하이 레벨인 경우는 '1'단자에 연결되어 있는 노멀 펌프(101)의 출력과 WL 선택부(104)를 연결하고, 네거티브 모드 제어신호(NEG_MODE#)가 로우 레벨인 경우는 '0'단자에 연결되어 있는 네거티브 펌프(102)의 출력을 WL 선택부(104)에 연결한다.
상기한 본 발명의 실시 예에 따른 하이브리드 펌프(100)는 메모리 셀 어레이 (110)의 프로그램 또는 독출 동작 동안, 노멀 모드로 동작하여 노멀 펌프(101)가 출력하는 바이어스 전압을 WL 선택부(104)를 통해 선택된 워드라인에 공급한다. 이때 WL 선택부(104)에 의해 선택되는 워드라인으로 바이어스 전압을 공급하기 위해서 블록 선택 제어신호(BLKWL)에 전원전압을 인가하여 로컬 워드라인을 글로벌 워드라인에 연결함으로써 바이어스 전압이 로컬 워드라인에 인가될 수 있도록 한다.
노멀 모드에서는 펌프 인에이블 신호(PUMP_EN)가 하이레벨로 출력되고, 디스차지 제어신호(NEG_PUMP_DISCH)는 로우 레벨로 입력된다. 또한, 네거티브 모드 제어신호(NEG_MODE#)도 하이 레벨로 인가된다.
따라서 제 1 앤드 게이트(NA1)는 하이 레벨의 펌프 인에이블 신호(PUMP_EN)와, 하이레벨의 네거티브 모드 제어신호(NEG_MODE#)를 입력받아 하이레벨을 출력하고, 출력된 하이레벨 신호가 노멀 펌프(101)에 입력되어 노멀 펌프(101)가 바이어스 전압을 만들어 출력하도록 한다.
먹스(103)는 네거티브 모드 제어신호(NEG_MODE#)에 의해 '1'단자에 연결된노멀 펌프(101)와 WL 선택부(104)를 연결하여 선택되는 워드라인에 바이어스 전압 인가를 할 수 있게 한다.
그리고 메모리 셀 어레이(110)의 데이터 프로그램 또는 독출이 완료되면, 인가되었던 바이어스 전압을 디스차지 하기 위하여 네거티브 모드로 하이브리드 펌프(100)가 동작한다.
네거티브 모드로 하이브리드 펌프(100)가 동작하면, 네거티브 모드 제어신호(NEG_MODE#)는 로우 레벨로 인가된다. 이때, 펌프 인에이블 신호(PUMP_EN)는 변화 없이 계속 하이레벨을 유지한다.
로우 레벨의 네거티브 모드 제어신호(NEG_MODE#)는 인버터(IN1)에 의해 반전된다. 인버터(IN1)의 출력과 하이 레벨의 펌프 인에이블 신호(PUMP_EN)가 제 2 앤드 게이트(NA2)에 입력된다. 인버터(IN1)의 출력과 펌프 인에이블 신호(PUMP_EN)신호가 하이 레벨이므로 제 2 앤드 게이트(NA2)의 출력은 하이 레벨이 된다. 이 하이 레벨신호가 네거티브 펌프(102)의 PMEN 단자로 입력되어 네거티브 펌프(102)가 동작한다.
그리고 상기 네거티브 펌프(102)의 출력은 먹스(103)의 '0'단자와 연결되는데, 먹스(103)는 로우레벨의 네거티브 모드 제어신호(NEG_MODE#)에 의해 '0'단자에 연결된 네거티브 펌프(102)를 WL 선택부(104)와 연결한다. 그리고 블록 선택 제어신호(BLKWL)에 전원전압을 인가함으로써 로컬 워드라인에 충전되어 있던 전압이 네거티브 펌프(102)쪽으로 디스차지된다.
따라서 상기 프로그램 또는 독출 동작에 의해 워드라인에 충전되어 있던 바이어스 전압은 네거티브 펌프(102)의 네거티브 전압에 의해 빠르게 네거티브 펌프(102)로 디스차지 된다.
그리고 다시 프로그램 또는 독출을 위해서는 노멀 모드로 동작하여 노멀 펌프(101)가 생성하는 바이어스 전압을 선택되는 워드라인에 인가하는 동작을 반복한다.
이때, 네거티브 모드에서 노멀 모드로 변경될 때, 네거티브 펌프(102)의 동작에 의해 네거티브 펌프 영역(Negative pump region)에 쌓인 워드라인의 바이어스 전압은 디스차지 제어신호(NEG_PUMP_DISCH)에 의해 디스차지 된다.
상기한 하이브리드 펌프(100)의 동작에 따르는 타이밍 도는 다음과 같다.
도 4는 상기 도 2의 워드라인 디스차지 장치의 동작 타이밍도이다.
도 4를 참조하면, 글로벌 워드 라인(GWL)이 노멀 펌프(101)에 의해 바이어스 전압을 공급받아 충전되고, 네거티브 모드 제어신호(NEG_MODE#)에 의해 네거티브로 동작함으로써
Figure 112006071653800-PAT00001
동안 디스차지 된다.
그리고 디스차지 동안 네거티브 펌프(102)에 쌓인 바이어스 전압을 디스차지 하기 위하여 디스차지 제어신호(NEG_PUMP_DISCH)가
Figure 112006071653800-PAT00002
동안 인가된다.
또한, 도 4에 나타난 바와 같이 'A'이 시점부터는 바로 프로그램 또는 독출동작을 수행하는 노멀모드로 동작이 가능하다. 그리고 노멀모드로 동작하는 동안 네거티브 펌프(103)가 디스차지를 수행하므로, 네거티브 펌프(103)의 동작이 전체 동작 시간에 영향을 미치지 않는다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법은 워드라인에 인가한 바이어스 전압을 네거티브 펌프를 이용하여 액티브하게 디스차지 함으로써 워드라인 전압 디스차지 시간을 줄여 전체적인 장치의 동작 시간을 줄이는 효과가 있다.

Claims (5)

  1. 메모리 소자의 프로그램 또는 독출 동작 동안 상기 메모리 소자의 워드라인에 바이어스 전압을 제공하기 위한 노멀 펌프;
    상기 프로그램 또는 독출 동작 완료후, 상기 워드라인에 차지된 바이어스 전압을 디스차지하기 위한 네거티브 펌프; 및
    상기 노멀펌프 또는 네거티브 펌프의 출력을 선택적으로 상기 워드라인에 연결하기 위한 먹스
    를 포함하는 메모리 소자의 워드라인 전압 제어회로.
  2. 제 1항에 있어서,
    상기 노멀 펌프 및 네거티브 펌프는 동시에 동작하지 않는 것을 특징으로 하는 메모리 소자의 워드라인 전압 제어회로.
  3. 제 1항에 있어서,
    상기 네거티브 펌프는,
    네거티브 전압을 이용한 워드라인 디스차지 후에, 디스차지 제어신호에 의해 내부에 축적되는 전압을 디스차지 하는 것을 특징으로 하는 메모리 소자의 워드라인 전압 제어회로.
  4. 제 3항에 있어서,
    상기 네거티브 펌프의 내부 축적 전압의 디스차지는, 상기 노멀 펌프가 바이어스 전압 공급을 수행하는 동안에 수행되는 것을 특징으로 하는 메모리 소자의 워드라인 전압 제어회로.
  5. 데이터의 프로그램 또는 독출을 위한 워드라인을 선택하고, 해당 워드라인에 바이어스 전압을 제공하기 위한 노멀 펌프를 구동시켜 바이어스 전압을 제공하는 단계;
    상기 프로그램 또는 독출이 완료된 후, 해당 워드라인을 네거티브 전압 제공을 위한 네거티브 펌프와 연결 시켜, 해당 워드라인에 차지된 바이어스 전압을 네거티브 펌프로 이동 시켜 축적하는 단계; 및
    제어신호에 따라 상기 네거티브 펌프의 내부에 축적된 전압을 디스차지 하면서, 다른 워드라인에 프로그램 또는 독출을 위한 바이어스 전압을 제공하는 단계를
    를 포함하는 메모리 소자의 워드라인 전압 제어회로의 구동 방법.
KR1020060095983A 2006-09-29 2006-09-29 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법 KR20080030214A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095983A KR20080030214A (ko) 2006-09-29 2006-09-29 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095983A KR20080030214A (ko) 2006-09-29 2006-09-29 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20080030214A true KR20080030214A (ko) 2008-04-04

Family

ID=39532398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095983A KR20080030214A (ko) 2006-09-29 2006-09-29 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20080030214A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8559229B2 (en) 2010-09-30 2013-10-15 Samsung Electronics Co., Ltd. Flash memory device and wordline voltage generating method thereof
US9349471B2 (en) 2014-04-30 2016-05-24 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage device having the same, and operation and read methods thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8559229B2 (en) 2010-09-30 2013-10-15 Samsung Electronics Co., Ltd. Flash memory device and wordline voltage generating method thereof
US9349471B2 (en) 2014-04-30 2016-05-24 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage device having the same, and operation and read methods thereof
US9837164B2 (en) 2014-04-30 2017-12-05 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage device having the same, and operation and read methods thereof

Similar Documents

Publication Publication Date Title
US7548463B2 (en) Nonvolatile semiconductor memory device and method of operating the same which stably perform erase operation
KR100938094B1 (ko) 반도체 메모리 소자 및 이의 소거 방법
JP3107693B2 (ja) 不揮発性半導体メモリ装置
KR100290283B1 (ko) 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법
US6587375B2 (en) Row decoder for a nonvolatile memory device
US7016229B2 (en) Page buffer for NAND flash memory
EP2438596B1 (en) Memory erase methods and devices
US20050265111A1 (en) High voltage generation and regulation circuit in a memory device
JP2010073246A (ja) 不揮発性半導体記憶装置
KR101643518B1 (ko) 메모리에서의 지지 회로 공유
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
KR100708915B1 (ko) 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
KR20080030214A (ko) 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법
JPH11134887A (ja) 分割されたワードライン構造を有するフラッシュメモリ装置の行ディコーダ回路
KR20030009289A (ko) 3층 금속 상호연결을 적용한 플래시 메모리 구조
JP2000315392A (ja) 不揮発性半導体記憶装置
JP2009015920A (ja) 不揮発性半導体記憶装置
KR20120061566A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20100089511A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20000033380A (ko) 불휘발성 반도체 메모리 장치
KR20040057576A (ko) 낸드 플래시 메모리의 워드라인 프리차지 제어 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination